JP4234808B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4234808B2 JP4234808B2 JP16944698A JP16944698A JP4234808B2 JP 4234808 B2 JP4234808 B2 JP 4234808B2 JP 16944698 A JP16944698 A JP 16944698A JP 16944698 A JP16944698 A JP 16944698A JP 4234808 B2 JP4234808 B2 JP 4234808B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- power supply
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【産業上の利用分野】
本発明は,スイッチング電源装置に関する。特に本発明は,入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路を備え,該スイッチ回路により形成されたパルス状の出力を直流に変換して出力するとともに,この直流出力を制御回路によって監視し,該直流出力が一定となるようにスイッチング動作を制御するスイッチング電源装置に関する。より詳細に述べると,本発明は,制御回路としてディジタル回路を用いるスイッチング電源装置に関する。
【0002】
【従来の技術】
従来のスイッチング電源装置では,制御回路はアナログ回路によって構成されるのが普通である。この場合,出力電圧または出力電流を表す信号は,アナログ信号の形態であり,このアナログ信号がアナログ量として処理され,その処理結果に基づいて,スイッチング動作を制御するのに必要な制御信号が得られる。
【0003】
一般に,スイッチング電源装置においては,制御の最適化のために,入力電圧や負荷電流の変動に応じて,電力変換回路の動作モードを変える場合がある。このような場合には,それぞれの動作モードに応じた複数の制御アルゴリズムをあらかじめ用意しておき,それらを適宜切り換えて使用することにより最適制御を行う必要がある。しかし,従来のアナログ制御回路を用いたスイッチング電源装置においては,制御回路における信号処理は,すべてハードウェアとしての回路構成により行われるため,電力変換回路の動作モードの変化に対応して制御アルゴリズムを切り換えて最適制御を実現するには,各制御アルゴリズムに対応した制御回路すなわちハードウェアをあらかじめ用意し,動作モードに応じてそれらを切り換えて使用するようにしなければならない。これは,ハードウェアとしての制御回路を複数種類用意しなければならないことを意味する。従って,この構成は,回路構成が著しく複雑になり,現実的とはいえない。
【0004】
特開平2-74152 号公報は,スイッチング電源装置において,スイッチ回路にディジタル制御装置を使用する技術を開示する。この公開特許公報に開示されたスイッチング電源装置は、入力電力をスイッチングするスイッチ回路と,該スイッチ回路の出力を平滑化して出力する平滑化回路とを備え,該スイッチ回路の制御のためにディジタルコントローラが設けられている。このディジタルコントローラは,スイッチング電源装置の出力電圧値に基づいて所定のデューティ比の制御パルス信号を生成し,この制御パルス信号をスイッチ回路に与えて該スイッチ回路の動作を制御する。
【0005】
この公開特許公報は、この種のディジタル制御装置を備えたスイッチング電源装置において,該スイッチング電源装置への入力を供給する電源の出力に変動があったときに生じるスイッチング電源装置への入力電圧の変化に対応して,適切なスイッチング動作ができるようにする技術を教示する。すなわち,この公開特許公報が推奨する構成は、スイッチ回路の制御のために複数の演算式を準備しておき、例えばスイッチング電源への入力電圧の検出値に応じて該複数の演算式の中から所望のものを選択して使用するものである。この場合,入力電圧は,入力電圧検出手段により検出される。もっと具体的に述べると、この公開公報に開示された技術は、(1) 入力電圧あるいは、 (2)1サンプリング前の出力電圧と現在の出力電圧との関係あるいは、(3) 一つ前のスイッチ制御信号に基づいて所望の演算式を選択することによって、出力安定性を改善するものである。
【0006】
【発明が解決しようとする課題】
本発明の課題は,インダクタの電流が連続か不連続かを検出し、それぞれの動作状態に適した制御アルゴリズムを適用することにより、高い出力安定度を得ることができるスイッチング電源装置を提供することである。
本発明のもう一つの課題は,インダクタ電流又は出力リップル電圧を検出することにより,回路を構成する部品の定数を推定し、その推定値を使用して指令値情報を動作中に修正および記憶することができるスイッチング電源装置を提供することである。
本発明のさらにもう一つの課題は,インダクタ電流又は出力リップル電圧を検出することにより,回路を構成する部品の寿命や故障などを検知することができる,信頼度の高いスイッチング電源装置を提供することである。
【0007】
【問題点を解決するための手段】
上述した課題解決のため,本発明に係るスイッチング電源は,入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路と,該スイッチング出力を直流に変換して出力する出力回路と,ディジタル制御部とを含む。このディジタル制御部は,出力回路から出力される電圧及び電流の少なくとも一方のアナログ信号が入力され該アナログ信号をディジタル信号に変換し,得られた出力電圧ディジタル信号または出力電流ディジタル信号或いはその両方に基づいて,スイッチ回路のスイッチング周波数と,オン時間又はオフ時間の少なくとも一つとを定める指令値を演算し,この指令値に基づいてパルスを生成し,このパルスをスイッチ回路に供給してそのスイッチ動作を制御する。
【0008】
特に、本発明のスイッチング電源装置は,出力電圧アナログ信号及び出力電流アナログ信号の少なくとも一つを取り込むに際して、スイッチング周期内での複数の位相タイミングにおける値を取り込んで、それぞれ出力電圧ディジタル信号又は出力電流ディジタル信号に変換して演算を行うことにより、出力電圧アナログ信号又は出力電流アナログ信号の周期的変動の変動量を検出するようにした点に特徴がある。
【0009】
出力電流アナログ信号は、出力回路のどの部分を流れる電流でもよい。例えば出力回路に出力電流を平滑化するための平滑化回路が設けられ,この回路にインダクタが備えられる場合には,該インダクタを流れるインダクタ電流を検出し、出力電流アナログ信号を得ることができる。指令値演算の周期はスイッチング周期の整数倍とし,アナログ信号の取込みは指令値演算の周期ごとに少なくとも1回ずつ行われる。スイッチング電源装置においては,出力回路で平滑化された出力もスイッチ回路のスイッチング周期に対応してある程度の周期的変動すなわちリップルを伴っているが,スイッチング周期の同位相において取り込んだアナログ信号に基づいてディジタル信号を生成し,指令値の演算に使用すれば,この周期的変動の影響を抑制することができる。
また,スイッチング周期の間でスイッチ回路がオフからオンに,或いはオンからオフに変化する時の出力電圧アナログ信号又は出力電流アナログ信号を取り込むことにより,周期的変動の最大値又は最小値を検出することができる。
例えば,出力回路に出力電流を平滑化するための出力チョークすなわちインダクタが設けられる場合には,該インダクタが出力電流を連続的な定電流とする機能を有するが,インダクタのインダクタンスは有限の値であるため,該インダクタを流れる電流は理想的な直流とはならず,スイッチのオン期間で単調増加し,スイッチのオフ期間で単調減少する3角波状の,定電流に周期的変動すなわちリップル電流が重畳した波形の電流となる。そして,このインダクタ電流の周期的変動は,インダクタンスとインダクタに加わる電圧及び該電圧が加わっている時間によって定まる。したがって,この電流の変動量を検出することによって,インダクタのインダクタンスを推定することが可能になる。
また,このインダクタ電流における変動は,出力平滑用コンデンサに流れることにより平滑化され,負荷電流として直流電流を供給する。しかし,出力平滑用コンデンサも理想的なコンデンサではなく,等価的には,コンデンサと直列に抵抗成分とインダクタ成分が存在するものであるから,コンデンサの電圧も理想的な直流電圧ではなく,等価直列インピーダンスによる変動がリップル電圧として重畳された直流電圧となる。したがって,この電圧の変動量を検出することにより,コンデンサの等価直列インピーダンスを推定することができる。
さらに,負荷電流が小さい動作状態では,インダクタ電流が不連続になる状態が発生する。すなわち,インダクタに電流が流れない期間が発生する。このインダクタ電流が不連続となる動作状態で,インダクタ電流が連続となる動作モードでのアルゴリズムをそのまま適用すると,出力電圧の安定度や制御系の安定度が不満足になることがある。そこで,インダクタ電流が不連続になる動作モードでの制御アルゴリズムを別途用意しておき,負荷電流の大小に応じて対応する動作モードでのアルゴリズムに切り換えて制御することにより,回路を複雑化せずにソフトウエアの変更だけで制御を最適化することができる。この場合,インダクタ電流の変動量から不連続状態を検出することにより,制御アルゴリズムの切り換えを正確に行うことが可能になる。
このようにして,動作状態での部品の定数や動作モードについての情報を得ることにより,制御アルゴリズムに対する補正を必要に応じて行うことができ,最適な制御を実現することが可能になる。また,必要な情報を記憶手段に記憶したり,既に記憶している情報を修正することも可能である。さらに,過去の情報と新しい情報とを比較することにより,部品定数の経時的変化を検知することが可能になる。
【0010】
【発明の実施の形態】
図1に本発明に係るスイッチング電源装置の一実施例の電気回路図を示す。本発明のこの実施例によるスイッチング電源装置は,該装置に入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路40と,スイッチングされたパルス状波形の出力を直流に変換して出力する出力回路50と,ディジタル制御部70とを含む。
この実施例において,スイッチング電源装置は,交流電力を入力する入力端子IN1, IN2を有しており,該入力端子IN1, IN2に供給された交流電力は,入力フィルタ10を通して,整流平滑化回路20に印加される。整流平滑化回路20は全波整流ダイオード21と平滑コンデンサ22とを含む。整流平滑化回路20の出力はスイッチ回路40に供給される。
【0011】
スイッチ回路40は,整流平滑化回路20から供給される電力をオン・オフ制御するように働く。 スイッチ回路40は,電界効果トランジスタ(FET)で構成されたスイッチング素子42と,そのオン・オフ出力を出力回路50に結合する主トランス41を備える。スイッチング素子42のドレインは主トランス41の一次側コイル411 の一方の端子に直列に接続されている。主トランス41の一次側コイル411 の他方の端子は,整流平滑化回路20に接続されている。
出力回路50は,整流平滑化回路であり,スイッチ回路40から供給されたスイッチング出力を直流に変換して出力する。直流出力Voは出力端子OUT1, OUT2から負荷Z に供給される。出力回路50には,出力電流Iを検出する出力電流検出回路60が結合されている。出力回路50は,チョークインプット方式平滑化回路で構成される。図示された平滑化回路は,ダイオード51, 52と,インダクタ53と,コンデンサ54とを含んでいる。一方のダイオード51は,アノードが主トランス41の2次側コイル412 の一方の端子に直列に接続されている。他方のダイオード52は,主トランス41の2次側コイル412 に並列で,カソードがダイオード51のカソードに接続されている。インダクタ53は,ダイオード51とダイオード52の接続点に接続されている。コンデンサ54は,インダクタ53の出力端に接続されている。
【0012】
出力回路50からの出力電圧V0は電圧アナログ信号AS1 として取り出され,出力電流検出回路60からの出力は電流アナログ信号AS2 として取り出され,これらのアナログ信号はディジタル制御部70に供給される。そして,このディジタル制御部70からの制御出力がスイッチ回路40を構成するスイッチング素子42に供給される。スイッチング素子42は,オン時間とオフ時間の和として定義できるスイッチング周期における該オン時間とオフ時間の比,すなわちデューティ比を定めるように作動する。
ディジタル制御部70は,出力回路50から出力される電圧アナログ信号AS1 と出力電流検出回路60から出力される電流アナログ信号AS2 を入力として受け,これらアナログ信号AS1, AS2をディジタル信号にそれぞれ変換する。ディジタル制御部70は,得られた出力電圧ディジタル信号と出力電流ディジタル信号に基づいてスイッチ回路40のオン時間及びオフ時間を定める指令値演算する。スイッチ回路40のオン時間及びオフ時間を定める代わりに,あるいはそれに加えて,スイッチング周期を定めるようにしても良い。指令値演算のサイクル時間(以下,「制御周期」と呼ぶこともある)はスイッチング周期の整数倍とし,複数回のスイッチング周期ごとに一回の指令値演算が行われる場合もある。
【0013】
指令値演算において,記憶手段に記憶されている情報を利用する場合には,必要な情報は,出力電圧ディジタル信号及び/または出力電流ディジタル信号と記憶手段に記憶されている情報とを照合することで得られる。更に,記憶手段にあらかじめ情報を記憶させておくほかに,必要な情報を記憶手段に適宜記憶していくか,または記憶していた情報を修正していくことも可能である。
次に,ディジタル制御部70は,演算により得られた指令値に基づいてパルスを生成し,このパルスをスイッチ回路40に供給してそのスイッチ動作を制御する。これにより,出力端子OUT1, OUT2に現れる直流出力電圧Voおよび直流出力電流Iが制御される。
上述したように,本発明によるスイッチング電源装置は,ディジタル制御部70を有するディジタル制御方式を採用するので,動作モードごとの制御アルゴリズムを,ソフトウェアで容易に切り換えて実行することが可能になる。また,制御アルゴリズムの数の増加にはソフトウェアによって対応できるので,回路が複雑化することはない。更に,必要な制御アルゴリズムはソフトウェアによって実行することができるので,ディジタル制御部70のハードウェアを標準化することができる。
【0014】
図2は,本発明に係るスイッチング電源装置の更に具体的な電気回路図を示すものである。図2において,図1と同一の構成部分は,同一の参照符号を付し,説明は省略する。この実施例において,整流平滑化回路20には起動回路30が接続されている。起動回路30は,交流電源投入後の立ち上げ時に,ディジタル制御部70を動作させる電力を発生させる。起動回路30の出力側には,駆動回路90が接続されている。
主トランス41には,補助電源回路80が接続されている。この補助電源回路80はディジタル制御部70の電源を構成するものであって,主トランス41に設けられた補助巻線81に,整流平滑化回路を含む回路82が接続されている。補助電源回路80は,ディジタル制御部70に供給される電源電圧を生成し,この電源電圧はディジタル制御部70に備えられた電源端子T5、T6に供給される。
【0015】
出力電流検出回路60は,インダクタ電流ILを検出する電流センサ61と電流値を電圧値に変換する抵抗62とを備える。電流センサ61はインダクタ53と直列となるように接続される場合もある。本実施例においては,出力回路50がチョークインプット方式の整流平滑化回路となっているので,出力電流検出回路60は出力回路50に含まれるインダクタ53のインダクタ電流を電圧値として検出することになる。以下,出力電流検出回路60を,インダクタ電流検出回路60と称することとする。
【0016】
次に,ディジタル制御部70は,AD変換部72,ディジタル信号処理部71及びパルス生成部73を備える。ディジタル制御部70は,主要素として,DSP と称されているディジタル・シグナル・プロセッサを含む。 DSPとしては,AD変換部72をその構成に含むものもある。ディジタル制御部70としてDSP を用いる場合,パルス生成部73はDSP の内部要素として備えても良いし,その一部または全部を外部要素としてDSP に外付けしても良い。
AD変換部72は,出力電圧アナログ信号AS1 とインダクタ電流アナログ信号AS2 とを,ディジタル信号DS1, DS2にそれぞれ変換する。 AD 変換部72は,AD変換部721 及びAD変換部722 を含むこともできる。ここで,AD変換部721 には端子T1を通して出力電圧アナログ信号AS1 が供給され,AD変換部722 には端子T2を通してインダクタ電流アナログ信号AS2 が供給される。
ディジタル制御部70のディジタル信号処理部71は,プログラム・メモリ713と,データ・メモリ 714,715, 716と,主演算部(以下CPU と称する)711 とを備える。データ・メモリ714, 715は,AD変換部72から供給される各ディジタル信号DS1 ,DS2 のデータを一時格納する。 AD 変換部72からのディジタル信号の供給は,各スイッチング周期ごとに行っても良いが,指令値演算のサイクル時間,すなわち制御周期ごとに行っても良い。いずれにしても,スイッチング周期又は制御周期に同期して,同位相におけるデータを供給することが好ましい。同位相のデータに基づいて指令値の演算を行うことにより,波形の周期的変動を平均化する等のデータ前処理を省略することができる。さらに,スイッチング周期内でのデータを取り込む位相を変化させて複数の位相でのデータの取り込みを行い,複数のデータを供給することにより,波形の周期的変動の変動量を検出することができる。 CPU711 は,バス712 を経由して,データ・メモリ714, 715からデータを取り込み,その四則演算・ 論理演算など必要な演算を行う。
【0017】
パルス生成部73は,カウンタ731, 732, 733 と,ラッチ回路734 と,出力回路735 とを備える。カウンタ731 は,ディジタル信号処理部71から与えられる指令値に基づいて,主スイッチ42のオフ・タイミングを定める。カウンタ732 は,ディジタル信号処理部71から与えられる指令値に基づいて,主スイッチ42のオン・タイミングを定める。カウンタ733 は,指令値演算のサイクル時間,すなわち制御周期を定める。
ラッチ回路734 は,カウンタ732 で設定されたオン・タイミングでセット(論理値1)され,カウンタ731 のオフ・タイミングにおいてリセット(論理値0)される。この動作により,ラッチ回路734 からは主スイッチ42を駆動するパルスが出力される。
駆動回路90は,駆動信号をスイッチ回路40に伝送するパルストランス91と抵抗92を備える。ディジタル制御部70からの駆動信号は抵抗92を通して主スイッチ42に伝送される。
【0018】
次に,図示された実施例の回路の動作について説明する。
出力回路50の出力電圧Voのアナログ信号AS1 は,ディジタル制御部70に取り込まれ,AD 変換部721 によってディジタル信号DS1 に変換される。この変換されたディジタル信号DS1 はデータ・メモリ714 に一時的に記憶される。インダクタ電流検出回路60によって得られたインダクタ電流ILのアナログ信号AS2 は,ディジタル制御部70に取り込まれ,AD 変換部722 によってディジタル信号DS2 に変換される。インダクタ電流ディジタル信号DS2 は,データ・メモリ715 に一時的に記憶される。
【0019】
CPU711は,制御プログラムに基づいて,データ・メモリ714, 715の内容を読み取る。そして,読み取られたデータを用いて,スイッチ回路40に含まれる主スイッチ42のオン時間及びオフ時間を定める指令値を計算する。 CPU711 によって計算された指令値は,パルス生成部73に取り込まれる。
時刻t1においてパルス生成部73のカウンタ732 がオーバフローまたはアンダフローすると,それに対応した信号がラッチ回路734 に供給される。ラッチ回路734 は,この信号によって出力が論理値1 にセットされる。
次に,CPU711によって指令されたオン時間を経過すると,カウンタ731 がオバーフローまたはアンダフローし,主スイッチ42のオフ・タイミングを設定する。カウンタ731 のリップルキャリー信号またはボロー信号は,ラッチ回路734 に供給される。ラッチ回路734 は,この信号によって出力が論理値0にリセットされる。これにより,ラッチ回路734 からは主スイッチ42を駆動するオン時間のパルスが出力される。
【0020】
指令値演算の制御周期は,カウンタ733 によって設定される。制御周期は,スイッチング周期の整数倍mとする。こうすることにより,データ・メモリ714 , 715には,制御周期間のスイッチング周期の整数倍mごとに,検出した各検出信号値が蓄積される。 CPU711 は,データ・メモリ714, 715からのデータを読み取り,制御アルゴリズム,例えば,定電圧動作時の制御アルゴリズムなどにより,主スイッチ42のオン時間を計算する。そして,制御周期ごとに更新された指令値をパルス生成部73に供給する。
出力回路735 は,ラッチ回路734 から供給されるパルスをパルストランス91を介して,主スイッチ42のゲートに供給する。これにより,出力回路50の出力電圧Vo及びインダクタ電流ILが,CPU711 の制御アルゴリズムに基づいた値に制御される。
【0021】
本発明の図示実施例に係るスイッチング電源装置においては,入力電圧,インダクタ電流ILの変化に追随して出力電圧を一定に維持するように制御アルゴリズムを変更する。すなわち,カウンタ733 がオーバーフローまたはアンダーフローされるごとに,各検出ディジタル・データを図3に示すようにCPU 711 に取り込み,各検出ディジタル・データまたは1制御周期前の各検出ディジタル・データをもとに装置の動作状態を判定し,動作状態に応じて適宜に指令値演算プログラムを選択する。
例えば,インダクタ電流が負荷に応じて変化することに着目して,インダクタ電流連続時の演算プログラムとインダクタ電流不連続時の演算プログラムをあらかじめCPU711のプログラム・メモリ713 に格納しておく。そして,カウンタ733 がオーバーフローまたはアンダーフローする度ごとに,各検出ディジタル・データをCPU711に取り込み,CPU711は読み取られたデータに基づき,装置の動作状態を判定する。
ここで,図5(a) に示すように,インダクタ電流ILは主スイッチング素子42がオフからオンに変化するときに最小値ILmin となり,主スイッチング素子42がオンからオフに変化することきに最大値ILmax になる。したがって,それぞれのタイミングでデータを取り込み,その差を求めることにより,インダクタ電流の変動量を検出することができる。インダクタ電流が図5(a) に示す連続状態から図5(b) に示す不連続状態に変化するとき,このインダクタ電流の変動量が減少し,主スイッチング素子42がオンする時点では,その値がゼロになるので,この現象によってインダクタ電流の状態を検知して動作状態に応じた指令値演算プログラムを選択することができる。
【0022】
インダクタ電流が連続であると判断されたときは、インダクタ電流連続時の制御アルゴリズム,例えば,制御周期ごとの出力電圧平均値V0及びインダクタ電
流平均値ILを算出し,この算出された出力電圧平均値V0及びインダクタ電流平
均値IL用いて,回路状態を記述する状態平均化手段,すなわち,図3の式(a) から式(e) にしたがって主スイッチング素子42のオン時間Ton(n)を計算する。
【0023】
インダクタ電流が不連続であると判断されたときは、インダクタ電流不連続時の制御アルゴリズム,例えば,読み取られた出力電圧値V0と,あらかじめ記憶
手段に記憶されているインダクタ電流値ILに対応する制御量ΔV(iT) とに基づく手段,すなわち,図3に示す式(f) にしたがって主スイッチング素子42のオン時間Ton(n)を計算する。
また,動作中におけるインダクタ電流の変動量が求まると,この時のの出力電圧及び主スイッチング素子42のオフ時間から,インダクタ53のインダクタンスは図4の式により表すことができる。このようにして求めたインダクタンスを指令値演算プログラムに適用することにより,制御処理の精度を向上させることができる。
さらに,出力電圧についても,インダクタ電流と同様の方法で周期的変動を求めることにより,出力コンデンサの等価直列インピーダンスを検出することができる。この等価直列インピーダンスの値を随時に記憶手段に記憶させておき,過去の値との比較を行うことにより,出力コンデンサの故障や寿命などを推定することができる。
【0024】
【発明の効果】
以上の説明から明らかなように、本発明によれば,次の効果を達成することができる。
(a) インダクタ電流の変動量からインダクタ電流が連続か不連続かを検出し,それぞれの動作モードに適した制御アルゴリズムを使用することにより,出力安定度の高いスイッチング電源装置を得ることができる。
(b) インダクタ電流の変動からインダクタンスの値を計算し,指令値情報として適用することにより,出力安定度が高いスイッチング電源装置を得ることができる。
(c) 出力電圧の変動量から出力コンデンサの状態を検出し,故障や寿命の推定を行うことにより,信頼性の高いスイッチング電源装置を得ることができる。
(d) 記憶すべき指令値情報を装置の起動時や動作中に記憶することができ,また記憶している指令値情報を適宜修正することができる。
【図面の簡単な説明】
【図1】 本発明によるスイッチング電源装置の一実施例を示すブロック図である。
【図2】 本発明によるスイッチング電源装置実施例の詳細な構成を示すブロック図である。
【図3】 本発明によるスイッチング電源装置に使用される制御アルゴリズムの一例を示す数式である。
【図4】 本発明によるスイッチング電源装置におけるインダクタのインダクタンスを示す数式である。
【図5】 本発明のスイッチング電源装置におけるインダクタ電流と主スイッチング素子の状態との関係を示す図表であって,(a) はインダクタ電流が連続状態のもとでのインダクタ電流を示し,(b) はインダクタ電流が不連続の状態のもとでのインダクタ電流を示す。
【符号の説明】
20 1次側の整流平滑回路
40 スイッチ回路
41 主トランス
42 主スイッチ
50 出力回路
60 出力電流検出回路(インダクタ電流検出回路)
70 ディジタル制御部
71 ディジタル信号処理部
72 AD変換部
73 パルス生成部
90 駆動回路
Claims (3)
- 入力された電力をスイッチングして断続するパルス状の波形のスイッチング出力を形成するスイッチ回路と,
前記スイッチング出力を直流に変換して出力する出力回路と,
前記出力回路の出力に応じて前記スイッチ回路のスイッチング動作を制御するディジタル制御部と,
を備え,
前記ディジタル制御部は,
前記出力回路から出力される電圧の出力電圧アナログ信号及び前記出力回路から出力される電流の出力電流アナログ信号を受けて前記出力電圧アナログ信号及び前記出力電流アナログ信号を,それぞれ出力電圧ディジタル信号及び出力電流ディジタル信号に変換し,
前記出力電圧ディジタル信号及び前記出力電流ディジタル信号の少なくとも一つに基づいて,前記スイッチ回路のスイッチング周期と,オン時間及びオフ時間の少なくとも一つを定める指令値を指令値演算プログラムに基づいて演算し,
前記指令値に基づいて制御パルスを生成し,前記制御パルスを前記スイッチ回路に供給してそのスイッチ動作を制御するようになった,
スイッチング電源装置であって,
前記出力電圧アナログ信号及び前記出力電流アナログ信号の少なくとも一つを取り込むに際して、前記スイッチ回路のオフタイミングとオンタイミングにおける値を含むスイッチング周期内での複数の位相タイミングにおける値を取り込んで、それぞれ出力電圧ディジタル信号又は出力電流ディジタル信号に変換して演算を行うことにより、前記出力電圧アナログ信号又は出力電流アナログ信号の周期的変動の変動量を検出し,前記スイッチ回路のオフタイミングとオンタイミングにおけるインダクタ電流の値を取り込んでインダクタ電流の変動量を求め、求めた該インダクタ電流の変動量から前記インダクタのインダクタンスを算出し、算出した該インダクタンスを前記指令値演算プログラムに適用することにより精度の向上した制御処理を行えるようにしたことを特徴とするスイッチング電源装置。 - 請求項1に記載したスイッチング電源装置であって,
前記出力電圧ディジタル信号及び前記出力電流ディジタル信号に応じた指令値情報の少なくとも一つを電源装置の動作中に記憶手段に記憶する,
ことを特徴とするスイッチング電源装置。 - 請求項1または2に記載したスイッチング電源装置であって,
電源装置の動作中に記憶手段に記憶されている指令値情報を適宜修正することができるようになった,
ことを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16944698A JP4234808B2 (ja) | 1998-06-17 | 1998-06-17 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16944698A JP4234808B2 (ja) | 1998-06-17 | 1998-06-17 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000014143A JP2000014143A (ja) | 2000-01-14 |
JP4234808B2 true JP4234808B2 (ja) | 2009-03-04 |
Family
ID=15886763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16944698A Expired - Fee Related JP4234808B2 (ja) | 1998-06-17 | 1998-06-17 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4234808B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4565451B2 (ja) * | 2006-01-27 | 2010-10-20 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
JP5194665B2 (ja) * | 2007-09-14 | 2013-05-08 | Tdkラムダ株式会社 | 電源装置 |
JP5141774B2 (ja) | 2008-11-25 | 2013-02-13 | 株式会社村田製作所 | Pfcコンバータ |
JP5587260B2 (ja) * | 2011-07-26 | 2014-09-10 | コーセル株式会社 | スイッチング電源装置 |
JP7063175B2 (ja) | 2018-08-02 | 2022-05-09 | 富士通株式会社 | 制御電源プログラム及び電源装置 |
US11594981B2 (en) * | 2019-05-20 | 2023-02-28 | Mitsubishi Electric Corporation | Power supply device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56155418A (en) * | 1980-05-02 | 1981-12-01 | Hitachi Ltd | Estimation method for parameter of electric power converter |
JPS61231891A (ja) * | 1985-04-05 | 1986-10-16 | Hitachi Ltd | インバ−タ装置の定数設定方法 |
JPS63165770A (ja) * | 1986-12-27 | 1988-07-09 | Nippon Chemicon Corp | 電解コンデンサの劣化検出回路 |
US6115266A (en) * | 1996-06-24 | 2000-09-05 | Tdk Corporation | Switching power source with a digital control circuit to maintain a constant DC output signal |
-
1998
- 1998-06-17 JP JP16944698A patent/JP4234808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000014143A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6115266A (en) | Switching power source with a digital control circuit to maintain a constant DC output signal | |
US7208883B2 (en) | Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit | |
JP5182375B2 (ja) | Pfcコンバータ | |
US7443700B2 (en) | On-time control for constant current mode in a flyback power supply | |
JP3988724B2 (ja) | 力率改善コンバータ及びその制御方法 | |
KR20170107961A (ko) | 피크 전류 제어 스위치 모드 파워 컨버터를 위한 디지털 슬로프 보상 | |
US20050083025A1 (en) | Total feed forward switching power supply control | |
US6711034B2 (en) | DC-DC converter and a regulation method for this DC-DC converter | |
JP5109769B2 (ja) | スイッチング電源装置 | |
US8276007B2 (en) | Processor and switching power supply apparatus | |
JP2004528000A (ja) | 電力供給システム | |
JP4234808B2 (ja) | スイッチング電源装置 | |
EP3952088A1 (en) | Power converting device | |
JP4098868B2 (ja) | スイッチング電源装置 | |
JP2018137841A (ja) | 力率改善回路及び充電装置 | |
JP4097341B2 (ja) | スイッチング電源装置 | |
JP4167811B2 (ja) | スイッチング電源装置 | |
JP5194665B2 (ja) | 電源装置 | |
JP6716994B2 (ja) | 電源回路 | |
JP2000014144A (ja) | スイッチング電源装置 | |
WO2014077281A1 (ja) | 電力変換装置 | |
JP2020005333A (ja) | スイッチング電源装置 | |
JP2005185045A (ja) | デジタル制御電源装置およびその制御方法 | |
EP3335307A1 (en) | Device and method for processing an inductor current | |
JP5642625B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |