JP2000014143A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2000014143A JP2000014143A JP10169446A JP16944698A JP2000014143A JP 2000014143 A JP2000014143 A JP 2000014143A JP 10169446 A JP10169446 A JP 10169446A JP 16944698 A JP16944698 A JP 16944698A JP 2000014143 A JP2000014143 A JP 2000014143A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- circuit
- current
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
リップル電圧を検出し,それぞれの動作状態に適した制
御アルゴリズムを適用するか,インダクタ電流回路を構
成する部品の定数を推定するか,回路を構成する部品の
寿命や故障などを検知して,信頼度の高いスイッチング
電源装置を提供する。 【解決手段】 スイッチング電源装置は,出力電圧アナ
ログ信号及び出力電流アナログ信号の少なくとも一つを
取り込むに際して、スイッチング周期内での複数の位相
タイミングにおける値を取り込んで、それぞれ出力電圧
ディジタル信号又は出力電流ディジタル信号に変換して
演算を行うことにより、出力電圧アナログ信号又は出力
電流アナログ信号の周期的変動の変動量を検出する制御
手段を備える。
Description
に関する。特に本発明は,入力された電力をスイッチン
グして断続するパルス状の波形のスイッチング出力を形
成するスイッチ回路を備え,該スイッチ回路により形成
されたパルス状の出力を直流に変換して出力するととも
に,この直流出力を制御回路によって監視し,該直流出
力が一定となるようにスイッチング動作を制御するスイ
ッチング電源装置に関する。より詳細に述べると,本発
明は,制御回路としてディジタル回路を用いるスイッチ
ング電源装置に関する。
回路はアナログ回路によって構成されるのが普通であ
る。この場合,出力電圧または出力電流を表す信号は,
アナログ信号の形態であり,このアナログ信号がアナロ
グ量として処理され,その処理結果に基づいて,スイッ
チング動作を制御するのに必要な制御信号が得られる。
は,制御の最適化のために,入力電圧や負荷電流の変動
に応じて,電力変換回路の動作モードを変える場合があ
る。このような場合には,それぞれの動作モードに応じ
た複数の制御アルゴリズムをあらかじめ用意しておき,
それらを適宜切り換えて使用することにより最適制御を
行う必要がある。しかし,従来のアナログ制御回路を用
いたスイッチング電源装置においては,制御回路におけ
る信号処理は,すべてハードウェアとしての回路構成に
より行われるため,電力変換回路の動作モードの変化に
対応して制御アルゴリズムを切り換えて最適制御を実現
するには,各制御アルゴリズムに対応した制御回路すな
わちハードウェアをあらかじめ用意し,動作モードに応
じてそれらを切り換えて使用するようにしなければなら
ない。これは,ハードウェアとしての制御回路を複数種
類用意しなければならないことを意味する。従って,こ
の構成は,回路構成が著しく複雑になり,現実的とはい
えない。
源装置において,スイッチ回路にディジタル制御装置を
使用する技術を開示する。この公開特許公報に開示され
たスイッチング電源装置は、入力電力をスイッチングす
るスイッチ回路と,該スイッチ回路の出力を平滑化して
出力する平滑化回路とを備え,該スイッチ回路の制御の
ためにディジタルコントローラが設けられている。この
ディジタルコントローラは,スイッチング電源装置の出
力電圧値に基づいて所定のデューティ比の制御パルス信
号を生成し,この制御パルス信号をスイッチ回路に与え
て該スイッチ回路の動作を制御する。
制御装置を備えたスイッチング電源装置において,該ス
イッチング電源装置への入力を供給する電源の出力に変
動があったときに生じるスイッチング電源装置への入力
電圧の変化に対応して,適切なスイッチング動作ができ
るようにする技術を教示する。すなわち,この公開特許
公報が推奨する構成は、スイッチ回路の制御のために複
数の演算式を準備しておき、例えばスイッチング電源へ
の入力電圧の検出値に応じて該複数の演算式の中から所
望のものを選択して使用するものである。この場合,入
力電圧は,入力電圧検出手段により検出される。もっと
具体的に述べると、この公開公報に開示された技術は、
(1) 入力電圧あるいは、 (2)1サンプリング前の出力電
圧と現在の出力電圧との関係あるいは、(3) 一つ前のス
イッチ制御信号に基づいて所望の演算式を選択すること
によって、出力安定性を改善するものである。
ダクタの電流が連続か不連続かを検出し、それぞれの動
作状態に適した制御アルゴリズムを適用することによ
り、高い出力安定度を得ることができるスイッチング電
源装置を提供することである。本発明のもう一つの課題
は,インダクタ電流又は出力リップル電圧を検出するこ
とにより,回路を構成する部品の定数を推定し、その推
定値を使用して指令値情報を動作中に修正および記憶す
ることができるスイッチング電源装置を提供することで
ある。本発明のさらにもう一つの課題は,インダクタ電
流又は出力リップル電圧を検出することにより,回路を
構成する部品の寿命や故障などを検知することができ
る,信頼度の高いスイッチング電源装置を提供すること
である。
め,本発明に係るスイッチング電源は,入力された電力
をスイッチングして断続するパルス状の波形のスイッチ
ング出力を形成するスイッチ回路と,該スイッチング出
力を直流に変換して出力する出力回路と,ディジタル制
御部とを含む。このディジタル制御部は,出力回路から
出力される電圧及び電流の少なくとも一方のアナログ信
号が入力され該アナログ信号をディジタル信号に変換
し,得られた出力電圧ディジタル信号または出力電流デ
ィジタル信号或いはその両方に基づいて,スイッチ回路
のスイッチング周波数と,オン時間又はオフ時間の少な
くとも一つとを定める指令値を演算し,この指令値に基
づいてパルスを生成し,このパルスをスイッチ回路に供
給してそのスイッチ動作を制御する。
出力電圧アナログ信号及び出力電流アナログ信号の少な
くとも一つを取り込むに際して、スイッチング周期内で
の複数の位相タイミングにおける値を取り込んで、それ
ぞれ出力電圧ディジタル信号又は出力電流ディジタル信
号に変換して演算を行うことにより、出力電圧アナログ
信号又は出力電流アナログ信号の周期的変動の変動量を
検出するようにした点に特徴がある。
部分を流れる電流でもよい。例えば出力回路に出力電流
を平滑化するための平滑化回路が設けられ,この回路に
インダクタが備えられる場合には,該インダクタを流れ
るインダクタ電流を検出し、出力電流アナログ信号を得
ることができる。指令値演算の周期はスイッチング周期
の整数倍とし,アナログ信号の取込みは指令値演算の周
期ごとに少なくとも1回ずつ行われる。スイッチング電
源装置においては,出力回路で平滑化された出力もスイ
ッチ回路のスイッチング周期に対応してある程度の周期
的変動すなわちリップルを伴っているが,スイッチング
周期の同位相において取り込んだアナログ信号に基づい
てディジタル信号を生成し,指令値の演算に使用すれ
ば,この周期的変動の影響を抑制することができる。ま
た,スイッチング周期の間でスイッチ回路がオフからオ
ンに,或いはオンからオフに変化する時の出力電圧アナ
ログ信号又は出力電流アナログ信号を取り込むことによ
り,周期的変動の最大値又は最小値を検出することがで
きる。例えば,出力回路に出力電流を平滑化するための
出力チョークすなわちインダクタが設けられる場合に
は,該インダクタが出力電流を連続的な定電流とする機
能を有するが,インダクタのインダクタンスは有限の値
であるため,該インダクタを流れる電流は理想的な直流
とはならず,スイッチのオン期間で単調増加し,スイッ
チのオフ期間で単調減少する3角波状の,定電流に周期
的変動すなわちリップル電流が重畳した波形の電流とな
る。そして,このインダクタ電流の周期的変動は,イン
ダクタンスとインダクタに加わる電圧及び該電圧が加わ
っている時間によって定まる。したがって,この電流の
変動量を検出することによって,インダクタのインダク
タンスを推定することが可能になる。また,このインダ
クタ電流における変動は,出力平滑用コンデンサに流れ
ることにより平滑化され,負荷電流として直流電流を供
給する。しかし,出力平滑用コンデンサも理想的なコン
デンサではなく,等価的には,コンデンサと直列に抵抗
成分とインダクタ成分が存在するものであるから,コン
デンサの電圧も理想的な直流電圧ではなく,等価直列イ
ンピーダンスによる変動がリップル電圧として重畳され
た直流電圧となる。したがって,この電圧の変動量を検
出することにより,コンデンサの等価直列インピーダン
スを推定することができる。さらに,負荷電流が小さい
動作状態では,インダクタ電流が不連続になる状態が発
生する。すなわち,インダクタに電流が流れない期間が
発生する。このインダクタ電流が不連続となる動作状態
で,インダクタ電流が連続となる動作モードでのアルゴ
リズムをそのまま適用すると,出力電圧の安定度や制御
系の安定度が不満足になることがある。そこで,インダ
クタ電流が不連続になる動作モードでの制御アルゴリズ
ムを別途用意しておき,負荷電流の大小に応じて対応す
る動作モードでのアルゴリズムに切り換えて制御するこ
とにより,回路を複雑化せずにソフトウエアの変更だけ
で制御を最適化することができる。この場合,インダク
タ電流の変動量から不連続状態を検出することにより,
制御アルゴリズムの切り換えを正確に行うことが可能に
なる。このようにして,動作状態での部品の定数や動作
モードについての情報を得ることにより,制御アルゴリ
ズムに対する補正を必要に応じて行うことができ,最適
な制御を実現することが可能になる。また,必要な情報
を記憶手段に記憶したり,既に記憶している情報を修正
することも可能である。さらに,過去の情報と新しい情
報とを比較することにより,部品定数の経時的変化を検
知することが可能になる。
電源装置の一実施例の電気回路図を示す。本発明のこの
実施例によるスイッチング電源装置は,該装置に入力さ
れた電力をスイッチングして断続するパルス状の波形の
スイッチング出力を形成するスイッチ回路40と,スイッ
チングされたパルス状波形の出力を直流に変換して出力
する出力回路50と,ディジタル制御部70とを含む。この
実施例において,スイッチング電源装置は,交流電力を
入力する入力端子IN1, IN2を有しており,該入力端子IN
1, IN2に供給された交流電力は,入力フィルタ10を通し
て,整流平滑化回路20に印加される。整流平滑化回路20
は全波整流ダイオード21と平滑コンデンサ22とを含む。
整流平滑化回路20の出力はスイッチ回路40に供給され
る。
供給される電力をオン・オフ制御するように働く。 ス
イッチ回路40は,電界効果トランジスタ(FET)で構成さ
れたスイッチング素子42と,そのオン・オフ出力を出力
回路50に結合する主トランス41を備える。スイッチング
素子42のドレインは主トランス41の一次側コイル411の
一方の端子に直列に接続されている。主トランス41の一
次側コイル411 の他方の端子は,整流平滑化回路20に接
続されている。出力回路50は,整流平滑化回路であり,
スイッチ回路40から供給されたスイッチング出力を直流
に変換して出力する。直流出力Voは出力端子OUT1, OUT2
から負荷Z に供給される。出力回路50には,出力電流I
を検出する出力電流検出回路60が結合されている。出力
回路50は,チョークインプット方式平滑化回路で構成さ
れる。図示された平滑化回路は,ダイオード51, 52と,
インダクタ53と,コンデンサ54とを含んでいる。一方の
ダイオード51は,アノードが主トランス41の2次側コイ
ル412 の一方の端子に直列に接続されている。他方のダ
イオード52は,主トランス41の2次側コイル412 に並列
で,カソードがダイオード51のカソードに接続されてい
る。インダクタ53は,ダイオード51とダイオード52の接
続点に接続されている。コンデンサ54は,インダクタ53
の出力端に接続されている。
グ信号AS1 として取り出され,出力電流検出回路60から
の出力は電流アナログ信号AS2 として取り出され,これ
らのアナログ信号はディジタル制御部70に供給される。
そして,このディジタル制御部70からの制御出力がスイ
ッチ回路40を構成するスイッチング素子42に供給され
る。スイッチング素子42は,オン時間とオフ時間の和と
して定義できるスイッチング周期における該オン時間と
オフ時間の比,すなわちデューティ比を定めるように作
動する。ディジタル制御部70は,出力回路50から出力さ
れる電圧アナログ信号AS1 と出力電流検出回路60から出
力される電流アナログ信号AS2 を入力として受け,これ
らアナログ信号AS1, AS2をディジタル信号にそれぞれ変
換する。ディジタル制御部70は,得られた出力電圧ディ
ジタル信号と出力電流ディジタル信号に基づいてスイッ
チ回路40のオン時間及びオフ時間を定める指令値演算す
る。スイッチ回路40のオン時間及びオフ時間を定める代
わりに,あるいはそれに加えて,スイッチング周期を定
めるようにしても良い。指令値演算のサイクル時間(以
下,「制御周期」と呼ぶこともある)はスイッチング周
期の整数倍とし,複数回のスイッチング周期ごとに一回
の指令値演算が行われる場合もある。
ている情報を利用する場合には,必要な情報は,出力電
圧ディジタル信号及び/または出力電流ディジタル信号
と記憶手段に記憶されている情報とを照合することで得
られる。更に,記憶手段にあらかじめ情報を記憶させて
おくほかに,必要な情報を記憶手段に適宜記憶していく
か,または記憶していた情報を修正していくことも可能
である。次に,ディジタル制御部70は,演算により得ら
れた指令値に基づいてパルスを生成し,このパルスをス
イッチ回路40に供給してそのスイッチ動作を制御する。
これにより,出力端子OUT1, OUT2に現れる直流出力電圧
Voおよび直流出力電流Iが制御される。上述したよう
に,本発明によるスイッチング電源装置は,ディジタル
制御部70を有するディジタル制御方式を採用するので,
動作モードごとの制御アルゴリズムを,ソフトウェアで
容易に切り換えて実行することが可能になる。また,制
御アルゴリズムの数の増加にはソフトウェアによって対
応できるので,回路が複雑化することはない。更に,必
要な制御アルゴリズムはソフトウェアによって実行する
ことができるので,ディジタル制御部70のハードウェア
を標準化することができる。
置の更に具体的な電気回路図を示すものである。図2に
おいて,図1と同一の構成部分は,同一の参照符号を付
し,説明は省略する。この実施例において,整流平滑化
回路20には起動回路30が接続されている。起動回路30
は,交流電源投入後の立ち上げ時に,ディジタル制御部
70を動作させる電力を発生させる。起動回路30の出力側
には,駆動回路90が接続されている。主トランス41に
は,補助電源回路80が接続されている。この補助電源回
路80はディジタル制御部70の電源を構成するものであっ
て,主トランス41に設けられた補助巻線81に,整流平滑
化回路を含む回路82が接続されている。補助電源回路80
は,ディジタル制御部70に供給される電源電圧を生成
し,この電源電圧はディジタル制御部70に備えられた電
源端子T5、T6に供給される。
Lを検出する電流センサ61と電流値を電圧値に変換する
抵抗62とを備える。電流センサ61はインダクタ53と直列
となるように接続される場合もある。本実施例において
は,出力回路50がチョークインプット方式の整流平滑化
回路となっているので,出力電流検出回路60は出力回路
50に含まれるインダクタ53のインダクタ電流を電圧値と
して検出することになる。以下,出力電流検出回路60
を,インダクタ電流検出回路60と称することとする。
2,ディジタル信号処理部71及びパルス生成部73を備え
る。ディジタル制御部70は,主要素として,DSP と称さ
れているディジタル・シグナル・プロセッサを含む。 D
SPとしては,AD変換部72をその構成に含むものもある。
ディジタル制御部70としてDSP を用いる場合,パルス生
成部73はDSP の内部要素として備えても良いし,その一
部または全部を外部要素としてDSP に外付けしても良
い。AD変換部72は,出力電圧アナログ信号AS1 とインダ
クタ電流アナログ信号AS2とを,ディジタル信号DS1, DS
2にそれぞれ変換する。 AD 変換部72は,AD変換部721
及びAD変換部722 を含むこともできる。ここで,AD変換
部721 には端子T1を通して出力電圧アナログ信号AS1 が
供給され,AD変換部722 には端子T2を通してインダクタ
電流アナログ信号AS2 が供給される。ディジタル制御部
70のディジタル信号処理部71は,プログラム・メモリ7
13と,データ・メモリ 714,715, 716と,主演算部
(以下CPU と称する)711 とを備える。データ・メモリ
714, 715は,AD変換部72から供給される各ディジタル信
号DS1 ,DS2 のデータを一時格納する。 AD 変換部72か
らのディジタル信号の供給は,各スイッチング周期ごと
に行っても良いが,指令値演算のサイクル時間,すなわ
ち制御周期ごとに行っても良い。いずれにしても,スイ
ッチング周期又は制御周期に同期して,同位相における
データを供給することが好ましい。同位相のデータに基
づいて指令値の演算を行うことにより,波形の周期的変
動を平均化する等のデータ前処理を省略することができ
る。さらに,スイッチング周期内でのデータを取り込む
位相を変化させて複数の位相でのデータの取り込みを行
い,複数のデータを供給することにより,波形の周期的
変動の変動量を検出することができる。 CPU711 は,バ
ス712 を経由して,データ・メモリ714, 715からデータ
を取り込み,その四則演算・ 論理演算など必要な演算を
行う。
3 と,ラッチ回路734 と,出力回路735 とを備える。カ
ウンタ731 は,ディジタル信号処理部71から与えられる
指令値に基づいて,主スイッチ42のオフ・タイミングを
定める。カウンタ732 は,ディジタル信号処理部71から
与えられる指令値に基づいて,主スイッチ42のオン・タ
イミングを定める。カウンタ733 は,指令値演算のサイ
クル時間,すなわち制御周期を定める。ラッチ回路734
は,カウンタ732 で設定されたオン・タイミングでセッ
ト(論理値1)され,カウンタ731 のオフ・タイミング
においてリセット(論理値0)される。この動作によ
り,ラッチ回路734 からは主スイッチ42を駆動するパル
スが出力される。駆動回路90は,駆動信号をスイッチ回
路40に伝送するパルストランス91と抵抗92を備える。デ
ィジタル制御部70からの駆動信号は抵抗92を通して主ス
イッチ42に伝送される。
いて説明する。出力回路50の出力電圧Voのアナログ信号
AS1 は,ディジタル制御部70に取り込まれ,AD 変換部72
1 によってディジタル信号DS1 に変換される。この変換
されたディジタル信号DS1 はデータ・メモリ714 に一時
的に記憶される。インダクタ電流検出回路60によって得
られたインダクタ電流ILのアナログ信号AS2 は,ディ
ジタル制御部70に取り込まれ,AD 変換部722 によってデ
ィジタル信号DS2 に変換される。インダクタ電流ディジ
タル信号DS2 は,データ・メモリ715 に一時的に記憶さ
れる。
ータ・メモリ714, 715の内容を読み取る。そして,読み
取られたデータを用いて,スイッチ回路40に含まれる主
スイッチ42のオン時間及びオフ時間を定める指令値を計
算する。 CPU711 によって計算された指令値は,パルス
生成部73に取り込まれる。時刻t1においてパルス生成部
73のカウンタ732 がオーバフローまたはアンダフローす
ると,それに対応した信号がラッチ回路734 に供給され
る。ラッチ回路734 は,この信号によって出力が論理値
1 にセットされる。次に,CPU711によって指令されたオ
ン時間を経過すると,カウンタ731 がオバーフローまた
はアンダフローし,主スイッチ42のオフ・タイミングを
設定する。カウンタ731 のリップルキャリー信号または
ボロー信号は,ラッチ回路734 に供給される。ラッチ回
路734 は,この信号によって出力が論理値0にリセット
される。これにより,ラッチ回路734 からは主スイッチ
42を駆動するオン時間のパルスが出力される。
よって設定される。制御周期は,スイッチング周期の整
数倍mとする。こうすることにより,データ・メモリ71
4 ,715には,制御周期間のスイッチング周期の整数倍
mごとに,検出した各検出信号値が蓄積される。 CPU71
1 は,データ・メモリ714, 715からのデータを読み取
り,制御アルゴリズム,例えば,定電圧動作時の制御ア
ルゴリズムなどにより,主スイッチ42のオン時間を計算
する。そして,制御周期ごとに更新された指令値をパル
ス生成部73に供給する。出力回路735 は,ラッチ回路73
4 から供給されるパルスをパルストランス91を介して,
主スイッチ42のゲートに供給する。これにより,出力回
路50の出力電圧Vo及びインダクタ電流ILが,CPU711 の
制御アルゴリズムに基づいた値に制御される。
源装置においては,入力電圧,インダクタ電流ILの変化
に追随して出力電圧を一定に維持するように制御アルゴ
リズムを変更する。すなわち,カウンタ733 がオーバー
フローまたはアンダーフローされるごとに,各検出ディ
ジタル・データを図3に示すようにCPU 711 に取り込
み,各検出ディジタル・データまたは1制御周期前の各
検出ディジタル・データをもとに装置の動作状態を判定
し,動作状態に応じて適宜に指令値演算プログラムを選
択する。例えば,インダクタ電流が負荷に応じて変化す
ることに着目して,インダクタ電流連続時の演算プログ
ラムとインダクタ電流不連続時の演算プログラムをあら
かじめCPU711のプログラム・メモリ713 に格納してお
く。そして,カウンタ733がオーバーフローまたはアン
ダーフローする度ごとに,各検出ディジタル・データを
CPU711に取り込み,CPU711は読み取られたデータに基づ
き,装置の動作状態を判定する。ここで,図5(a) に示
すように,インダクタ電流ILは主スイッチング素子42
がオフからオンに変化するときに最小値ILmin となり,
主スイッチング素子42がオンからオフに変化すること
きに最大値ILmax になる。したがって,それぞれのタイ
ミングでデータを取り込み,その差を求めることによ
り,インダクタ電流の変動量を検出することができる。
インダクタ電流が図5(a) に示す連続状態から図5(b)
に示す不連続状態に変化するとき,このインダクタ電流
の変動量が減少し,主スイッチング素子42がオンする
時点では,その値がゼロになるので,この現象によって
インダクタ電流の状態を検知して動作状態に応じた指令
値演算プログラムを選択することができる。
ときは、インダクタ電流連続時の制御アルゴリズム,例
えば,制御周期ごとの出力電圧平均値V0及びインダクタ
電流平均値ILを算出し,この算出された出力電圧平均値
V0及びインダクタ電流平均値IL用いて,回路状態を記述
する状態平均化手段,すなわち,図3の式(a) から式
(e) にしたがって主スイッチング素子42のオン時間Ton
(n)を計算する。
たときは、インダクタ電流不連続時の制御アルゴリズ
ム,例えば,読み取られた出力電圧値V0と,あらかじめ
記憶手段に記憶されているインダクタ電流値ILに対応す
る制御量ΔV(iT) とに基づく手段,すなわち,図3に示
す式(f) にしたがって主スイッチング素子42のオン時間
Ton(n)を計算する。また,動作中におけるインダクタ電
流の変動量が求まると,この時のの出力電圧及び主スイ
ッチング素子42のオフ時間から,インダクタ53のインダ
クタンスは図4の式により表すことができる。このよう
にして求めたインダクタンスを指令値演算プログラムに
適用することにより,制御処理の精度を向上させること
ができる。さらに,出力電圧についても,インダクタ電
流と同様の方法で周期的変動を求めることにより,出力
コンデンサの等価直列インピーダンスを検出することが
できる。この等価直列インピーダンスの値を随時に記憶
手段に記憶させておき,過去の値との比較を行うことに
より,出力コンデンサの故障や寿命などを推定すること
ができる。
によれば,次の効果を達成することができる。 (a) インダクタ電流の変動量からインダクタ電流が連続
か不連続かを検出し,それぞれの動作モードに適した制
御アルゴリズムを使用することにより,出力安定度の高
いスイッチング電源装置を得ることができる。 (b) インダクタ電流の変動からインダクタンスの値を計
算し,指令値情報として適用することにより,出力安定
度が高いスイッチング電源装置を得ることができる。 (c) 出力電圧の変動量から出力コンデンサの状態を検出
し,故障や寿命の推定を行うことにより,信頼性の高い
スイッチング電源装置を得ることができる。 (d) 記憶すべき指令値情報を装置の起動時や動作中に記
憶することができ,また記憶している指令値情報を適宜
修正することができる。
例を示すブロック図である。
詳細な構成を示すブロック図である。
れる制御アルゴリズムの一例を示す数式である。
インダクタのインダクタンスを示す数式である。
ダクタ電流と主スイッチング素子の状態との関係を示す
図表であって,(a) はインダクタ電流が連続状態のもと
でのインダクタ電流を示し,(b) はインダクタ電流が不
連続の状態のもとでのインダクタ電流を示す。
Claims (6)
- 【請求項1】 入力された電力をスイッチングして断続
するパルス状の波形のスイッチング出力を形成するスイ
ッチ回路と,前記スイッチング出力を直流に変換して出
力する出力回路と,前記出力回路の出力に応じて前記ス
イッチ回路のスイッチング動作を制御するディジタル制
御部と,を備え,前記ディジタル制御部は,前記出力回
路から出力される電圧の出力電圧アナログ信号及び前記
出力回路から出力される電流の出力電流アナログ信号を
受けて前記出力電圧アナログ信号及び前記出力電流アナ
ログ信号を,それぞれ出力電圧ディジタル信号及び出力
電流ディジタル信号に変換し,前記出力電圧ディジタル
信号及び前記出力電流ディジタル信号の少なくとも一つ
に基づいて,前記スイッチ回路のスイッチング周期と,
オン時間及びオフ時間の少なくとも一つを定める指令値
を演算し,前記指令値に基づいて制御パルスを生成し,
前記制御パルスを前記スイッチ回路に供給してそのスイ
ッチ動作を制御するようになった,スイッチング電源装
置であって,前記出力電圧アナログ信号及び前記出力電
流アナログ信号の少なくとも一つを取り込むに際して、
スイッチング周期内での複数の位相タイミングにおける
値を取り込んで、それぞれ出力電圧ディジタル信号又は
出力電流ディジタル信号に変換して演算を行うことによ
り、前記出力電圧アナログ信号又は出力電流アナログ信
号の周期的変動の変動量を検出するようになった,こと
を特徴とするスイッチング電源装置。 - 【請求項2】 請求項1に記載したスイッチング電源装
置であって,前記スイッチ回路のオフタイミングとオン
タイミングにおける値を取り込むようになったことを特
徴とするスイッチング電源装置。 - 【請求項3】 請求項2に記載したスイッチング電源装
置であって,前記スイッチ回路のオフタイミングとオン
タイミングにおけるインダクタ電流の値を取り込んでイ
ンダクタ電流の変動量を求め,前記インダクタのインダ
クタンスを推定するようになった,ことを特徴とするス
イッチング電源装置。 - 【請求項4】 請求項1から請求項3までのいずれか1
項に記載したスイッチング電源装置であって,前記出力
回路の出力電圧の周期的変動を検出して,該出力電圧の
周期的変動から前記出力回路に設けられる出力コンデン
サの等価インピーダンスを推定するようになった,こと
を特徴とするスイッチング電源装置。 - 【請求項5】 請求項1から請求項4までのいずれか
1項に記載したスイッチング電源装置であって,前記出
力電圧ディジタル信号及び前記出力電流ディジタル信号
に応じた指令値情報の少なくとも一つを電源装置の動作
中に記憶手段に記憶する,ことを特徴とするスイッチン
グ電源装置。 - 【請求項6】 請求項1から請求項4までのいずれか1
項に記載したスイッチング電源装置であって,電源装置
の動作中に記憶手段に記憶されている指令値情報を適宜
修正することができるようになった,ことを特徴とする
スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16944698A JP4234808B2 (ja) | 1998-06-17 | 1998-06-17 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16944698A JP4234808B2 (ja) | 1998-06-17 | 1998-06-17 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000014143A true JP2000014143A (ja) | 2000-01-14 |
JP4234808B2 JP4234808B2 (ja) | 2009-03-04 |
Family
ID=15886763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16944698A Expired - Fee Related JP4234808B2 (ja) | 1998-06-17 | 1998-06-17 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4234808B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202342A (ja) * | 2006-01-27 | 2007-08-09 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP2009072004A (ja) * | 2007-09-14 | 2009-04-02 | Tdk-Lambda Corp | 電源装置 |
WO2010061652A1 (ja) * | 2008-11-25 | 2010-06-03 | 株式会社村田製作所 | Pfcコンバータ |
WO2013015314A1 (ja) * | 2011-07-26 | 2013-01-31 | コーセル株式会社 | スイッチング電源装置 |
US10707764B2 (en) | 2018-08-02 | 2020-07-07 | Fujitsu Limited | Power apparatus |
CN113812081A (zh) * | 2019-05-20 | 2021-12-17 | 三菱电机株式会社 | 电源装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56155418A (en) * | 1980-05-02 | 1981-12-01 | Hitachi Ltd | Estimation method for parameter of electric power converter |
JPS61231891A (ja) * | 1985-04-05 | 1986-10-16 | Hitachi Ltd | インバ−タ装置の定数設定方法 |
JPS63165770A (ja) * | 1986-12-27 | 1988-07-09 | Nippon Chemicon Corp | 電解コンデンサの劣化検出回路 |
WO1997050165A1 (fr) * | 1996-06-24 | 1997-12-31 | Tdk Corporation | Unite de commutation de puissance |
-
1998
- 1998-06-17 JP JP16944698A patent/JP4234808B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56155418A (en) * | 1980-05-02 | 1981-12-01 | Hitachi Ltd | Estimation method for parameter of electric power converter |
JPS61231891A (ja) * | 1985-04-05 | 1986-10-16 | Hitachi Ltd | インバ−タ装置の定数設定方法 |
JPS63165770A (ja) * | 1986-12-27 | 1988-07-09 | Nippon Chemicon Corp | 電解コンデンサの劣化検出回路 |
WO1997050165A1 (fr) * | 1996-06-24 | 1997-12-31 | Tdk Corporation | Unite de commutation de puissance |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007202342A (ja) * | 2006-01-27 | 2007-08-09 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP4565451B2 (ja) * | 2006-01-27 | 2010-10-20 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
JP2009072004A (ja) * | 2007-09-14 | 2009-04-02 | Tdk-Lambda Corp | 電源装置 |
WO2010061652A1 (ja) * | 2008-11-25 | 2010-06-03 | 株式会社村田製作所 | Pfcコンバータ |
US8228696B2 (en) | 2008-11-25 | 2012-07-24 | Murata Manufacturing Co., Ltd. | Power factor correction converter |
JP5141774B2 (ja) * | 2008-11-25 | 2013-02-13 | 株式会社村田製作所 | Pfcコンバータ |
WO2013015314A1 (ja) * | 2011-07-26 | 2013-01-31 | コーセル株式会社 | スイッチング電源装置 |
JP2013031235A (ja) * | 2011-07-26 | 2013-02-07 | Cosel Co Ltd | スイッチング電源装置 |
US9240719B2 (en) | 2011-07-26 | 2016-01-19 | Cosel Co. Ltd. | Switching power supply device |
US10707764B2 (en) | 2018-08-02 | 2020-07-07 | Fujitsu Limited | Power apparatus |
CN113812081A (zh) * | 2019-05-20 | 2021-12-17 | 三菱电机株式会社 | 电源装置 |
CN113812081B (zh) * | 2019-05-20 | 2024-02-09 | 三菱电机株式会社 | 电源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4234808B2 (ja) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6115266A (en) | Switching power source with a digital control circuit to maintain a constant DC output signal | |
US9455630B2 (en) | Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same | |
KR20170107961A (ko) | 피크 전류 제어 스위치 모드 파워 컨버터를 위한 디지털 슬로프 보상 | |
JP6336784B2 (ja) | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 | |
US9343986B2 (en) | Power converter with current feedback loop | |
JP5038841B2 (ja) | スイッチング電源装置 | |
US9634564B2 (en) | Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same | |
CN110692187B (zh) | 开关电源装置的控制方法及控制电路 | |
TWI462450B (zh) | 功率轉換器之控制電路以及離線功率轉換器之控制電路 | |
JPH09103068A (ja) | 電源装置 | |
JP4234808B2 (ja) | スイッチング電源装置 | |
JP6716994B2 (ja) | 電源回路 | |
JP4098868B2 (ja) | スイッチング電源装置 | |
JP2018137841A (ja) | 力率改善回路及び充電装置 | |
JP4167811B2 (ja) | スイッチング電源装置 | |
JP4097341B2 (ja) | スイッチング電源装置 | |
WO2014077281A1 (ja) | 電力変換装置 | |
US11539282B2 (en) | Switching control circuit and power supply circuit | |
JP2000014144A (ja) | スイッチング電源装置 | |
JP2005185045A (ja) | デジタル制御電源装置およびその制御方法 | |
JP2009072004A (ja) | 電源装置 | |
TW202121096A (zh) | 電力轉換器及用於控制其之方法與控制器 | |
JP5642625B2 (ja) | スイッチング電源装置 | |
JP2002252974A (ja) | スイッチング電源装置 | |
JP2003259640A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |