JP2000014144A

JP2000014144A - スイッチング電源装置

Info

Publication number: JP2000014144A
Application number: JP10176972A
Authority: JP
Inventors: Hisanori Cho; 寿典長; Masahiko Hirokawa; 正彦広川; Koichiro Miura; 幸一郎三浦; Shigetaka Maeyama; 繁隆前山
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1998-06-24
Filing date: 1998-06-24
Publication date: 2000-01-14

Abstract

(57)【要約】過電流状態の発生時に迅速に対応する制御を行うこと。【構成】スイッチング電源装置において，スイッチ回
路又は出力回路を流れる電流を検出し，その検出値が所
定値を越えるとスイッチ回路の動作を強制的に停止させ
るラッチ回路を設ける。該ラッチ回路が作動した場合に
は，制御パルスがスイッチ回路をオンにする論理１の状
態からオフにする論理０の状態になったときリセット回
路によりラッチ回路をリセットしてスイッチ回路の動作
を通常作動状態に復帰させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，スイッチング電源装置
に関する。特に本発明は，入力された電力をスイッチン
グして断続するパルス状の波形のスイッチング出力を形
成するスイッチ回路を備え，該スイッチ回路により形成
されたパルス状のスイッチング出力を直流に変換して出
力するとともに，この直流出力を監視し，該直流出力が
一定となるようにスイッチング動作を制御する制御回路
が設けられたスイッチング電源装置に関する。より詳細
に述べると，本発明は，制御回路としてディジタル回路
を用いるスイッチング電源装置に関する。特に，本発明
は，スイッチ回路のスイッチング周期に同期して，スイ
ッチング周期の同位相において出力回路の出力電圧及び
出力電流を検出し、スイッチング周期の整数倍の周期ご
とに計算結果を出力するようになったスイッチング電源
装置に適用して効果があるが，この型式に限るものでは
ない。

【０００２】

【従来の技術】従来のスイッチング電源装置では，制御
回路はアナログ回路によって構成されるのが普通であ
る。この場合，出力電圧または出力電流を表す信号は，
アナログ信号の形態であり，このアナログ信号がアナロ
グ量として処理され，その処理結果に基づいて，スイッ
チング動作を制御するのに必要な制御信号が得られる。

【０００３】一般に，スイッチング電源装置において
は，制御の最適化のために，入力電圧や負荷電流の変動
に応じて，電力変換回路の動作モードを変える場合があ
る。このような場合には，それぞれの動作モードに応じ
た複数の制御アルゴリズムをあらかじめ用意しておき，
それらを適宜切り換えて使用することにより最適制御を
行う必要がある。しかし，従来のアナログ制御回路を用
いたスイッチング電源装置においては，制御回路におけ
る信号処理は，すべてハードウェアとしての回路構成に
より行われるため，電力変換回路の動作モードの変化に
対応して制御アルゴリズムを切り換えて最適制御を実現
するには，各制御アルゴリズムに対応した制御回路すな
わちハードウェアをあらかじめ用意し，動作モードに応
じてそれらを切り換えて使用するようにしなければなら
ない。これは，ハードウェアとしての制御回路を複数種
類用意しなければならないことを意味する。従って，こ
の構成は，回路構成が著しく複雑になり，現実的とはい
えない。

【０００４】特開平2-74152 号公報は，スイッチング電
源装置において，スイッチ回路にディジタル制御装置を
使用する技術を開示する。この公開特許公報に開示され
たスイッチング電源装置は、入力電力をスイッチングす
るスイッチ回路と，該スイッチ回路の出力を平滑化して
出力する平滑化回路とを備え，該スイッチ回路の制御の
ためにディジタルコントローラが設けられている。この
ディジタルコントローラは，スイッチング電源装置の出
力電圧値に基づいて所定のデューティ比の制御パルス信
号を生成し，この制御パルス信号をスイッチ回路に与え
て該スイッチ回路の動作を制御する。

【０００５】特願平8-163505号は，同様なディジタル制
御回路を備えたスイッチング電源装置を示しており，こ
の場合，ディジタル制御回路は，スイッチング電源装置
の出力電圧及び出力電流の値に基づいて，スイッチ回路
のスイッチング周期と，オン時間及びオフ時間の少なく
とも一つを定める指令値を演算し，この指令値に基づい
て制御パルス信号を生成し，該制御パルス信号をスイッ
チ回路に与えて該スイッチ回路の動作を制御する。この
特許出願は、この種のディジタル制御回路を備えたスイ
ッチング電源装置において、スイッチング電源装置への
入力電源に変動があったとき、或いはスイッチング電源
装置の負荷に変動があったとき、動作モードごとの制御
アルゴリズムを切り換えて適切なスイッチング動作がで
きるようにする技術を教示する。すなわち，この公開特
許公報が推奨する構成は、スイッチ回路の制御のために
複数の制御アルゴリズムを準備しておき，スイッチング
電源の出力電圧及び出力電流の検出値に応じてこれら複
数の制御アルゴリズムの中から所望のものを選択して使
用するものである。この場合，出力電圧及び出力電流
は，スイッチ回路のスイッチング周期に同期して，スイ
ッチング周期の同位相において検出され，指令値演算の
周期は，スイッチング周期の整数倍とし、該出力電圧及
び出力電流の検出は，少なくとも指令値演算の周期ごと
に１回ずつ行われる。

【０００６】スイッチング電源装置において，制御回路
をディジタル回路で構成すると，アナログ回路で構成し
た場合に比べて，出力信号を検出してから制御信号を出
力するまでの信号処理時間が長くなる傾向になる。特
に，指令値演算の周期がスイッチング周期の整数倍の場
合には，例えば誤って出力端を短絡した場合などのよう
に，スイッチング電源装置に異常状態が発生したときに
は，その異常状態に対応する指令値の演算が次の指令値
演算の周期まで行われず，制御処理に遅れを生じること
になる。そして，この制御処理の遅れが原因となって，
装置を破壊する可能性が高くなる。

【０００７】

【発明が解決しようとする課題】本発明の課題は，指令
値演算の周期がスイッチング周期の整数倍となっている
ディジタル制御方式のスイッチング電源装置において
も，出力短絡のような異常状態が生じた場合に，その異
常が装置の破壊に繋がることがないような，信頼性の高
いディジタル制御方式のスイッチング電源装置を提供す
ることである。本発明の他の課題は，ディジタル制御方
式のスイッチング電源装置において，出力短絡のような
異常状態が生じたときに，スイッチ回路に与えられる制
御パルスをスイッチング周期ごとに制御して，遅れなく
制御処理を行うことにより，その異常が装置自体の損傷
に繋がることがないようにすることである。

【０００８】

【問題点を解決するための手段】上述した課題解決のた
め，本発明に係るスイッチング電源は，入力された電力
をスイッチングして断続するパルス状の波形のスイッチ
ング出力を形成するスイッチ回路と，該スイッチング出
力を直流に変換して出力する出力回路と，ディジタル制
御部とを含む。このディジタル制御部は，出力回路から
出力される電圧及び電流の少なくとも一方のアナログ信
号が入力され該アナログ信号をディジタル信号に変換
し，得られた出力電圧ディジタル信号または出力電流デ
ィジタル信号或いはその両方に基づいて，スイッチ回路
のスイッチング周波数と，オン時間又はオフ時間の少な
くとも一つとを定める指令値を演算し，この指令値に基
づいて制御パルスを生成し，この制御パルスをスイッチ
回路に供給してそのスイッチ動作を制御する。さらに，
本発明においては，スイッチ回路又は出力回路を流れる
電流を検出し，その検出値が所定値を越えるとスイッチ
回路の動作を強制的に停止させるラッチ回路が設けられ
る。そして，該ラッチ回路が作動した場合には，制御パ
ルスがスイッチ回路をオンにする状態からオフにする状
態になったときリセット回路によりラッチ回路をリセッ
トしてスイッチ回路の動作を通常作動状態に復帰させる
ように構成する。

【０００９】

【作用】本発明においては，スイッチング電源装置のス
イッチング周期において，スイッチ回路又は出力回路を
流れる電流が所定値を越えるときには，このスイッチン
グ周期内での制御パルスがスイッチ回路をオン状態とす
る例えば論理１にあっても，該スイッチ回路の作動をを
ラッチ回路により制限してオフ状態とし，過電流が流れ
るのを防止する。そして，スイッチ回路を駆動する制御
パルスが，該スイッチ回路をオフ状態とする例えば論理
０となったとき，ラッチ回路をリセットして，スイッチ
回路が制御パルスにより通常の通り作動できるようにす
る。この場合，次のスイッチング周期において過電流状
態が除去されていれば，スイッチ回路は通常の通りに作
動することができる。しかし，過電流状態が依然として
続いていれば，ラッチ回路の作動によりスイッチ回路の
動作は制限される。

【００１０】本発明の一態様においては，スイッチング
電源装置は，出力電圧アナログ信号又は出力電流アナロ
グ信号，或いはその両者は，スイッチ回路のスイッチン
グ周期に同期して，スイッチ周期の同位相において取り
込まれ，このアナログ信号に基づいて，それぞれ出力電
圧ディジタル信号又は出力電流ディジタル信号に変換さ
れる。

【００１１】出力電流アナログ信号は、出力回路のどの
部分を流れる電流でもよい。例えば出力回路に出力電流
を平滑化するための平滑化回路が設けられ，この回路に
インダクタが備えられる場合には，該インダクタを流れ
るインダクタ電流を検出し，出力電流アナログ信号を得
ることができる。指令値演算の周期はスイッチング周期
の整数倍とし，アナログ信号の取込みは指令値演算の周
期ごとに少なくとも１回ずつ行われる。

【００１２】

【発明の実施の形態】図１に本発明に係るスイッチング
電源装置の一実施例の電気回路図を示す。本発明のこの
実施例によるスイッチング電源装置は，該装置に入力さ
れた電力をスイッチングして断続するパルス状の波形の
スイッチング出力を形成するスイッチ回路40と，スイッ
チングされたパルス状波形の出力を直流に変換して出力
する出力回路50と，ディジタル制御部70とを含む。この
実施例において，スイッチング電源装置は，交流電力を
入力する入力端子IN1, IN2を有しており，該入力端子IN
1, IN2に供給された交流電力は，入力フィルタ10を通し
て，整流平滑化回路20に印加される。整流平滑化回路20
は全波整流ダイオード21と平滑コンデンサ22とを含む。
整流平滑化回路20の出力はスイッチ回路40に供給され
る。

【００１３】スイッチ回路40は，整流平滑化回路20から
供給される電力をオン・オフ制御するように働く。スイ
ッチ回路40は，電界効果トランジスタ(FET）で構成され
たスイッチング素子42と，そのオン・オフ出力を出力回
路50に結合する主トランス41を備える。スイッチング素
子42のドレインは主トランス41の一次側コイル411 の一
方の端子に直列に接続されている。主トランス41の一次
側コイル411 の他方の端子は，整流平滑化回路20に接続
されている。出力回路50は，整流平滑化回路であり，ス
イッチ回路40から供給されたスイッチング出力を直流に
変換して出力する。直流出力Voは出力端子OUT1, OUT2か
ら負荷Z に供給される。出力回路50はチョークインプッ
ト方式の平滑化回路であり，この出力回路50には，イン
ダクタ電流ＩＬを検出する出力電流検出回路60が結合さ
れている。出力回路50とスイッチ回路40の間には，イン
ダクタ電流ＩＬのピーク値を検出するパルスバイパルス
方式の過電流保護回路80が挿入されている。

【００１４】図示された出力回路50は，ダイオード51,
52と，インダクタ53と，コンデンサ54とを含んでいる。
一方のダイオード51は，アノードがパルスバイパルス過
電流保護回路80を介して主トランス41の２次側コイル41
2 の一方の端子に直列に接続されている。他方のダイオ
ード52は，アノードがトランス41の２次側コイル412と
出力回路の出力端子OUT2に接続され，カソードがダイオ
ード51のカソードに接続されている。インダクタ53は，
ダイオード51とダイオード52の接続点に接続されてい
る。コンデンサ54は，インダクタ53の出力端に接続され
ている。パルスバイパルス過電流保護回路80は，ダイオ
ード51のアノードとスイッチ回路の主トランス41の２次
側コイル412 の間に配置された電流検出素子81と，該電
流検出素子81からの検出信号を受けて対応する電圧信号
に変換する電流−電圧変換回路82と，該電流−電圧変換
回路82の出力を一方の入力端子に受ける比較回路83を備
える。比較回路の他方の入力端子には基準電圧発生回路
84からの基準電圧が入力される。比較回路83の出力は，
ラッチ回路85のセット信号入力端子に入力され，該ラッ
チ回路85のリセット信号入力端子にはリセット回路86か
らのリセット信号が入力される。パルスバイパルス過電
流保護回路80の電流検出素子81の位置は，図２示す位置
に限られるものではなく，別の位置，例えばダイオード
52に流れる電流を検出する位置や，スイッチング素子42
のドレン−ソース間に流れる電流を検出する位置等に配
置してもよい。

【００１５】出力回路50からの出力電圧V₀は電圧アナロ
グ信号AS1 として取り出され，出力電流検出回路60から
の出力は電流アナログ信号AS2 として取り出され，これ
らのアナログ信号はディジタル制御部70に供給される。
そして，このディジタル制御部70からの制御出力が，パ
ルスバイパルス過電流保護回路80の一部を構成する合成
回路87の一方の入力端子に接続される。合成回路87の他
方の入力端子には，ラッチ回路85の出力が接続される。
合成回路87の出力は，スイッチング素子42に接続されて
該スイッチング素子42のスイッチング動作を制御する。
スイッチング素子42は，オン時間とオフ時間の和として
定義できるスイッチング周期における該オン時間とオフ
時間の比，すなわちデューティ比を定めるように作動す
る。

【００１６】ディジタル制御部70は，出力回路50から出
力される電圧アナログ信号AS1 と出力電流検出回路60か
ら出力される電流アナログ信号AS2 を入力として受け，
これらアナログ信号AS1, AS2をディジタル信号にそれぞ
れ変換する。ディジタル制御部70は，得られた出力電圧
ディジタル信号と出力電流ディジタル信号に基づいてス
イッチ回路40のオン時間及びオフ時間を定める指令値を
演算する。スイッチ回路40のオン時間及びオフ時間を定
める代わりに，あるいはそれに加えて，スイッチング周
期を定めるようにしても良い。指令値演算のサイクル時
間（以下，「制御周期」と呼ぶこともある）はスイッチ
ング周期の整数倍とし，複数回のスイッチング周期ごと
に一回の指令値演算が行われる場合もある。

【００１７】指令値演算において，記憶手段に記憶され
ている情報を利用する場合には，必要な情報は，出力電
圧ディジタル信号及び／または出力電流ディジタル信号
と記憶手段に記憶されている情報とを照合することで得
られる。更に，記憶手段にあらかじめ情報を記憶させて
おくほかに，必要な情報を記憶手段に適宜記憶していく
か，または記憶していた情報を修正していくことも可能
である。次に，ディジタル制御部70は，演算により得ら
れた指令値に基づいて制御パルスを生成し，この制御パ
ルスを前述した合成回路87を介してスイッチ回路40に供
給し，そのスイッチ動作を制御する。これにより，出力
端子OUT1, OUT2に現れる直流出力電圧Voおよび直流出力
電流Ｉが制御される。上述したように，本発明によるス
イッチング電源装置は，ディジタル制御部70を有するデ
ィジタル制御方式を採用するので，動作モードごとの制
御アルゴリズムを，ソフトウェアで容易に切り換えて実
行することが可能になる。また，制御アルゴリズムの数
の増加にはソフトウェアによって対応できるので，回路
が複雑化することはない。更に，必要な制御アルゴリズ
ムはソフトウェアによって実行することができるので，
ディジタル制御部70のハードウェアを標準化することが
できる。

【００１８】図２は，本発明に係るスイッチング電源装
置の更に具体的な電気回路図を示すものである。図２に
おいて，図１と同一の構成部分は，同一の参照符号を付
し，説明は省略する。この実施例において，整流平滑化
回路20には起動回路30が接続されている。起動回路30
は，交流電源投入後の立ち上げ時に，ディジタル制御部
70を動作させる電力を発生させる。起動回路30の出力側
には，駆動回路90が接続されている。主トランス41に
は，補助電源回路100 が接続されている。該補助電源回
路100はディジタル制御部70の電源を構成するものであ
って，主トランス41に設けられた補助巻線101 に，整流
平滑化回路を含む回路102 が接続されている。補助電源
回路100 は，ディジタル制御部70に供給される電源電圧
を生成し，この電源電圧はディジタル制御部70に備えら
れた電源端子T5、T6、T7に供給される。

【００１９】出力電流検出回路60は，インダクタ電流Ｉ
Ｌを検出する電流センサ61と電流値を電圧値に変換する
抵抗62とを備える。電流センサ61はインダクタ53と直列
となるように接続される場合もある。本実施例において
は，出力回路50がチョークインプット方式の整流平滑化
回路となっているので，出力電流検出回路60は出力回路
50に含まれるインダクタ53のインダクタ電流を電圧値と
して検出することになる。以下，出力電流検出回路60
を，インダクタ電流検出回路60と称することとする。次
に，ディジタル制御部70は，AD変換部72，ディジタル信
号処理部71及びパルス生成部73を備える。ディジタル制
御部70は，主要素として，DSP と称されているディジタ
ル・シグナル・プロセッサを含む。 DSPとしては，AD変
換部72をその構成に含むものもある。ディジタル制御部
70としてDSP を用いる場合，パルス生成部73はDSP の内
部要素として備えても良いし，その一部または全部を外
部要素としてDSP に外付けしても良い。

【００２０】AD変換部72は，出力電圧アナログ信号AS1
とインダクタ電流アナログ信号AS2とを，ディジタル信
号DS1, DS2にそれぞれ変換する。 AD 変換部72は，AD変
換部721 及びAD変換部722 を含むこともできる。ここ
で，AD変換部721 には端子T1を通して出力電圧アナログ
信号AS2 が供給され，AD変換部722 には端子T2を通して
インダクタ電流アナログ信号AS1 が供給される。ディジ
タル制御部70のディジタル信号処理部71は，プログラム
・メモリ７１３と，データ・メモリ 714，715, 716と，
主演算部（以下CPU と称する）711 とを備える。データ
・メモリ714, 715は，AD変換部72から供給される各ディ
ジタル信号DS1 ，DS2 のデータを一時格納する。 AD 変
換部72からのディジタル信号の供給は，各スイッチング
周期ごとに行っても良いが，指令値演算のサイクル時
間，すなわち制御周期ごとに行っても良い。いずれにし
ても，スイッチング周期又は制御周期に同期して，同位
相におけるデータを供給することが好ましい。同位相の
データに基づいて指令値の演算を行うことにより，波形
の周期的変動を平均化する等のデータ前処理を省略する
ことができる。 CPU711 は，バス712 を経由して，デー
タ・メモリ714, 715からデータを取り込み，その四則演
算・論理演算など必要な演算を行う。

【００２１】パルス生成部73は，カウンタ731, 732, 73
3 と，ラッチ回路734 と，出力回路735 とを備える。カ
ウンタ731 は，ディジタル信号処理部71から与えられる
指令値に基づいて，スイッチング素子42のオフ・タイミ
ングを定める。カウンタ732は，ディジタル信号処理部7
1から与えられる指令値に基づいて，スイッチング素子4
2のオン・タイミングを定める。カウンタ733 は，指令
値演算のサイクル時間すなわち制御周期を定める。ラッ
チ回路734 は，カウンタ732 で設定されたオン・タイミ
ングでセット（論理値１）され，カウンタ731 のオフ・
タイミングにおいてリセット（論理値０）される。この
動作により，ラッチ回路734 からはスイッチング素子42
を駆動する制御パルスが出力される。

【００２２】駆動回路90は，駆動信号をスイッチ回路40
に伝送するパルストランス91と抵抗92を備える。ディジ
タル制御部70からの駆動信号は抵抗92を通して主スイッ
チ42に伝送される。

【００２３】次に，図示された実施例の回路の動作につ
いて説明する。出力回路50の出力電圧Voのアナログ信号
AS1 は，ディジタル制御部70に取り込まれ,AD 変換部72
1 によってディジタル信号DS1 に変換される。この変換
されたディジタル信号DS1 はデータ・メモリ714 に一時
的に記憶される。インダクタ電流検出回路60によって得
られたインダクタ電流ＩＬのアナログ信号AS2 は，ディ
ジタル制御部70に取り込まれ,AD 変換部722 によってデ
ィジタル信号DS2 に変換される。インダクタ電流ディジ
タル信号DS2 は，データ・メモリ715 に一時的に記憶さ
れる。

【００２４】CPU711は，制御プログラムに基づいて，デ
ータ・メモリ714, 715の内容を読み取る。そして，読み
取られたデータを用いて，スイッチ回路40に含まれる主
スイッチ42のオン時間及びオフ時間を定める指令値を計
算する。 CPU711 によって計算された指令値は，パルス
生成部73に取り込まれる。所定の時刻t1においてパルス
生成部73のカウンタ732 がオーバフローまたはアンダフ
ローすると，リップルキャリー信号またはボロー信号が
ラッチ回路734 に供給される。ラッチ回路734 は，この
信号によって出力が論理値1 にセットされる。次に，CP
U711によって指令されたオン時間を経過すると，カウン
タ731 がオバーフローまたはアンダフローし，主スイッ
チ42のオフ・タイミングを設定する。カウンタ731 のリ
ップルキャリー信号またはボロー信号は，ラッチ回路73
4 に供給される。ラッチ回路734 は，この信号によって
出力が論理値０にリセットされる。これにより，ラッチ
回路734 からは主スイッチ42を駆動するオン時間のパル
スが出力される。

【００２５】指令値演算の制御周期は，カウンタ733 に
よって設定される。制御周期は，スイッチング周期の整
数倍ｍとする。こうすることにより，データ・メモリ71
4 ，715には，制御周期間のスイッチング周期の整数倍
ｍごとに，検出した各検出信号値が蓄積される。 CPU71
1 は，データ・メモリ714, 715からのデータを読み取
り，制御アルゴリズム，例えば，定電圧動作時の制御ア
ルゴリズムなどにより，主スイッチ42のオン時間を計算
する。そして，制御周期ごとに更新された指令値をパル
ス生成部73に供給する。出力回路735 は，ラッチ回路73
4 から供給されるパルスをパルストランス91を介して，
スイッチング素子42のゲートに供給する。これにより，
出力回路50の出力電圧Vo及びインダクタ電流ＩＬが，CP
U711の制御アルゴリズムに基づいた値に制御される。

【００２６】本発明の図示実施例に係るスイッチング電
源装置においては，入力電圧，インダクタ電流ILの変化
に追随して出力電圧を一定に維持するように制御アルゴ
リズムを変更することもできる。すなわち，カウンタ73
3 がオーバーフローまたはアンダーフローされるごと
に，各検出ディジタル・データをCPU 711 に取り込み，
各検出ディジタル・データまたは１制御周期前の各検出
ディジタル・データをもとに装置の動作状態を判定し，
動作状態に応じて適宜に指令値演算プログラムを選択す
ることができる。以上述べた構成のディジタル制御回路
７０を持つスイッチング電源装置において，過電流から
スイッチング素子やダイオード等の素子を保護するため
の処理に必要な時間は，制御周期により決まるため，突
発的にスイッチング電源装置の出力端子が短絡されたよ
うな場合には，制御周期より早いタイミングで過電流か
らの保護の対策を採ることができない。従って，制御周
期より早いタイミングで過電流対策をたてることができ
るようにするために，前述したパルスバイパルス過電流
保護回路80が設けられる。

【００２７】図示実施例において，パルスバイパルス過
電流保護回路80の合成回路87は，その出力がパルストラ
ンス91の２次側コイルに直列に接続される。パルスバイ
パルス過電流保護回路80の出力電流検出素子81からの検
出信号は，電圧信号に変換された後，比較器83の負側入
力端子に入力される。この電圧信号は、比較器83の正側
入力端子に入力するようにしてもよい。出力電流検出素
子81は，ダイオード51に接続された１次側コイル811 と
２次側コイル812 からなるカレントトランスであり、２
次側コイル812 はダイオード821 に直列に接続され、該
ダイオード821を介して抵抗822 に並列に接続されてい
る。２次側コイル821 からの信号は，ダイオード821 及
び抵抗822 を含む回路により電圧信号として比較器83の
負側入力端子に入力される。比較器83に与えられる基準
電圧信号は、補助電源回路102 から制御回路70のT5入力
端子に供給される電圧源に接続された抵抗841 とダイオ
ード842 を含む回路により生成される。

【００２８】合成回路87はＡＮＤ回路であり、入力端子
にはラッチ回路85の出力信号と制御回路70からの制御パ
ルスとが入力される。ラッチ回路85の出力信号と制御パ
ルスがいずれも論理１の場合には、合成回路87の出力が
論理１となり、スイッチング素子42をオンにする制御パ
ルスが生成される。例えば、スイッチング電源装置の出
力端子が短絡して過電流状態が生じると、比較器83の出
力が論理１から論理０に変化し、ラッチ回路85の出力が
論理０になる。この状態が生じると、制御回路70からの
制御パルスが論理１であっても、合成回路87の出力が論
理０となり、スイッチング素子42をオン状態にする制御
パルスはなくなるため、スイッチング素子42はオフ状態
となる。

【００２９】リセット回路86は，ディジタル制御回路70
の出力である制御パルスにより制御される。図３は，デ
ィジタル制御回路70の制御出力をリセット回路86に接続
する例を示すもので，ディジタル制御回路70に制御パル
ス出力端子が一つしかない場合には，この接続を行う。
すなわち、リセット回路86は制御パルス出力端子T3とラ
ッチ回路85のセット信号入力端子に直接接続されてい
る。したがって，過電流状態が検出されてラッチ回路85
の出力が論理０になると，ディジタル制御回路70からの
制御パルスが論理１であるにも関わらず，スイッチング
素子４２をオフにすることができる。また、ディジタル
制御回路70からの制御パルスが論理０になったとき，ラ
ッチ回路85がリセットされる。そのため、スイッチング
周期ごとに過電流保護を行なうことが可能になる。

【００３０】図４は，ディジタル制御回路の出力にOUT
Ａ、OUT Ｂの２つが設けられ、スイッチ回路に421 及び
422 で示される２個のスイッチング素子が設けられる場
合のリセット回路の接続を示す。この場合には，パルス
トランスが図４の91及び92で示すように２個設けられ
る。合成回路87も２つのＡＮＤ回路871 ，872 から構成
され，それぞれのＡＮＤ回路871 ，872 における一方の
入力端子にラッチ回路85の出力が接続される。この場合
のリセット回路86は，ＯＲ回路のみで構成され，ディジ
タル制御回路の制御パルス出力端子OUT Ａ、OUT Ｂは，
それぞれがＯＲ回路862 の２つの入力に接続される。図
５は，図４の回路において，制御パルスの論理値反転・
非反転端子ＰＯＬを設ける場合のリセット回路の構成を
示すものである。この回路では，ＯＲ回路862 の出力
は，ＯＲ回路863 及びＮＡＮＤ回路864 のそれぞれ一方
の入力端子に接続され，ＰＯＬ端子がこれらＯＲ回路及
びＮＡＮＤ回路の他方の入力端子にインバータを介して
接続される。この構成においては，ＰＯＬ端子が論理１
の場合には，ＮＡＮＤ回路864 の出力が常に論理１とな
るため，ＯＲ回路862 の出力がそのままリセット回路86
の出力となる。ＰＯＬ端子が論理０の場合には，ＯＲ回
路863 の出力が常に論理１となり，ＮＡＮＤ回路864 の
出力がＯＲ回路862 の出力を反転した値を出力するた
め，リセット回路86の出力は，ＯＲ回路862 の出力を反
転したものとなる。

【００３１】図６は，本件発明の実施例における作用を
示す波形図である。図６において，trigはラッチ回路の
セット信号入力端子に入力されるトリガ信号を示し，Ｖ
c は計算により求めたディジタル制御回路70の出力であ
る制御パルスを，Ｖc ’は過電流保護回路により変更さ
れスイッチング素子42に与えられるスイッチ駆動パルス
をそれぞれ示す。また, Ｉｆはダイオード51に流れる電
流である。トリガ信号を示す曲線において，左から５番
目のトリガ信号は，制御パルスの途中で現れ，その結果
として，スイッチ駆動パルスの幅が制限されている。ま
た，ダイオード51に流れる電流のパルス幅も制限され
る。このように，本発明によれば，過電流状態を生じた
場合に，制御周期より短いスイッチング周期ごとにスイ
ッチング素子の駆動パルスを制限することができるた
め，例えば，誤って出力端を短絡した場合のように，装
置に異常状態を生じても，迅速に的確な制御を行うこと
ができる。したがって，異常状態により装置が破壊する
ことがない，信頼性の高いディジタル制御方式のスイッ
チング電源装置を得ることができる。

【図面の簡単な説明】

【図１】本発明によるスイッチング電源装置の一実施
例を示すブロック図である。

【図２】本発明によるスイッチング電源装置の実施例
の詳細な構成を示すブロック図である。

【図３】本発明によるスイッチング電源装置に使用さ
れる過電流保護回路のリセット回路接続を示す回路図で
ある。

【図４】本発明によるスイッチング電源装置に使用さ
れる過電流保護回路のリセット回路接続の別の例を示す
回路図である。

【図５】本発明によるスイッチング電源装置に使用さ
れる過電流保護回路のリセット回路接続のさらに別の例
を示す回路図である。

【図６】本発明の作用を示す波形図である。

【符号の説明】

20 １次側の整流平滑回路 40 スイッチ回路 41 主トランス 42 主スイッチ 50 出力回路 60 出力電流検出回路（インダクタ電流検出回路) 70 ディジタル制御部 71 ディジタル信号処理部 72 AD変換部 73 パルス生成部 80 過電流保護回路 90 駆動回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者三浦幸一郎東京都中央区日本橋１丁目13番１号ティーディーケイ株式会社内 (72)発明者前山繁隆東京都中央区日本橋１丁目13番１号ティーディーケイ株式会社内Ｆターム(参考） 5H730 AA20 BB23 BB57 CC01 DD04 DD22 EE02 EE08 EE10 FD01 FD31 FF09 FG05 VV01 XX03 XX11 XX15 XX23 XX35 XX43

Claims

【特許請求の範囲】

【請求項１】入力された電力をスイッチングして断続
するパルス状の波形のスイッチング出力を形成するスイ
ッチ回路と，前記スイッチング出力を直流に変換して出
力する出力回路と，前記出力回路の出力に応じて前記ス
イッチ回路のスイッチング動作を制御するディジタル制
御部と，を備え，前記ディジタル制御部は，前記出力回
路から出力される電圧の出力電圧アナログ信号及び前記
出力回路から出力される電流の出力電流アナログ信号を
受けて前記出力電圧アナログ信号及び前記出力電流アナ
ログ信号を，それぞれ出力電圧ディジタル信号及び出力
電流ディジタル信号に変換し，前記出力電圧ディジタル
信号及び前記出力電流ディジタル信号の少なくとも一つ
に基づいて，前記スイッチ回路のスイッチング周期と，
オン時間及びオフ時間の少なくとも一つを定める指令値
を演算し，前記指令値に基づいて制御パルスを生成し，
前記制御パルスを前記スイッチ回路に供給してそのスイ
ッチ動作を制御するようになった，スイッチング電源装
置であって，前記スイッチ回路又は前記出力回路を流れ
る電流を検出し，その検出値が所定値を越えると前記ス
イッチ回路の動作を強制的に停止させるラッチ回路と，
前記ラッチ回路が作動した場合に，前記制御パルスが前
記スイッチ回路をオンにする状態からオフにする状態に
なったとき前記ラッチ回路をリセットして前記スイッチ
回路の動作を通常作動状態に復帰させるリセット回路と
が設けられた，ことを特徴とするスイッチング電源装
置。
【請求項２】請求項１に記載したスイッチング電源装
置であって，前記ラッチ回路及び前記リセット回路は，
ディジタルシグナルプロセッサの内部要素として設けら
れたことを特徴とするスイッチング電源装置。