JP3988724B2 - 力率改善コンバータ及びその制御方法 - Google Patents

Description

本発明は、力率改善コンバータ及びその制御方法に関するものである。

力率は、電力／（電流×電圧）によって表され、交流（ＡＣ）回路の電流と電圧の位相差ともいわれている。

コンデンサインプット型コンバータにおいては、波形が歪むことにより位相差が発生し、入力電流に高調波成分が含まれる。このため、脈流電圧が供給される１次側に平滑用コンデンサを用いずに、スイッチング電流を、脈流電圧の波形に追従するように制御して力率を改善した力率改善コンバータがある。

この力率改善コンバータには、スイッチング電流を臨界モードで制御する電流制御型のものがある。

電流制御型の力率改善コンバータは、コンバータを、例えば、インダクタと、スイッチング素子と、ダイオードと、出力コンデンサと、を用いて構成された昇圧チョッパ回路を備える。

この力率改善コンバータは、スイッチング素子をオンしてインダクタに電流を流し、インダクタにエネルギを蓄積させる。スイッチング電流が、供給された脈流電圧と出力電圧とに基づいて設定された目標レベルに達すると、力率改善コンバータは、スイッチング素子をオフする。

スイッチング素子がオフすると、インダクタからダイオードを介して出力コンデンサに電流が流れ、インダクタに蓄積されたエネルギが放出される。力率改善コンバータは、インダクタに流れる電流が臨界（電流値が零）に達したことを検出してスイッチング素子を再びオンする。

力率改善コンバータがこのような動作を繰り返すことにより、出力側に設けられた出力コンデンサの電圧は一定に保たれる。それと同時に、供給された脈流電圧による電流波形は、この脈流電圧の波形に追従して正弦波となり、力率が改善される。

しかし、かかる従来の力率改善コンバータでは、出力電圧が一定になるように制御しているため、交流電源から供給される交流電圧が、例えば、実効値でＡＣ２００ＶからＡＣ１００Ｖに低下した場合、昇圧比（出力電圧と脈流電圧の比）が大きくなり、昇圧エネルギが大きくなる。特に、２次側の出力電流が大きいと、昇圧によるスイッチングロスが大きくなり、効率が低下する。

本発明は、このような従来の問題点に鑑みてなされたもので、効率を向上させることが可能な力率改善コンバータ及びその制御方法を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係る力率改善コンバータは、
脈流電圧が印加されるインダクタ（Ｌ１１）と、
前記インダクタ（Ｌ１１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ１１）に流れる電流をスイッチングするスイッチング素子（Ｑ１１）と、
前記スイッチング素子（Ｑ１１）がスイッチングすることにより前記インダクタ（Ｌ１１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ１６，Ｃ１１）と、
前記スイッチング素子の電流路に流れるスイッチング電流の目標レベルを前記脈流電圧の電圧レベルに基づいて設定し、前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ１１）をオン、オフ制御する制御部（１０６）と、
前記インダクタ（Ｌ１１）に電磁結合する２次巻線（ｎ１０）と、
前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧を前記インダクタ（Ｌ１１）の昇圧量として検出する昇圧量検出部（１０３）と、を備え、
前記制御部（１０６）は、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ１６，Ｃ１１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、前記昇圧量検出部（１０３）が検出した昇圧量を取得し、取得した昇圧量に従って前記スイッチング電流の目標レベルを制御する、
ことを特徴とする。

前記昇圧量検出部（１０３）は、前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧の実効値、平均値及びピーク値のいずれか１つから昇圧量を検出するものであってもよい。

本発明の第２の観点に係る力率改善コンバータは、
脈流電圧が印加されるインダクタ（Ｌ２１）と、
前記インダクタ（Ｌ２１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ２１）に流れる電流をスイッチングするスイッチング素子（Ｑ２１）と、
前記スイッチング素子（Ｑ２１）がスイッチングすることにより前記インダクタ（Ｌ１１，Ｌ２１，Ｌ３１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ２１，Ｃ２１）と、
前記スイッチング素子の電流路に流れるスイッチング電流の目標レベルを前記脈流電圧の電圧レベルに基づいて設定し、前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ２１）をオン、オフ制御する制御部（２０５）と、を備え、
前記制御部（２０５）は、前記スイッチング素子（Ｑ２１）をオン、オフ制御する制御信号のデューティ比を検出するデューティ比検出部（２２１）を有し、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ２１，Ｃ２１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、前記デューティ比検出部（２２１）が検出したデューティ比を取得し、取得したデューティ比に従って前記スイッチング電流の目標レベルを制御する、
ことを特徴とする。

前記デューティ比検出部（２２１）は、前記制御信号のオンデューティ又はオフデューティを検出するものであってもよい。

前記デューティ比検出部（２２１）は、一定周期で前記制御信号のデューティ比を検出し、
前記制御部（２０５）は、前記デューティ比検出部（２２１）が検出した前記制御信号のデューティ比に基づいて前記スイッチング電流の目標レベルを制御するものであってもよい。

前記デューティ比検出部（２２１）は、前記脈流電圧の周期とほぼ一致する一定周期で前記制御信号のデューティ比を検出するものであってもよい。

前記制御部（２０５）は、負荷に供給する電力を測定する電力測定部（２３７）を備え、さらなるパラメータとして、前記電力測定部（２３７）が測定した電力を取得し、制御信号のデューティ比と電力とに従って前記スイッチング電流の目標レベルを制御するものであってもよい。

本発明の第３の観点に係る力率改善コンバータは、
脈流電圧が印加されるインダクタ（Ｌ３１）と、
前記インダクタ（Ｌ３１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ３１）に流れる電流をスイッチングするスイッチング素子（Ｑ３１）と、
前記スイッチング素子（Ｑ３１）がスイッチングすることにより前記インダクタ（Ｌ３１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ３１，Ｃ３１）と、
前記スイッチング素子の電流路に流れるスイッチング電流の目標レベルを前記脈流電圧の電圧レベルに基づいて設定し、前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ３１）をオン、オフ制御する制御部（３０５）と、を備え、
前記制御部（３０５）は、前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルを検出する供給電流検出部（３２１）を備え、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ３１，Ｃ３１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、前記供給電流検出部（３２１）が検出した供給電流の電流レベルを取得し、取得した供給電流の電流レベルに従って前記スイッチング電流の目標レベルを制御する、
ことを特徴とする。

前記供給電流検出部（３２１）は、前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルとして、前記スイッチング素子（Ｑ３１）の電流路に流れるスイッチング電流の電流レベルを検出するものであってもよい。

前記供給電流検出部（３２１）は、前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルとして、前記直流電圧生成部（Ｄ３１，Ｃ３１）に流れ込む電流の電流レベルを検出するものであってもよい。

前記供給電流検出部（３２１）は、積分器からなるものであってもよい。

前記供給電流検出部（３２１）は、前記供給電流の電流レベルとして前記脈流電圧１周期における供給電流の実効値を求める実効値検出回路、平均値を求める平均値検出回路及びピーク値を求めるピーク値検出回路のいずれか１つを備えたものであってもよい。

前記制御部（３０５）は、前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）が生成した直流電圧の電力レベルを検出する電力検出部（２３７）を備え、さらなるパラメータとして、前記供給電流の電流レベルで除して求められた電圧レベルを取得し、前記供給電流の電流レベルと電圧レベルとに従って前記スイッチング電流の目標レベルを制御するようにしてもよい。

前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）の一端が、前記インダクタ（Ｌ１１，Ｌ２１，Ｌ３１）と前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）との接続点に接続され、前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）の電流路の他端と前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）の他端とが負極に接続され、
前記インダクタ（Ｌ１１，Ｌ２１，Ｌ３１）の他端に、整流電圧が印加される昇圧形チョッパ回路からなるものであってもよい。

前記インダクタ（Ｌ２１）を１次巻線（ｎ２１）として前記インダクタ（Ｌ２１）に電磁結合する２次巻線（ｎ２２）を備え、前記２次巻線（ｎ２２）の両端に直流電圧生成部（Ｄ２１，Ｃ２１）が接続されたトランス（Ｔ）を備え、前記インダクタ（Ｌ２１）の他端に整流電圧が印加されるものであってもよい。

前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）は、生成した直流電圧の電圧レベルが設定レベルを越えると前記スイッチング電流の目標レベルを低下させるような過電圧保護信号を前記制御部（１０６，２０５，３０５）に供給する過電圧保護部（１０５）を備えたものであってもよい。

前記制御部（１０６，２０５，３０５）は、
出力電圧に対応する出力電圧信号の信号レベルと所定の参照信号の信号レベルとを比較して両信号レベルの差信号を、前記スイッチング電流の目標レベルを制御する信号として出力する増幅器（１１３，２２３，３２３）と、
前記パラメータの値と設定値とを比較し、比較結果に基づいて、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）が生成する直流電圧の電圧値との比が増加するに従って前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）のスイッチング電流の目標レベルが低下するような参照信号を前記増幅器（１１３，２２３，３２３）に供給する参照信号生成回路（１２１，２２２，３２２）と、を備えたものであってもよい。

前記参照信号生成回路（１２１，２２２，３２２）は、ヒステリシス特性を有するものであってもよい。

前記制御部（１０６，２０５，３０５）は、
出力電圧に対応する出力電圧信号の信号レベルと所定の参照信号の信号レベルとを比較して両信号レベルの差信号を、前記スイッチング電流の目標レベルを制御する信号として出力する増幅器（１１３，２２３，３２３）と、
前記パラメータの値と比較するための複数の設定値を有し、前記パラメータの値が大きくなって前記各設定値を越える毎に、順次、前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）のスイッチング電流の目標レベルを低下させるような参照信号を前記増幅器（１１３，２２３，３２３）に供給する参照信号生成回路（１２１，２２２，３２２）と、を備えたものであってもよい。

前記参照信号生成回路（１２１，２２２，３２２）は、ヒステリシス特性を有するものであってもよい。

前記増幅器（１１３，２２３，３２３）は、前記参照信号生成回路（１２１，２２２，３２２）から参照信号が供給されると、前記パラメータの値と前記差信号の信号レベルの変化との関係を示す所定の関数に従って、前記差信号の信号レベルが小さくなるような差信号を出力するものであってもよい。

前記所定の関数は、取得したパラメータの値が前記設定値を越えたときからの時間と前記差信号の信号レベルとの関係が１次関数で表される関数であってもよい。

前記参照信号生成回路（１２１，２２２，３２２）は、前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）が生成した直流電圧に対応する上限値又は下限値を設定するように参照信号の信号レベルを規制するものであってもよい。

前記制御部（１０６，２０５，３０５）は、
出力電圧に対応する出力電圧信号の信号レベルと所定の参照信号の信号レベルとを比較して両信号レベルの差信号を、前記スイッチング電流の目標レベルを制御する信号として出力する増幅器（３２３）と、
前記取得したパラメータの値と設定値とを比較し、取得したパラメータの値が設定値を越えると、前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）のスイッチング電流の目標レベルが低下するように前記増幅器（３２３）に供給される出力電圧信号の信号レベルを低下させる出力電圧信号制御回路（３３１）と、を備えたものであってもよい。

前記制御部（１０６，２０５，３０５）は、取得したパラメータの値が設定値を越えたとき、前記参照信号生成回路（１２１，２２２，３２２）から前記増幅器への参照信号の出力を所定時間だけ遅延させるタイマ（２３６）を備えたものであってもよい。

本発明の第４の観点に係る力率改善コンバータの制御方法は、
脈流電圧が印加されるインダクタ（Ｌ１１）と、
前記インダクタ（Ｌ１１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ１１）に流れる電流をスイッチングするスイッチング素子（Ｑ１１）と、
前記スイッチング素子（Ｑ１１）がスイッチングすることにより前記インダクタ（Ｌ１１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ１６，Ｃ１１）と、
前記インダクタ（Ｌ１１）に電磁結合する２次巻線（ｎ１０）と、
前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧を前記インダクタ（Ｌ１１）の昇圧量として検出する昇圧量検出部（１０３）と、
を備えた力率改善コンバータの制御方法であって、
前記脈流電圧の電圧レベルに基づいて前記スイッチング素子（Ｑ１１）の電流路に流れるスイッチング電流の目標レベルを設定するステップと、
前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ１１）をオン、オフ制御するステップと、
前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧を前記インダクタ（Ｌ１１）の昇圧量として検出するステップと、
前記脈流電圧の実効値と前記直流電圧生成部（Ｄ１６，Ｃ１１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、検出した前記昇圧量を取得するステップと、
前記設定されたスイッチング電流の目標レベルを、前記取得した昇圧量に従って制御するステップと、を備えたことを特徴とする。

本発明の第５の観点に係る力率改善コンバータの制御方法は、
脈流電圧が印加されるインダクタ（Ｌ２１）と、
前記インダクタ（Ｌ２１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ２１）に流れる電流をスイッチングするスイッチング素子（Ｑ２１）と、
前記スイッチング素子（Ｑ２１）がスイッチングすることにより前記インダクタ（Ｌ２１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ２１，Ｃ２１）と、を備えた力率改善コンバータの制御方法であって、
前記脈流電圧の電圧レベルに基づいて前記スイッチング素子（Ｑ２１）の電流路に流れるスイッチング電流の目標レベルを設定するステップと、
前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ２１）をオン、オフ制御するステップと、
前記スイッチング素子（Ｑ２１）をオン、オフ制御する制御信号からデューティ比を検出するステップと、
前記脈流電圧の実効値と前記直流電圧生成部（Ｄ２１，Ｃ２１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、検出した前記デューティ比を取得するステップと、
前記設定されたスイッチング電流の目標レベルを、前記取得したデューティ比に従って制御するステップと、を備えたことを特徴とする。

本発明の第６の観点に係る力率改善コンバータの制御方法は、
脈流電圧が印加されるインダクタ（Ｌ３１）と、
前記インダクタ（Ｌ３１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ３１）に流れる電流をスイッチングするスイッチング素子（Ｑ３１）と、
前記スイッチング素子（Ｑ３１）がスイッチングすることにより前記インダクタ（Ｌ３１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ３１，Ｃ３１）と、を備えた力率改善コンバータの制御方法であって、
前記脈流電圧の電圧レベルに基づいて前記スイッチング素子（Ｑ３１）の電流路に流れるスイッチング電流の目標レベルを設定するステップと、
前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ３１）をオン、オフ制御するステップと、
前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルを検出するステップと、
前記脈流電圧の実効値と前記直流電圧生成部（Ｄ３１，Ｃ３１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、検出した前記供給電流の電流レベルを取得するステップと、
前記設定されたスイッチング電流の目標レベルを、取得した前記供給電流の電流レベルに従って制御するステップと、を備えたことを特徴とする。

本発明によれば、効率を向上させることができる。

以下、本発明の実施の形態に係る力率改善コンバータを図面を参照して説明する。
［第１の実施の形態］
第１の実施の形態に係る力率改善コンバータは、パラメータとしてインダクタの昇圧量を取得し、取得した昇圧量に従ってスイッチング電流の目標レベルを制御するようにしたものである。

第１の実施の形態に係る力率改善コンバータの構成を図１に示す。
第１の実施の形態に係る力率改善コンバータは、整流部１０１と、電圧変換部１０２と、昇圧量検出部１０３と、スイッチング電流検出部１０４と、過電圧保護部１０５と、制御部１０６と、からなる。

整流部１０１は、交流電源１００から供給された交流電力を全波整流して脈流電圧を生成するものであり、ダイオードＤ１１〜Ｄ１４からなるブリッジ整流回路によって構成される。

ダイオードＤ１１のカソードとダイオードＤ１３のカソードとは、互いに接続されている。ダイオードＤ１２のカソードは、ダイオードＤ１１のアノードに接続されている。ダイオードＤ１４のカソードは、ダイオードＤ１３のアノードに接続されている。ダイオードＤ１２のアノードとダイオードＤ１４のアノードとは、互いに接続されている。交流電源１００は、ダイオードＤ１１，Ｄ１２の接続点と、ダイオードＤ１３，Ｄ１４の接続点と、の間に接続されている。

電圧変換部１０２は、整流部１０１が生成した脈流電圧を直流の出力電圧に変換するものであり、昇圧チョッパ回路によって構成されている。即ち、電圧変換部１０２は、インダクタＬ１１と、トランジスタＱ１１と、ダイオードＤ１６と、コンデンサＣ１１と、を備える。

インダクタＬ１１は、整流部１０１から供給された脈流電圧に従って流れる電流により、エネルギを蓄積し、起電力を発生させるものであり、その一端は、整流部１０１のダイオードＤ１１，Ｄ１３のカソードに接続されている。

トランジスタＱ１１は、オン、オフすることによってインダクタＬ１１に流れる電流を変化させ、インダクタＬ１１に起電力を励起させるものであり、Ｎチャンネルの電界効果トランジスタ（ＦＥＴ）によって構成されている。トランジスタＱ１１は、ゲートにハイレベルの信号が供給されてオンする。また、トランジスタＱ１１は、ゲートにローレベルの信号が供給されてオフする。トランジスタＱ１１のドレインは、インダクタＬ１１の他端（出力端）に接続され、ソースは、抵抗Ｒ１４を介して整流部１０１のダイオードＤ１２，Ｄ１４のアノードに接続されている。

ダイオードＤ１６は、トランジスタＱ１１がオンしたときに、電流がコンデンサＣ１１から逆流するのを防止し、電流を整流するためのダイオードである。ダイオードＤ１６のアノードは、インダクタＬ１１の他端に接続されている。

コンデンサＣ１１は、ダイオードＤ１６を介してインダクタＬ１１から供給された電流を平滑化するものである。コンデンサＣ１１の一端（正極）は、ダイオードＤ１６のカソードに接続されている。コンデンサＣ１１の他端（負極）は、整流部１０１のダイオードＤ１２，Ｄ１４のアノードに接続されている。

尚、コンデンサＣ１１の他端（負極）は接地されている。

スイッチング電流検出部１０４は、トランジスタＱ１１に流れるスイッチング（ドレイン）電流を検出するためのものであり、スイッチング（ドレイン）電流を電圧信号に変換して出力する。スイッチング電流検出部１０４は、抵抗Ｒ１４からなる。抵抗Ｒ１４は、スイッチング（ドレイン）電流を電圧信号に変換するためのものであり、トランジスタＱ１１のソースと接地間に接続されている。

昇圧量検出部１０３は、インダクタＬ１１による昇圧量を検出するためのものである。この昇圧量は、脈流電圧の実効値と出力電圧の電圧値との比が変化することによって変化する。即ち、この昇圧量は、脈流電圧の実効値と出力電圧の電圧値との比を表すパラメータになる。

昇圧量検出部１０３は、巻線ｎ１０と、ダイオードＤ１５と、実効値変換回路１１１と、を備える。

巻線ｎ１０は、インダクタＬ１１の臨界電流を検出するとともに、インダクタＬ１１に発生した電圧を検出するためのものである。巻線ｎ１０の一端は、接地されている。

ダイオードＤ１５は、巻線ｎ１０に発生した電圧に従って流れる電流を整流するためのものである。ダイオードＤ１５のアノードは、巻線ｎ１０の他端に接続されている。

実効値変換回路１１１は、巻線ｎ１０に発生した昇電圧の実効値を求めるためのものである。実効値変換回路１１１は、抵抗Ｒ１１〜Ｒ１３と、コンデンサＣ１２と、を備える。

抵抗Ｒ１１の一端は、ダイオードＤ１５のカソードに接続されている。抵抗Ｒ１２の一端は、抵抗Ｒ１１の他端に接続されている。抵抗１２の他端は接地されている。コンデンサＣ１２の一端は、抵抗Ｒ１１，Ｒ１２の接続点に接続されている。コンデンサＣ１２の他端は、接地されている。また、抵抗Ｒ１３の一端は、コンデンサＣ１２の一端に接続され、他端は、制御部１０６のオペアンプ１１３の−端子に接続されている。

尚、抵抗Ｒ１２の抵抗値を抵抗Ｒ１１の抵抗値と比較して非常に大きくし、コンデンサＣ１２の容量を小さくすることにより、実効値変換回路１１１は、昇電圧のピーク値を検出する。このように、抵抗Ｒ１１、Ｒ１２と、コンデンサＣ１２と、の定数を調整することにより、実効値変換回路１１１は、昇電圧の実効値を検出するだけでなく、ピーク値又は平均値の検出回路としても機能する。

過電圧保護部１０５は、出力端に接続されている負荷を過電圧から保護するためのものであり、抵抗Ｒ１５〜Ｒ１７と、コンパレータ１１２と、ダイオードＤ１７と、からなる。

抵抗Ｒ１５の一端はコンデンサＣ１１の一端（正極）に接続されている。抵抗Ｒ１６の一端は、抵抗Ｒ１５の他端に接続されている。抵抗Ｒ１６の他端は、コンデンサＣ１１の他端（負極）に接続されている。

コンパレータ１１２は、抵抗Ｒ１５と抵抗Ｒ１６とによって分圧された電圧と基準電圧ＥＳ１１とを比較することにより、出力電圧の過電圧を検出するためのものである。

コンパレータ１１２の−端子（反転入力端子）には、基準電圧ＥＳ１１が供給される。基準電圧ＥＳ１１は、過電圧を判別するために予め設定された電圧である。コンパレータ１１２の＋端子（非反転入力端子）は、抵抗Ｒ１５，Ｒ１６の接続点に接続されている。コンパレータ１１２の出力端は、抵抗Ｒ１７を介してダイオードＤ１７のアノードに接続されている。

コンパレータ１１２は、＋端子に供給された信号の信号レベルが基準電圧を越えると、ハイレベルの信号を出力する。

制御部１０６は、トランジスタＱ１１のゲートにパルス信号としての信号Ｓ１を供給することにより、トランジスタＱ１１のオン、オフ制御を行うものである。制御部１０６は、オペアンプ１１３と、乗算器１１４と、コンパレータ１１５，１１６と、フリップフロップ１１７と、抵抗Ｒ１８〜Ｒ２０と、を備えている。

オペアンプ１１３は、昇圧量検出部１０３が検出した昇圧量と基準電圧ＥＳ１２とを比較して、その誤差電圧を増幅するものである。オペアンプ１１３の＋端子には、基準電圧ＥＳ１２が供給される。オペアンプ１１３の−端子は、過電圧保護部１０５のダイオードＤ１７のカソードに接続されている。オペアンプ１１３は、昇圧量と基準電圧ＥＳ１２との誤差電圧を示す信号を出力する。

抵抗Ｒ１８と抵抗Ｒ１９とは、整流部１０１によって整流された供給電圧を検出するための分圧抵抗である。抵抗Ｒ１８の一端は、ダイオードＤ１１，Ｄ１３のカソードに接続され、抵抗Ｒ１９の一端は、抵抗Ｒ１８の他端に接続されている。抵抗Ｒ１９の他端は、ダイオードＤ１２，Ｄ１４のアノードに接続されている。

乗算器１１４は、供給電圧と昇圧量（実効値）とに基づいてスイッチング電流の目標レベルを設定するためのものである。乗算器１１４は、抵抗Ｒ１８，Ｒ１９の接続点と、オペアンプ１１３の出力端と、の間に接続されている。また、乗算器１１４は、抵抗Ｒ１８，Ｒ１９の接続点から出力された信号の信号レベルとオペアンプ１１３から出力された信号の信号レベルとを乗算したレベルの信号をコンパレータ１１６の−端子に供給する。

コンパレータ１１５は、インダクタＬ１１の臨界電流が検出されるタイミングでフリップフロップ１１７をセットするものである。コンパレータ１１５の＋端子には、基準電圧ＥＳ１３が供給される。この基準電圧ＥＳ１３は、臨界電流を検出するために予め設定された電圧である。コンパレータ１１５の−端子は、抵抗Ｒ２０を介して巻線ｎ１０の他端に接続されている。コンパレータ１１５の出力端は、フリップフロップ１１７のＳ（セット）端子に接続されている。コンパレータ１１５は、巻線ｎ１０に発生した電圧が基準電圧ＥＳ１３以下になると、ハイレベルの信号Ｓ２をフリップフロップ１１７のＳ端子に供給する。

コンパレータ１１６は、スイッチング電流が目標レベルに達するタイミングでフリップフロップ１１７をリセットするものである。

コンパレータ１１６の＋端子は、トランジスタＱ１１のソース端子とスイッチング電流検出部１０４の抵抗Ｒ１４との接続点に接続されている。

フリップフロップ１１７は、コンパレータ１１５の出力信号Ｓ２とコンパレータ１１６から出力された信号Ｓ３とに基づいて信号Ｓ１を生成するものである。フリップフロップ１１７は、生成した信号Ｓ１をゲート信号としてトランジスタＱ１１のゲートに供給する。フリップフロップ１１７のセット端子Ｓは、コンパレータ１１５の出力端子に接続されている。フリップフロップ１１７のリセット端子は、コンパレータ１１６の出力端子に接続されている。フリップフロップ１１７の出力端子Ｑは、トランジスタＱ１１のゲート端子に接続されている。

次に、第１の実施の形態に係る力率改善コンバータの動作を図２に基づいて説明する。
尚、図２において、Ｉq、Ｖq1は、それぞれ、トランジスタＱ１１に流れるドレイン電流、トランジスタＱ１１のドレイン−ソース間に印加されるドレイン電圧を示す。また、ＶＬは、インダクタＬ１１の両端に印加される電圧を示す。Ｖoutは、出力電圧を示す。

交流電源１００は、整流部１０１に交流電力を供給する。
整流部１０１のダイオードＤ１１〜Ｄ１４は、交流電源１００から供給された交流電力を整流し、図２（ａ）に示すような脈流の整流電圧を生成する。整流部１０１は、この整流電圧を電圧変換部１０２に供給する。

時刻ｔ１０において、インダクタＬ１１のエネルギが放出される。巻線ｎ１０の昇電圧が基準電圧ＥＳ１３よりも低下すると、コンパレータ１１５の出力信号がハイレベルとなる。コンパレータ１１５の出力信号がハイレベルとなると、図２（ｃ）に示すように、フリップフロップ１１７はセットされる。フリップフロップ１１７は、セットされると、図２（ｂ）に示すように、トランジスタＱ１１のゲートに供給する信号Ｓ１の信号レベルをハイレベルに立ち上げる。トランジスタＱ１１のゲートに、このハイレベルの信号Ｓ１が供給されると、トランジスタＱ１１は、オンする。

トランジスタＱ１１がオンすると、電圧Ｖq1は、図２（ｆ）に示すように０になる。このため、電流Ｉqは、図２（ｅ）に示すように、整流部１０１が生成した整流電圧に従って、ダイオードＤ１１，Ｄ１３のカソードから、インダクタＬ１１、トランジスタＱ１１、抵抗Ｒ１４を介してダイオードＤ１２，Ｄ１４のアノードに流れる。これにより、インダクタＬ１１にエネルギが蓄積される。

トランジスタＱ１１がオンしている間、トランジスタＱ１１のドレイン端子の電圧は、出力電圧Ｖoutよりも低くなるものの、ダイオードＤ１６が電流の逆流を阻止する。このため、図２（ｈ）に示すようにダイオードＤ１６には電流Ｉdは流れず、インダクタＬ１１の両端には、図２（ｇ）に示すような電圧ＶＬが発生する。

トランジスタＱ１１がオンしている間、図２（ｅ）に示すように、電流Ｉqは次第に増えていく。

スイッチング電流検出部１０４の抵抗Ｒ１４は、トランジスタＱ１１に流れるスイッチング（ドレイン）電流を電圧信号として検出し、その検出信号をコンパレータ１１６の＋端子に出力する。

図２（ｅ）に示す破線は、スイッチング電流の目標レベルを示す。時刻ｔ１１において、電流Ｉqがこの目標レベルに達すると、図２（ｄ）に示すように、コンパレータ１１６は、出力端から出力する信号Ｓ３の信号レベルをハイレベルに立ち上げる。

信号Ｓ３の信号レベルがハイレベルになると、フリップフロップ１１７は、リセットされる。フリップフロップ１１７は、リセットされると、図２（ｂ）に示すように、信号Ｓ１の信号レベルをローレベルに立ち下げる。

信号Ｓ１の信号レベルがローレベルになると、トランジスタＱ１１は、オフする。トランジスタＱ１１がオフすると、インダクタＬ１１に蓄積されたエネルギに整流電圧を加算した電圧がダイオードＤ１６を介してコンデンサＣ１１に印加される。コンデンサＣ１１は、この電圧で充電される。コンデンサＣ１１は、供給された電圧のピーク値よりも高い電圧を出力する。

インダクタＬ１１に蓄積されたエネルギがすべて放出されると、インダクタＬ１１に流れる電流Ｉdはほぼ０になる。巻線ｎ１０には、リンギングによる電圧が発生し、巻線ｎ１０の電圧は反転する。

反転するとき、巻線ｎ１０の電圧が基準電圧ＥＳ１３よりも低下すると、コンパレータ１１５は、図２（ｃ）に示すように、信号Ｓ２をハイレベルに立ち上げる。

信号Ｓ２がハイレベルになると、フリップフロップ１１７は、再び、セットされる。そして、トランジスタＱ１１は、再び、オンする。

このようにしてトランジスタＱ１１は、オン、オフを繰り返す。
次に、時刻ｔ１３になると、整流電圧は、図２（ａ）に示すように、Ｖ２０になる（Ｖ２０＞Ｖ１０）。

時刻ｔ１０、ｔ１３における電流Ｉqの目標レベルは、それぞれ、電圧Ｖ１０、Ｖ２０に対応し、電圧Ｖ２０のときの電流Ｉqの目標レベルは、電圧Ｖ１０のときのレベルよりも高くなる。

しかし、整流電圧が高くなると、インダクタＬ１１に流れる電流Ｉqも急速に増える。このため、信号Ｓ１のパルス幅は、図２（ｂ）に示すように小さくなる。

このようにして、電流Ｉqのピーク値は、整流電圧Ｖinの電圧レベル（脈流）に追従する。そして、電流Ｉqが脈流の整流電圧に追従することにより、力率は改善される。

尚、負荷電流一定とすると、１周期中のオン期間の割合を示すオンデューティは、小さくなり、整流電圧が変化しても平均スイッチング電流は一定となる。

昇圧量検出部１０３の巻線ｎ１０には、インダクタＬ１１の電圧ＶＬに対応する電圧が発生する。ダイオードＤ１５は、この電圧を整流する。ダイオードＤ１５が整流した電圧は、インダクタＬ１１の昇圧量を示す。実効値変換回路１１１の抵抗Ｒ１１とＲ１２とは、ダイオードＤ１５が整流した電圧を分圧する。コンデンサＣ１２は、抵抗Ｒ１１とＲ１２とによって分圧された電圧を平滑化する。この電圧は、昇圧量の実効値を示す。昇圧量検出部１０３は、この昇圧量の実効値の検出信号を制御部１０６のオペアンプ１１３に出力する。

オペアンプ１１３は、この昇圧量（実効値）の検出信号の信号レベルを基準電圧ＥＳ１２と比較する。オペアンプ１１３は、比較結果として、昇圧量（実効値）と基準電圧ＥＳ１２との誤差電圧を増幅して、その出力信号を乗算器１１４に供給する。

負荷一定で入力電圧の実効値がほぼ一定であれば、昇圧量は、ほぼ一定となる。昇圧量がほぼ一定であれば、スイッチング電流の実効値はほぼ一定となり、出力電圧も一定となる。

尚、起動時や入出力急変時において、実効値変換回路１１１に遅れが生ずる。この遅れにより出力電圧が上昇し、コンパレータ１１２の＋端子に供給された信号の信号レベルが基準電圧ＥＳ１１を超えた場合、コンパレータ１１２は、ハイレベルの信号を出力する。

コンパレータ１１２の出力信号の信号レベルが実効値変換回路１１１から出力される信号の信号レベルよりも高くなると、オペアンプ１１３は、出力信号を低下させる。このため、スイッチング電流の目標レベルが大きく低下し、スイッチング電流Ｉqも大きく低下するから、出力電圧Ｖoutも低下する。このようにして、出力端に接続されている負荷を過電圧から保護する。

次に、交流電源１００の供給電圧が、例えば、実効値でＡＣ２００ＶからＡＣ１００Ｖに低下した場合、制御部１０６は、昇圧エネルギが低減されるように出力電圧Ｖoutを低下させる制御を行う。

この動作を図３に基づいて説明する。
図３（ａ）に示すように、時刻ｔ２０〜ｔ２１では、供給電圧の実効値がvin1であったのが、時刻ｔ２１において、低下し、時刻ｔ２２において、ｖin2に（vin1＞vin2）になるとする。供給電圧の実効値がvin1からｖin2に低下すると、図３（ｂ）に示すように、実効値変換回路１１１から出力される昇圧量（実効値）は増加する。

従来の力率改善コンバータでは、供給電圧が低下すると、昇圧量は、図３（ｂ）の破線で示すように、そのまま増加する。昇圧量が大きくなると、昇圧ロスが大きくなり、効率が低下する。

しかし、本実施の形態に係る力率改善コンバータでは、図３（ｂ）の実線で示すように昇圧量が僅かに高くなると、オペアンプ１１３の出力信号は、僅かに下がり、スイッチング電流Ｉqの目標レベルも図３（ｃ）に示すように僅かに低くなる。このため、フリップフロップ１１７がリセットされるタイミングも僅かに早くなり、スイッチング電流Ｉqは僅かに小さくなる。スイッチング電流Ｉqが僅かに小さくなると、出力電圧Ｖoutは、図３（ｄ）に示すように、vout1から低下してvout2になる。

尚、電圧の昇圧比αは、次の式（１）によって表される。
α＝ｖout/ｖin・・・（１）
但し、α：昇圧比
ｖout：出力電圧Ｖoutの電圧値
ｖin ：脈流電圧Ｖinの電圧値

従来のように、整流電圧の実効値Ｖinが低くなっても出力電圧Ｖout一定とすると、昇圧比αは大きくなり、昇圧エネルギは大きくなる。

しかし、本実施の形態に係る力率改善コンバータでは、交流電源１００の供給電圧が低下すると、出力電圧Ｖoutが低下するので、式（１）が示すように、昇圧比αは小さくなり、昇圧エネルギが低下する。このため、スイッチングロスが減り、効率は良くなる。

以上説明したように、本実施の形態によれば、入出力条件が昇圧エネルギを必要とするような条件に変化した場合、昇圧量を検出することにより、この入力条件の変化を検出し、出力電圧を変えるようにした。従って、入力条件が変化して入力電圧が低くなっても、昇圧比を下げることにより、昇圧エネルギも下がる。従って、スイッチングロスを低減することができ、効率を大幅に改善することができる。

また、軽負荷時、スイッチング電流が少なくなると出力電圧は上昇し、出力コンデンサに高い電圧が蓄積されるため、負荷急変時の電圧ディップを防止することができる。
また、軽負荷時においても、力率は維持される。

［第２の実施の形態］
第２の実施の形態に係る力率改善コンバータは、昇圧量の実効値に基づいて出力電圧の基準電圧を可変することにより、出力電圧の制御を行えるようにしたものである。

第２の実施の形態に係る力率改善コンバータの構成を図４に示す。
第２の実施の形態に係る力率改善コンバータは、制御部１０６に基準電圧生成回路１２１を備える。

この基準電圧生成回路１２１は、昇圧量検出部１０３の実効値変換回路１１１の出力電圧に基づいて基準電圧を可変し、この基準電圧ＥＳ１２をオペアンプ１１３の＋端子に供給するものである。

この基準電圧生成回路１２１の回路構成を図５に示す。
基準電圧生成回路１２１は、オペアンプ１２２と、抵抗Ｒ２１〜Ｒ２４と、からなる。オペアンプ１２２の＋端子には、抵抗Ｒ２３を介して基準電圧ＥＳ１４が供給される。

基準電圧生成回路１２１は、昇圧量が高くなるに従って基準電圧ＥＳ１２を下げるように動作する。

また、第２の実施の形態では、オペアンプ１１３の−端子には、抵抗Ｒ１５、Ｒ１６によって、出力電圧を分圧した電圧検出信号が供給される。

次に、第２の実施の形態に係る力率改善コンバータの動作を説明する。
オペアンプ１１３は、抵抗Ｒ１５、Ｒ１６によって分圧された電圧検出信号の信号レベルと基準電圧ＥＳ１２とを比較する。

昇圧量がほぼ一定であれば、基準電圧ＥＳ１２もほぼ一定となる。
この場合、出力電圧Ｖoutは、ほぼ一定となるように制御される。即ち、出力電圧Ｖoutが高くなって、電圧検出信号の信号レベルが基準電圧ＥＳ１２を越えれば、オペアンプ１１３は、出力する誤差信号の信号レベルを低下させる。誤差信号の信号レベルが低下すれば、スイッチング電流の目標レベルは低下し、スイッチング電流の平均値は低下する。このため、出力電圧Ｖoutは低下する。また、電圧検出信号の信号レベルが基準電圧ＥＳ１２以下になれば、オペアンプ１１３は、誤差信号の信号レベルを増加させる。誤差信号の信号レベルが増加すれば、スイッチング電流の目標レベルは増加し、スイッチング電流の平均値は増加する。このため、出力電圧Ｖoutは上昇する。

また、昇圧量が増加して、昇圧量検出信号がオペアンプ１２２の＋端子の信号レベルよりも高くなると、第１の実施の形態と同様に、オペアンプ１２２は、基準電圧ＥＳ１２を僅かに下げる。基準電圧ＥＳ１２が僅かに下がると、オペアンプ１１３は、出力信号の信号レベルを僅かに下げる。オペアンプ１１３の出力信号の信号レベルが僅かに下がると、スイッチング電流Ｉqの目標レベルは僅かに小さくなる。このため、スイッチング電流Ｉqが僅かに小さくなり、出力電圧Ｖoutは、低下する。

以上説明したように、本実施の形態によれば、基準電圧ＥＳ１２を昇圧量に基づいて可変し、この基準電圧ＥＳ１２と電圧検出信号とを比較するようにした。

従って、昇圧量が増加すると、昇圧比を低下させて昇圧エネルギを低下させることができる。また、それとともに、昇圧量が一定であれば、出力電圧Ｖoutがほぼ一定になるようなフィードバック制御を行うこともできる。

［第３の実施の形態］
第３の実施の形態に係る力率改善コンバータは、出力電圧に上限値と下限値とを設けるようにしたものである。

第３の実施の形態に係る力率改善コンバータは、図４に示される第２の実施の形態と同様に構成されている。

第３の実施の形態に係る力率改善コンバータは、図７に示すように構成された基準電圧生成回路１２１を備える。

第３の実施の形態に係る基準電圧生成回路１２１は、図５に示す基準電圧生成回路１２１に振幅制限回路１２４を備える。

振幅制限回路１２４は、抵抗Ｒ２５と、ダイオードＤ１８と、ツェナーダイオードＺＤ１１と、を備える。抵抗Ｒ２５の一端は、オペアンプ１２２の出力端に接続される。抵抗Ｒ２５の他端は、オペアンプ１１３の＋端子に接続される。

ツェナーダイオードＺＤ１１は、オペアンプ１２２から出力された信号の上限値を規定するためのものである。ツェナーダイオードＺＤ１１には、出力電圧Ｖoutの上限値に対応するツェナー電圧を有するものを用いる。ツェナーダイオードＺＤ１１のカソードは、抵抗Ｒ２５の他端に接続されている。ツェナーダイオードＺＤ１１のアノードは、接地されている。

オペアンプ１１３の＋端子には、ダイオードＤ１８のカソードが接続される。オペアンプ１１３の＋端子には、ダイオードＤ１８を介して基準電圧ＥＳ１６が供給される。この基準電圧ＥＳ１６は、出力電圧Ｖoutの下限値を設定する。

次に、第３の実施の形態に係る力率改善コンバータの動作を説明する。
振幅制限回路１２４は、オペアンプ１２２から出力される出力電圧を抵抗Ｒ２５を介して入力する。

図８に示すように、出力電圧Ｖoutが上限値Ｖomaxまで上昇すると、オペアンプ１２２の出力信号の信号レベルは、ツェナーダイオードＺＤ１１のツェナー電圧に達する。オペアンプ１２２の出力信号の信号レベルが高くなっても、ツェナーダイオードＺＤ１１は、オペアンプ１２２の出力信号の信号レベルをこのツェナー電圧に制限する。従って、出力電圧Ｖoutは、上限値Ｖomaxを越えることがない。

また、オペアンプ１２２の出力信号の信号レベルが基準電圧ＥＳ１６以下になっても、オペアンプ１１３の＋端子には、ダイオードＤ１８を介して基準電圧ＥＳ１６が供給される。このため出力電圧Ｖoutは下限値Ｖomin未満には低下しない。

以上説明したように、本実施の形態によれば、基準電圧生成回路１２１に振幅制限回路１２４を備えるようにしたので、整流電圧が上下しても、出力電圧Ｖoutを下限値Ｖomin〜上限値Ｖomaxの範囲内に設定することができる。

［第４の実施の形態］
第４の実施の形態に係る力率改善コンバータは、昇圧量と出力電圧との関係において、ヒステリシス特性を設けるようにしたものである。

第４の実施の形態に係る力率改善コンバータにおいて、基準電圧生成回路１２１は、図９に示すように、コンパレータ１２５と、ダイオードＤ１９と、抵抗Ｒ２６〜Ｒ２８と、を備える。

コンパレータ１２５は、ヒステリシス特性を有するものである。実効値変換回路１１１は、コンパレータ１２５の−端子に昇圧量検出信号を供給する。コンパレータ１２５の＋端子には、基準電圧ＥＳ１７が供給される。

ダイオードＤ１９のカソードは、コンパレータ１２５の出力端に接続される。抵抗Ｒ２６の一端は、ダイオードＤ１９のアノードに接続される。

抵抗Ｒ２７の一端には、基準電圧ＥＳ１８が印加される。抵抗Ｒ２８の一端は、抵抗Ｒ２７の他端に接続される。抵抗Ｒ２８の他端は接地される。抵抗Ｒ２６の他端は、抵抗Ｒ２７と抵抗Ｒ２８との接続点に接続される。また、オペアンプ１１３の＋端子は、抵抗Ｒ２７と抵抗Ｒ２８との接続点に接続される。

次に、第４の実施の形態に係る力率改善コンバータの動作を説明する。
コンパレータ１２５は、昇圧量検出信号の信号レベルと基準電圧ＥＳ１７とを比較する。昇圧量検出信号の信号レベルが上昇して、基準電圧ＥＳ１７に達すると、コンパレータ１２５は、ローレベルの信号を出力する。コンパレータ１２５の出力信号がローレベルになると、ダイオードＤ１９に電流が流れる。このとき、抵抗Ｒ２８，Ｒ２６はほぼ並列接続になる。このときのオペアンプ１１３の＋端子に供給される電圧をＶref1とする。

一方、コンパレータ１２５からハイレベルの信号が出力されると、ダイオードＤ１９には、電流が流れなくなる。このとき、抵抗Ｒ２７と抵抗Ｒ２８とが直列に接続される。このとき、オペアンプ１１３の＋端子に供給される電圧をＶref2とする。Ｖref1＜Ｖref2であるから、力率改善コンバータは、図１０に示すような特性を有することになる。

即ち、整流電圧Ｖinが上昇するときは、整流電圧Ｖinがｖin2になったときに出力電圧ＶoutがＶomaxに上昇する。また、整流電圧Ｖinが低下するときは、整流電圧Ｖinがｖin1になったときに出力電圧ＶoutがＶominに低下する。

以上説明したように、本実施の形態によれば、昇圧量と出力電圧との関係において、ヒステリシス特性を設けるようにしたので、出力電圧Ｖoutの切り替え時において、ノイズによる影響を防止することができ、動作が安定する。

［第５の実施の形態］
第５の実施の形態に係る力率改善コンバータは、発振器を備え、臨界電流の検出信号の代わりに、この発振器から出力されるパルス信号を用いてフリップフロップをセットするようにしたものである。

第５の実施の形態に係る力率改善コンバータの構成を図１１に示す。
第５の実施の形態に係る力率改善コンバータは、制御部１０６に発振器（図中、「ＯＳＣ」と記す。）１２６を備える。この発振器１２６は、第１〜第４の実施の形態に係る力率改善コンバータの制御部１０６のコンパレータ１１５の代わりに備えられたものである。

このように発振器１２６を備えることにより、本実施の形態に係る力率改善コンバータは、第１〜第４の実施の形態に係る力率改善コンバータと同様に動作する。

［第６の実施の形態］
第６の実施の形態に係る力率改善コンバータは、パラメータとしてスイッチング素子のオンデューティを取得し、取得したオンデューティに従ってスイッチング電流の目標レベルを制御するようにしたものである。

第６の実施の形態に係る力率改善コンバータの構成を図１２に示す。
第６の実施の形態に係る力率改善コンバータは、整流部２０１と、電圧変換部２０２と、スイッチング電流検出部２０３と、出力電圧検出部２０４と、制御部２０５と、を備える。

整流部２０１は、図１に示す整流部１０１と同様に、交流電源１００から供給された交流電力を全波整流して脈流電圧を生成するものである。整流部２０１は、フィルタ２１１と、ブリッジ整流回路２１２と、フィルタ２１３と、を備える。

フィルタ２１１，２１３は、交流電源１００の電源ノイズ又は力率改善コンバータからのノイズを除去するためのものである。フィルタ２１１は、交流電源１００に接続され、フィルタ２１３は、ブリッジ整流回路２１２に接続されている。

このフィルタ２１１、２１３の構成を図１３（ａ）〜図１３（ｃ）に示す。
図１３（ａ）に示すものは、π型のノーマルモードのフィルタである。このフィルタは、コイルＬ２２の両端に、それぞれ、コンデンサＣ２２の一端と、コンデンサＣ２３の一端と、が接続されている。コンデンサＣ２２の他端とコンデンサＣ２３の他端とは接続されている。

図１３（ｂ）に示すものは、最も簡単なノーマルモードフィルタである。このフィルタは、対をなす２つのラインにコンデンサＣ２４の両端がそれぞれ接続されている。

図１３（ｃ）に示すものは、ノーマルモードフィルタとコモンモードフィルタとを組合わせたフィルタである。このフィルタは、４端子のうちの２つの入力端子に、それぞれ、コンデンサＣ２５の両端が接続されている。また、出力端子にコンデンサＣ２６の両端が接続されている。そして、コイルＬ２３の一方のライン側の両端は、コンデンサＣ２５の一端とコンデンサＣ２６の一端との間に接続されている。また、コイルＬ２３の他方のライン側の両端は、コンデンサＣ２５の他端とコンデンサＣ２６の他端との間に接続されている。

図１２に戻り、ブリッジ整流回路２１２は、図１に示す整流部１０１のように、ダイオードＤ１１〜Ｄ１４からなる。

電圧変換部２０２は、図１に示す電圧変換部１０２と同様に、整流部２０１が生成した脈流電圧を直流の出力電圧に変換するものである。電圧変換部２０２は、インダクタＬ２１と、トランジスタＱ２１と、ダイオードＤ２１と、コンデンサＣ２１と、を備える。

スイッチング電流検出部２０３は、図１に示すスイッチング電流検出部１０４と同様に、トランジスタＱ２１に流れるスイッチング（ドレイン）電流を検出するためのものである。スイッチング電流検出部２０３は、抵抗Ｒ４１からなる。抵抗Ｒ４１は、スイッチング（ドレイン）電流を電圧信号に変換するためのものであり、トランジスタＱ２１のソースと接地間に接続されている。

出力電圧検出部２０４は、出力電圧Ｖoutを検出し、その電圧検出信号を出力するものであり、抵抗Ｒ４２，４３からなる。

抵抗Ｒ４２の一端は、コンデンサ２１の一端に接続され、抵抗Ｒ４３の一端は、抵抗Ｒ４２の他端に接続され、抵抗４３の他端は接地されている。

制御部２０５は、図１に示す制御部１０６と同様に、トランジスタＱ２１のゲートにゲート信号としてのパルス信号を供給することにより、トランジスタＱ２１のオン、オフ制御を行うものである。制御部２０５は、パルス幅検出回路２２１と、基準電圧生成回路２２２と、オペアンプ２２３と、乗算器２２４と、コンパレータ２２５，２２６と、フリップフロップ２２７と、抵抗Ｒ４４〜Ｒ４６と、を備えている。

パルス幅検出回路２２１は、トランジスタＱ２１のゲートに供給される信号Ｓ１の脈流電圧１周期における平均オンデューティを検出するためのものである。この平均オンデューティは、脈流電圧の実効値と出力電圧の電圧値との比が変化することによって変化する。即ち、この平均オンデューティは、脈流電圧の実効値と出力電圧の電圧値との比を表すパラメータになる。

パルス幅検出回路２２１は、図１４に示すように、オペアンプ２３１と、抵抗Ｒ５１と、コンデンサＣ２７と、からなる積分器によって構成される。

抵抗Ｒ５１の一端には、信号Ｓ１が供給される。抵抗Ｒ５１の他端は、オペアンプ２３１の＋端子に接続されている。コンデンサＣ２７の一端は、抵抗Ｒ５１の他端に接続されている。コンデンサＣ２７の他端は接地されている。オペアンプ２３１の出力端は、出力信号を負帰還させるため、−端子に接続されている。

パルス幅検出回路２２１は、オペアンプ２３１の出力端から出力される出力信号を平均オンデューティ検出信号（以後、単に「デューティ検出信号」と記す。）として基準電圧生成回路２２２に出力する。デューティ検出信号の信号レベルは、トランジスタＱ２１のゲートに供給される信号Ｓ１のオンデューティ（スイッチング周期の１周期におけるハイレベル期間の時比率）を示す。

基準電圧生成回路２２２は、パルス幅検出回路２２１から出力されたデューティ検出信号の信号レベルに基づいて、オペアンプ２２３の＋端子に供給する基準電圧ＥＳ２１を設定するものである。基準電圧生成回路２２２は、図１４に示すように、オペアンプ２３２と、抵抗Ｒ５２〜Ｒ５５と、からなる。

抵抗Ｒ５２の一端は、パルス幅検出回路２２１のオペアンプ２３１の出力端に接続されている。抵抗Ｒ５２の他端は、オペアンプ２３２の−端子に接続されている。抵抗Ｒ５３の一端はオペアンプ２３２の−端子に接続されている。抵抗Ｒ５３の他端は、オペアンプ２３２の出力端に接続されている。この抵抗Ｒ５３は、オペアンプ２３２の出力信号を負帰還させるための負帰還抵抗である。抵抗Ｒ５４の一端には、基準電圧ＥＳ２３が供給される。抵抗Ｒ５４の他端は、オペアンプ２３２の＋端子に接続されている。抵抗Ｒ５５の一端は、オペアンプ２３２の＋端子に接続されている。抵抗Ｒ５５の他端は、接地されている。

このように構成された力率改善コンバータは、デューティ検出信号の信号レベルに基づいて出力電圧の電圧レベルを制御する。

次に、第６の実施の形態に係る力率改善コンバータのこの動作を説明する。
トランジスタＱ２１のゲートに供給される信号Ｓ１の平均オンデューティは、供給された整流電圧に従って変化する。平均オンデューティは、供給電圧の実効値が低いときほど、大きくなる。即ち、図１５に示すように、供給電圧が実効値で１００Ｖ、２００Ｖの場合の平均オンデューティをそれぞれ、ｄ1，d2とする（ｄ2＜d1）。

供給電圧が２００Ｖから１００Ｖに低下すると、平均オンデューティは、ｄ2からｄ1になる。

基準電圧生成回路２２２は、平均オンデューティがｄ2からｄ1になると、デューティ検出信号の信号レベルはＶd2からＶd1に変化する。デューティ検出信号の信号レベルはＶd2からＶd1になると、図４に示す基準電圧生成回路１２１と同様に動作する。

即ち、パルス幅検出回路２２１のデューティ検出信号の信号レベルが増大すると、基準電圧ＥＳ２１は低下する。基準電圧ＥＳ２１が低下すると、スイッチング電流の目標レベルは低下するため、出力電圧Ｖoutも低下する。

以上説明したように、本実施の形態によれば、スイッチング素子のオンデューティに基づいて供給電圧の実効値を判別し、供給電圧の実効値に基づいて出力電圧を制御するようにした。従って、入力条件が変化して入力電圧が低くなると、昇圧比を下げることにより、昇圧エネルギも下がるので、スイッチングロスを低減することができ、効率を大幅に改善することができる。

また、トランジスタＱ２１のゲートに与えるゲート信号に基づき、平均オンデューティを求め、出力電圧Ｖoutの切替えを行うので、制御部２０５内部だけで出力電圧Ｖoutの切替え処理を行うことができ、制御部２０５をＩＣ化したときのピン数が少なくて済み、ＩＣのコストを低減できる。

尚、負荷急変時の電圧ディップを防止することもできる。その動作を図１６に示す。

まず、図１６において、出力電力が定格出力Ｐ0の場合の２００Ｖ入力時と１００Ｖ入力時とを比較する。２００Ｖ入力時のデューティ検出信号の信号レベルがＶd2であれば、１００Ｖ入力時のデューティ検出信号の信号レベルはＶd1になる（Ｖd2＜Ｖd1）。デューティ検出信号の信号レベルが高いほど、スイッチング電流の目標レベルは低下する。また、スイッチング電流の目標レベルが低下すれば、出力電圧Ｖoutは低下する。従って、１００Ｖ入力時の出力電圧Ｖoutは、２００Ｖ入力の時よりも低くなる。

また、１００Ｖ入力時において、軽負荷時と重負荷時とを比較する。重負荷時のデューティ検出信号の信号レベルは、軽負荷の時よりも大きくなる。このため、重負荷時の出力電圧Ｖoutは、軽負荷の時よりも低くなる。

ここで、出力電圧Ｖoutを切り替える場合を想定すると、図１６に示すように、デューティ検出信号の信号レベルの閾値ＶdをＶd2＜Ｖd＜Ｖd1となるように設定する。

デューティ検出信号がＶdよりも高くなると、出力電圧Ｖoutは低くなる。また、デューティ検出信号がＶdよりも低くなると出力電圧Ｖoutは高くなる。即ち、軽負荷時には、出力電圧Ｖoutは高くなり、重負荷時には、出力電圧Ｖoutは低くなる。

このように、トランジスタＱ２１のゲートに与えるゲート信号に基づき、出力電圧Ｖoutの切替えを行うので、入力条件ばかりでなく、出力条件である負荷の軽重も切替えの条件に加わり、合理的に直流出力電圧Ｖoutを切替えることができる。

また、軽負荷のときには、平滑コンデンサが高い電圧で充電されるので、負荷が急激に変化しても、直流出力電圧ＶＯＵＴにおける電圧ディップを防止できる。

［第７の実施の形態］
第７の実施の形態に係る力率改善コンバータは、平均オンデューティに基づいて出力電圧を２段階で切り替えるように構成されたものである。さらに、この力率改善コンバータは、平均オンデューティと出力電圧との関係において、ヒステリシス特性を設けるように構成されたものである。

第７の実施の形態に係る力率改善コンバータは、図１２に示される第６の実施の形態と同様に構成されている。

但し、第７の実施の形態に係る力率改善コンバータは、図１７に示すように構成された基準電圧生成回路２２２を備える。

この基準電圧生成回路２２２は、図１４に示すオペアンプ２３２のかわりに、コンパレータ２３３を用いる。また、基準電圧生成回路２２２は、さらに、トランジスタＱ２２と、抵抗Ｒ５６〜Ｒ５８と、を備える。また、コンパレータ２３３の＋端子には、抵抗Ｒ５２を介して平均オンデューティの検出信号が供給される。コンパレータ２３３の−端子には、基準電圧ＥＳ２３が供給される。

このトランジスタＱ２２は、ＮＰＮ形のバイポーラトランジスタによって構成される。

抵抗Ｒ５６は、コンパレータ２３３の出力端とトランジスタＱ２２のベースとの間に接続される。抵抗Ｒ５７の一端は、オペアンプ２２３の＋端子に接続される。抵抗Ｒ５７の他端は、トランジスタＱ２２のコレクタに接続される。トランジスタＱ２２のエミッタは、接地される。抵抗Ｒ５８の一端は抵抗Ｒ５７の一端に接続される。抵抗Ｒ５８の他端には、基準電圧ＥＳ２４が供給される。

次に、第７の実施の形態に係る力率改善コンバータの動作を説明する。
コンパレータ２３３は、平均オンデューティを示すデューティ検出信号の信号レベルが、−端子に供給される電圧よりも高くなると、ハイレベルの信号を出力する。トランジスタＱ２２は、このハイレベルの信号でオンし、オペアンプ２２３の＋端子に供給される信号レベルは低下する。出力電圧Ｖoutがほぼ一定とすると、オペアンプ２２３の出力信号の信号レベルは、低下する。オペアンプ２２３の出力信号の信号レベルが低下すると、スイッチング電流の目標レベルは、低下し、出力電圧Ｖoutは低下する。

この平均オンデューティと出力電圧Ｖoutとの関係を図１８に示す。
尚、図中、平均オンデューティは、d10＜d11＜d12＜d13の関係にあり、出力電圧はｖout21＜ｖout22であるものとする。また、平均オンデューティがd12のときにトランジスタＱ２２がオンするように、基準電圧生成回路２２２の各抵抗の定数が設定されているものとする。

平均オンデューティがd10から大きくなった場合、出力電圧Ｖoutは、平均オンデューティがｄ12になったときにｖout21になる。

また、平均オンデューティがd13から小さくなった場合、出力電圧Ｖoutは、平均オンデューティがｄ12に低下しても、負帰還抵抗である抵抗Ｒ５３により、ｖout21のままになる。そして、平均オンデューティがd11まで低下すると、出力電圧Ｖoutは、ｖout22になる。

このように、本実施の形態に係る力率改善コンバータは、平均オンデューティと出力電圧Ｖoutとの間に、図１８に示すようなヒステリシス特性を有することになり、出力電圧Ｖoutが切替え時に不安定になることが防止できる。

尚、平均オンデューティを例えば三段階に分けて出力電圧Ｖoutを可変し、各段階ごとにヒステリシスを設けることもできる。

この場合の基準電圧生成回路２２２の構成を図１９に示す。
基準電圧生成回路２２２は、コンパレータ２３４、２３５と、ダイオードＤ２２、Ｄ２３と、抵抗Ｒ５９〜Ｒ６６と、を備えて構成される。

コンパレータ２３４，２３５の−端子には、デューティ検出信号が供給される。
基準電圧生成回路２２２は、このように構成されることにより、図２０に示すように、パルス幅検出回路２２１から与えられた電圧信号に基づき、平均オンデューティを三段階に分けて、出力電圧Ｖoutを切り替える。

このような制御を行うことにより、図２０に示すように、交流電源１００から入力される入力電圧が低くて平均オンデューティが高いときには、直流出力電圧Ｖoutが低くなる。入力電圧が中間電圧のときには、直流出力電圧Ｖoutが中間の電圧になる。そして、入力電圧が高く、平均オンデューティが低いときには、直流出力電圧Ｖoutが高くなる。また、各段階の平均オンデューティと直流出力電圧Ｖoutとの間に、図２０のようなヒステリシスを設けておくことにより、出力電圧Ｖoutが切り替え時に不安定になることをさらに防止することができる。

［第８の実施の形態］
第８の実施の形態に係る力率改善コンバータは、基準電圧を平均オンデューティに反比例するように変化させ、さらに、出力電圧に上限値と下限値とを設けるようにしたものである。

第８の実施の形態に係る力率改善コンバータは、図１２に示される第６の実施の形態と同様に構成されている。

但し、第８の実施の形態に係る力率改善コンバータは、図２１に示すように構成された基準電圧生成回路２２２を備える。

基準電圧生成回路２２２は、図１４に示す構成に加え、ダイオードＤ２４，Ｄ２５と、抵抗Ｒ６７と、を備える。

このように構成された力率改善コンバータは、図２２に示すような特性を有する。

基準電圧ＥＳ２８は、出力電圧Ｖoutの下限値に対応するように設定される。また、基準電圧ＥＳ２９は、出力電圧Ｖoutの上限値に対応するように設定される。

平均オンデューティが大きくなり、オペアンプ２３２の出力のレベルが基準電圧ＥＳ２９よりも高くなっても、オペアンプ２２３の＋端子には、基準電圧ＥＳ２９によって規定された電圧が印加される。

また、平均オンデューティが小さくなり、オペアンプ２３２の出力のレベルが基準電圧ＥＳ２８よりも低くなっても、オペアンプ２２３の＋端子には、基準電圧ＥＳ２８によって規定された一定の基準電圧ＥＳ２８が印加される。

このように基準電圧生成回路２２２が構成されることにより、力率改善コンバータは、図２２に示すような特性を有し、出力電圧Ｖoutに上限値、下限値が設定される。

また、出力電圧Ｖoutに上限値、下限値を設定することにより、端子Ｐout1,Ｐout2に接続される負荷を保護することができる。

尚、ダイオードＤ２４と基準電圧ＥＳ２８とを備えなければ、図２３に示すように、出力電圧Ｖoutに上限値のみを設定することもできる。

また、ダイオードＤ２５と基準電圧ＥＳ２９とを備えなければ、出力電圧Ｖoutに下限値のみを設定することもできる。

また、出力電圧Ｖoutに上限値と下限値とを設けないようにすることもできる。この場合には、出力電圧Ｖoutは、図２２の破線で示すように、平均オンデューティの変化に対して直線的に変化する。

［第９の実施の形態］
第９の実施の形態に係る力率改善コンバータは、タイマを設け、出力電圧が変化してもタイマでこの変化を遅延させるようにしたものである。

第９の実施の形態に係る力率改善コンバータの構成を図２４に示す。第９の実施の形態に係る力率改善コンバータでは、パルス幅検出回路２２１と基準電圧生成回路２２２との間にタイマ２３６が接続される。

タイマ２３６は、パルス幅検出回路２２１が検出したデューティ検出信号による基準電圧ＥＳ２１への制御を、予め設定された時間だけ遅延させる。

この動作を図２５に示す。
図２５（ａ），（ｂ）は、タイマ２３６を用いた制御の説明図である。
タイマ２３６を用いなければ、平均オンデューティが低い状態から高い状態に移行するとき、図２５（ａ）に示すように、出力電圧Ｖoutは時間とともに増加する。

これに対し、第９の実施の形態に係る力率改善コンバータでは、タイマ２３６を備えることにより、タイマ２３６が、設定された一定時間だけ、デューティ検出信号の信号レベルを保持する。そのため、図２５（ｂ）に示すように、平均オンデューティが低い状態から高い状態に移行するとき、一定時間Ｔ１が経過するまでは、出力電圧Ｖoutが変化しない。一定時間Ｔ１が経過したのちに、出力電圧Ｖoutが変化する。

このようにすることにより、例えば、一時的な負荷変動によって出力電圧Ｖoutが変化するのを防止することができる。

尚、このような効果は、パルス幅検出回路２２１の抵抗Ｒ５１の抵抗値を大きくして、平均オンデューティを検出する際の遅れ時間を増すことでも実現できる。その場合、出力電圧Ｖoutは、図２５（ｂ）のように、急に立ち上がるのではなく、図２７のように、ゆっくりと変化することになる。

また、図２６に示すように、タイマ２３６を、トランジスタＱ２１のゲートとパルス幅検出回路２２１との間に接続することもできる。

［第１０の実施の形態］
第１０の実施の形態に係る力率改善コンバータは、出力電力を検出し、平均オンデューティと出力電力とに基づいて出力電圧を制御するようにしたものである。

第１０の実施の形態に係る力率改善コンバータの構成を図２８に示す。
第１０の実施の形態に係る力率改善コンバータは、電圧変換部２０２のコンデンサＣ２１の−端子と抵抗Ｒ４１との間に抵抗Ｒ７１が介挿され、制御部２０５にパワーディテクタ（図中、「ＰＯＷ ＤＥＴ」と記す。）２３７と、割り算器２３８と、を備える。

抵抗Ｒ７１は、出力電流を電圧信号として検出するための抵抗である。
パワーディテクタ２３７は、抵抗Ｒ７１で検出された出力電流検出信号と出力電圧Ｖoutの電圧検出信号とに基づいて出力電力を示す電力検出信号を出力する。

割り算器２３８は、パワーディテクタ２３７から出力された電力検出信号の信号レベルをパルス幅検出回路２２１によって検出されたデューティ検出信号の信号レベルで割る。

パワーディテクタ２３７の構成を図２９に示す。
パワーディテクタ２３７は、オペアンプ２３９と、乗算器２４０と、抵抗Ｒ７２〜Ｒ７５と、を備えて構成される。

抵抗Ｒ７１を流れる出力電流は、オペアンプ２３９と抵抗Ｒ７２〜Ｒ７５とによって増幅され、乗算器２４０は、出力電流の検出信号と出力電圧Ｖoutの検出信号とを乗算する。乗算器２４０の出力が出力電力に対応する電力検出信号である。

図２８に示す割り算器２３８は、乗算器２４０が出力した信号をパルス幅検出回路２２１によって検出されたデューティ検出信号の信号レベルで割る。

この割り算器２３８の出力は、交流電源１００から供給される入力電圧Ｖinに対応している。
即ち、入力電圧Ｖinは、次の式（２）で表される。
Ｖin＝（（Ｖout×Ｉout）／Ｉin） ・・・（２）
但し、Ｖout：出力電圧
Ｉin：入力電流
Ｉout：出力電流

基準電圧生成回路２２２は、この割り算器２３８から出力された信号に基づいて基準電圧ＥＳ２１を生成する。オペアンプ２２３は、電圧検出信号の信号レベルをこの基準電圧ＥＳ２１と比較する。その結果、出力電圧Ｖoutは入力電圧Ｖinに応じた信号レベルで制御されることになる。

このように構成されることにより、出力電流Ｉoutが変動しても、入力電流Ｉinは出力電流Ｉoutと同じように変動し、入力電圧Ｖinは変化しなくなる。このため、出力電圧Ｖoutの切り換わるレベルが出力電流Ｉoutによって変動しなくなり、精度よくスイッチング電流の目標レベルを設定し、出力電圧Ｖoutを制御することができる。

［第１１の実施の形態］
第１１の実施の形態に係る力率改善コンバータは、電圧変換部を絶縁型コンバータで構成するようにしたものである。

第１１の実施の形態に係る力率改善コンバータの構成を図３０に示す。
第１１の実施の形態に係る力率改善コンバータは、電圧変換部２０２に、巻線ｎ２１，ｎ２２，ｎ２０からなるトランスＴを備える。巻線ｎ２１，ｎ２２は、それぞれ、１次側、２次側の巻線となる。また、巻線ｎ２０は、臨界電流検出用の巻線である。

また、トランスＴの１次側と２次側とを絶縁するため、本実施の形態に係る力率改善コンバータは、フォトダイオードＤ２６とフォトトランジスタＱ２４とからなるフォトカプラを備える。

出力電圧検出部２０４は、抵抗Ｒ４２，Ｒ４３と、ＮＰＮバイポーラトランジスタとしてのトランジスタＱ２３と、ツェナーダイオードＺＤ２２と、フォトダイオードＤ２６と、を備えて構成される。

フォトダイオードＤ２６のアノードは、出力端子Ｐout1に接続され、カソードは、トランジスタＱ２３のコレクタに接続される。トランジスタＱ２３のエミッタはツェナーダイオードＺＤ２２のカソードに接続され、ベースは抵抗Ｒ４２，Ｒ４３の接続点に接続される。ツェナーダイオードＺＤ２２のアノードは接地される。

フォトトランジスタＱ２４は制御部２０５に備えられる。このフォトトランジスタＱ２４のコレクタは直流電源に接続され、エミッタはオペアンプ２２３の−端子に接続される。オペアンプ２２３の一端には、抵抗Ｒ７６が接続され、抵抗Ｒ７６の他端は接地に接続される。

このように構成されることにより、トランジスタＱ２３のコレクタ−エミッタ間に流れる電流が出力電圧Ｖoutの電圧レベルに応じて制御される。フォトダイオードＤ２６は、トランジスタＱ２３のコレクタ−エミッタ間に流れる電流に応じた発光量で発光する。

フォトダイオードＤ２６が発光したときの光は、フォトトランジスタＱ２４によって受光され、フォトトランジスタＱ２４に流れる電流量は、受光量によって制御される。従って、トランスＴの１次側と２次側とが絶縁されつつ、出力電圧Ｖoutの電圧検出信号が制御部２０５に供給される。

以上説明したように、本実施の形態によれば、トランスＴを備えることにより、力率改善コンバータの１次側と２次側とを絶縁することができ、力率改善コンバータを絶縁型コンバータで構成しても、第６の実施の形態と同様に、平均オンデューティに基づいて出力電圧を制御することにより、昇圧比を下げ、効率を大幅に改善することができる。

［第１２の実施の形態］
第１２の実施の形態に係る力率改善コンバータは、パラメータとして平均スイッチング電流を取得し、取得した平均スイッチング電流に従ってスイッチング電流の目標レベルを制御するようにしたものである。

第１２の実施の形態に係る力率改善コンバータの構成を図３１に示す。
第１２の実施の形態に係る力率改善コンバータは、整流部３０１と、電圧変換部３０２と、スイッチング電流検出部３０３と、出力電圧検出部３０４と、制御部３０５と、からなる。

整流部３０１は、図１２に示す整流部２０１と同様に、交流電源１００から供給された交流電力を全波整流して脈流電圧を生成するものである。整流部３０１は、フィルタ３１１と、ブリッジ整流回路３１２と、フィルタ３１３と、を備える。

電圧変換部３０２は、図１２に示す電圧変換部２０２と同様に、整流部３０１が生成した脈流の整流電圧を直流の出力電圧に変換するものである。電圧変換部３０２は、インダクタＬ３１と、トランジスタＱ３１と、ダイオードＤ３１と、コンデンサＣ３１と、を備える。

スイッチング電流検出部３０３は、図１２に示すスイッチング電流検出部２０３と同様に、トランジスタＱ３１に流れるスイッチング（ドレイン）電流を検出するためのものである。スイッチング電流検出部３０３は、抵抗Ｒ９１からなる。抵抗Ｒ９１は、スイッチング（ドレイン）電流を電圧信号に変換するためのものであり、トランジスタＱ３１のソースと接地間に接続されている。スイッチング電流検出部３０３は、変換した電圧信号を平均電流検出回路３２１を介して制御部３０５の基準電圧生成回路３２２に出力する。

出力電圧検出部３０４は、図１２に示す出力電圧検出部２０４と同様に、出力電圧Ｖoutを検出し、その電圧検出信号を出力するものであり、抵抗Ｒ９２，９３からなる。

抵抗Ｒ９２の一端は、コンデンサ３１の一端に接続され、抵抗Ｒ９３の一端は、抵抗Ｒ９２の他端に接続され、抵抗９３の他端は接地されている。

制御部３０５は、図１２に示す制御部２０５と同様に、トランジスタＱ３１のゲートにゲート信号としてのパルス信号を供給することにより、トランジスタＱ３１のオン、オフ制御を行うものである。制御部３０５は、平均電流検出回路３２１と、基準電圧生成回路３２２と、オペアンプ３２３と、乗算器３２４と、コンパレータ３２５，３２６と、フリップフロップ３２７と、抵抗Ｒ９４〜Ｒ９６と、を備えている。

平均電流検出回路３２１は、スイッチング電流検出部３０３から出力された信号の信号レベルを平均化して平均スイッチング電流を検出するものである。この平均スイッチング電流は、脈流電圧の１周期で交流電源１００からインダクタＬ３１に供給される供給電流の電流レベルを示す。この平均スイッチング電流は、脈流電圧の実効値と出力電圧の電圧値との比が変化することによって変化する。即ち、この平均スイッチング電流は、脈流電圧の実効値と出力電圧の電圧値との比を表すパラメータになる。平均電流検出回路３２１は、図１４に示すパルス幅検出回路２２１と同様の構成を有し、平均スイッチング電流の電流検出信号を基準電圧生成回路３２２に出力する。

基準電圧生成回路３２２と、オペアンプ３２３と、乗算器３２４と、コンパレータ３２５，３２６と、フリップフロップ３２７と、抵抗Ｒ９４〜Ｒ９６と、は、それぞれ、図１２に示す基準電圧生成回路２２２と、オペアンプ２２３と、乗算器２２４と、コンパレータ２２５，２２６と、フリップフロップ２２７と、抵抗Ｒ４４〜Ｒ４６と、同様のものである。

次に、第１２の実施の形態に係る力率改善コンバータの動作を説明する。
整流電圧の電圧レベルがvin1からvin2（vin1＞vin2）に変化したとすると、平均スイッチング電流は増える。

平均スイッチング電流が増えると、電流検出信号の信号レベルは高くなる。電流検出信号の信号レベルが高くなると、基準電圧ＥＳ４１は下がる。

基準電圧ＥＳ４１が下がると、オペアンプ３２３が出力する誤差信号の信号レベルは、僅かに下がり、スイッチング電流の目標レベルも僅かに低くなる。このため、フリップフロップ３２７がリセットされるタイミングも僅かに早くなり、スイッチング電流は僅かに小さくなり、出力電圧Ｖoutは、低下する。出力電圧Ｖoutが低くなると昇圧比は小さくなり昇圧エネルギが低下する。

以上説明したように、本実施の形態によれば、入出力条件が昇圧エネルギを必要とするような条件に変化した場合、この変化を、平均スイッチング電流を検出することにより検出し、出力電圧Ｖoutを変えるようにした。従って、昇圧比が下がり、昇圧エネルギも下がるので、スイッチングロスを低減することができ、効率を大幅に改善することができる。
［第１３の実施の形態］
第１３の実施の形態に係る力率改善コンバータは、出力電圧検出部の抵抗による分圧比を切り替えることにより出力電圧を制御するように構成されたものである。

その構成を図３２に示す。
出力電圧検出部３０４の抵抗Ｒ９２、９３による分圧比を切り替えるため、平均電流検出回路３２１と出力電圧検出部３０４との間に、分圧比設定回路３３１が接続される。尚、ここでは、基準電圧ＥＳ４１は一定の電圧とする。

分圧比設定回路３３１は、図３３に示すように、コンパレータ３３２と、抵抗Ｒ９７、Ｒ９８と、トランジスタＱ３２と、を備える。コンパレータ３３２の＋端子には、一定の基準電圧ＥＳ４３が印加される。

このような構成において、スイッチング電流が増大するに従って平均電流検出回路３２１からの電流検出信号の信号レベルは高くなる。電流検出信号の信号レベルが基準電圧ＥＳ４３よりも高くなると、コンパレータ３３２の出力レベルは「Ｌ」（ロー）レベルとなり、トランジスタＱ３２はオフする。トランジスタＱ３２がオフすると、分圧比は、抵抗Ｒ９２，Ｒ９３によって決定される。

一方、スイッチング電流が小さくなり、電流検出信号の信号レベルが基準電圧ＥＳ４３よりも低くなると、コンパレータ３３２の出力は「Ｈ」（ハイ）レベルとなり、トランジスタＱ３２はオンする。トランジスタＱ３２がオンすると、抵抗Ｒ９３と抵抗Ｒ９７とは並列接続となり、分圧比は、抵抗Ｒ９２と、並列接続された抵抗Ｒ９３と抵抗Ｒ９７と、で決定される。分圧比は、トランジスタＱ３２のオフ時と比較して大きくなり、出力電圧Ｖoutは高くなる。

以上説明したように、本実施の形態によれば、出力電圧検出部３０４の抵抗Ｒ９２，Ｒ９３による分圧比を切り替えることにより、出力電圧Ｖoutを制御することができる。

［第１４の実施の形態］
第１４の実施の形態に係る力率改善コンバータは、平均電流検出回路を整流部に備えるようにしたものである。

第１４の実施の形態に係る力率改善コンバータの構成を図３４に示す。
第１４の実施の形態に係る力率改善コンバータは、平均電流検出回路３２１が整流部３０１のブリッジ整流回路３１２とフィルタ３１３との間に接続されることによって構成されている。そして、平均電流検出回路３２１は、ブリッジ整流回路３１２から出力された電流の平均値を検出し、検出した平均電流に基づいて基準電圧生成回路３２２が生成する基準電圧ＥＳ４１の電圧レベルを制御する。

尚、平均電流検出回路３２１を、ブリッジ整流回路３１２よりも交流電源１００側に接続することもできる。この場合、平均電流検出回路３２１に整流ダイオードと平滑コンデンサ（図示せず）とを備える。

このように、整流電圧の平均電流を検出することによっても平均スイッチング電流を検出することができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、第１〜第５の実施の形態に係る力率改善コンバータでは、昇圧量の実効値を検出するようにした。しかし、昇圧量の実効値の代わりに昇圧量の平均値、ピーク値を検出するようにすることもできる。

第６〜第１１の実施の形態に係る力率改善コンバータにおいて、パルス幅検出回路２２１は、平均オンデューティに対応するデューティ検出信号を出力するように構成されている。しかし、これに限られるものではなく、最大オンデューティや最小オンデューティに対応するデューティ検出信号を出力するようにしてもよい。

この場合、制御部２０５にコンピュータとメモリとを備え、オンデューティをサンプリングし、サンプリング毎に、メモリに記憶されているデータを比較することにより、最大オンデューティ又は最小オンデューティを取得する。

また、平均オフデューティ、最大オフデューティ、最小オフデューティに基づいて出力電圧Ｖoutを制御するようにしてもよい。この場合、フリップフロップ２２７のＱバー端子から出力される信号の信号レベルを積分器で積分して平均値を求める。

さらに、ブリッジ整流回路３１２の出力する脈流の整流電圧に同期して所定の位相でのデューティをサンプリングしてもよい。

また、第１２の実施の形態に係る力率改善コンバータにおいては、以下のように構成されてもよい。まず、脈流電圧の１周期でインダクタＬ３１に供給される供給電流の電流レベルとして、ダイオードＤ３１からコンデンサＣ３１に流れ込む電流の電流レベルを検出するように構成されることもできる。この場合、ダイオードＤ３１のカソードとアノードとの間に、その電圧を検出する電圧検出器を備えればよい。

また、第７の実施の形態に係る力率改善コンバータと同様に、平均スイッチング電流に基づいて出力電圧が複数段階に制御されるように構成されてもよい。また、第８の実施の形態に係る力率改善コンバータと同様に、出力電圧に上限値を設けるように構成されてもよいし、下限値を設けるように構成されてもよい。また、第９の実施の形態に係る力率改善コンバータと同様に、タイマを備えるようにしてもよい。また、第１０の実施の形態に係る力率改善コンバータと同様に、平均スイッチング電流と出力電力とに基づいて出力電圧を制御するように構成されてもよい。また、第１１の実施の形態に係る力率改善コンバータと同様に、電圧変換部にトランスを備え、力率改善コンバータを絶縁形コンバータとしてもよい。

また、第６、第１２の実施の形態に係る力率改善コンバータにおいても、図１に示すような過電圧保護部を備えるようにしてもよい。

また、力率改善コンバータは、昇圧型だけでなく、降圧型のものであってもよい。

基準電圧生成回路は、出力電圧Ｖoutが所定の関数に従い、パラメータに従って変化するような基準電圧を生成するものであってもよい。

例えば、図３５に示すように、図２１に示す基準電圧生成回路２２２に、さらに、ダイオードＤ２７，Ｄ２８と、抵抗Ｒ６８，Ｒ６９と、が備えられる。ダイオードＤ２７のカソードは、オペアンプ２２３の＋端子に接続される。抵抗Ｒ６８の一端は、ダイオードＤ２７のアノードに接続される。抵抗Ｒ６８の他端には、基準電圧ＥＳ３０の電源が供給される。

また、ダイオードＤ２８のアノードは、オペアンプ２２３の＋端子に接続される。抵抗Ｒ６９の一端は、ダイオードＤ２８のカソードに接続される。抵抗Ｒ６９の他端は、基準電圧ＥＳ３１の電源に接続される。

基準電圧生成回路２２２がこのように構成されると、力率改善コンバータは、図３６に示すような特性を有するようになる。

尚、図３６において、出力電圧ＶoutをＥ１〜Ｅ４として、基準電圧ＥＳ２８〜ＥＳ３１は、それぞれ、Ｅ１〜Ｅ４に対応する。また、基準電圧ＥＳ２８〜ＥＳ３１は、出力電圧ＶoutがＥ４＜Ｅ３＜Ｅ２＜Ｅ１となるように設定される。

このように構成されると、平均オンデューティが増大するに従って、出力電圧Ｖoutは、図３６に示すように上限値Ｅ１から低下し、電圧Ｅ２，Ｅ３を経て、下限値Ｅ４になる。即ち、基準電圧ＥＳ２８〜ＥＳ３１、抵抗Ｒ６８，Ｒ６９の抵抗値を調整することにより、出力電圧Ｖoutは、所定の曲線に従い、パラメータの値に基づいて変化する。

本発明の第１の実施形態に係る力率改善コンバータの構成を示す回路図である。 図１の力率改善コンバータの動作を示すタイミングチャートである。 図３は、供給電圧が変化したときの図１の力率改善コンバータの動作を示すタイミングチャートである。 供給電圧が変化したときの図１の力率改善コンバータの動作を示すタイミングチャートである。 本発明の第２の実施形態に係る力率改善コンバータの構成を示す回路図である。 図４の力率改善コンバータが備える基準電圧生成回路の構成を示す回路図である。 図４の力率改善コンバータの動作を示すタイミングチャートである。 本発明の第３の実施形態に係る力率改善コンバータの構成を示す回路図である。 図７の力率改善コンバータの動作を示す説明図である。 本発明の第４の実施形態に係る力率改善コンバータの構成を示す回路図である。 図９の力率改善コンバータの動作を示す説明図である。 本発明の第５の実施形態に係る力率改善コンバータの構成を示す回路図である。 本発明の第６の実施形態に係る力率改善コンバータの構成を示す回路図である。 図１２の力率改善コンバータが備えるフィルタの構成を示す回路図である。 図１２の力率改善コンバータが備えるパルス幅検出回路と基準電圧生成回路の構成を示す回路図である。 図１２の力率改善コンバータの動作を示す説明図である。 図１２の力率改善コンバータの動作を示す説明図である。 本発明の第７の実施形態に係る力率改善コンバータの構成を示す回路図である。 図１７の力率改善コンバータの動作を示す説明図である。 本発明の第７の実施形態に係る力率改善コンバータの別の構成を示す回路図である。 図１９に示す力率改善コンバータの動作を示す説明図である。 本発明の第８の実施形態に係る力率改善コンバータが備える基準電圧生成回路の構成を示す回路図である。 本発明の第８の実施形態に係る力率改善コンバータの動作を示す説明図である。 本発明の第８の実施形態に係る力率改善コンバータを応用したものの動作を示す説明図である。 本発明の第９の実施形態に係る力率改善コンバータの構成を示す回路図である。 図２４の力率改善コンバータの動作を示す説明図である。 本発明の第９の実施形態に係る力率改善コンバータを応用したものの構成を示す回路図である。 図２６の力率改善コンバータの動作を示す説明図である。 本発明の第１０の実施形態に係る力率改善コンバータの構成を示す回路図である。 図２８の力率改善コンバータが備える電力検出回路の構成を示す回路図である。 本発明の第１１の実施形態に係る力率改善コンバータの構成を示す回路図である。 本発明の第１２の実施形態に係る力率改善コンバータの構成を示す回路図である。 本発明の第１３の実施形態に係る力率改善コンバータの構成を示す回路図である。 図３２の力率改善コンバータが備える分圧比設定回路の構成を示す回路図である。 本発明の第１４の実施形態に係る力率改善コンバータの構成を示す回路図である。 本発明の第６の実施形態に係る力率改善コンバータの制御部の別の構成を示す回路図である。 図３５に示す構成の制御部を備えた力率改善コンバータの動作を示す説明図である。

符号の説明

１０３ 昇圧量検出部
１０６，２０５，３０５ 制御部
２２１ パルス幅検出回路
３２１ 平均電流検出回路
Ｌ１１，Ｌ２１，Ｌ３１ インダクタ
Ｑ１１，Ｑ２１，Ｑ３１ トランジスタ
Ｄ１６，Ｄ２１，Ｄ３１ ダイオード
Ｃ１１，Ｃ２１，Ｃ３１ コンデンサ
ｎ１０ ２次巻線

Claims (28)

1. 脈流電圧が印加されるインダクタ（Ｌ１１）と、
   前記インダクタ（Ｌ１１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ１１）に流れる電流をスイッチングするスイッチング素子（Ｑ１１）と、
   前記スイッチング素子（Ｑ１１）がスイッチングすることにより前記インダクタ（Ｌ１１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ１６，Ｃ１１）と、
   前記スイッチング素子の電流路に流れるスイッチング電流の目標レベルを前記脈流電圧の電圧レベルに基づいて設定し、前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ１１）をオン、オフ制御する制御部（１０６）と、
   前記インダクタ（Ｌ１１）に電磁結合する２次巻線（ｎ１０）と、
   前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧を前記インダクタ（Ｌ１１）の昇圧量として検出する昇圧量検出部（１０３）と、を備え、
   前記制御部（１０６）は、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ１６，Ｃ１１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、前記昇圧量検出部（１０３）が検出した昇圧量を取得し、取得した昇圧量に従って前記スイッチング電流の目標レベルを制御する、
   ことを特徴とする力率改善コンバータ。
2. 前記昇圧量検出部（１０３）は、前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧の実効値、平均値及びピーク値のいずれか１つから昇圧量を検出するものである、
   ことを特徴とする請求項１に記載の力率改善コンバータ。
3. 脈流電圧が印加されるインダクタ（Ｌ２１）と、
   前記インダクタ（Ｌ２１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ２１）に流れる電流をスイッチングするスイッチング素子（Ｑ２１）と、
   前記スイッチング素子（Ｑ２１）がスイッチングすることにより前記インダクタ（Ｌ１１，Ｌ２１，Ｌ３１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ２１，Ｃ２１）と、
   前記スイッチング素子の電流路に流れるスイッチング電流の目標レベルを前記脈流電圧の電圧レベルに基づいて設定し、前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ２１）をオン、オフ制御する制御部（２０５）と、を備え、
   前記制御部（２０５）は、前記スイッチング素子（Ｑ２１）をオン、オフ制御する制御信号のデューティ比を検出するデューティ比検出部（２２１）を有し、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ２１，Ｃ２１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、前記デューティ比検出部（２２１）が検出したデューティ比を取得し、取得したデューティ比に従って前記スイッチング電流の目標レベルを制御する、
   ことを特徴とする力率改善コンバータ。
4. 前記デューティ比検出部（２２１）は、前記制御信号のオンデューティ又はオフデューティを検出する、
   ことを特徴とする請求項３に記載の力率改善コンバータ。
5. 前記デューティ比検出部（２２１）は、一定周期で前記制御信号のデューティ比を検出し、
   前記制御部（２０５）は、前記デューティ比検出部（２２１）が検出した前記制御信号のデューティ比に基づいて前記スイッチング電流の目標レベルを制御する、
   ことを特徴とする請求項４に記載の力率改善コンバータ。
6. 前記デューティ比検出部（２２１）は、前記脈流電圧の周期とほぼ一致する一定周期で前記制御信号のデューティ比を検出する、
   ことを特徴とする請求項５に記載の力率改善コンバータ。
7. 前記制御部（２０５）は、負荷に供給する電力を測定する電力測定部（２３７）を備え、さらなるパラメータとして、前記電力測定部（２３７）が測定した電力を取得し、制御信号のデューティ比と電力とに従って前記スイッチング電流の目標レベルを制御する、
   ことを特徴とする請求項３に記載の力率改善コンバータ。
8. 脈流電圧が印加されるインダクタ（Ｌ３１）と、
   前記インダクタ（Ｌ３１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ３１）に流れる電流をスイッチングするスイッチング素子（Ｑ３１）と、
   前記スイッチング素子（Ｑ３１）がスイッチングすることにより前記インダクタ（Ｌ３１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ３１，Ｃ３１）と、
   前記スイッチング素子の電流路に流れるスイッチング電流の目標レベルを前記脈流電圧の電圧レベルに基づいて設定し、前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ３１）をオン、オフ制御する制御部（３０５）と、を備え、
   前記制御部（３０５）は、前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルを検出する供給電流検出部（３２１）を備え、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ３１，Ｃ３１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、前記供給電流検出部（３２１）が検出した供給電流の電流レベルを取得し、取得した供給電流の電流レベルに従って前記スイッチング電流の目標レベルを制御する、
   ことを特徴とする力率改善コンバータ。
9. 前記供給電流検出部（３２１）は、前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルとして、前記スイッチング素子（Ｑ３１）の電流路に流れるスイッチング電流の電流レベルを検出する、
   ことを特徴とする請求項８に記載の力率改善コンバータ。
10. 前記供給電流検出部（３２１）は、前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルとして、前記直流電圧生成部（Ｄ３１，Ｃ３１）に流れ込む電流の電流レベルを検出する、
    ことを特徴とする請求項８に記載の力率改善コンバータ。
11. 前記供給電流検出部（３２１）は、積分器からなる、
    ことを特徴とする請求項８に記載の力率改善コンバータ。
12. 前記供給電流検出部（３２１）は、前記供給電流の電流レベルとして前記脈流電圧１周期における供給電流の実効値を求める実効値検出回路、平均値を求める平均値検出回路及びピーク値を求めるピーク値検出回路のいずれか１つを備えた、
    ことを特徴とする請求項８に記載の力率改善コンバータ。
13. 前記制御部（３０５）は、前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）が生成した直流電圧の電力レベルを検出する電力検出部（２３７）を備え、さらなるパラメータとして、前記供給電流の電流レベルで除して求められた電圧レベルを取得し、前記供給電流の電流レベルと電圧レベルとに従って前記スイッチング電流の目標レベルを制御する、
    ことを特徴とする請求項８に記載の力率改善コンバータ。
14. 前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）の一端が、前記インダクタ（Ｌ１１，Ｌ２１，Ｌ３１）と前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）との接続点に接続され、前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）の電流路の他端と前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）の他端とが負極に接続され、
    前記インダクタ（Ｌ１１，Ｌ２１，Ｌ３１）の他端に、整流電圧が印加される昇圧形チョッパ回路からなる、
    ことを特徴とする請求項１に記載の力率改善コンバータ。
15. 前記インダクタ（Ｌ２１）を１次巻線（ｎ２１）として前記インダクタ（Ｌ２１）に電磁結合する２次巻線（ｎ２２）を備え、前記２次巻線（ｎ２２）の両端に直流電圧生成部（Ｄ２１，Ｃ２１）が接続されたトランス（Ｔ）を備え、前記インダクタ（Ｌ２１）の他端に整流電圧が印加される、
    ことを特徴とする請求項１，３又は８に記載の力率改善コンバータ。
16. 前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）は、生成した直流電圧の電圧レベルが設定レベルを越えると前記スイッチング電流の目標レベルを低下させるような過電圧保護信号を前記制御部（１０６，２０５，３０５）に供給する過電圧保護部（１０５）を備えた、
    ことを特徴とする請求項１，３又は８に記載の力率改善コンバータ。
17. 前記制御部（１０６，２０５，３０５）は、
    出力電圧に対応する出力電圧信号の信号レベルと所定の参照信号の信号レベルとを比較して両信号レベルの差信号を、前記スイッチング電流の目標レベルを制御する信号として出力する増幅器（１１３，２２３，３２３）と、
    前記パラメータの値と設定値とを比較し、比較結果に基づいて、前記脈流電圧の実効値と前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）が生成する直流電圧の電圧値との比が増加するに従って前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）のスイッチング電流の目標レベルが低下するような参照信号を前記増幅器（１１３，２２３，３２３）に供給する参照信号生成回路（１２１，２２２，３２２）と、を備えた、
    ことを特徴とする請求項１，３又は８に記載の力率改善コンバータ。
18. 前記参照信号生成回路（１２１，２２２，３２２）は、ヒステリシス特性を有するものである、
    ことを特徴とする請求項１７に記載の力率改善コンバータ。
19. 前記制御部（１０６，２０５，３０５）は、
    出力電圧に対応する出力電圧信号の信号レベルと所定の参照信号の信号レベルとを比較して両信号レベルの差信号を、前記スイッチング電流の目標レベルを制御する信号として出力する増幅器（１１３，２２３，３２３）と、
    前記パラメータの値と比較するための複数の設定値を有し、前記パラメータの値が大きくなって前記各設定値を越える毎に、順次、前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）のスイッチング電流の目標レベルを低下させるような参照信号を前記増幅器（１１３，２２３，３２３）に供給する参照信号生成回路（１２１，２２２，３２２）と、を備えた、
    ことを特徴とする請求項１，３又は８に記載の力率改善コンバータ。
20. 前記参照信号生成回路（１２１，２２２，３２２）は、ヒステリシス特性を有するものである、
    ことを特徴とする請求項１９に記載の力率改善コンバータ。
21. 前記増幅器（１１３，２２３，３２３）は、前記参照信号生成回路（１２１，２２２，３２２）から参照信号が供給されると、前記パラメータの値と前記差信号の信号レベルの変化との関係を示す所定の関数に従って、前記差信号の信号レベルが小さくなるような差信号を出力するものである、
    ことを特徴とする請求項１７に記載の力率改善コンバータ。
22. 前記所定の関数は、取得したパラメータの値が前記設定値を越えたときからの時間と前記差信号の信号レベルとの関係が１次関数で表される関数である、
    ことを特徴とする請求項２１に記載の力率改善コンバータ。
23. 前記参照信号生成回路（１２１，２２２，３２２）は、前記直流電圧生成部（Ｄ１６，Ｃ１１，Ｄ２１，Ｃ２１，Ｄ３１，Ｃ３１）が生成した直流電圧に対応する上限値又は下限値を設定するように参照信号の信号レベルを規制する、
    ことを特徴とする請求項１７に記載の力率改善コンバータ。
24. 前記制御部（１０６，２０５，３０５）は、
    出力電圧に対応する出力電圧信号の信号レベルと所定の参照信号の信号レベルとを比較して両信号レベルの差信号を、前記スイッチング電流の目標レベルを制御する信号として出力する増幅器（３２３）と、
    前記取得したパラメータの値と設定値とを比較し、取得したパラメータの値が設定値を越えると、前記スイッチング素子（Ｑ１１，Ｑ２１，Ｑ３１）のスイッチング電流の目標レベルが低下するように前記増幅器（３２３）に供給される出力電圧信号の信号レベルを低下させる出力電圧信号制御回路（３３１）と、を備えた、
    ことを特徴とする請求項１，３又は８に記載の力率改善コンバータ。
25. 前記制御部（１０６，２０５，３０５）は、取得したパラメータの値が設定値を越えたとき、前記参照信号生成回路（１２１，２２２，３２２）から前記増幅器への参照信号の出力を所定時間だけ遅延させるタイマ（２３６）を備えた、
    ことを特徴とする請求項１７に記載の力率改善コンバータ。
26. 脈流電圧が印加されるインダクタ（Ｌ１１）と、
    前記インダクタ（Ｌ１１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ１１）に流れる電流をスイッチングするスイッチング素子（Ｑ１１）と、
    前記スイッチング素子（Ｑ１１）がスイッチングすることにより前記インダクタ（Ｌ１１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ１６，Ｃ１１）と、
    前記インダクタ（Ｌ１１）に電磁結合する２次巻線（ｎ１０）と、
    前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧を前記インダクタ（Ｌ１１）の昇圧量として検出する昇圧量検出部（１０３）と、を備えた力率改善コンバータの制御方法であって、
    前記脈流電圧の電圧レベルに基づいて前記スイッチング素子（Ｑ１１）の電流路に流れるスイッチング電流の目標レベルを設定するステップと、
    前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ１１）をオン、オフ制御するステップと、
    前記スイッチング素子（Ｑ１１）のオフ時に、前記２次巻線（ｎ１０）の両端に発生する電圧を前記インダクタ（Ｌ１１）の昇圧量として検出するステップと、
    前記脈流電圧の実効値と前記直流電圧生成部（Ｄ１６，Ｃ１１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、検出した前記昇圧量を取得するステップと、
    前記設定されたスイッチング電流の目標レベルを、取得した前記昇圧量に従って制御するステップと、を備えた、
    ことを特徴とする力率改善コンバータの制御方法。
27. 脈流電圧が印加されるインダクタ（Ｌ２１）と、
    前記インダクタ（Ｌ２１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ２１）に流れる電流をスイッチングするスイッチング素子（Ｑ２１）と、
    前記スイッチング素子（Ｑ２１）がスイッチングすることにより前記インダクタ（Ｌ２１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ２１，Ｃ２１）と、を備えた力率改善コンバータの制御方法であって、
    前記脈流電圧の電圧レベルに基づいて前記スイッチング素子（Ｑ２１）の電流路に流れるスイッチング電流の目標レベルを設定するステップと、
    前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ２１）をオン、オフ制御するステップと、
    前記スイッチング素子（Ｑ２１）をオン、オフ制御する制御信号からデューティ比を検出するステップと、
    前記脈流電圧の実効値と前記直流電圧生成部（Ｄ２１，Ｃ２１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、検出した前記デューティ比を取得するステップと、
    前記設定されたスイッチング電流の目標レベルを、取得した前記デューティ比に従って制御するステップと、を備えた、
    ことを特徴とする力率改善コンバータの制御方法。
28. 脈流電圧が印加されるインダクタ（Ｌ３１）と、
    前記インダクタ（Ｌ３１）の一端に接続され、前記脈流電圧に従って前記インダクタ（Ｌ３１）に流れる電流をスイッチングするスイッチング素子（Ｑ３１）と、
    前記スイッチング素子（Ｑ３１）がスイッチングすることにより前記インダクタ（Ｌ３１）の両端に発生した電圧を整流し、平滑化して直流電圧を生成する直流電圧生成部（Ｄ３１，Ｃ３１）と、を備えた力率改善コンバータの制御方法であって、
    前記脈流電圧の電圧レベルに基づいて前記スイッチング素子（Ｑ３１）の電流路に流れるスイッチング電流の目標レベルを設定するステップと、
    前記スイッチング電流が目標レベルとなるように、前記スイッチング素子（Ｑ３１）をオン、オフ制御するステップと、
    前記脈流電圧の１周期で前記インダクタ（Ｌ３１）に供給される供給電流の電流レベルを検出するステップと、
    前記脈流電圧の実効値と前記直流電圧生成部（Ｄ３１，Ｃ３１）が生成する直流電圧の電圧値との比が変化することによって変化するパラメータとして、検出した前記供給電流の電流レベルを取得するステップと、
    前記設定されたスイッチング電流の目標レベルを、取得した前記供給電流の電流レベルに従って制御するステップと、を備えた、
    ことを特徴とする力率改善コンバータの制御方法。

Images