JP2006230167A - 電源装置 - Google Patents

Abstract

【課題】 昇圧および／または降圧型のＤＣ−ＤＣ変換回路を有する電源装置において、制御回路のコストを抑制する。
【解決手段】 発振用コンデンサ４２に、電流源４１と定電流源４３とをスイッチ４４で切換えて接続し、得られる三角波を２つの比較器４５，４６でレベル弁別して、フリップフロップ４７をセット／リセットして前記スイッチ４４を切換えるとともに、ＤＣ−ＤＣ変換回路３２のスイッチング素子３５を制御する信号を作成する。そして、電流源４１の充電電流ＩＣＨＧを入力電圧Ｖｉｎが高くなる程大きくすることで、見掛上、スイッチング周波数は高くなるが、１周期において、オフ期間Ｔｏｆｆの占める割合が高くなり、簡易的に入力電圧Ｖｉｎの変動に追従することができる。これによって、±２０％程度の電圧精度で、１次側の電流検出手段を用いることなく、前記変換回路３２を制御できる。
【選択図】 図１

Description

本発明は、スイッチング方式によって昇圧および／または降圧が可能なＤＣ−ＤＣ変換回路を有する電源装置に関し、特にそのスイッチングを制御する制御回路に関する。

バッテリや交流電流を整流、平滑して得られる直流電源から、負荷回路が必要とする電圧に変換する電源装置の典型的な従来技術としては、特許文献１が挙げられる。その従来技術の電源装置の原理を簡略化して図７に示す。この図７に示す電源装置１において、ＤＣ−ＤＣ変換回路２は、直流電源３の両端子間にトランス４の１次巻線４ａ、スイッチング素子５および電流検知抵抗６を直列に接続し、スイッチング素子５のオン時に１次巻線４ａに蓄積したエネルギを、オフ時に２次巻線４ｂからダイオード７を介して平滑コンデンサ８に与え、その平滑コンデンサ８で平滑化して負荷９に与えるフライバック方式のＤＣ−ＤＣ変換回路である。

制御回路１０は、前記平滑コンデンサ８の端子間から出力電圧Ｖｏｕｔを検出し、その検出結果を増幅する誤差増幅回路１１と、１次側電流を前記電流検知抵抗６で電圧に変換したスイッチング素子電流検出信号と前記誤差増幅回路１１からの誤差増幅出力信号とを加算する加算器１２と、前記加算器１２の出力電圧と予め定める基準電圧Ｖｒｅｆとを比較し、その比較結果に対応した２値出力を導出する比較器１３と、発振器１４と、前記発振器１４からの出力でセットされ、前記比較器１３からの出力でリセットされるフリップフロップ１５と、前記フリップフロップ１５からの出力がアクティブである期間に前記発振器１４からの出力がアクティブになると前記スイッチング素子５をオン駆動するＡＮＤゲート１６とを備えて構成される。

したがって、この電源装置１は、１次側のスイッチング素子５のオンデューティを調整するＰＷＭ制御によって出力電圧Ｖｏｕｔを制御するようになっており、前記スイッチング素子５のオンタイミングは発振器１４の発振周期で決定され、オフタイミングは電流検知抵抗６で検出したスイッチング素子電流が所定値に達したことを比較器１３で検出したタイミングとなり、このようにして前記制御回路１０はＰＷＭ制御を行っている。

また、この電源装置１において、出力電圧Ｖｏｕｔの制御は、該出力電圧Ｖｏｕｔを検出して誤差増幅回路１１において予め定める目標電圧との誤差増幅を行い、前記電流検知抵抗６からのスイッチング素子電流検出信号に、誤差増幅回路１１からの誤差増幅出力信号を重畳させることで、オフするタイミングを調整する出力フィードバック制御によって実現している。

このフィードバック制御は、制御回路１０だけでなく、負荷９やＤＣ−ＤＣ変換回路２の主回路条件によって系の安定性が左右されるので、設計には多少注意が必要である。そこで、前記出力電圧Ｖｏｕｔの制御精度は低下する可能性があるが、より簡易な制御手段として、たとえば特許文献２が挙げられる。図８に、その従来技術による制御回路の原理を簡略化して示す。この図８に示す電源装置２１において、図７に示す電源装置１と同様の構成には同一の参照符号を付して示し、その説明を省略する。

この電源装置２１において、ＤＣ−ＤＣ変換回路２２は、直流電源３からの入力電圧Ｖｉｎを、電流検知抵抗６、インダクタ２３およびダイオード７を介して平滑コンデンサ８に与えるとともに、直流電源３の両端子間に電流検知抵抗６、インダクタ２３およびスイッチング素子５を直列に接続し、スイッチング素子５のオン時にインダクタ２３に蓄積したエネルギを、オフ時にダイオード７を介して平滑コンデンサ８に与える昇圧チョッパ方式のＤＣ−ＤＣ変換回路である。

制御回路３０は、前記平滑コンデンサ８の端子間から出力電圧Ｖｏｕｔを検出し、その検出結果と予め定める基準電圧Ｖｒｅｆとを比較し、その比較結果に対応した２値出力を導出する比較器１３と、前記電流検知抵抗６の検知結果に応答して、一定周波数かつ可変デューティで発振する発振器１４と、前記発振器１４からの出力でリセットされ、前記比較器１３からの出力と発振器１４からの出力との論理和を出力するＡＮＤゲート１６と、前記ＡＮＤゲート１６からの出力でセットされ、前記スイッチング素子５をオン駆動するフリップフロップ１５とを備えて構成される。

したがって、この電源装置２１では、スイッチング素子５のオンタイミングおよびオフタイミングは発振器１４の発振周期で決定され、電流検知抵抗６で検出したインダクタ２３の電流が所定値を超えると、それ以降発振器１４のオン期間を短縮させ、すばやくオフ状態に移行させるようになっている。このようにして前記制御回路３０は、ＰＷＭ制御を行っている。

また、この電源装置２１において、出力電圧Ｖｏｕｔの制御は、該出力電圧Ｖｏｕｔを検出して、比較器１３において基準電圧Ｖｒｅｆと比較し、その基準電圧Ｖｒｅｆに達したら、ＡＮＤゲート１６およびフリップフロップ１５が発振器１４からのオン信号をスイッチング素子５側に伝達しないようブロックして間欠発振を行うことで実現している。こうして、フィードバック制御が簡略化されている。
実開平５−５５７８７号公報 特開平６−６２５６４号公報

上述のような従来技術では、インダクタ２３に流れる電流、あるいはスイッチング素子５に流れる電流を検出することによってスイッチング素子５のオフタイミングを決定しているので、入力電圧Ｖｉｎが変動しても、スイッチング素子５、トランス４およびインダクタ２３を流れる電流を所定値以下に制限し、過大な電流による素子の破壊や、素子耐量の増大を抑制できるようになっている。

しかしながら、１次側の電流検出手段を必要とし、一般的に上述のように電流検知抵抗６の電圧降下を利用して電流検出を行うので、損失が増大し、しかも検出信号は通常ごく小さいので、電流値を比較判定する比較器１３などの回路に小信号レベルで高速応答可能である性能を必要とし、コストが高くなるという問題がある。また、比較的大きな電流に耐えられる電流検知抵抗６のコストも、高くなる傾向がある。

一方、車両などに搭載される電源装置では、バッテリからの前記入力電圧Ｖｉｎが、たとえば最低の５〜６Ｖから、最高の２０Ｖまでの範囲で、前記出力電圧Ｖｏｕｔを一定に維持しなければならないが、前記出力電圧Ｖｏｕｔの変動幅が、たとえば３０％程度許容できる精度が比較的緩い用途も存在する。たとえば、他の電源回路におけるＤＣ−ＤＣ変換回路のスイッチング素子の駆動用電源や、集積回路においても基準電源以外である。そのような用途では、上述の電源装置１，２１は、精度には余裕があるものの、その分、コストも高くなる。

本発明の目的は、スイッチング方式によるＤＣ−ＤＣ変換回路を有する電源装置において、スイッチング素子やインダクタンス素子などに流れる電流を、電流検出手段を用いることなく、予め定める範囲内に抑えることができる簡易な電源装置を提供することである。

本発明の電源装置は、直流電源間にインダクタンス素子とスイッチング素子との直列回路を接続し、前記スイッチング素子のオン状態に電源のエネルギをインダクタンス素子に蓄積し、オフ状態で負荷回路に放出する動作を繰返すことで、電源からの入力電圧を負荷回路が所望とする出力電圧に変換して出力するＤＣ−ＤＣ変換回路を有する電源装置において、前記ＤＣ−ＤＣ変換回路を制御する制御回路は、前記出力電圧が予め定める目標電圧以上となると、それ以降該出力電圧が目標電圧より低くなるまで、前記スイッチング素子のスイッチングを制御する発振器を停止させることで出力電圧制御を行う出力電圧制御手段と、前記電源からの入力電圧に応じて、前記入力電圧が高くなる程、前記発振器の出力において、スイッチング素子のオン期間に対応する時間を短くする入力電圧追従手段とを含み、定格入力電圧をＶｉｎ、目標出力電圧をＶｏｕｔ、定格入力電圧条件での前記入力電圧追従手段によるスイッチング素子のオン期間設定値をＴｏｎ、トランスによる昇圧比をＮ、所定係数ｋ（０＜ｋ＜１）とするとき、前記発振器におけるスイッチング素子のオフ期間Ｔｏｆｆを、
Ｔｏｆｆ＝Ｎ・Ｔｏｎ・Ｖｉｎ／（ｋ・Ｖｏｕｔ）
の一定値に設定することを特徴とする。

上記の構成によれば、直流電源間にトランスの１次巻線やインダクタなどのインダクタンス素子とスイッチング素子との直列回路を接続して閉回路を形成し、前記スイッチング素子のオン状態に電源のエネルギをインダクタンス素子に蓄積し、オフ状態で負荷回路に放出する動作を繰返すことで、電源からの入力電圧を負荷回路が所望とする出力電圧に変換して出力する昇圧および／または降圧型のＤＣ−ＤＣ変換回路を有する電源装置において、前記スイッチング素子のスイッチングを制御する制御回路を以下のように構成することで、許容される電圧精度の範囲で１次側の電流検出手段を不要にし、制御回路のコストを抑制する。

すなわち、先ず出力電圧制御手段が、出力電圧Ｖｏｕｔが予め定める目標電圧以上となると、それ以降該出力電圧Ｖｏｕｔが目標電圧より低くなるまで、前記スイッチング素子のスイッチングを制御する発振器の発振動作を停止させることで、簡易的に負荷変動などによる出力電圧変動に追従する。

一方、直流電源からの入力電流ではなく、入力電圧追従手段が、入力電圧Ｖｉｎを検知し、その入力電圧Ｖｉｎが高くなる程、前記発振器の出力において、前記入力電圧Ｖｉｎに応じて所定の関数で一義的に定められているスイッチング素子のオン期間Ｔｏｎに対応する時間を短くする。また、前記発振器におけるスイッチング素子のオフ期間Ｔｏｆｆは、定格入力電圧をＶｉｎ、目標出力電圧をＶｏｕｔ、定格入力電圧条件での前記入力電圧追従手段によるスイッチング素子のオン期間設定値をＴｏｎ、トランスによる昇圧比をＮ、所定係数ｋ（０＜ｋ＜１、好ましくは０．８程度）とするとき、
Ｔｏｆｆ＝Ｎ・Ｔｏｎ・Ｖｉｎ／（ｋ・Ｖｏｕｔ）
の一定値に設定しておく。

すなわち、前記トランスによる昇圧比Ｎが１であると、
Ｔｏｆｆ＝Ｔｏｎ・Ｖｉｎ／（ｋ・Ｖｏｕｔ）
となる。

したがって、入力電圧Ｖｉｎが高くなる程、見掛上、スイッチング周波数は高くなるが、１周期において、オフ期間Ｔｏｆｆの占める割合が高くなり、簡易的に入力電圧Ｖｉｎの変動に追従することができる。

こうして、或る程度、たとえば±２０％の電圧精度の範囲内で、１次側の電流検出手段を用いることなくＤＣ−ＤＣ変換回路を制御することができる制御回路を実現し、損失を抑えることができるとともに、制御回路のコストを抑制することができる。

また、本発明の電源装置では、前記発振器は、発振用コンデンサの充放電回路に、その充電電圧を予め定める弁別レベルで弁別することで、前記スイッチング素子を駆動するとともに前記発振用コンデンサの充放電を切換えるパルスを発生するパルス作成回路を備えて成り、前記充放電回路は、前記入力電圧が高くなる程、前記発振用コンデンサへの充電電流値を大きくする充電用の電流源と、予め定める入力条件での充電電流値に、入出力電圧比と前記係数ｋを乗じた値に設定される放電電流値で前記発振用コンデンサを放電させる放電用の定電流源と、前記パルスに応答して、前記発振用コンデンサに、前記充電用の電流源と放電用の定電流源とを選択的に接続する切換え手段とを備えて構成され、前記出力電圧制御手段は、前記出力電圧が予め定める目標電圧以上となると、それ以降該出力電圧が目標電圧より低くなるまで、前記発振器へのパルスをブロックすることで発振器を停止させることを特徴とする。

上記の構成によれば、パルス作成回路が発振用コンデンサの充電電圧を予め定める弁別レベルで弁別して、その充放電を切換えることで、前記発振用コンデンサは前記発振信号として三角波を発生し、またパルス作成回路は前記スイッチング素子を駆動するとともに前記発振用コンデンサの充放電を切換えるパルスを発生する。

そして、前記充放電回路における充電用の電流源が、前記入力電圧Ｖｉｎが高くなる程、前記発振用コンデンサへの充電電流値を大きくすることで、前記発振信号の立上がりを速くし、スイッチング素子のオン期間Ｔｏｎを短くする入力電圧追従動作を行う。また、前記充放電回路における放電用の定電流源は、予め定める入力条件での充電電流値に、入出力電圧比と前記係数ｋを乗じた値に設定される放電電流値で前記発振用コンデンサを放電させることで、前記一定のオフ期間Ｔｏｆｆを得る。

さらにまた、前記出力電圧制御手段は、前記出力電圧Ｖｏｕｔが予め定める目標電圧以上となると、それ以降該出力電圧Ｖｏｕｔが目標電圧より低くなるまで、前記発振器へのパルスをブロックすることで発振器を停止させる。

このようにして、前記発振器を、発振用コンデンサにその充放電回路を備えて成る簡単な三角波発生回路を用いて実現することができる。

本発明の電源装置は、以上のように、直流電源間にトランスの１次巻線やインダクタなどのインダクタンス素子とスイッチング素子との直列回路を接続して閉回路を形成し、前記スイッチング素子のオン状態に電源のエネルギをインダクタンス素子に蓄積し、オフ状態で負荷回路に放出する動作を繰返すことで、電源からの入力電圧を負荷回路が所望とする出力電圧に変換して出力する昇圧および／または降圧型のＤＣ−ＤＣ変換回路を有する電源装置において、前記スイッチング素子のスイッチングを制御する制御回路を、前記出力電圧が予め定める目標電圧以上となると、それ以降該出力電圧が目標電圧より低くなるまで、前記スイッチング素子のスイッチングを制御する発振器を停止させることで、簡易的に負荷変動などによる出力電圧変動に追従する出力電圧制御手段と、前記電源からの入力電圧に応じて、前記入力電圧が高くなる程、前記発振器の出力において、スイッチング素子のオン期間に対応する時間を短くする入力電圧追従手段とを備えて構成し、定格入力電圧をＶｉｎ、目標出力電圧をＶｏｕｔ、定格入力電圧条件での前記入力電圧追従手段によるスイッチング素子のオン期間設定値をＴｏｎ、所定係数ｋ（０＜ｋ＜１）とするとき、前記発振器におけるスイッチング素子のオフ期間Ｔｏｆｆを、Ｔｏｆｆ＝Ｔｏｎ・Ｖｉｎ／（ｋ・Ｖｏｕｔ）の一定値に設定することで、前記入力電圧追従手段が簡易的に入力電圧Ｖｉｎの変動に追従する。

それゆえ、或る程度、たとえば±２０％の電圧精度の範囲内で、１次側の電流検出手段を用いることなくＤＣ−ＤＣ変換回路を制御することができる制御回路を実現し、損失を抑えることができるとともに、制御回路のコストを抑制することができる。

［実施の形態１］
図１は、本発明の実施の一形態に係る電源装置３１の電気的構成を示すブロック図である。この電源装置３１において、ＤＣ−ＤＣ変換回路３２は、バッテリなどの直流電源３３の両端子間にトランス３４の１次巻線３４ａおよびスイッチング素子３５から成る直列回路を接続して閉回路を形成し、スイッチング素子３５のオン時に１次巻線３４ａに蓄積したエネルギを、オフ時に２次巻線３４ｂからダイオード３７を介して平滑コンデンサ３８に与え、その平滑コンデンサ３８で平滑化して負荷３９に与えるフライバック方式の昇降圧可能なＤＣ−ＤＣ変換回路である。

制御回路４０は、直流電源３３からの入力電圧Ｖｉｎに対応した電流値ＩＣＨＧの電流を供給する充電用の電流源４１と、前記電流源４１からの電流で充電される発振用コンデンサ４２と、前記発振用コンデンサ４２から定電流値ＩＤＣＧの電流を引抜く放電用の定電流源４３と、前記発振用コンデンサ４２に対して、前記電流源４１からの電流で充電させるか、または前記定電流源４３への電流で放電させるかを切換える切換え手段であるスイッチ４４と、前記発振用コンデンサ４２の充電電圧Ｖｃを予め定めるハイ側の基準電圧ＶｓＨおよびロー側の基準電圧ＶｓＬでウインドゥコンパレートする２つの比較器４５，４６と、前記比較器４５からの出力でリセットされ、比較器４６からの出力でセットされるフリップフロップ４７と、前記フリップフロップ４７および比較器４６からの出力に応答して前記スイッチング素子３５を制御するＡＮＤゲート４８と、前記入力電圧Ｖｉｎと予め定める目標電圧Ｖｒｏとを比較し、その比較結果に対応した２値出力を導出する比較器４９と、前記比較器４９からの出力に応答して前記発振用コンデンサ４２を放電させるスイッチ５０と、前記平滑コンデンサ３８の端子間から出力電圧Ｖｏｕｔを検出し、その検出結果を前記目標電圧Ｖｒｏと比較し、比較結果に対応した２値出力を導出する比較器５１と、前記フリップフロップ４７および比較器５１からの出力に応答して前記スイッチ４４を制御するＡＮＤゲート５２とを備えて構成される。

図２および図３は、上述のように構成される電源装置３１の動作を説明するための波形図である。図２は電源投入時のように前記出力電圧Ｖｏｕｔが比較的低い状態を示し、図３は前記出力電圧Ｖｏｕｔが充分上昇した状態を示している。先ず図２を参照して、図２（ｄ）で示すように前記出力電圧Ｖｏｕｔは前記目標電圧Ｖｒｏより低く、したがって図２（ｅ）で示すように比較器５１からのＶｏｕｔ判定信号はハイレベルとなり、ＡＮＤゲート５２は図２（ｂ）で示すフリップフロップ４７からのＰＷＭ信号を通過させ、これに応答してスイッチ４４が切換わることで発振用コンデンサ４２は充放電され、その充電電圧Ｖｃは図２（ａ）で示すように変化する。前記比較器５１およびＡＮＤゲート５２は、出力電圧制御手段を構成する。

ここで、図２（ｂ）で示すフリップフロップ４７からのＰＷＭ信号がハイレベルであるときには、スイッチング素子３５がオンして、図２（ｃ）で示すようにトランス３４の１次巻線３４ａを流れる電流が増加してゆくとともに、スイッチ４４が電流源４１側に切換わり、発振用コンデンサ４２が充電される。これによって、発振用コンデンサ４２の充電電圧Ｖｃが前記ハイ側の基準電圧ＶｓＨに達すると、フリップフロップ４７は比較器４５によってリセットされて前記ＰＷＭ信号がローレベルになり、スイッチング素子３５がオフして、トランス３４の１次巻線３４ａを流れる電流が減少してゆくとともに、スイッチ４４が定電流源４３側に切換わり、発振用コンデンサ４２が放電される。これによって、発振用コンデンサ４２の充電電圧Ｖｃがロー側の基準電圧ＶｓＬに達すると、フリップフロップ４７は比較器４６によってセットされて前記ＰＷＭ信号がハイレベルになり、スイッチング素子３５がオンするとともに、スイッチ４４が電流源４１側に切換わり、発振用コンデンサ４２は再び充電される。

こうして、スイッチング素子５を駆動するパルスであるＰＷＭ信号は、電流源４１，４３、発振用コンデンサ４２およびスイッチ４４から成る簡単な三角波発振器によって生成される三角波で制御され、発振用コンデンサ４２の充電電圧Ｖｃがハイ側の基準電圧ＶｓＨに達するまでの立上がり時間と、ロー側の基準電圧ＶｓＬに達するまでの立下がり時間とにそれぞれ対応して、スイッチング素子３５のオン期間とオフ期間とが決定されることになる。すなわち、基準電圧ＶｓＨ，ＶｓＬに達することで発振用コンデンサ４２への充電／放電方向を切換え、一連の発振動作を継続させるとともに、スイッチング素子３５のオン／オフ状態を反転させるＰＷＭ信号を得ている。前記比較器４５，４６およびフリップフロップ４７は、パルス作成回路を構成する。なお、発振用コンデンサ４２の充放電の論理と、スイッチング素子３５のオン／オフの論理とは、上記とは逆になってもよい。

そして、前記スイッチング素子３５のオン期間Ｔｏｎに対応する三角波の立上がり期間は、電流源４１の充電電流値ＩＣＨＧによって調整され、該充電電流値ＩＣＨＧは入力電圧Ｖｉｎに比例した関数で調整される。これによって、入力電圧Ｖｉｎが高くなる程、充電電流値ＩＣＨＧが大きくなってオン期間Ｔｏｎが短くなり、オンする直前のスイッチング素子電流が略ゼロであれば、入力電圧Ｖｉｎが変動してもトランス３４の１次側の電流、すなわちスイッチング素子電流のオフ直前の電流を略所定値として、トランス３４を飽和させないようにすることが可能となる。またこれによって、後述するようにオフ期間Ｔｏｆｆを一定に設定しておくことで、入力電圧Ｖｉｎが高くなる程、オン期間Ｔｏｎが短くなり、見掛上、スイッチング周波数は高くなるが、１周期において、オフ期間Ｔｏｆｆの占める割合が高くなり、簡易的に入力電圧Ｖｉｎの変動に追従することができる。

一方、スイッチング素子３５がオフに切換わると、トランス３４に蓄えられたエネルギが電流として２次側に放出され、ダイオード３７を介して平滑コンデンサ３８に蓄積され、負荷３９へ電力供給される。このとき、２次側の電流がゼロに達する前にスイッチング素子３５が再オンしてしまうと、１次側の電流はオン時にゼロから立上がらず、ある初期条件から立上がり始めることになる。これによって、同一オン時間でもオフ直前の電流値が大きくなってしまい、過度の電流がスイッチング素子３５やインダクタ（１次巻線３４ａ）に流れたり、出力電圧Ｖｏｕｔのリップルが増大する。したがって、スイッチング素子３５のオフ期間は、２次側への電流が略ゼロに達する期間である必要がある。

ここで、スイッチング素子３５がオフした後、トランス３４のエネルギが２次側に全て吐出されるまでの時間Ｔ２は、トランス３４の２次側のインダクタンスをＬ２、巻数比をＮ、オフ直前の１次側電流値をＩｐ１とすれば
Ｔ２＝Ｉｐ１・Ｌ２／（Ｎ・Ｖｏｕｔ） ・・・（１）
となり、オフ直前のトランス１次電流が変わらなければ、出力電圧Ｖｏｕｔが所定の目標値に制御されている場合は、２次側への吐出に要する期間は一定となる。すなわち、オフ期間を決定する放電電流値Ｉｐ２を所定値に固定しておくことが可能となる。しかしながら、一般に回路を構成する素子にはばらつきなどの誤差要因があるので、オフ期間Ｔｏｆｆは前記時間Ｔ２より長くしておくことが望ましく、
Ｔｏｆｆ＝Ｉｐ１・Ｌ２／（Ｎ・ｋ・Ｖｏｕｔ） ・・・（２）
とし、０＜ｋ＜１とすることで、目標電圧より所定電圧低い値から所定のオフ期間を決めることが望ましい。

ここで、トランス３４の１次側のインダクタンスをＬ１とすると、
Ｌ１＝Ｌ２／Ｎ² ・・・ (３)
であるから、
Ｉｐ１＝Ｖｉｎ・Ｔｏｎ／Ｌ１＝Ｖｉｎ・Ｔｏｎ・Ｎ²／Ｌ２ ・・・ (４)
を前記式２に代入すると、
Ｔｏｆｆ＝Ｎ・Ｔｏｎ・Ｖｉｎ／（ｋ・Ｖｏｕｔ） ・・・（５）
となる。

したがって、係数ｋは、分母にあるので、小さいほどオフ期間Ｔｏｆｆは長くなり、インダクタンス要素（トランス）に蓄えられたエネルギの放出可能な期間が長くなる。また、前記オフ期間Ｔｏｆｆは、出力電圧Ｖｏｕｔが高いほど短くなり、巻数比Ｎが小さいほど短くなる。

そして、そのオフ期間Ｔｏｆｆを決定する定電流源４３による放電電流値ＩＤＣＧは、入力電圧Ｖｉｎが、たとえば定格電圧における前記電流源４１による充電電流値を前記ＩＣＨＧとすると、充電電流値ＩＣＨＧに、入出力電圧比とｋ／Ｎを乗じた値、すなわち、
ＩＤＣＧ＝ＩＣＨＧ・ｋ・Ｖｏｕｔ／（Ｎ・Ｖｉｎ） ・・・（６）
とすればよい。

前記係数ｋは、回路ばらつき等があっても、オフ期間Ｔｏｆｆ内にインダクタンス要素に蓄積されたエネルギがすべて２次側に放出可能であるように設計するための値であり、第１に出力電圧Ｖｏｕｔのリプルや部品ばらつきなどによる該出力電圧Ｖｏｕｔのばらつきによって、実質的に該出力電圧Ｖｏｕｔが理論値より低下したとしても、オフ期間Ｔｏｆｆ内にインダクタンス要素に蓄積されたエネルギがすべて２次側に放出可能であるように等価的に出力電圧Ｖｏｕｔを低めに考慮するものである。また、第２にトランス３４の１次−２次間結合係数などから、昇圧比Ｎの理論値と実際の値とに差が生じたとしても、オフ期間Ｔｏｆｆ内にインダクタンス要素に蓄積されたエネルギがすべて２次側に放出可能であるように等価的に巻数比Ｎを大きめに考慮するものである。さらにまた、第３にオフ直前の１次電流Ｉｐ１は、略同一になるように、前記オン時間Ｔｏｎを調整するものとして考えているが、発振器のばらつき等を考慮して、オフ期間Ｔｏｆｆ内にインダクタンス要素に蓄積されたエネルギがすべて２次側に放出可能であるように等価的にＩｐ１を大きめに考慮するものである。

たとえば、出力電圧リップルと電圧ばらつきの両方を加味して考慮した出力電圧Ｖｏｕｔの下限最大が−１０％、巻数比Ｎの実質値のばらつきの上限最大が５％、オフ直前の１次側電流値Ｉｐ１のばらつきの上限最大が５％と考えると、オフ期間Ｔｏｆｆは、理論値、すなわちｋ＝１の条件より１．２２５倍以上の期間が必要となる、ｋは分母にあるのでこの逆数となり０．８２となる。したがって、ｋ＝０．８程度が好ましい。このように、リップルや各種ばらつきをどの程度考慮するかで、係数ｋの値は違ってくるが、あまり小さくしすぎると効率が悪化するので、０．５以上は必要である。

図３（ａ）〜（ｅ）は、それぞれ前述の図２（ａ）〜（ｅ）に対応している。この図３を参照して、前記出力電圧Ｖｏｕｔが目標電圧Ｖｒｏ付近では、図３（ｅ）で示すように比較器５１によって該目標電圧Ｖｒｏを超えたことを検出している間、図３（ａ）で示す発振用コンデンサ４２の充電電圧Ｖｃがハイ側の基準電圧ＶｓＨに達すると、フリップフロップ４７はスイッチング素子３５に対してオフ信号を出力するが、ＡＮＤゲート５２がそのオフ信号をブロックしてスイッチ４４の切換わりを阻止し、発振用コンデンサ４２を少なくとも放電モードへ移行させないようにして、発振動作を停止させる。図１および図３の例では、スイッチ４４を電流源４１側に導通させて充電状態を維持しているが、電流源４１，４３のいずれにも導通しない中立の状態としてもよい。このとき、発振用コンデンサ４２の充電電圧Ｖｃが過度に上昇してしまわないように、電圧クランプ機能を設けておいてもよい。

こうして、前記出力電圧Ｖｏｕｔが目標電圧Ｖｒｏを超えている間は、発振用コンデンサ４２の充電電圧Ｖｃが低下せず、ＡＮＤゲート４８からのＰＷＭ信号がオン信号に移行しないことで、間欠発振を実現している。一方、これによってスイッチング素子３５のオフ状態が続いて、出力電圧Ｖｏｕｔが目標電圧Ｖｒｏを下回ると、発振用コンデンサ４２への電流は放電モードに切換わり、所定の立下がり時間の後、充電電圧Ｖｃがロー側の基準電圧ＶｓＬに達すると、スイッチング素子３５へのＰＷＭ信号にはオン信号が出力され、発振用コンデンサ４２への電流は充電モードに切換わる。

さらにまた、本電源装置３１を初期動作開始させたとき、発振用コンデンサ４２がゼロ条件から立上がると、オン時間が通常より長くなる可能性があるので、少なくとも充電電圧ＶｃがＶｃ≦ＶｓＬにあるときには、フリップフロップ４７の出力はＡＮＤゲート４８でブロックされて、前記ＰＷＭ信号にはオフ信号が出力される。

さらに、入力電圧Ｖｉｎがあまりに低い場合は、充分な電力変換能力が得られないものとして発振を停止させるために、入力電圧Ｖｉｎを比較器４９で検出し、前記目標電圧Ｖｒｏ以下では発振用コンデンサ４２の電荷をスイッチ５０で放電させ、ＰＷＭ信号のオフ状態を維持させ、動作を停止させている。

このように構成することで、スイッチング方式のＤＣ−ＤＣ変換回路３２において、スイッチング素子３５やインダクタンス素子（３４ａ）などを流れる１次側電流を測定することなく、代りに検出の容易な入力電圧Ｖｉｎを検出する簡易な回路で、該入力電圧Ｖｉｎが大幅に変動しても、発振回路のオン時間調整と、オフ時間の限定とによって、過大なインダクタ電流やスイッチング素子電流を防止でき、出力電圧Ｖｏｕｔを、たとえば±２０％程度の精度に納めることができる。

［実施の形態２］
図４は、本発明の実施の他の形態に係る電源装置６１の電気的構成を示すブロック図である。この電源装置６１は、制御回路６０の構成が前述の制御回路４０と異なるだけで、同一のＤＣ−ＤＣ変換回路３２を備えており、前述の電源装置３１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。制御回路６０において、発振用コンデンサ４２の充電電圧Ｖｃを、２つの比較器４５，４６で基準電圧ＶｓＨ，ＶｓＬとそれぞれ比較し、それらの論理和でフリップフロップ４７がＡＮＤゲート４８を介してＰＷＭ信号を出力する点は、前記制御回路４０と同様である。

注目すべきは、この制御回路６０では、電流源４１に対してゲイン要素６２が設けられており、前記直流電源３３からの入力電圧Ｖｉｎは、このゲイン要素６２で予め定める係数ＫＶＩが乗算されて電流源４１に入力されることである。前記係数ＫＶＩが１以下の場合、このゲイン要素６２は、分圧抵抗などで実現することができる。

ここで、制御回路６０を集積回路化する場合、端子数を削減することが望ましい。一方、本制御回路６０には、上述のように、発振用コンデンサ４２の充電電流値ＩＣＨＧを調整するために入力電圧Ｖｉｎの検出端子が必要となり、放電電流値ＩＤＣＧはトランス３４の巻数比Ｎや定格入出力電圧比などの要因から決定される所定値に調整する必要がある。したがって、前記入力電圧Ｖｉｎの検出端子に加えて、調整のための端子をさらに設けるのは好ましくなく、そこで本制御回路６０では、以下に詳述するように、入出力の電圧比と、トランス３４の巻数比Ｎとを所定値に固定して放電電流値ＩＤＣＧを決定しておき、それに対応した充電電流値ＩＣＨＧは、前記ゲイン要素６２のゲイン調整で行うことで、新たな調整端子の追加がないようにしている。

たとえば、定格入出力電圧比を１、トランス３４の巻数比Ｎを１として設計する場合、定格入力電圧Ｖｉｎでの充電電流値を前記ＩＣＨＧとするとき、放電電流値ＩＤＣＧは、前記式６から、
ＩＤＣＧ＝ｋ・ＩＣＨＧ ・・・（７）
に設定して集積回路化する。

より具体例として、たとえば発振用コンデンサ４２の容量Ｃｓ＝２００ｐＦ、定格入力電圧Ｖｉｎ＝１０Ｖでの充電期間（オン期間）Ｔｏｎを１０μｓｅｃ、定格入出力電圧比１、Ｎ＝１、ｋ＝０．８、ΔＶｃ＝ＶｓＨ−ＶｓＬ＝１Ｖとした場合、
ＩＤＣＧ＝ｋ・ΔＶｃ・Ｃ／Ｔｏｎ＝１６（μＡ） ・・・（８）
となるように、充電電流値ＩＣＨＧは、定格入力電圧時、
ＩＣＨＧ＝ΔＶｃ・Ｃ／Ｔｏｎ＝２０（μＡ） ・・・（９）
となるように、入力電圧Ｖｉｎの変動に対しては、
ＩＣＨＧ＝Ｖｉｎ・ΔＶｃ・Ｃ／（定格Ｖｉｎ・Ｔｏｎ）＝２・Ｖｉｎ（μＡ）
・・・（１０）
となるように設計しておく。

これによって、定格入出力電圧がそれぞれＶｉｎ、Ｖｏｕｔ、トランス３４の巻数比をＮとしたＤＣ−ＤＣ変換回路３２に前記制御回路６０を適用した場合、電流源４１への充電電流設定用入力電圧検出信号には、ゲイン要素６２において、入力電圧Ｖｉｎに対し、
ＫＶＩ＝Ｎ・定格Ｖｉｎ／定格Ｖｏｕｔ ・・・（１１）
で示すゲインＫＶＩを介して入力されることになる。

たとえば、定格入出力電圧が、それぞれ２０Ｖ、５Ｖ、トランス３４の巻数比Ｎを１／５としたＤＣ−ＤＣ変換回路に前記制御回路６０を適用した場合、充電電流設定用入力電圧検出信号には、入力電圧ＶｉｎがＫＶＩ＝０．８のゲインを介して入力され、この場合、前述のようにゲイン要素６２では、入力電圧Ｖｉｎは抵抗分圧される。

一方、前記ゲインＫが１を超えると増幅器が必要となるので、１以下の入力ゲインを予め設けることを前提にして、電流源４１における充電電流設定用入力電圧検出信号に対する充電電流設定値ＩＣＨＧを、設計値の数倍〜数十倍に設定してもよい。

あるいは、図５で示す電源装置７１における制御回路７０のように、発振用コンデンサ４２への充電電流補助回路として、直流電源３３からの入力電圧Ｖｉｎを抵抗７２およびダイオード７３を介して直接発振用コンデンサ４２に与えることで、充電電流設定用入力電圧検出信号に対する充電電流設定値ＩＣＨＧのゲインを１以上としてもよい。

この場合、電流源４１には、入力電圧Ｖｉｎは抵抗７４，７５によって予め定める比に分圧されて入力され、前記抵抗７４，７５は前記ゲイン要素６２に相当する。また、前記抵抗７２とダイオード７３のアノードとの接続点に、もう１つのダイオード７６のアノードが接続され、そのダイオード７６のカソードを前記ＡＮＤゲート４８の出力端に接続することで、前記抵抗７２およびダイオード７３を介する発振用コンデンサ４２への補助充電電流は、スイッチング素子３５のオン時に流れ、オフ時にはダイオード７６を介してＡＮＤゲート４８にバイパスされるようになっている。

また、これらの制御回路６０，７０では、スイッチング素子３５のオフ時の出力電圧Ｖｏｕｔが目標電圧Ｖｒｏに達した場合は、比較器５１の出力によってスイッチ４４を電流源４１側に切換えて放電電流をゼロにする動作を行うことで、前述の制御回路４０と同様の間欠発振動作を行う。

このように構成することで、ゲイン要素６２におけるゲインＫＶＩを調整することで、集積回路化にあたって、省端子化することができる。

［実施の形態３］
図６は、本発明の実施のさらに他の形態に係る電源装置８１の電気的構成を示すブロック図である。この電源装置８１のＤＣ−ＤＣ変換回路３２は、上述の各電源装置３１，６１，７１と同様で、制御回路８０の構成が異なるだけであり、前述の構成に対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この制御回路８０では、発振用コンデンサ４２への充電用の電流源４１を設けておらず、充電に関しては前記抵抗７２およびダイオード７３によって、直流電源３３からの入力電圧Ｖｉｎで直接行うことである。スイッチング素子３５がオフしている間は、前記抵抗７２を流れる電流は、電圧の高い発振用コンデンサ４２側から、電圧の低いＡＮＤゲート４８のＰＷＭ信号出力側に流れることで、該オフ期間には充電電流を実質的にゼロにする。前記ＡＮＤゲート５２を介する比較器５１からの出力で切換えられるスイッチ８４は、発振用コンデンサ４２を定電流源４３によって放電するか否かを切換える。

このような構成では、充電回路がＣＲ充電回路方式となるので、発振用コンデンサ４２の充電電圧Ｖｃは指数関数で上昇する。このため、入力電圧Ｖｉｎに対してオン時間Ｔｏｎが比例せず、特に低電圧条件では過大電流が流れる可能性がある。そこで、指数関数曲線とその直線近似線との誤差が大きくならないように、前記充電電圧Ｖｃに対するハイ側の基準電圧ＶｓＨを過度に高く設定しないようにしている。

具体的には、最低動作入力電圧Ｖｉｎ＿ｍｉｎに対し、
ＶｓＨ≦０．７・Ｖｉｎ＿ｍｉｎ ・・・（１２）
であることが望ましい。

なお、本実施の形態では、ＤＣ−ＤＣ変換回路３２の主回路として、巻数比１のトランスで構成されたＳＥＰＩＣコンバータに適用した例を示している。

このように構成することで、入力電圧Ｖｉｎの検出用の端子まで削減することができる。

本発明の回路構成は、上述の構成に限定されるものではなく、動作概念が同等であれば、他の構成が採用されてもよい。また、この出力制御手段として適用できるＤＣ−ＤＣ変換回路の主回路構成も、上述の構成に限定されるものではなく、前記フライバックコンバータやＳＥＰＩＣコンバータ以外にも、チュークコンバータや出力反転型のバックブーストコンバータなど、スイッチング素子のオン期間にインダクタンス素子にエネルギを蓄積し、オフ期間に負荷回路側に放出する構成であればよい。

本発明の実施の一形態に係る電源装置の電気的構成を示すブロック図である。 図１で示す電源装置において、出力電圧が比較的低い状態での動作を説明するための波形図である。 図１で示す電源装置において、出力電圧が充分上昇した状態での動作を説明するための波形図である。 本発明の実施の他の形態に係る電源装置の電気的構成を示すブロック図である。 本発明の実施の他の形態に係る電源装置の電気的構成を示すブロック図である。 本発明の実施のさらに他の形態に係る電源装置の電気的構成を示すブロック図である。 典型的な従来技術の電源装置の原理を簡略化して示すブロック図である。 他の従来技術の電源装置の原理を簡略化して示すブロック図である。

符号の説明

３１，６１，７１，８１ 電源装置
３２ ＤＣ−ＤＣ変換回路
３３ 直流電源
３４ トランス
３５ スイッチング素子
３７ ダイオード
３８ 平滑コンデンサ
３９ 負荷
４０，６０，７０，８０ 制御回路
４１ 電流源
４２ 発振用コンデンサ
４３ 定電流源
４４，５０，８４ スイッチ
４５，４６，４９，５１ 比較器
４７ フリップフロップ
４８，５２ ＡＮＤゲート
６２ ゲイン要素
７２，７４，７５ 抵抗
７３，７６ ダイオード

Claims (2)

1. 直流電源間にインダクタンス素子とスイッチング素子との直列回路を接続し、前記スイッチング素子のオン状態に電源のエネルギをインダクタンス素子に蓄積し、オフ状態で負荷回路に放出する動作を繰返すことで、電源からの入力電圧を負荷回路が所望とする出力電圧に変換して出力するＤＣ−ＤＣ変換回路を有する電源装置において、
   前記ＤＣ−ＤＣ変換回路を制御する制御回路は、
   前記出力電圧が予め定める目標電圧以上となると、それ以降該出力電圧が目標電圧より低くなるまで、前記スイッチング素子のスイッチングを制御する発振器を停止させることで出力電圧制御を行う出力電圧制御手段と、
   前記電源からの入力電圧に応じて、前記入力電圧が高くなる程、前記発振器の出力において、スイッチング素子のオン期間に対応する時間を短くする入力電圧追従手段とを含み、
   定格入力電圧をＶｉｎ、目標出力電圧をＶｏｕｔ、定格入力電圧条件での前記入力電圧追従手段によるスイッチング素子のオン期間設定値をＴｏｎ、トランスによる昇圧比をＮ、所定係数ｋ（０＜ｋ＜１）とするとき、前記発振器におけるスイッチング素子のオフ期間Ｔｏｆｆを、
   Ｔｏｆｆ＝Ｎ・Ｔｏｎ・Ｖｉｎ／（ｋ・Ｖｏｕｔ）
   の一定値に設定することを特徴とする電源装置。
2. 前記発振器は、発振用コンデンサの充放電回路に、その充電電圧を予め定める弁別レベルで弁別することで、前記スイッチング素子を駆動するとともに前記発振用コンデンサの充放電を切換えるパルスを発生するパルス作成回路を備えて成り、
   前記充放電回路は、
   前記入力電圧が高くなる程、前記発振用コンデンサへの充電電流値を大きくする充電用の電流源と、
   予め定める入力条件での充電電流値に、入出力電圧比と前記係数ｋを乗じた値に設定される放電電流値で前記発振用コンデンサを放電させる放電用の定電流源と、
   前記パルスに応答して、前記発振用コンデンサに、前記充電用の電流源と放電用の定電流源とを選択的に接続する切換え手段とを備えて構成され、
   前記出力電圧制御手段は、前記出力電圧が予め定める目標電圧以上となると、それ以降該出力電圧が目標電圧より低くなるまで、前記発振器へのパルスをブロックすることで発振器を停止させることを特徴とする請求項１記載の電源装置。

Images