JP5493738B2 - 力率改善型スイッチング電源装置 - Google Patents

Description

本発明は、交流から直流に変換するスイッチング電源、特に力率を改善する力率改善型スイッチング電源装置に関する。

近年、電子機器には交流電圧を入力とするスイッチング電源装置が広く利用されている。こうしたスイッチング電源装置は、入力と出力を結ぶスイッチング素子をスイッチング動作させることにより、全波整流された交流入力電圧を所望の大きさの直流出力電圧に変換して負荷に供給するものであって、たとえば後述する特許文献１に例示されるものが知られている。

図１４は、従来の力率改善型スイッチング電源装置の一例を示す回路図である。ここでは、連続導通モードで動作する力率改善（ＰＦＣ：Power Factor Correction）型スイッチング電源回路を示しており、これはアクティブフィルタ方式の電源装置に適用されるものである。

図１４に示す従来の力率改善型スイッチング電源装置は、商用電源２を全波整流する全波整流器４を有し、その出力は、インダクタＬ１の一端に接続される。このインダクタＬ１の他端とダイオードＤ１との接続点は、スイッチング素子６を構成するたとえばＮチャネル型のＭＯＳトランジスタ（金属酸化物半導体電界効果トランジスタ）のドレイン端子に接続されている。インダクタＬ１の他端は、ダイオードＤ１およびコンデンサＣ１からなる整流平滑回路を介して負荷８に接続され、負荷８には直流電圧Ｖｏｕｔが出力される。

スイッチング素子６であるＭＯＳトランジスタは、ソース端子がＧＮＤ（大地）に接続されるとともに、ゲート端子が力率改善制御回路１０Ａの出力端子ＤＯに接続されている。全波整流器４とインダクタＬ１との接続点には、抵抗Ｒ１，Ｒ２からなる直列抵抗回路の一端が接続され、その他端は接地されている。力率改善制御回路１０Ａの乗算器入力端子ＶＤＥＴは全波整流器４の出力電圧の検出値を入力する端子であり、抵抗Ｒ１，Ｒ２の接続点がこの乗算器入力端子ＶＤＥＴに接続されている。また、全波整流器４は抵抗Ｒ３を介して接地されており、全波整流器４と抵抗Ｒ３との接続点が力率改善制御回路１０Ａのインダクタ電流信号生成用入力端子ＩＳに接続されている。さらに、負荷８には抵抗Ｒ４，Ｒ５の直列回路が並列接続されて、ここに負荷８と同じ直流電圧Ｖｏｕｔが印加されている。力率改善制御回路１０Ａのフィードバック電圧入力端子ＦＢは直流出力電圧Ｖｏｕｔの検出値を入力する端子であり、ここでは、抵抗Ｒ４，Ｒ５の接続点がフィードバック電圧入力端子ＦＢと接続され、ここに直流出力電圧Ｖｏｕｔを抵抗分割した電圧信号が帰還される。

つぎに、上述した図１４の従来の力率改善型スイッチング電源装置の動作について簡単に説明する。
図１４の従来の力率改善型スイッチング電源装置は平均電流制御方式や平均電流モード制御などと呼ばれている制御方式を採用していて、力率改善制御回路１０Ａは、直流出力電圧Ｖｏｕｔを安定化しながら交流の商用電源２側に流れる電流を交流入力電圧と同位相の正弦波状に制御するものである。力率改善制御回路１０Ａのフィードバック電圧入力端子ＦＢは、直流出力電圧Ｖｏｕｔに対する電圧指令値を設定する基準電圧源１２とともに電圧誤差増幅器１４の入力端子に接続されている。この電圧誤差増幅器１４では、直流出力電圧Ｖｏｕｔの検出値（この場合は分圧値）と基準電圧源１２の電圧指令値との差を増幅した電圧誤差信号を生成する。そして、電圧誤差増幅器１４の電圧誤差信号は、Ｉｙ生成器１６に入力されて電圧誤差を示す電流信号Ｉｙに変換される。

力率改善制御回路１０Ａでは、その乗算器入力端子ＶＤＥＴがＶｘ生成器（電圧‐電圧変換回路）１８と接続されており、全波整流器４の出力電圧の検出値（この場合は分圧値）がＶｘ生成器１８に入力されて電圧信号Ｖｘに変換される。但し、このＶｘ生成器１８は後述の実施の形態における力率改善制御回路１０Ａｓとの比較のために図示したもので、従来の力率改善型スイッチング電源装置におけるＶｘ生成器１８は、入力端子と出力端子を結ぶ単なる結線であり、電圧信号Ｖｘは乗算器入力端子ＶＤＥＴの電圧に等しい。また、図示しない回路により生成された定電圧信号ＶｂｉａｓがＩｚ生成器２０に入力されて電流信号Ｉｚに変換される。

乗算器２２は、Ｉｙ生成器１６の電流信号Ｉｙと全波整流器４の出力電圧の検出値に対応する電圧信号Ｖｘを乗算して、電流誤差増幅器２４への電流指令値としている。この電流誤差増幅器２４には、インダクタ電流信号生成用入力端子ＩＳを介して入力されるインダクタ電流Ｉ_Lを電流検出抵抗Ｒ３で電圧変換した電圧信号をさらに反転増幅回路２５で反転増幅したインダクタ電流信号が、その電流指令値となる乗算器２２の出力信号Ｖｍｕｌとともに入力される。発振回路（ＯＳＣ）２６では、スイッチング周期を決める周波数一定の鋸歯状、もしくは三角波のキャリア信号を生成してＰＷＭコンパレータ（比較器）２８に入力している。このキャリア信号と電流誤差信号が入力されるＰＷＭコンパレータ２８では、これらの信号の大小関係を比較してパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御信号を生成し、これがアンド回路３２およびドライバ回路３４を介してスイッチング素子６のゲート端子に印加されている。

ここで、過電流保護（ＯＣＰ：Over Current Protection）回路３０は、反転増幅回路２５と接続されて、インダクタ電流Ｉ_Lの最大値を制限するものである。ここでは、所定の閾値を超えたインダクタ電流が流れたとき、アンド回路３２に過電流制限信号Ｌ（Low）を入力してアンド回路３２の出力を強制的にＬとなるようにしている。力率改善制御回路１０Ａの出力端子ＤＯには、アンド回路３２からドライバ回路３４を介してスイッチング信号が出力されるので、アンド回路３２の出力がＬになるとスイッチング素子６はオフとなる。こうして、スイッチング素子６のオンオフタイミングを制御することで、ダイオードＤ１を介してコンデンサＣ１に流れる電流値を制御することができる。なお、実際には電圧誤差増幅器１４と電流誤差増幅器２４には、それらの入出力端子間に帰還定数設定回路が接続されているが、図１４ではいずれも帰還定数設定回路の記載を省略している。

特許文献１の図７、図８に示されている力率制御回路とそれを用いた自励型電源回路は、上述の平均電流制御方式や平均電流モード制御などと呼ばれている方式を採用している。また、特許文献１には従来の過電流保護（ＯＣＰ）および過電圧保護（ＯＶＰ：Over Voltage Protection）についての記載もなされている。

ところで、スイッチング周波数が固定された力率改善型スイッチング電源装置では、過電流保護（ＯＣＰ）機能によりインダクタＬ１に流れるインダクタ電流Ｉ_Lの最大値を制限している。ここでは、起動時や過負荷時に過電流保護（ＯＣＰ）機能が働き、インダクタ電流が許容された最大値を超えないよう制御が行われる。この状態でスイッチング素子６に供給されるパルス信号のオンデューティ（オン時比率）が５０％を超える状態になると、サブハーモニック発振（スイッチング素子６のオンデューティが安定せず、ゆらぐ現象。）が発生する場合がある。

図１５は、スイッチング素子のオンデューティ５０％以上でＯＣＰ機能が働く時に生じるサブハーモニック発振について説明する信号波形を示すタイミング図である。
この図１５に示すように、ＯＣＰ閾値Ｉｓでインダクタ電流Ｉ_Lのピーク値を制限すると、スイッチング周期Ｔ１〜Ｔ４において、オン期間Ｔｏｎでの電流上昇の傾斜角、およびオフ期間Ｔｏｆｆでの電流降下の傾斜角が変化していないにもかかわらず、オン期間Ｔｏｎとオフ期間Ｔｏｆｆとの割合（オンデューティ）が変化する。このような現象をサブハーモニック発振といい、このサブハーモニック発振が起こると、負荷電流が安定しなくなることがあった。また、サブハーモニック発振が起こっていると出力電圧に含まれるリップル電圧が増加し、あるいは電流変化が２０ｋＨｚ以下の可聴領域に入ってくることがあって、それらは音鳴きとして問題視されている。

インダクタの飽和を防ぐためにもピーク電流の制限が有効であるが、上述したサブハーモニック発振を避けられないという問題があった。
また、力率改善型スイッチング電源装置の別の保護機能としては、上述した過電圧保護（ＯＶＰ）機能を持つ過電圧保護回路を用いることによって、出力電圧が何らかの原因で負荷８の耐圧を超えないように保護することが考えられる。

図１６は、従来の力率改善型スイッチング電源装置の別の一例であって、過電圧保護回路を備えたものを示す回路図、図１７は、図１６に示す従来の力率改善型スイッチング電源装置の起動時における過電圧保護についての信号波形を示すタイミング図である。なお、図１６の力率改善制御回路１０Ｂにおいては、図１４の力率改善制御回路１０Ａと対応する部品を同じ符号によって示している。

従来の過電圧保護回路は、負荷変動あるいはＡＣ入力電圧変動が起きて出力電圧もしくは入力電圧が過大となると、スイッチング素子に対して過電圧保護回路による過電圧保護（ＯＶＰ）機能を働かせて、ある時間をおいて、もしくは瞬時にスイッチング素子のスイッチング動作を完全に停止させてしまう（スイッチング素子はオフとなる。）。図１６の力率改善制御回路１０Ｂは、過電圧保護回路４０が出力電圧に対する過電圧保護を行うものの例である。たとえば、時刻ｔ１で起動を開始した後に、図１７（Ｂ）に示すように時刻ｔ２でフィードバック電圧入力端子ＦＢへの帰還電圧が過電圧保護回路４０の閾値電圧Ｖｔｈに達すると、スイッチング素子６が動作を停止する。このような場合、インダクタＬ１に流れる電流は急激にゼロとなり、その後インダクタＬ１とスイッチング素子６の寄生容量との間の共振が開始して、同図（Ａ）に示すような共振電流が流れる。

このときの共振電流の変化が２０ｋＨｚ以下の可聴領域に入ってくると、図１６の力率改善制御回路１０Ｂでも図１４の力率改善制御回路１０Ａと同様の音鳴きとして問題視される。

図１８は、過電圧保護の解除時における信号波形を示すタイミング図である。この図に示すように、時刻ｔ２で閾値Ｖｔｈ１を超えた直流出力電圧Ｖｏｕｔが、その後に過電圧保護（ＯＶＰ）の解除電圧Ｖｔｈ０まで低下するタイミングｔ３になると、スイッチング素子６の停止状態が解除されてスイッチングが再開される。その場合でも、電圧誤差増幅器１４からの出力電圧によっては、インダクタＬ１に大きな電流が流れることがある。そして、急激に大きな電流がインダクタＬ１に流れ始めることで、音鳴きが発生するという問題があった。

特開２００２−１７６７６８号公報（段落［００４５］−［００５６］、図７および図８など参照）

過電流保護（ＯＣＰ）によるピーク電流制限を行った場合、サブハーモニック発振が発生して音鳴きを起こす原因になっていた。また、過電圧保護（ＯＶＰ）機能によるスイッチング素子６の停止時にも共振電流による音鳴きが生じるため、スイッチング動作停止からの復帰時にも音鳴きが生じる。すなわち、出力電圧の急激な上昇を抑えるうえではスイッチング素子６を停止する過電圧保護（ＯＶＰ）機能は有効であるが、それに伴う音鳴きの発生を回避することが困難であった。

本発明はこのような点に鑑みてなされたものであり、音鳴きを抑制することのできる過電流保護（ＯＣＰ）機能および過電圧保護（ＯＶＰ）機能を有する力率改善型スイッチング電源装置を提供することを目的とする。

本発明では、上記問題を解決するために、ダイオードブリッジにて全波整流された交流入力電圧に基づいて、インダクタとスイッチング素子と出力コンデンサとを有する昇圧型コンバータの直流出力電圧を負荷に供給する力率改善型スイッチング電源装置が提供される。

この力率改善型スイッチング電源装置では、出力電圧の検出値と基準電圧の差を増幅した電圧誤差信号と、前記全波整流された交流入力電圧の検出値との乗算を行う乗算器と、該乗算器の出力および前記インダクタに流れるインダクタ電流を検出したインダクタ電流信号に基づき前記スイッチング素子をオン・オフ制御する制御回路と、前記インダクタ電流信号のピーク値に追随する波形または該追随する波形に相似な波形の電流ピーク波形信号を生成する電流ピーク波形生成回路、および、前記出力電圧に比例するソフト過電圧検出電圧を生成するソフト過電圧検出電圧生成回路の少なくとも一方と、を備え、前記電流ピーク波形信号が第１の閾値を超えたときは前記電流ピーク波形信号に応じて前記乗算器の出力を低下させる、または前記ソフト過電圧検出電圧が第２の閾値を超えたときは前記ソフト過電圧検出電圧に応じて前記乗算器の出力を低下させるようにした。

本発明の力率改善型スイッチング電源装置によれば、ソフト過電流保護回路の動作が開始するインダクタ電流の閾値（第１の閾値）を、過電流保護回路が動作し始めるインダクタ電流の閾値（第３の閾値）よりも低くしたので、過電流保護動作が開始する前に電流ピーク波形生成回路と乗算器によるソフト過電流保護動作が行われる。これによりインダクタ電流が抑制されるため、過電流保護の動作時間を短くでき、あるいは過電流保護動作が不要となって、音鳴きをなくすことができる。

これとともに、もしくはこれとは別に、過電圧保護回路によるスイッチング素子のオン・オフ動作が停止する前に、ソフト過電圧保護回路によりインダクタ電流を抑制することにより出力電圧の上昇が抑制されて、音鳴きをなくすことができる。ソフト過電圧保護回路の動作が開始する出力電圧の閾値（第２の閾値）を、過電圧保護回路が動作し始める出力電圧の閾値（第４の閾値）よりも低くしたので、過電圧保護動作が開始する前にソフト過電圧検出電圧により乗算器の出力が低下する。これにより出力電圧の上昇を抑制するようにソフトＯＶＰ機能が作動して、過電圧保護のための時間を短くでき、あるいは過電圧保護動作が不要となる。

さらに、過電圧保護動作が必要になった場合でも、過電圧保護解除時におけるインダクタ電流への指示値がソフトＯＶＰ機能によって低下しているため、スイッチング動作停止からの復帰時の音鳴きを抑制することができる。

本発明の第１の実施の形態に係る力率改善制御回路を示す回路図である。 反転増幅回路およびソフトＯＣＰ機能の実現に用いられる電流ピーク波形生成回路の具体的構成を示す回路図である。 電流信号Ｉｚを生成するためのＩｚ生成器の具体的構成を示す回路図である。 図３のＩｚ生成器による信号生成手順を説明する信号波形図である。 ソフト過電流保護動作時の信号波形を示すタイミング図である。 本発明の第２の実施の形態である連続モードで動作する力率改善制御回路を示す回路図である。 ソフトＯＶＰ機能をもったソフト過電圧保護回路の具体的構成を示す回路図である。 ソフト過電圧保護動作を説明する信号波形を示すタイミング図である。 本発明の第３の実施の形態における力率改善制御回路の第１の入力信号生成回路の構成を示す回路図である。 図９のＩｙ生成器によって生成される電流信号Ｉｙを示す図である。 本発明の第４の実施の形態における第２の入力信号生成回路の構成を示す回路図である。 図１１のＶｘ生成器によって生成される電圧信号Ｖｘを示す図である。 Ｖｘ生成器，Ｉｙ生成器およびＩｚ生成器を含むアナログ乗算器の一例を示す回路図である。 従来の力率改善型スイッチング電源装置の一例を示す回路図である。 スイッチング素子のオンデューティ５０％以上でＯＣＰ機能が働く時に生じるサブハーモニック発振について説明する信号波形を示すタイミング図である。 従来の力率改善型スイッチング電源装置の別の一例であって、過電圧保護回路を備えたものを示す回路図である。 起動時における過電圧保護についての信号波形を示すタイミング図である。 過電圧保護の解除時における信号波形を示すタイミング図である。

以下、図面を参照してこの発明の実施の形態について説明する。
（第１の実施の形態）
本発明の第１の実施の形態である連続モードで動作する力率改善型スイッチング電源装置は、力率改善制御回路１０Ａを力率改善制御回路１０Ａｓに置き換えた以外は、平均電流制御方式や平均電流モード制御などと呼ばれている制御方式を採用している図１４に示す力率改善型スイッチング電源装置と同じ構成である。

図１は本発明の第１の実施の形態に係る力率改善制御回路を示す回路図である。力率改善制御回路１０Ａｓは、力率改善制御回路１０Ａと同様に直流出力電圧Ｖｏｕｔを安定化しながら、交流の商用電源２側に流れる電流を正弦波状に制御するものであって、そのフィードバック電圧入力端子ＦＢは、直流出力電圧Ｖｏｕｔに対する電圧指令値を設定する基準電圧源１２とともに電圧誤差増幅器１４の入力端子に接続されている。電圧誤差増幅器１４は、直流出力電圧Ｖｏｕｔに比例した帰還信号である直流出力電圧Ｖｏｕｔの検出値と基準電圧源１２の電圧指令値との差を増幅した電圧誤差信号（Ｖｅｒ）を生成する。そして、電圧誤差増幅器１４の電圧誤差信号は、Ｉｙ生成器１６（第１の入力信号生成回路）に入力されて電圧誤差を示す電流信号Ｉｙ（第１の入力信号）に変換される。

力率改善制御回路１０Ａｓでは、その乗算器入力端子ＶＤＥＴとＶｘ生成器１８（第２の入力信号生成回路）とが接続されており、全波整流器４の出力電圧の検出値（この場合は分圧値）がＶｘ生成器１８に入力されて、電圧信号Ｖｘ（第２の入力信号）に変換される。なお、本第１の実施の形態におけるＶｘ生成器１８は、図１４あるいは図１６に示す従来の力率改善型スイッチング電源装置のＶｘ生成器１８と同じく単なる結線である。また、図示しない回路により生成された定電圧信号ＶｂｉａｓがＩｚ生成器２０ｓに入力され、定電圧信号ＶｂｉａｓがこのＩｚ生成器２０ｓによって電流信号Ｉｚ（ゲイン調整信号）に変換される。

乗算器２２は、Ｉｙ生成器１６の電流信号Ｉｙと、全波整流器４の出力電圧の分圧値（全波整流された交流入力電圧の検出値）に対応するＶｘ生成器１８からの電圧信号Ｖｘを乗算している。この乗算結果は、電流誤差増幅器２４の非反転入力端子へ電流基準信号Ｖｍｕｌとして出力される。電流誤差増幅器２４は、インダクタ電流信号生成用入力端子ＩＳから、その反転入力端子にインダクタ電流Ｉ_Lを電流検出抵抗Ｒ３で検出した電圧信号であるインダクタ電流信号を入力とし、電流基準信号Ｖｍｕｌとインダクタ電流信号の差を増幅した電流誤差信号を出力する。発振回路（ＯＳＣ）２６では、スイッチング素子６のオン・オフ動作の周期であるスイッチング周期を決めるキャリア信号として、周波数一定の鋸歯状、もしくは三角波が生成され、これをＰＷＭコンパレータ２８に入力している。ＰＷＭコンパレータ２８は、このキャリア信号と電流誤差増幅器２４からの電流誤差信号を入力とし、これらの信号の大小関係を比較することにより、アンド回路３２およびドライバ回路３４を介してスイッチング素子６のゲート端子に印加されるＰＷＭ制御信号を生成する。

過電流保護回路３０は、反転増幅回路２５と接続されてインダクタ電流信号が入力されている。この過電流保護回路３０には、インダクタ電流Ｉ_Lの最大値を制限するために、所定の大きさの第３の閾値が設定されている。これにより、インダクタ電流信号が第３の閾値を超えたことを検出すると、アンド回路３２に過電流検出信号Ｌ（Low）を入力してアンド回路３２の出力を強制的にＬとしている。力率改善制御回路１０Ａｓの出力端子ＤＯには、アンド回路３２からドライバ回路３４を介してスイッチング素子６をオン・オフするためのスイッチング信号が出力される。

同様に、電流ピーク波形生成回路５０およびＩｚ生成器２０ｓはインダクタ電流Ｉ_Lのピーク値を制限するものであって、電流ピーク波形生成回路５０は反転増幅回路２５と接続されている。ただし、Ｉｚ生成器２０ｓには過電流保護回路３０に設定された第３の閾値より小さな第１の閾値が設定されている。そして、各スイッチング周期のインダクタ電流信号のピーク値の包絡線に相当する電流ピーク波形信号がこの第１の閾値を超えたとき、乗算器２２へ出力する電流信号Ｉｚの大きさを調整するように構成されている。

つぎに、反転増幅回路２５と電流ピーク波形生成回路５０、およびＩｚ生成器２０ｓについて、それぞれ図２および図３によって説明する。
図２は、反転増幅回路２５およびソフトＯＣＰ機能の実現に用いられる電流ピーク波形生成回路５０の具体的構成を示す回路図である。ここでは、インダクタ電流信号生成用入力端子ＩＳからの電圧信号が負電位であるため、反転増幅回路２５では、これを正電位のインダクタ電流信号に変換している。また、ソフトＯＣＰ機能とは、インダクタ電流Ｉ_Lがある閾値を超えるとインダクタ電流Ｉ_Lをいきなりオフにするのではなく、以下に詳述するようなインダクタ電流Ｉ_Lを徐々に抑制していく機能をいう。

反転増幅回路２５は、一端が図示しない回路により生成された基準電圧Ｖｒｅｆに接続された抵抗Ｒ６，Ｒ７の直列回路と、抵抗Ｒ８，Ｒ９と、基準電圧電源５２と、オペアンプ５４を有している。抵抗Ｒ６，Ｒ７の直列回路の一方の抵抗Ｒ６は、一端が基準電圧Ｖｒｅｆに接続され、他端は抵抗Ｒ８を介してオペアンプ５４の反転入力端子に接続される。抵抗Ｒ６，Ｒ７の直列回路の他方の抵抗Ｒ７は、インダクタ電流信号生成用入力端子ＩＳと接続されている。オペアンプ５４は、その非反転入力端子が基準電圧電源５２と接続され、出力端子が抵抗Ｒ９を介して反転入力端子に接続されている。こうした反転増幅回路２５自体は周知のものであるので、その動作についての説明は省略するが、上記の構成により反転増幅回路２５ではインダクタ電流信号生成用入力端子ＩＳからの電圧信号に相似で正負が反転した信号を出力する。

電流ピーク波形生成回路５０は、ピーク電流保持部５０ａ、およびＩｚ生成器２０ｓに入力するための電流ピーク波形信号を生成して出力する信号出力部５０ｂから構成されている。電流ピーク波形生成回路５０のピーク電流保持部５０ａは、ダイオードＤ２、コンデンサＣ２、抵抗Ｒ１０およびオペアンプ５６から構成されている。ダイオードＤ２のアノード側には、反転増幅回路２５の出力信号が供給され、そのカソード側にはそれぞれ一端が接地されたコンデンサＣ２と抵抗Ｒ１０との並列回路が接続されている。さらに、オペアンプ５６は、その非反転入力端子がそれぞれコンデンサＣ２と抵抗Ｒ１０の他端と接続され、その出力信号が後段の信号出力部５０ｂに供給されている。ここでは、反転増幅回路２５の出力電圧がコンデンサＣ２の充電電圧より大きい場合、ダイオードＤ２を介して流れる電流がコンデンサＣ２を充電する。また、反転増幅回路２５の出力電圧がコンデンサＣ２の充電電圧より小さくなると、抵抗Ｒ１０が放電回路となってコンデンサＣ２を放電するように構成されている。

すなわち、インダクタ電流信号生成用入力端子ＩＳにインダクタ電流Ｉ_Lに対応する電圧信号が印加されると、反転増幅回路２５では、これを反転増幅したインダクタ電流信号を電流ピーク波形生成回路５０のピーク電流保持部５０ａに入力する。そして、ピーク電流保持部５０ａは各スイッチング周期におけるインダクタ電流信号のピーク値をコンデンサＣ２に記憶し、ピーク値が過ぎると次のスイッチング周期のインダクタ電流信号のピーク値を迎えるまでの間に抵抗Ｒ１０の放電回路によってコンデンサＣ２を徐々に放電する。そのとき、次のスイッチング周期でインダクタ電流信号のピーク値がコンデンサＣ２の記憶値より高ければそのピーク値をコンデンサＣ２に記憶させ、低ければ放電回路によるコンデンサＣ２の放電を続ける。これにより、コンデンサＣ２の両端には、インダクタ電流信号のピーク値を結ぶ包絡線電圧信号に相当する信号（以下、包絡線信号と記す。）が生成され、この包絡線信号がオペアンプ５６を介して信号出力部５０ｂに入力される。

信号出力部５０ｂは電圧／電流変換回路であり、ＭＯＳトランジスタＱ１〜Ｑ３と抵抗Ｒ１１から構成されている。ＭＯＳトランジスタＱ１のゲート端子は、ピーク電流保持部５０ａのオペアンプ５６の出力端子と接続され、そのドレイン端子は別のＭＯＳトランジスタＱ２を介して電源端子Ｖｃｃに接続される。ＭＯＳトランジスタＱ１のソース端子は、抵抗Ｒ１１を介して接地されている。そして、そのソース端子と抵抗Ｒ１１の接続点が前段のオペアンプ５６の反転入力端子に接続されるとともに、その接続点からはソフトＯＣＰ用電圧信号Ｖ５０を、後述する図９のＩｙ生成器に出力している。オペアンプ５６の２つの入力端子は仮想短絡（イマジナリショート）しているので、ソフトＯＣＰ用電圧信号Ｖ５０はコンデンサＣ２の両端電圧、すなわち包絡線信号に等しい。そして、抵抗Ｒ１１にはソフトＯＣＰ用電圧信号Ｖ５０、すなわち包絡線信号に比例した電流が流れる。また、ＭＯＳトランジスタＱ２とＱ３はカレントミラー回路を構成している。したがって、このＭＯＳトランジスタＱ３のソース端子からは、ＭＯＳトランジスタＱ１を介して抵抗Ｒ１１に流れる電流値と等しい大きさの電流、すなわち包絡線信号に比例した電流値をもつ電流信号が、電流ピーク波形信号ＩａとしてＩｚ生成器２０ｓに出力される。

図３は、電流信号Ｉｚを生成するためのＩｚ生成器の具体的構成を示す回路図である。
Ｉｚ生成器２０ｓは、定電流源４２，４４と、４つのＭＯＳトランジスタＱ４〜Ｑ７とから構成されている。ここでは、ＭＯＳトランジスタＱ４とＱ５によって前段のカレントミラー回路を構成し、ＭＯＳトランジスタＱ６とＱ７によって後段のカレントミラー回路を構成している。

前段のカレントミラー回路には、入力側のＭＯＳトランジスタＱ４と並列に定電流源４２が設けられ、電流ピーク波形生成回路５０から供給される電流ピーク波形信号Ｉａは、定電流源４２とＭＯＳトランジスタＱ４のドレイン端子に分流するように流れる。また、後段のカレントミラー回路には出力側のＭＯＳトランジスタＱ７と並列に定電流源４４が設けられている。定電流源４４は、図示しない回路により生成された定電圧信号Ｖｂｉａｓが制御信号として入力され、定電圧信号Ｖｂｉａｓによりバイアス電流値（定電流）Ｉｂｉａｓの大きさが決められている。したがって、定電流源４２の電流値Ｉ４２によってソフトＯＣＰの閾値電流が決まり、電流ピーク波形信号ＩａがＩ４２を超えて流れるとき、後段のカレントミラー回路からはその差分に比例した大きさで変動する電流信号Ｉｂが出力される。そして、定電流源４２からの定電流Ｉｂｉａｓに電流信号Ｉｂを加算した電流信号Ｉｚが乗算器２２に出力される。

乗算器２２には、ゲイン調整信号として電流信号Ｉｚが入力される。この乗算器２２では、Ｉｙ生成器１６からの電流信号Ｉｙと全波整流器４の出力電圧の検出値（分圧値）に対応するＶｘ生成器１８からの電圧信号Ｖｘとの乗算を行う。そして、電流信号Ｉｚが乗算器２２のゲインを決めるバイアス電流となるが、このゲインが電流信号Ｉｚに反比例することから、電流信号Ｉｚは電圧信号Ｖｘと電流信号Ｉｙの積を割り算するように作用する。したがって、この乗算器２２のゲインが電流ピーク波形生成回路５０の電流ピーク波形信号Ｉａによって変化して、電流誤差増幅器２４の非反転入力端子への電流基準信号Ｖｍｕｌを調整できる。なお、乗算器２２の構成および動作の詳細については後述する。

図４は、図３のＩｚ生成器による信号生成手順を説明する信号波形図である。
同図（Ａ）は、インダクタ電流信号（実線）およびそのピーク値の包絡線波形（上部の破線）を示している。同図（Ｂ）は、インダクタ電流信号のピーク値の包絡線波形のみを示している。同図（Ｃ）は、電流ピーク波形生成回路５０からＩｚ生成器２０ｓに入力する電流ピーク波形信号Ｉａと電流閾値（Ｉ４２）の関係を示している。同図（Ｄ）は、Ｉｚ生成器２０ｓの後段のカレントミラー回路から出力される電流信号Ｉｂを示している。また、同図（Ｅ）は、ゲイン調整信号として乗算器２２に出力される電流信号Ｉｚを示している。

図５は、ソフト過電流保護動作時の信号波形を示すタイミング図である。
ここでは、設定されたソフトＯＣＰレベルを決める第１の閾値に対して、本発明の電流ピーク波形生成回路５０（図２）およびＩｚ生成器２０ｓ（図３）により、インダクタ電流Ｉ_Lがどのように調整されるかを示している。ここで第１の閾値を決めるのは、図３に示す定電流源４２の電流値Ｉ４２である。すなわち、図４（Ｃ）において電流ピーク波形信号Ｉａが電流値Ｉ４２を超えるタイミングが、図５においてインダクタ電流がソフトＯＣＰレベルを超えるタイミングとなる。図５は、実線により本実施の形態におけるインダクタ電流Ｉ_Lを示すとともに、点線によって従来のインダクタ電流Ｉ_Lを併せて示している。本実施の形態の場合は、第１の閾値を超えると乗算器２２のゲインを下げて（下げる程度は、インダクタ電流Ｉ_Lと第１の閾値の差に対し単調増加となる。）インダクタ電流Ｉ_Lの上昇が抑えられることによって、電圧波形が全体として低減される。そのため、インダクタ電流Ｉ_Lのサブハーモニック発振による音鳴きをなくすことができる。

図５には、過電流保護回路３０に設定された過電流防止のための電流レベル（ＯＣＰレベル）も示している。図１の過電流保護回路３０には、第３の閾値（基準電圧Ｖｒｅｆ３）を生成する不図示の基準電圧源、および不図示のコンパレータが用いられる。このコンパレータにより、反転増幅回路２５の出力を第３の閾値（基準電圧Ｖｒｅｆ３）と比較し、反転増幅回路２５の出力が第３の閾値（基準電圧Ｖｒｅｆ３）以上になるとインダクタ電流Ｉ_LがＯＣＰレベルに達していると判断して過電流検出信号を出力する。

過電流保護回路３０に設けられ、判定基準として第３の閾値が入力される上記のコンパレータは、ヒステリシスコンパレータとするとよい。この場合、ヒステリシスコンパレータは第３の閾値より低い値の第５の閾値（これは過電流検出信号の出力を停止させるための閾値となる。）を有し、過電流検出信号自体によりその判定基準を第３の閾値と第５の閾値との間で切り替える機能を備えている。さらに、ＯＣＰレベルを決める第３および第５の閾値は、いずれもソフトＯＣＰレベルを決める第１の閾値に比較して高い値に設定されている。

本実施の形態の場合では、従来はインダクタ電流Ｉ_LがＯＣＰレベルを超えてしまうような場合でも、インダクタ電流信号がソフトＯＣＰレベルを決める第１の閾値を超えるとインダクタ電流Ｉ_Lの上昇が抑制されるので、インダクタ電流Ｉ_LがＯＣＰレベルを超えてスイッチング素子６を停止させることがないようにすることができる。そして、さらにインダクタ電流Ｉ_Lが増加を続けてＯＣＰレベルを超えてしまうと、スイッチング素子を停止させることになるが、そのような場合でも、図５において従来の過電流保護回路３０のみを用いた力率改善制御回路１０Ａでの保護動作と比較して示すように、ＯＣＰレベルに到達してスイッチング素子６が停止している期間Ｔ１を従来の場合の期間Ｔ０より短縮することができる（Ｔ１＜Ｔ０）。なお、過電流検出信号を生成するためのコンパレータをヒステリシスコンパレータとしても、上記第５の閾値を、ソフトＯＣＰレベルを決める第１の閾値より高くしておくことにより、スイッチング素子６の停止期間の短縮という効果を強化することができる。これは、スイッチング素子６の停止期間の終了タイミングが、従来より早くなるためであり、したがって、過電流保護の動作時間を短くして、音鳴きを抑制することができる。
（第２の実施の形態）
図６は、本発明の第２の実施の形態である連続モードで動作する力率改善型スイッチング電源装置の力率改善制御回路１０Ｂｓを示す回路図である。この力率改善制御回路１０Ｂｓが第１の実施の形態のものと異なる点は、過電流保護回路３０に代えて過電圧保護回路４０を設けて、出力直流電圧が設定値以上に上昇した場合にスイッチング素子６のオン・オフ動作を停止したことである。また、Ｉｚ生成器２０ｓに代えて、ソフト過電圧保護回路６０を用いて乗算器２２の出力を低下させることによりインダクタ電流Ｉ_Lを抑制して、音鳴きを防止している。

力率改善制御回路１０Ｂｓでは、過電圧保護回路４０はフィードバック電圧入力端子ＦＢと接続され、直流出力電圧Ｖｏｕｔに比例した帰還信号が入力される。この過電圧保護回路４０には、所定の大きさの第４の閾値が設定され、帰還信号が第４の閾値を超えたことを検出して、アンド回路３２にＬ（Ｌｏｗ）の過電圧検出信号を入力してアンド回路３２の出力を強制的にＬとするようにしている。力率改善制御回路１０Ｂｓの出力端子ＤＯには、アンド回路３２からドライバ回路３４を介してスイッチング素子６をオン・オフするためのスイッチング信号が出力される。

また、力率改善制御回路１０Ｂｓのソフト過電圧保護回路６０は、過電圧保護回路４０と同様にフィードバック電圧入力端子ＦＢと接続されている。ソフト過電圧保護回路６０は図３のＩｚ生成器２０ｓに替って乗算器２２に電流信号Ｉｚを供給するものである。ソフト過電圧保護回路６０には、過電圧保護回路４０に設定された第４の閾値より低い第２の閾値が設定されており、フィードバック電圧入力端子ＦＢからの帰還信号の電圧値が第２の閾値を超えたとき、電流信号Ｉｚが過電圧防止信号として機能する。

つぎに、ソフト過電圧保護回路６０とそのソフトＯＶＰ機能について説明する。
図７は、ソフトＯＶＰ機能をもったソフト過電圧保護回路の具体的構成を示す回路図である。

ソフト過電圧保護回路（以下、ソフトＯＶＰ回路という。）６０は、ソフト過電圧検出電圧（以下、ソフトＯＶＰ用電圧信号という。）を検出してそれを電流信号に変換する電圧検出部６０ａ、およびゲイン調整信号としての電流信号Ｉｚを乗算器２２に入力する信号出力部６０ｂから構成されている。電圧検出部６０ａは、非反転入力端子がフィードバック電圧入力端子ＦＢと接続されたオペアンプ６２と、一端が接地された抵抗Ｒ１２，Ｒ１３の直列回路と、ＭＯＳトランジスタＱ８〜Ｑ１０とから構成されている。オペアンプ６２は、その反転入力端子が抵抗Ｒ１２とＭＯＳトランジスタＱ８との接続点に接続され、その出力端子がＭＯＳトランジスタＱ８のゲート端子に接続されている。ＭＯＳトランジスタＱ８のドレイン端子は別のＭＯＳトランジスタＱ９を介して電源端子Ｖｃｃに接続される。ＭＯＳトランジスタＱ８のソース端子は、抵抗Ｒ１２，Ｒ１３の直列回路を介して接地されている。そして、抵抗Ｒ１２とＲ１３の接続点からは、ソフトＯＶＰ用電圧信号（ソフト過電圧検出電圧）Ｖ６０が後述する図９のＩｙ生成器１６ｓに出力される。オペアンプ６２の２つの入力端子はイマジナリショート（仮想短絡）しているので、フィードバック電圧入力端子ＦＢに入力される直流出力電圧Ｖｏｕｔの分圧値に等しい。そのため、抵抗Ｒ１３には直流出力電圧Ｖｏｕｔの分圧値に比例した電流が流れるので、ソフトＯＶＰ用電圧信号Ｖ６０は直流出力電圧Ｖｏｕｔに比例した値となる。

また、ＭＯＳトランジスタＱ９とＱ１０はカレントミラー回路を構成している。したがって、ＭＯＳトランジスタＱ１０のソース端子からは、ソフトＯＶＰ用電圧信号Ｖ６０に比例した過電圧防止電流Ｉｃが信号出力部６０ｂに出力される。

信号出力部６０ｂは、定電流源６４および４つのＭＯＳトランジスタＱ１１ａ，Ｑ１１ｂ，Ｑ１２ａ，Ｑ１２ｂとから構成されている。ここでは、ＭＯＳトランジスタＱ１１ａとＱ１１ｂによって前段のカレントミラー回路を構成し、ＭＯＳトランジスタＱ１２ａとＱ１２ｂによって後段のカレントミラー回路を構成している。

前段のカレントミラー回路には、入力側のＭＯＳトランジスタＱ１１ａと並列に定電流源６４が設けられ、電圧検出部６０ａから供給される過電圧防止電流Ｉｃは、定電流源６４とＭＯＳトランジスタＱ１１ａのドレイン端子に分流するように流れる。また、後段のカレントミラー回路には出力側のＭＯＳトランジスタＱ１２ｂと並列に定電流源６６が設けられている。定電流源６６は、図示しない回路により生成された定電圧信号Ｖｂｉａｓが制御信号として入力され、定電圧信号Ｖｂｉａｓによりバイアス電流値（定電流）Ｉｂｉａｓの大きさが決められている。したがって、定電流源６４の電流値Ｉ６４によってソフトＯＶＰの閾値電流が決まり、過電圧防止電流ＩｃがＩ６４を超えて流れるとき、後段のカレントミラー回路からはその差分に比例した大きさで変動する電流信号である過電圧防止信号Ｉｄが出力される。そして、定電流源６６からの定電流Ｉｂｉａｓに過電圧防止信号Ｉｄを加算した電流信号Ｉｚが乗算器２２に出力される。

こうして乗算器２２には、ゲイン調整信号として電流信号Ｉｚが入力され、その他にＩｙ生成器１６からの電流信号Ｉｙと、全波整流器４の出力電圧の検出値（分圧値）に対応するＶｘ生成器１８（これも単なる結線である。）からの電圧信号Ｖｘが入力されて、それらが乗算されるとともに、上述のように電流信号ＩｚがＶｘとＩｙとの積を割り算するように作用する。そして、この乗算器２２のゲインは上述のようにソフトＯＶＰ回路６０の過電圧防止信号Ｉｄをバイアス電流値Ｉｂｉａｓに加算した電流信号Ｉｚに反比例することから、ソフトＯＶＰ用電圧信号が増大してソフトＯＶＰ機能が働くと、電流誤差増幅器２４の非反転入力端子へ入力される電流基準信号Ｖｍｕｌを低下させることができる。これによりインダクタ電流Ｉ_Lを低下させて直流出力電圧Ｖｏｕｔの上昇を抑えることができる。

図８は、ソフト過電圧保護動作を説明する信号波形を示すタイミング図である。
同図（Ａ）には、ソフトＯＶＰ回路６０からのソフトＯＶＰ用電圧信号Ｖ６０がタイミングｔ１１でソフトＯＶＰ動作の閾値（第２の閾値）を超えて上昇し、タイミングｔ１２でＯＶＰ機能の動作を開始する閾値である過電圧レベル（第４の閾値）に到達した後に、ソフトＯＶＰ用電圧信号Ｖ６０がＯＶＰ機能の動作を解除するＯＶＰ解除の閾値（第６の閾値）に達してＯＶＰ機能が解除されるタイミングｔ１３（なお、第６の閾値が第２の閾値より高いため、タイミングｔ１３以降でもソフトＯＶＰ動作は続いている。）までの変動の様子を示している。そして、同図（Ｂ）と（Ｃ）にそれぞれ対応する乗算器ゲインとインダクタ電流Ｉ_Lの波形を示す。ここで、第２の閾値を決めるのは、定電流源６４の電流値Ｉ６４である。すなわち、図８においてインダクタ電流がソフトＯＶＰ動作の閾値を超えるタイミングは、図７において過電圧防止電流Ｉｃが電流値Ｉ６４を超えるタイミングである。

ここでは、ソフトＯＶＰ用電圧信号Ｖ６０に対するソフトＯＶＰレベルをＯＶＰレベルより低く設定しているから、タイミングｔ１１で乗算器２２のゲインが低下し始め、インダクタ電流Ｉ_Lが抑制されるようになる。インダクタ電流Ｉ_Lが抑制されることにより直流出力電圧Ｖｏｕｔの上昇も抑制されるため、従来ではソフトＯＶＰ用電圧信号Ｖ６０が過電圧レベル（第４の閾値）を超えてしまうような場合でも、本実施例では過電圧レベル（第４の閾値）を超えないようにして、スイッチング素子の停止を避けることができる。そして、さらに直流出力電圧Ｖｏｕｔ、すなわちＯＶＰ用電圧信号Ｖ６０が増加を続けて過電圧レベルを超えてしまい、スイッチング素子を停止させた場合でも、タイミングｔ１２でＯＶＰレベルに達して、スイッチング動作が停止するまでにインダクタ電流Ｉ_Lがゼロに近いレベルまで絞られているため、スイッチング素子の停止期間を短縮してスイッチング動作停止時の発振を抑制することができる。また、ＯＶＰ機能が解除される第６の閾値までソフトＯＶＰ用電圧信号Ｖ６０が低下するタイミングｔ１３では、乗算器２２のゲインが十分に低下しているから、スイッチング動作に復帰した時点ではインダクタ電流Ｉ_Lの波形が緩やかに増加することになり、スイッチング動作停止からの復帰時の音鳴きもなくすことができる。さらに、タイミングｔ１３以降もソフトＯＶＰ動作が機能していて、インダクタ電流Ｉ_Lや直流出力電圧Ｖｏｕｔの上昇が抑制されることから、音鳴きの発生も継続して抑制することができる。
（第３の実施の形態）
第１、および第２の実施の形態においては、電流ピーク波形生成回路５０とＩｚ生成器２０ｓ、あるいはソフトＯＶＰ回路６０によって、乗算器２２に入力される電流信号Ｉｚを増大させることにより乗算器２２のゲインを低下させて、電流基準信号Ｖｍｕｌを調整するものであった。

第３の実施の形態では、電流ピーク波形生成回路５０からのソフトＯＣＰ用電圧信号Ｖ５０およびソフトＯＶＰ回路６０からのソフトＯＶＰ用電圧信号Ｖ６０を第１の入力信号生成回路（従来のＩｙ生成器１６に相当する。）に供給し、この電流信号生成回路において低減された電流信号Ｉｙを生成して、それを乗算器２２に出力するようにしている。

図９は、本発明の第３の実施の形態における力率改善制御回路１０Ｃｓの第１の入力信号生成回路の構成を示す回路図である。
第１の入力信号生成回路（以下、Ｉｙ生成器１６ｓという。）は、補正信号入力部１６ａ、Ｖ／Ｉ変換部１６ｂ、および信号出力部１６ｃから構成されている。補正信号入力部１６ａは、２つのオペアンプ７０，７２とダイオードＤ３，Ｄ４、および３つの直列接続された抵抗Ｒ１４，Ｒ１５，Ｒ１６の抵抗回路を有している。オペアンプ７０は、その非反転入力端子が図７に示すソフトＯＶＰ回路６０と接続され、ここにソフトＯＶＰ用電圧信号Ｖ６０が入力される。このオペアンプ７０の出力端子はダイオードＤ３を介して反転入力端子と接続されている。また、オペアンプ７２は、その非反転入力端子が図２に示す電流ピーク波形生成回路５０と接続され、ここにソフトＯＣＰ用電圧信号Ｖ５０が入力される。このオペアンプ７２の出力端子はダイオードＤ４を介して反転入力端子と接続されている。さらに、オペアンプ７０の反転入力端子とダイオードＤ３の接続点は、抵抗回路の抵抗Ｒ１４とＲ１５の接続点に接続され、オペアンプ７２の反転入力端子とダイオードＤ４の接続点は、抵抗回路の抵抗Ｒ１５とＲ１６の接続点に接続されている。なお、抵抗Ｒ１６の一端は接地され、抵抗Ｒ１４の一端はＶ／Ｉ変換部１６ｂと接続されている。

オペアンプ７０とダイオードＤ３およびオペアンプ７２とダイオードＤ４は、それぞれソフトＯＣＰ用電圧信号Ｖ５０およびソフトＯＶＰ用電圧信号Ｖ６０に対するボルテージフォロワを構成している。ダイオードＤ３，Ｄ４は、ボルテージフォロワの出力、すなわちソフトＯＣＰ用電圧信号Ｖ５０，ソフトＯＶＰ用電圧信号Ｖ６０が後述の電位Ｖ１５，Ｖ１６より小さいときに、ボルテージフォロワの出力が電位Ｖ１５，Ｖ１６に影響を与えないようするために設けられている。

Ｉｙ生成器１６ｓのＶ／Ｉ変換部１６ｂは、オペアンプ７４、基準電圧Ｖｒｅｆ２を出力する基準電圧電源７６、オペアンプ７８、および３つの抵抗Ｒ１７〜Ｒ１９を有している。オペアンプ７４は、その反転入力端子が前段の補正信号入力部１６ａの抵抗Ｒ１４に接続されている。また、オペアンプ７４の非反転入力端子は基準電圧電源７６と接続され、出力端子が抵抗Ｒ１７を介して反転入力端子に接続されている。オペアンプ７４の出力端子は、抵抗Ｒ１８，Ｒ１９の直列回路を介して接地され、抵抗Ｒ１８とＲ１９との接続点がオペアンプ７８の非反転入力端子に接続されている。ここで、オペアンプ７４，基準電圧電源７６，抵抗Ｒ１７は、補正信号入力部１６ａの抵抗Ｒ１４，Ｒ１５，Ｒ１６とともに反転増幅回路を構成している（入力は、後述の電位Ｖ１５，Ｖ１６もしくは接地電位である。）。

また、Ｉｙ生成器１６ｓの信号出力部１６ｃは、ＭＯＳトランジスタＱ１３〜Ｑ１５、抵抗Ｒ２０、および定電流源８０を有している。ＭＯＳトランジスタＱ１３のゲート端子は、Ｖ／Ｉ変換部１６ｂのオペアンプ７８の出力端子と接続され、そのドレイン端子は別のＭＯＳトランジスタＱ１４を介して定電流源８０に接続される。ＭＯＳトランジスタＱ１３のソース端子は、抵抗Ｒ２０を介して接地されている。そして、そのソース端子と抵抗Ｒ２０の接続点がオペアンプ７８の反転入力端子に接続される。また、ＭＯＳトランジスタＱ１４とＱ１５はカレントミラー回路を構成し、それぞれのソース端子が定電流源８０、電源端子Ｖｃｃに接続されている。定電流源８０は電源端子Ｖｃｃに接続され、その制御信号として、直流出力電圧Ｖｏｕｔの分圧値と電圧指令値（基準電圧源１２の出力電圧）の差を増幅した電圧誤差信号Ｖｅｒが電圧誤差増幅器１４から入力され、定電流源８０の定電流値が決められる。この構成により、抵抗Ｒ２０に流れる電流Ｉ２０を、ＭＯＳトランジスタＱ１４とＱ１５によるカレントミラー回路でコピーした電流が電流信号Ｉｙとして供給される。なお、定電流源８０はカレントミラーの入力側に流れる電流の最大値を規定するものである。

つぎに、Ｉｙ生成器１６ｓの動作について説明する。
ここで、Ｉｙ生成器１６ｓの各部電位について、Ｖ／Ｉ変換部１６ｂにおける抵抗Ｒ１９のＲ１８との接続点側の電位をＶ１９、抵抗Ｒ１８のＲ１７との接続点側の電位をＶ１８、補正信号入力部１６ａにおける抵抗Ｒ１５のＲ１４との接続点側の電位をＶ１５、同じく抵抗Ｒ１６のＲ１５との接続点側の電位をＶ１６とする。

図１０は、図９のＩｙ生成器１６ｓによって生成される電流信号Ｉｙを示す図である。
同図（Ａ）はＶ／Ｉ変換部１６ｂの電位Ｖ１８を示し、同図（Ｂ）は電流ピーク波形生成回路５０のＯＣＰ用電圧信号Ｖ５０を示し、同図（Ｃ）にはＩｙ生成器１６ｓからの電流信号Ｉｙを示している。

まず、時刻ｔ０以前において、ＯＣＰ用電圧信号Ｖ５０が電位Ｖ１６より小さく（図１０（Ｂ）参照）、かつソフトＯＶＰ用電圧信号Ｖ６０も電位Ｖ１５より小さいとする。このとき、Ｖ／Ｉ変換部１６ｂにおけるオペアンプ７４の２つの入力端子がイマジナリショートとなっているので、反転入力端子の電位は基準電圧電源７６の電位Ｖｒｅｆ２となる。そのため、オペアンプ７４の反転入力端子から接地（ＧＮＤ）に向かう電流Ｉ１４が、
Ｉ１４＝Ｖｒｅｆ２／（Ｒ１４＋Ｒ１５＋Ｒ１６）
の大きさで流れ、オペアンプ７４の出力端子側の電圧Ｖ１８として、以下の電圧値が生じている。なお、抵抗Ｒ１４〜Ｒ２０のそれぞれの抵抗値もＲ１４〜Ｒ２０で示す。

Ｖ１８＝Ｖｒｅｆ２＋Ｉ１４×Ｒ１７＝Ｖｒｅｆ２・（Ｒ１４＋Ｒ１５＋Ｒ１６＋Ｒ１７）／（Ｒ１４＋Ｒ１５＋Ｒ１６）
このとき、電圧値Ｖ１５は基準電圧電源７６の電位Ｖｒｅｆを抵抗Ｒ１４と２つの抵抗Ｒ１５，Ｒ１６の直列抵抗とによって分圧した大きさとなり、電圧値Ｖ１６は電位Ｖｒｅｆ２を抵抗Ｒ１４，Ｒ１５の直列抵抗と抵抗Ｒ１３で分圧した大きさとなる。上述のように、ソフトＯＣＰ用電圧信号Ｖ５０，ソフトＯＶＰ用電圧信号Ｖ６０が電位Ｖ１５，Ｖ１６より小さいと、ボルテージフォロワのダイオードＤ３，Ｄ４の働きでこれらのボルテージフォロワがないのと同等の状態になり、これはソフトＯＶＰ機能およびソフトＯＣＰ機能が働いていない状態ということになる。

また、オペアンプ７８は２つの入力端子がイマジナリショートとなるよう機能し、イマジナリショートが実現するとオペアンプ７８の反転入力端子の電位は非反転入力端子への入力電位に等しくなる。これによって、オペアンプ７８の反転入力端子側の抵抗Ｒ２０には、電圧値Ｖ１８を抵抗Ｒ１８，Ｒ１９で分圧した電圧Ｖ１９が印加され、この電圧Ｖ１９を抵抗値Ｒ２０で除した電流Ｉ２０が抵抗Ｒ２０に流れる。この時刻ｔ０以前にオペアンプ７８によって規定される電流値Ｖ１９／Ｒ２０は、電圧誤差信号Ｖｅｒによって決まる定電流源８０の定電流値Ｉ８０の最大値以上の値となるよう調整しておく。この場合、時刻ｔ０以前にＭＯＳトランジスタＱ１４とＱ１５によるカレントミラー回路の入力側に流れる電流値は定電流源８０の定電流値Ｉ８０となり、オペアンプ７８の２つの入力端子のイマジナリショートは定電流源８０により阻止されている状態となっている（このとき、オペアンプ７８の出力がハイ側に振り切っていて、ＭＯＳトランジスタＱ１３がフルオンの状態となっている。）。また、カレントミラー回路が定電流Ｉ８０をコピーすることにより、電流信号Ｉｙは定電流Ｉ８０に等しくなっている。

つぎに、時刻ｔ０以降にオペアンプ７０，７２に入力するソフトＯＶＰ用電圧信号Ｖ６０，ＯＣＰ用電圧信号Ｖ５０について、Ｖ６０＞Ｖ１５、あるいはＶ５０＞Ｖ１６のいずれかが成り立った場合を考える。図１０はＶ５０＞Ｖ１６となった場合について示してあるが、Ｖ６０＞Ｖ１５の場合も同様である。電位Ｖ１５あるいはＶ１６がＶ６０あるいはＶ５０となって、時刻ｔ０以前のＶ１５，Ｖ１６より大きくなるため、基準電圧電源７６の電位Ｖｒｅｆ２との電位差が小さくなって、電流Ｉ１４が小さくなるから、図１０（Ａ）に示すように、オペアンプ７４の出力端子側での電圧Ｖ１８（＝Ｖｒｅｆ２＋Ｒ１７×Ｉ１４）が減少し、これに比例してＶ１９およびＶ１９／Ｒ２０も減少する。

すると、時刻ｔ０以前には定電流源８０から供給される電流値Ｉ８０に等しい一定値で出力されていた電流信号Ｉｙは、Ｖ１９／Ｒ２０と等しくなった時点でＶ１９／Ｒ２０の電流特性に切り換わり、図１０（Ｃ）に示すように徐々に減少する。すなわち、ソフトＯＣＰ用電圧信号Ｖ５０もしくはソフトＯＶＰ用電圧信号Ｖ６０が増大してソフトＯＣＰ機能もしくはソフトＯＶＰ機能が働くとＩｙ生成器１６ｓから乗算器２２に入力される電流信号Ｉｙが減少し、これにより乗算器２２から出力される電流基準信号Ｖｍｕｌを減少させてインダクタ電流Ｉ_Lを抑制することができる。
（第４の実施の形態）
図１１は、本発明の第４の実施の形態における第２の入力信号生成回路の構成を示す回路図であり、図１２は、図１１のＶｘ生成器によって生成される電圧信号Ｖｘを示す図である。

第３の実施の形態では、従来のＩｙ生成器に相当するＩｙ生成器１６ｓにおいて低減された第２の入力信号Ｉｙを生成して、それを乗算器２２に出力した場合を説明したが、第４の実施の形態の力率改善制御回路１０Ｄｓでは、電流ピーク波形生成回路５０あるいはソフトＯＶＰ回路６０からのソフトＯＣＰ用電圧信号Ｖ５０、ソフトＯＶＰ用電圧信号Ｖ６０を第２の入力信号生成回路（以下、Ｖｘ生成器１８ｓという。）に供給して、低減された電圧信号Ｖｘを生成している。

Ｖｘ生成器１８ｓは、補正信号入力部１８ａ、Ｖ／Ｉ変換部１８ｂ、および信号出力部１８ｃから構成されており、補正信号入力部１８ａおよびＶ／Ｉ変換部１８ｂはＩｙ生成器１６ｓの補正信号入力部１６ａおよびＶ／Ｉ変換部１６ｂと同様の構成である。そこで、Ｖｘ生成器１８ｓのＩｙ生成器１６ｓに対応する部分には同一符号を付けて、それらの説明は省略する。信号出力部１８ｃは、ＭＯＳトランジスタＱ１５のドレイン端子が抵抗Ｒｏｕｔを介して接地されていて、ＭＯＳトランジスタＱ１５のドレイン端子と抵抗Ｒｏｕｔとの接続点の電位が電圧信号Ｖｘとして出力される点が、信号出力部１６ｃと異なる。この構成によって、信号出力部１８ｃはＭＯＳトランジスタＱ１５に流れる電流に比例した電圧信号Ｖｘを出力することができる。

また、信号出力部１８ｃにおける定電流源８０への制御信号が、乗算器入力端子ＶＤＥＴから供給されている点で異なっている。したがって、図１２（Ｃ）に示すように、Ｖｘ生成器１８ｓでも、ＭＯＳトランジスタＱ１５のソース端子から出力される電圧信号Ｖｘが抵抗Ｒ２０に流れる電流値（Ｉ２０）と比例した大きさとなって、乗算器２２に出力される。したがって、第３の実施の形態と同様に、ソフトＯＣＰ用電圧信号Ｖ５０もしくはソフトＯＶＰ用電圧信号Ｖ６０が増大してソフトＯＣＰ機能もしくはソフトＯＶＰ機能が働くとＶｘ生成器１８ｓから乗算器２２に入力される電圧信号Ｖｘが減少し、これにより乗算器２２から出力される電流基準信号Ｖｍｕｌを減少させてインダクタ電流Ｉ_Lを抑制することができる。

つぎに、上述した力率改善制御回路１０（１０Ａ，１０Ｂ，１０Ａｓ，１０Ｂｓ，１０Ｃｓおよび１０Ｄｓ。）で使用可能なアナログ乗算器について説明する。
図１３は、Ｖｘ生成器，Ｉｙ生成器およびＩｚ生成器を含むアナログ乗算器の一例を示す回路図である。

アナログ乗算器２２ｓは、Ｖ／Ｉ変換部２２ａ、信号入力部２２ｂ、演算部２２ｃ、および信号出力部２２ｄから構成され、第１の入力信号Ｉｙと第２の入力信号Ｖｘとの積を、さらにゲイン調整用の電流信号Ｉｚで除した商に相当する電圧信号Ｖｍｕｌを出力する。Ｖ／Ｉ変換部２２ａは、定電流源８４と、抵抗Ｒ２１，Ｒ２２と、第１の差動対をなすＭＯＳトランジスタＱ１６，Ｑ１７と、基準電圧電源８６と、第１のカレントミラー回路を構成するバイポーラトランジスタＱ１８，Ｑ１９を有していて、ＭＯＳトランジスタＱ１６のゲート端子に第１の入力信号Ｉｙを規定する電圧誤差信号Ｖｅｒが入力されている。この部分はＩｙ生成器に相当する回路である。

信号入力部２２ｂは、定電流源８８と、第２のカレントミラー回路を構成するＮＰＮ型のバイポーラトランジスタＱ２０，Ｑ２１と、第２の差動対をなすＰＮＰ型のバイポーラトランジスタＱ２２，Ｑ２３と、抵抗Ｒ２３，Ｒ２４を有している。定電流源８８はＩｚ生成器に相当するものであり、具体的には電流ピーク波形生成回路５０とＩｚ生成器２０ｓ、またはソフト過電圧保護回路（ソフトＯＶＰ回路）６０などで構成される。信号入力部２２ｂでは、ゲイン調整用の電流信号Ｉｚに相当する制御信号が定電流源８８から供給され、バイポーラトランジスタＱ２２のベース端子には第２の入力信号Ｖｘが入力されて、その差動出力が次段の演算部２２ｃに入力されている。

演算部２２ｃは、第３のカレントミラー回路を構成するＭＯＳトランジスタＱ２４，Ｑ２５と、第３の差動対をなすＮＰＮ型のバイポーラトランジスタＱ２６，Ｑ２７と、第４のカレントミラー回路を構成するＰＮＰ型のバイポーラトランジスタＱ２８，Ｑ２９を有している。ここでは、Ｖ／Ｉ変換部２２ａの出力電流Ｉｙが第４のカレントミラー回路に入力され、信号入力部２２ｂの差動出力が第３の差動対のベース端子に入力されている。

信号出力部２２ｄは、第５のカレントミラー回路を構成するＭＯＳトランジスタＱ３０，Ｑ３１と、第６のカレントミラー回路を構成するＭＯＳトランジスタＱ３２，Ｑ３３と、出力用の抵抗Ｒ２５を有している。この信号出力部２２ｄには、演算部２２ｃから出力される電流信号が第５のカレントミラー回路の入力側のＭＯＳトランジスタＱ３０に供給され、第６のカレントミラー回路の出力側のＭＯＳトランジスタＱ３３のドレイン端子と抵抗Ｒ２５との接続点からの電圧信号Ｖｍｕｌが乗算結果として出力される。

さて、一般にバイポーラトランジスタでは、下記（１１）式で規定されるコレクタ電流Ｉｃが流れる。
Ｉｃ＝Ｉｏ×ｅｘｐ（Ｖｂｅ／Ｖｔ）…（１１）
Ｉｏは逆方向コレクタ飽和電流、Ｖｔは熱電圧（＝ｋＴ／ｑ）であって、いずれも定数であり、Ｖｂｅはベースエミッタ間電圧値である。

いま、信号入力部２２ｂにおいて、バイポーラトランジスタＱ２０，Ｑ２１のベースエミッタ間電圧値をそれぞれＶ２０，Ｖ２１、コレクタ電流をそれぞれＩ２０，Ｉ２１とする。作動対をなすバイポーラトランジスタＱ２０，Ｑ２１のエミッタ間の電位差△Ｖ１は、
△Ｖ１＝Ｖ２１−Ｖ２０…（１２）
である。さらに、式（１１）をＶｂｅについて書きなおすと、
Ｖｂｅ＝Ｖｔ×ｌｎ（Ｉｃ／Ｉｏ）…（１３）
となるから、式（１２）は次のようにあらわすことができる。

△Ｖ１＝Ｖｔ×ｌｎ（Ｉ２１／Ｉｏ）−Ｖｔ×ｌｎ（Ｉ２０／Ｉｏ）
＝Ｖｔ×ｌｎ（Ｉ２１／Ｉ２０）…（１４）
同様に、演算部２２ｃのバイポーラトランジスタＱ２６，Ｑ２７では、コレクタ電流をそれぞれＩ２６，Ｉ２７、ベースエミッタ間電圧値をそれぞれＶ２６，Ｖ２７とすると、ここでもエミッタ間の電位差△Ｖ２について式（１５）が成り立つ。

△Ｖ２＝Ｖｔ×ｌｎ（Ｉ２６／Ｉ２７）…（１５）
バイポーラトランジスタＱ２０，Ｑ２１とＱ２６，Ｑ２７では、エミッタ間の電位差△Ｖ１と△Ｖ２が等しいことから、コレクタ電流Ｉ２０，Ｉ２１とＩ２６，Ｉ２７の間に以下の関係が成立する。

（Ｉ２６／Ｉ２７）＝（Ｉ２１／Ｉ２０）…（１６）
ａ／ｂ＝ｃ／ｄであれば、（ａ−ｂ）／（ａ＋ｂ）＝（ｃ−ｄ）／（ｃ＋ｄ）となることから、式（１６）は以下の式（１７）のように書き換えることができる。

（Ｉ２６−Ｉ２７）／（Ｉ２６＋Ｉ２７）＝（Ｉ２１−Ｉ２０）／（Ｉ２１＋Ｉ２０）
…（１７）
演算部２２ｃでは、バイポーラトランジスタＱ２６，Ｑ２７のコレクタ電流の差分（＝Ｉ２６−Ｉ２７）が信号出力部２２ｄへの電流出力Ｉｏｕｔとなる。そこで、Ｉ２１＋Ｉ２０をＩ１、Ｉ２６＋Ｉ２７をＩ２、Ｉ２１−Ｉ２０を△ｉとすると、式（１７）を
Ｉｏｕｔ＝Ｉ２×△ｉ／Ｉ１…（１８）
に書き換えることができる。すなわち、演算部２２ｃは、Ｉ２×△ｉの乗算器として機能し、Ｉ１の除算器としても機能することがわかる。

したがって、アナログ乗算器２２ｓは、Ｖ／Ｉ変換部２２ａに入力される電圧誤差信号Ｖｅｒで規定される第１の入力信号ＩｙによってＩ２（＝Ｉ２７＋Ｉ２６）の大きさが決定され、バイポーラトランジスタＱ２２のベース端子に印加される第２の入力信号Ｖｘによって△ｉ（＝Ｉ２１−Ｉ２０）の大きさが決定され（バイポーラトランジスタＱ２２，Ｑ２３はエミッタフォロワとして機能し、△Ｖ１（＝Ｖ２１−Ｖ２０）は小さいのでこれを無視すると、△ｉは第２の入力信号Ｖｘに比例する。）、信号入力部２２ｂの定電流源８８で、制御信号（Ｖｂａｉｓ）によりＩ１（＝Ｉ２１＋Ｉ２０）となるゲイン調整用の電流信号Ｉｚの大きさが決定される。その結果、アナログ乗算器２２ｓの出力となる電圧信号Ｖｍｕｌは、第１の入力信号Ｉｙと第２の入力信号Ｖｘとの積をゲイン調整用の電流信号Ｉｚで除した商に相当する大きさになる。

２ 商用電源
４ 全波整流器
６ スイッチング素子
８ 負荷
１０，１０Ａ，１０Ｂ，１０Ａｓ，１０Ｂｓ，１０Ｃｓ，１０Ｄｓ 力率改善制御回路
１２ 基準電圧源
１４ 電圧誤差増幅器
１６，１６ｓ Ｉｙ生成器（第１の入力信号生成回路）
１６ａ 補正信号入力部
１６ｂ Ｖ／Ｉ変換部
１６ｃ 信号出力部
１８，１８ｓ Ｖｘ生成器（第２の入力信号生成回路）
１８ａ 補正信号入力部
１８ｂ Ｖ／Ｉ変換部
１８ｃ 信号出力部
２０，２０ｓ Ｉｚ生成器
２２，２２ｓ 乗算器
２２ａ Ｖ／Ｉ変換部
２２ｂ 信号入力部
２２ｃ 演算部
２２ｄ 信号出力部
２４ 電流誤差増幅器
２５ 反転増幅回路
２６ 発振回路（ＯＳＣ）
２８ ＰＷＭコンパレータ
３０ 過電流保護回路
３２ アンド回路
３４ ドライバ回路
４０ 過電圧保護回路
４２，４４ 定電流源
５０ 電流ピーク波形生成回路
５０ａ ピーク電流保持部
５０ｂ 信号出力部
５２ 基準電圧電源
５４ オペアンプ
５６ オペアンプ
６０ ソフト過電圧保護回路（ソフトＯＶＰ回路）
６０ａ 電圧検出部
６０ｂ 信号出力部
６２ オペアンプ
６４ 定電流源
６６ 定電流源
７０，７２ オペアンプ
７４ オペアンプ
７６ 基準電圧電源
７８ オペアンプ
８０，８４ 定電流源
８６ 基準電圧電源
８８ 定電流源
Ｃ１〜Ｃ２ コンデンサ
Ｄ１〜Ｄ４ ダイオード
ＦＢ フィードバック電圧入力端子
Ｉａ 電流ピーク波形信号
ＩＳ インダクタ電流信号生成用入力端子
Ｑ１〜Ｑ３３ トランジスタ
Ｒ１〜Ｒ２５，Ｒｏｕｔ 抵抗
Ｖ５０ ソフトＯＣＰ用電圧信号
Ｖ６０ ソフトＯＶＰ用電圧信号
ＶＤＥＴ 乗算器入力端子

Claims (15)

1. ダイオードブリッジにて全波整流された交流入力電圧に基づいて、インダクタとスイッチング素子と出力コンデンサとを有する昇圧型コンバータの直流出力電圧を負荷に供給する力率改善型スイッチング電源装置において、
   出力電圧の検出値と基準電圧の差を増幅した電圧誤差信号と、前記全波整流された交流入力電圧の検出値との乗算を行う乗算器と、
   該乗算器の出力および前記インダクタに流れるインダクタ電流を検出したインダクタ電流信号に基づき前記スイッチング素子をオン・オフ制御する制御回路と、
   前記インダクタ電流信号のピーク値に追随する波形または該追随する波形に相似な波形の電流ピーク波形信号を生成する電流ピーク波形生成回路、および、前記出力電圧に比例するソフト過電圧検出電圧を生成するソフト過電圧検出電圧生成回路の少なくとも一方と、
   を備え、
   前記電流ピーク波形信号が第１の閾値を超えたときは前記電流ピーク波形信号に応じて前記乗算器の出力を低下させる、または前記ソフト過電圧検出電圧が第２の閾値を超えたときは前記ソフト過電圧検出電圧に応じて前記乗算器の出力を低下させることを特徴とする力率改善型スイッチング電源装置。
   
2. 前記電流ピーク波形信号と前記第１の閾値との差が大きくなると、前記電流ピーク波形信号が前記第１の閾値を超えたときの前記乗算器の出力の低下量が単調増加することを特徴とする請求項１記載の力率改善型スイッチング電源装置。
3. 前記ソフト過電圧検出電圧と前記第２の閾値との差が大きくなると、前記ソフト過電圧検出電圧が前記第２の閾値を超えたときの前記乗算器の出力の低下量が単調増加することを特徴とする請求項１記載の力率改善型スイッチング電源装置。
4. 前記制御回路は、
   前記インダクタ電流信号と前記乗算器の出力の差を増幅した電流誤差信号を出力する電流誤差増幅器と、
   前記電流誤差信号によって前記スイッチング素子のオン・オフ期間をパルス幅変調制御するＰＷＭ比較器と、
   を備えていることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
5. 前記第１の閾値より高い第３の閾値が設定され、前記インダクタ電流信号が前記第３の閾値を超えたことを検出して過電流検出信号を出力する過電流保護回路を備え、
   前記過電流検出信号により前記スイッチング素子をオフにすることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
6. 前記過電流保護回路にはさらに前記第１の閾値より高く前記第３の閾値より低い第５の閾値が設定され、前記インダクタ電流信号が前記第３の閾値を超えて前記過電流検出信号が出力されると、前記過電流検出信号が前記第５の閾値に達するまでは前記過電流検出信号を出力したままとすることを特徴とする請求項５記載の力率改善型スイッチング電源装置。
7. 前記第２の閾値より高い第４の閾値が設定され、前記ソフト過電圧検出電圧が前記第４の閾値を超えたことを検出して過電圧検出信号を出力する過電圧保護回路を備え、
   前記過電圧検出信号により前記スイッチング素子をオフにすることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
8. 前記第２の閾値より高く前記第４の閾値より低い第６の閾値が設定され、前記ソフト過電圧検出電圧が前記第４の閾値を超えたことを検出して過電圧検出信号を出力すると、前記過電圧検出信号が第６の閾値に達するまでは前記過電圧検出信号を出力したままとすることを特徴とする請求項７記載の力率改善型スイッチング電源装置。
9. 前記電圧誤差信号を第１の入力信号に変換して出力する第１の入力信号生成回路と、
   前記交流入力電圧の検出値を第２の入力信号に変換して出力する第２の入力信号生成回路と、
   を備え、
   前記乗算器は前記第１の入力信号および前記第２の入力信号を用いて前記乗算を行うことを特徴とする請求項１記載の力率改善型スイッチング電源装置。
10. 前記第１の入力信号生成回路に前記電流ピーク波形信号を供給することによって、前記第１の入力信号を低減して前記乗算器の出力を低減するようにしたことを特徴とする請求項９記載の力率改善型スイッチング電源装置。
11. 前記第２の入力信号生成回路に前記電流ピーク波形信号に応じた電圧信号を供給することによって、前記第２の入力信号を低減して前記乗算器の出力を低減するようにしたことを特徴とする請求項９記載の力率改善型スイッチング電源装置。
12. 前記乗算器は前記乗算器のゲインを決めるバイアス電流を有し、
    前記電流ピーク波形信号が前記第１の閾値を超えたとき、前記電流ピーク波形信号の増大に応じて前記乗算器のゲインがより低下するよう前記バイアス電流を変更することを特徴とする請求項９記載の力率改善型スイッチング電源装置。
13. 前記第１の入力信号生成回路に前記ソフト過電圧検出電圧に応じた電圧信号を供給することによって、前記第１の入力信号を低減して前記乗算器の出力を低減するようにしたことを特徴とする請求項９記載の力率改善型スイッチング電源装置。
14. 前記第２の入力信号生成回路に前記ソフト過電圧検出電圧に応じた電圧信号を供給することによって、前記第２の入力信号を低減して前記乗算器の出力を低減するようにしたことを特徴とする請求項９記載の力率改善型スイッチング電源装置。
15. 前記乗算器は前記乗算器のゲインを決めるバイアス電流を有し、
    前記ソフト過電圧検出電圧が前記第２の閾値を超えたとき、前記ソフト過電圧検出電圧の増大に応じて前記乗算器のゲインがより低下するよう前記バイアス電流を変更することを特徴とする請求項１４記載の力率改善型スイッチング電源装置。

Images