JP4830235B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4830235B2 JP4830235B2 JP2001255063A JP2001255063A JP4830235B2 JP 4830235 B2 JP4830235 B2 JP 4830235B2 JP 2001255063 A JP2001255063 A JP 2001255063A JP 2001255063 A JP2001255063 A JP 2001255063A JP 4830235 B2 JP4830235 B2 JP 4830235B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- current
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電源回路に関し、特に自励型電源回路の力率改善制御用集積回路に適用される電源回路に関する。
【０００２】
【従来の技術】
全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路では、スイッチング動作による高調波電流成分の増加に伴って力率が大幅に低下するが、その力率の低下を改善するために力率制御回路が用いられている。力率の低下を改善する制御回路としては、スイッチング素子を流れる電流のピーク値を検出して制御するピーク電流モードの力率制御回路および交流ラインを流れる連続的な電流を検出して制御する平均電流モードの力率制御回路が知られている。
【０００３】
ピーク電流モードの力率制御回路は、直流出力電圧を検出したフィードバック信号を入力する誤差増幅器と、この誤差増幅器の出力と商用電源を全波整流した交流入力電圧とを入力する乗算器と、この乗算器の出力と交流ライン電流とを比較するセンス電流比較器と、交流入力電圧を受けるトランスと直流出力電圧を生成する整流平滑回路との間に設けられたスイッチング素子を制御するＲＳフリップフロップとから構成され、全波整流された交流入力電圧に対して、交流ライン電流の平均を正弦波に維持するとともに交流入力電圧と同相に維持するように制御することによって、力率の改善を行うものである。
【０００４】
このような力率制御回路において、まず、スイッチング素子がオンすると、全波整流した交流ライン電流がスイッチング素子を通ってグランドへ流れ、そのときの電流エネルギはトランスに蓄えられる。一方、乗算器では、交流入力電圧を入力して、交流ライン電流の平均を作り出すのに必要な交流入力電圧に比例したピーク電流値を決定し、センス電流比較器が決定されたピーク電流値と交流ライン電流とを比較する。センス電流比較器は、交流ライン電流が増加していって乗算器により決定されたピーク値と等しくなった場合にリセット信号を発生し、ＲＳフリップフロップをリセットし、スイッチング素子をオフさせる。スイッチング素子のオフにより、トランスに蓄えられた電流エネルギが出力側の整流平滑回路に供給される。スイッチング素子がオフとなる期間では、トランスの２次側からの信号がハイレベルになるため、その信号によりＲＳフリップフロップをセットし、スイッチング素子をオンさせる。このＲＳフリップフロップのリセットおよびセットを繰り返すことで、出力側の整流平滑回路に電流を供給する。
【０００５】
スイッチング素子がオンしたときの交流ライン電流は、そのピーク値が交流入力電圧に比例した値に制限されて下げられるので、交流ライン電流の平均が交流入力電圧の正弦波に相似な波形に維持され、これによって、力率の改善を実現している。
【０００６】
一方、平均電流モードの力率制御回路は、直流出力電圧を検出したフィードバック信号を入力する誤差増幅器と、この誤差増幅器の出力と商用電源を全波整流した交流入力電圧とを入力する乗算器と、この乗算器の出力と交流ライン電流とを入力する電流誤差増幅器と、交流入力電圧を受けるリアクトルと直流出力電圧を生成する整流平滑回路との間に設けられたスイッチング素子を制御するＰＷＭ比較器とから構成される。この平均電流モードの力率制御回路では、リアクトルに流れる連続的な電流を制御して力率の改善を実現している。
【０００７】
リアクトル電流の基準信号を作り出すために乗算器が使用されているが、この乗算器には交流入力電圧と直流出力電圧を一定に保つための電圧誤差増幅器の出力との２つの信号が入力されるため、乗算器の出力は交流入力電圧と同相の正弦波状の信号となる。これにより、リアクトルに流れる電流、すなわち交流入力電流波形を入力正弦波電圧に追随させることになり、全波整流された交流入力電圧に対して、交流ライン電流の平均を正弦波としかつ交流入力電圧と同相に維持されて、力率の改善が行なわれる。
【０００８】
また、電源回路は、その始動時または再起動時に起動することができるよう起動回路が必要である。従来の電源回路では、外部発振器による外付けの起動回路を用いるのが一般的であったが、外部発振器を用いると外付けの部品が必要になり、コストアップに繋がることから、起動回路を内蔵させることが提案されている。この内蔵型起動回路を備えた電源回路として、たとえば特開平６−８６５５５号公報が知られている。
【０００９】
さらに、従来の電源回路では、直流出力電圧を抵抗分割した信号をフィードバック信号として使用し、そのフィードバック信号が小さい場合には、直流出力電圧を増加する方向に制御し、逆に、フィードバック信号が大きい場合は、直流出力電圧を減少する方向に制御している。電源回路は、このような原理で動作しているため、直流出力電圧を検出する分割抵抗が破損するなどの異常が発生してフィードバック信号の入力がショートしてしまった場合に、直流出力電圧が増加する方向にのみ制御することになり、危険な状態となる。この危険な状態を防止するため、従来は外付けの比較器でフィードバック信号を監視し、フィードバック信号が所定の値より小さくなると、乗算器に入力される誤差増幅器の出力を強制的にゼロになるようにする。これにより、乗算器から出力されるピーク値は非常に小さくなり、結果的にＲＳフリップフロップをリセットし、スイッチング素子をオフにするようにしている。
【００１０】
【発明が解決しようとする課題】
力率制御を行う電源回路において、交流入力電圧は全波整流された正弦波であるため波形の谷間の部分で電圧はほぼゼロとなり、したがって、このとき、電源回路の出力電圧は当然ゼロとなるべきである。しかしながら、従来の電源回路では、乗算器の出力オフセット電圧やセンス電流比較器の入力オフセット電圧により、センス電流比較器や乗算器から多少の電流が出力されてしまい、入力電圧と同じゼロとすることができないという問題点があった。特に、軽負荷の場合には、平均電流の正弦波のピーク値が小さいために正弦波の谷間で出力されてしまってゼロとなりきれない電流値が残ってしまい、これが力率を悪化させる原因となっている。
【００１１】
また、起動回路を内蔵した従来の電源回路では、外部のスイッチング素子の駆動状態を記憶するＲＳフリップフロップの出力をタイマ回路が監視していて、リセット状態にあるＲＳフリップフロップの出力が所定時間以上経過すると、ＲＳフリップフロップをセット状態にして再起動するようにしているが、タイマ回路の動作が電源回路の出力変化に対して遅れてしまう場合があるという問題点があった。
【００１２】
さらに、従来の電源回路では、外付け部品でフィードバック信号のショートを検出して電源回路の動作を停止する構成をとっているため、自励型電源回路のコストが高くなるという問題点があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、軽負荷時の力率を改善した電源回路を提供することを目的とする。
また、本発明は、始動または再起動に関して、外付け部品を必要とせず、かつ出力状態の変化に迅速に対応することができる起動回路を持った電源回路を提供することを目的とする。
【００１４】
さらに、本発明は、フィードバック信号のショート検出用の回路に関して、外部部品数を低減できる電源回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明では上記問題を解決するために、全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成するオフセット調整電流生成手段と、前記交流入力電圧に比例した信号とスイッチング素子を流れる交流ライン電流の信号とを比較してリセット信号を生成するとともに、前記オフセット調整電流生成手段によって生成された前記オフセット調整電流を入力することによりオフセットをキャンセルする側に調整可能なセンス電流比較器と、を備え、前記センス電流比較器は、差動入力回路と出力バッファ回路とを備え、前記差動入力回路の反転入力側の能動負荷と前記出力バッファ回路との接続点に前記オフセット調整電流を供給する入力端子を有することを特徴とする電源回路が提供される。
【００１６】
このような電源回路によれば、軽負荷時にオフセット調整電流生成手段によって生成されたオフセット調整電流をセンス電流比較器に注入してセンス電流比較器の入力オフセット電圧をキャンセルするようなオフセットをセンス電流比較器に持たせるようにした。これにより、軽負荷時の出力特性が補正され、力率を向上させることができる。
【００１７】
また、本発明では、全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成し、リアクトルに流れる電流の基準信号を作り出す乗算器に注入して、その乗算器の出力オフセット電圧をキャンセルするオフセット調整電流生成手段を備え、前記乗算器は、基準電圧と直流出力電圧に比例したフィードバック信号を増幅する電圧誤差増幅器の出力信号とを比較する第１の差動入力回路と、前記交流入力電圧に比例した信号とグランドレベルとを比較する第２の差動入力回路と、前記第１の差動入力回路および前記第２の差動入力回路の比較結果を乗算してシングルエンド出力に変換する変換回路と、前記変換回路の出力を電流信号として取り出す第１のカレントミラー回路と、前記オフセット調整電流生成手段からのオフセット調整電流を受ける第２のカレントミラー回路と、前記第１および第２のカレントミラー回路の出力電流を加算する抵抗回路とを有する構成にした。これにより、軽負荷時に交流入力電圧の正弦波の波形の谷間で乗算器のオフセットにより出力されてしまう電流の値をキャンセルすることができ、軽負荷時の力率を改善することができる。
【００１８】
また、本発明によれば、ゼロクロス入力信号を監視して前記ゼロクロス入力信号が所定時間ない場合に始動および再起動信号を発生するタイマと、外部のスイッチング素子を駆動するためのオン・オフ信号を出力するＲＳフリップフロップの出力に設けられて前記タイマの始動および再起動信号との論理和信号を出力する論理和ゲートとを備えるようにした。これにより、外付け部品を必要とせず、かつ出力状態の変化に迅速に対応することができる起動回路を備えた電源回路とすることができる。
【００１９】
さらに、本発明によれば、フィードバック信号の入力を監視して前記フィードバック信号が所定値以下になった場合にショート検出信号を出力するショート検出回路と、前記ショート検出信号を受けて外部のスイッチング素子を駆動するためのオン・オフ信号を遮断する論理積ゲートとを備えるようにした。これにより、外付け部品によるショート検出回路を不要とした電源回路にすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、力率制御回路に適用した場合を例に図面を参照して詳細に説明する。
【００２１】
図１は本発明を適用した力率制御回路の構成を示す機能ブロック図である。
この力率制御回路１は、各機能を一体にした集積回路によって構成され、電源電圧入力用のＶＣＣ端子、グランド接続用のＧＮＤ端子、交流入力電圧に比例した電圧入力用のＭＵＬ端子、フィードバック信号入力用のＦＢ端子、誤差信号出力用のＣＯＭＰ端子、センス電流信号入力用のＩＳ端子、ゼロクロス信号入力用のＺＣＤ端子、および出力用のＤＯ端子を有している。
【００２２】
力率制御回路１は、非反転入力に基準電圧ＶＲＥＦを受け、反転入力にＦＢ端子が接続された誤差増幅器２を有している。この誤差増幅器２の出力は、ＣＯＭＰ端子および乗算器３の第１入力に接続されている。乗算器３の第２の入力はＭＵＬ端子に接続され、出力はセンス電流比較器４の反転入力に接続されている。センス電流比較器４の非反転入力はＩＳ端子に接続され、出力はＲＳフリップフロップ５のリセット入力に接続されている。ＲＳフリップフロップ５の出力は、ＯＲゲート６の第１入力に接続され、このＯＲゲート６の出力はＡＮＤゲート７の第１入力に接続されている。ＡＮＤゲート７の出力は駆動部８の入力に接続され、この駆動部８の出力は、この力率制御回路１の出力であるＤＯ端子に接続されている。
【００２３】
力率制御回路１は、非反転入力にＺＣＤ端子が接続され、反転入力に基準電圧ＶＺＣＤを受けるゼロクロス入力用比較器９を有している。このゼロクロス入力用比較器９の出力は、ＲＳフリップフロップ５のセット入力とタイマ１０の入力とに接続されている。タイマ１０の出力は、ＯＲゲート６の第２入力に接続されている。力率制御回路１は、また、オフセット調整電流生成用比較器１１およびショート検出用比較器１２を有している。オフセット調整電流生成用比較器１１は、基準電圧ＶＯＳを受ける非反転入力、誤差増幅器２の出力が接続された反転入力およびセンス電流比較器４のオフセット調整電流入力用のＩＯＳ端子に接続された出力を有している。ショート検出用比較器１２は、基準電圧ＶＳＰを受ける反転入力、ＦＢ端子に接続された非反転入力およびＡＮＤゲート７の第２入力に接続された出力を有している。さらに、力率制御回路１は、ＶＣＣ端子に受ける電源電圧から基準電圧ＶＲＥＦ，ＶＺＣＤ，ＶＯＳ，ＶＳＰを出力する基準電圧部１３を有している。
【００２４】
以上の構成の力率制御回路１によれば、始動時はＺＣＤ端子にはゼロクロス入力信号の入力はなく、したがって、ゼロクロス入力用比較器９の出力はローレベルである。この時点からタイマ１０が起動し、漸増する出力信号を出力する。このタイマ１０の出力信号が、ＯＲゲート６の動作しきい値電圧を越えると、ＯＲゲート６はハイレベルの信号を出力する。力率制御回路１の始動直後には、ＦＢ端子にフィードバック信号が入力されているので、ショート検出用比較器１２はハイレベルの信号を出力している。これにより、ＡＮＤゲート７の出力はハイレベルの信号を出力し、駆動部８はスイッチング素子駆動用の始動信号を出力し、スイッチング素子をオンにする。
【００２５】
スイッチング素子がオンになって交流ライン電流が流れると、ＩＳ端子の交流ライン電流に比例した電圧信号が高くなってくる。この電圧信号が乗算器３からのピーク電圧値と等しくなると、センス電流比較器４はリセット信号を出力し、スイッチング素子をオフにする。以下、これを繰り返す。
【００２６】
このように、タイマ１０は、力率制御回路１の出力を直接監視し、出力が一定時間オフである場合に、出力をオンとすることができる。これにより、外部起動回路を必要とせず、また、出力状態の変化に迅速に対応できる起動回路を構成することができる。
【００２７】
次に、センス電流比較器４およびオフセット調整電流生成用比較器１１の詳細について説明する。
図２はセンス電流比較器の例を示す回路図、図３はセンス電流比較器のオフセット調整時の入出力特性を示す図である。
【００２８】
センス電流比較器４は、差動入力段を構成する４つのトランジスタ２１〜２４および電流源２５と、ソースフォロワレベルシフタを構成するトランジスタ２６，２８および電流源２７，２９と、出力バッファを構成するトランジスタ３０，３２および電流源３１，３３とを備えている。
【００２９】
反転入力側のトランジスタ２２の能動負荷には、オフセット調整電流入力用のＩＯＳ端子が設けられ、これによって、センス電流比較器４は、オフセット調整電流を注入することでオフセット調整可能な比較器を構成している。
【００３０】
入力部のトランジスタ２６，２８からなるソースフォロワレベルシフタは、グランドレベルまで入力範囲を広げるためのもので、これにより、センス電流比較器４の反転入力は、ＩＳ端子のセンス電流の入力をグランドレベルから検出するようにしている。したがって、センス電流比較器４は、図３に示したように、オフセット調整電流ＩＯＳが入力されないときには、反転入力が０のときを境にして出力が反転するが、オフセット調整電流ＩＯＳの入力が増えるにつれて、入力オフセット電圧がマイナス側に増えるような特性となる。
【００３１】
図４はオフセット調整電流生成用比較器の例を示す回路図、図５はオフセット調整電流生成用比較器の入出力特性を示す図である。
オフセット調整電流生成用比較器１１は、差動入力段を構成するトランジスタ４１〜４４および電流源４５と、反転入力側の能動負荷とカレントミラー回路を構成するトランジスタ４６と、出力段のカレントミラー回路を構成するトランジスタ４７，４８とを備えている。非反転入力には、基準電圧ＶＯＳ（＝０．５ボルト）を受け、反転入力には誤差増幅器２の出力であるＣＯＭＰ端子の電圧ＶＣＯＭＰを受ける。
【００３２】
このオフセット調整電流生成用比較器１１は、差動段の能動負荷をダイオード接続したトランジスタ４４で構成し、そのダイオード接続した能動負荷をカレントミラー回路で折り返すことでソース電流を供給する構成にしたことにより、図５に示したように、電圧ＶＣＯＭＰが１．５ボルト以上では、オフセット調整電流ＩＯＳは出力せず、１．５ボルト以下となる軽負荷状態においてオフセット調整電流ＩＯＳを出力するような入出力特性となる。
【００３３】
次に、力率制御回路１の軽負荷時の動作について説明する。
軽負荷時には、ＦＢ端子へ入力されるフィードバック信号の値が大きくなるので、誤差増幅器２の出力レベルが下がり、ＣＯＭＰ端子の電圧ＶＣＯＭＰはほぼゼロまで減少する。このＣＯＭＰ端子の電圧ＶＣＯＭＰを監視しているオフセット調整電流生成用比較器１１は、図５の入出力特性から、ＣＯＭＰ端子の電圧ＶＣＯＭＰが１．５ボルト以下のときを軽負荷状態と判定し、ＣＯＭＰ端子の電圧ＶＣＯＭＰに応じたオフセット調整電流を生成する。
【００３４】
センス電流比較器４は、そのＩＯＳ入力にオフセット調整電流ＩＯＳを注入することによりオフセットを調整することができる。図３の入出力特性から判るように、センス電流比較器４は、そのＩＯＳ入力に注入するオフセット調整電流ＩＯＳを１６μＡにすると入力オフセット電圧が−１００ｍＶとなる。この値は、乗算器３の出力オフセット電圧の最悪値とセンス電流比較器４の入力オフセット電圧の最悪値とを加えた値が１００ｍＶ程度であることから決められた。ここで、乗算器３の出力オフセット電圧をキャンセルせずにセンス電流比較器４の入力オフセットのみ調整するのは、乗算器３の出力オフセット電圧がセンス電流比較器４に入力されているため、結果的にセンス電流比較器４の入力オフセットの変化として現れることによる。
【００３５】
このように、軽負荷時に最大１６μＡのオフセット調整電流ＩＯＳをセンス電流比較器４に入力して、その入力オフセットを１００ｍＶ調整することで、軽負荷時に入力電圧がゼロのときに出力電圧をゼロにすることができ、力率を改善することができる。
【００３６】
また、この力率制御回路１では、ＦＢ端子に供給されるフィードバック信号を監視するショート検出用比較器１２を備えている。このショート検出用比較器１２は、その反転入力にショート検出電圧として約０．３ボルトの基準電圧ＶＳＰを受けており、直流出力電圧が所定の電圧を出力していてフィードバック信号がショート検出電圧より高いときには、ハイレベルの信号を出力し、直流出力電圧を検出する分割抵抗のショート事故などでフィードバック信号がショート検出電圧より低いときには、ローレベルのショートプロテクト信号を出力する。ショート検出用比較器１２がショートプロテクト信号を出力した場合には、ＡＮＤゲート７の出力がローレベルの信号となり、駆動部８への入力を遮断することができる。
【００３７】
次に、以上のような構成の力率制御回路１のピーク電流モード制御の自励型電源回路への応用例について説明する。
図６は自励型電源回路の構成例を示す回路図である。
【００３８】
自励型電源回路は、商用電源を全波整流する全波整流器５１を有し、その出力は、トランス５２の１次巻線の一端に接続される。このトランス５２の１次巻線の他端は、ダイオード５３およびコンデンサ５４からなる整流平滑回路を介して直流出力電圧を出力する出力端子５５に接続されている。トランス５２の１次巻線の他端は、また、スイッチング素子とする出力トランジスタ５６のドレインに接続されている。出力トランジスタ５６のソースは、電流検出抵抗５７を介してグランドに接続され、ゲートは力率制御回路１のＤＯ端子に接続されている。出力トランジスタ５６のソースと電流検出抵抗５７との共通接続点は力率制御回路１のＩＳ端子に接続されている。
【００３９】
全波整流器５１の出力とグランドとの間には、抵抗５８，５９からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路１のＭＵＬ端子に接続されている。全波整流器５１の出力は、抵抗６０およびコンデンサ６１を介してグランドに接続され、それらの共通接続点は力率制御回路１のＶＣＣ端子に接続されている。抵抗６０とコンデンサ６１との共通接続点は、また、逆流防止用のダイオード６２を介してトランス５２の２次巻線の一端に接続され、そのトランス５２の２次巻線の他端はグランドに接続されている。トランス５２の２次巻線の一端は、また、力率制御回路１のＺＣＤ端子に接続されている。
【００４０】
出力端子５５とグランドとの間には、抵抗６３，６４からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路１のＦＢ端子に接続されている。そして、力率制御回路１のＣＯＭＰ端子はコンデンサ６５に接続され、ＧＮＤ端子はグランドに接続されている。
【００４１】
ここで、商用電源が投入されると、力率制御回路１のタイマ１０が始動し、所定時間後に駆動信号を出力して出力トランジスタ５６をオンする。これにより全波整流した交流ライン電流が出力トランジスタ５６を通ってグランドへ流れ、そのときの電流エネルギはトランス５２に蓄えられる。センス電流比較器４は、電流検出抵抗５７によって検出された交流ライン電流と乗算器３からの交流入力電圧に比例したピーク電流値とを比較しており、交流ライン電流が交流入力電圧に比例したピーク電流値に等しくなると、ＲＳフリップフロップ５がリセットされ、出力トランジスタ５６をオフさせる。
【００４２】
出力トランジスタ５６がオフすることにより、トランス５２に蓄えられた電流エネルギがダイオード５３を介してコンデンサ５４に供給される。出力トランジスタ５６がオフのとき、トランス５２の２次巻線からのゼロクロス入力信号がハイレベルになり、これが基準電圧ＶＺＣＤを越えると、ＲＳフリップフロップ５がセットされ、出力トランジスタ５６をオンさせる。この出力トランジスタ５６のオン・オフを繰り返すことにより、コンデンサ５４によって平滑された直流出力電圧が出力端子５５より出力される。
【００４３】
この自励型電源回路が軽負荷状態になると、抵抗６３，６４によって検出された直流出力電圧のフィードバック信号が高くなる。これにより、誤差増幅器２の出力電圧が低くなり、コンデンサ６５の端子電圧が１．５ボルト以下になると、オフセット調整電流生成用比較器１１はオフセット調整電流をセンス電流比較器４に注入して入力オフセットをマイナス側にずらすよう調整し、オフセット調整電流生成用比較器１１の入力オフセット電圧をキャンセルすることで、軽負荷時の力率を向上させることができる。
【００４４】
また、ＦＢ端子に入力されるフィードバック信号をショート検出用比較器１２で監視し、フィードバック信号の電圧がショート検出電圧の約０．３ボルト以下に低下すると、ショート検出用比較器１２はＦＢ端子の入力はショート状態にあると判断し、出力トランジスタ５６を強制的にオフするようにしている。
【００４５】
図７は本発明を適用した別の力率制御回路の構成を示す機能ブロック図である。
この力率制御回路７１は、各機能を一体にした集積回路によって構成され、電流誤差増幅器出力用のＩＦＢ端子、電流誤差増幅器反転入力用のＩＩＮ−端子、乗算器入力用のＶＤＥＴ端子、過電圧保護入力用のＯＶＰ端子、電圧誤差増幅器出力用のＶＦＢ端子、電圧誤差増幅器反転入力用のＶＩＮ−端子、グランド接続用のＧＮＤ端子、出力用のＯＵＴ端子、駆動部電源用のＶＣ端子、電源入力用のＶＣＣ端子、ソフトスタート回路用のＣＳ端子、オン／オフ制御入力用のＯＮ／ＯＦＦ端子、基準電圧用のＲＥＦ端子、発振器同期入力用のＳＹＮＣ端子、発振器タイミングコンデンサ用のＣＴ端子、および電流誤差増幅器非反転入力用のＩＤＥＴ端子を有している。
【００４６】
力率制御回路７１は、非反転入力に基準電圧を受け、反転入力にＶＩＮ−端子が接続されて直流出力電圧を監視する電圧誤差増幅器７２を有している。この電圧誤差増幅器７２の出力は、増幅度設定用の素子を接続するＶＦＢ端子および電流基準信号を発生する乗算器７３の第１入力に接続されている。乗算器７３の第２の入力は交流入力電圧を監視するＶＤＥＴ端子に接続され、第３の入力はオフセット調整を行うオフセット調整電流生成用比較器７４の出力に接続されている。オフセット調整電流生成用比較器７４は、その非反転入力に基準電圧を受け、反転入力には電圧誤差増幅器７２の出力およびＶＦＢ端子が接続されている。乗算器７３の出力は、ＩＩＮ−端子および電流誤差増幅器７５の反転入力に接続されている。電流誤差増幅器７５の非反転入力は、交流ライン電流を検出するＩＤＥＴ端子に接続されている。このＩＤＥＴ端子は、また、基準電圧と比較する過電流検出用比較器７６の入力に接続され、その出力はＲＦフリップフロップ７７の第１のセット端子に接続されている。このＲＦフリップフロップ７７のリセット端子は、インバータ７８を介して発振器７９の出力に接続され、第２のセット端子は、過電圧検出用比較器８０の出力に接続されている。この過電圧検出用比較器８０の入力は、基準電圧と直流出力電圧の過電圧検出用のＯＶＰ端子とに接続されている。
【００４７】
力率制御回路７１は、また、ＯＮ／ＯＦＦ端子に接続されて外部信号によりオン・オフ制御を行うオン・オフ制御部８１と、ＶＣＣ端子および基準電圧用のＲＥＦ端子に接続されて内部回路の基準電圧を発生する基準電圧部８２と、ＶＣＣ端子に接続されてＶＣＣ端子に印加される電圧が有効な電圧値になるまで内部回路が異常動作をしないよう制御する不足電圧ロックアウト部８３と、ソフトスタート回路用のＣＳ端子および定電流部８４に接続されて不足電圧ロックアウト部８３の出力信号によりオン・オフ制御されるソフトスタート回路リセット用のスイッチ部８５とを有している。
【００４８】
力率制御回路７１は、さらに、第１入力に発振器７９の出力が接続され、第２入力にソフトスタート回路用のＣＳ端子が接続され、第３入力に電流誤差増幅器７５の出力および位相補正回路素子用のＩＦＢ端子が接続されたＰＷＭ比較器８６を有し、その出力はＡＮＤゲート８７に入力されている。このＡＮＤゲート８７は、オン・オフ制御部８１の出力、不足電圧ロックアウト部８３の出力、発振器７９の出力およびＲＦフリップフロップ７７の出力を受けるよう接続され、出力は駆動部８８を介してＯＵＴ端子に接続されている。駆動部８８は、その電源用のＶＣ端子およびＧＮＤ端子にも接続されている。
【００４９】
この力率制御回路７１によれば、発振器７９の出力としてＣＴ端子から三角波がＰＷＭ比較器８６に入力されており、この三角波と電流誤差増幅器７５の出力とを比較することでＰＷＭ信号を生成し、ＡＮＤゲート８７および駆動部８８を介してＯＵＴ端子に接続されたスイッチング素子を駆動する。ＰＷＭ比較器８６には、ＣＳ端子も入力されている。このＣＳ端子には、起動時に定電流部８４によって充電される後述のコンデンサが接続され、ＰＷＭ比較器８６では、電流誤差増幅器７５の出力電圧とコンデンサの充電電圧の低い方が優先されてソフトスタートが行なわれる。
【００５０】
電流誤差増幅器７５は、その非反転入力にＩＤＥＴ端子を介して交流ライン電流を入力し、反転入力にその交流ライン電流の基準信号として乗算器７３の出力が入力されている。乗算器７３は、直流出力電圧の誤差信号を電圧誤差増幅器７２から受け、ＶＤＥＴ端子から交流入力電圧を受けてそれらを乗算した信号を電流誤差増幅器７５に供給している。
【００５１】
この乗算器７３には、また、オフセット調整電流生成用比較器７４の出力を入力しており、電圧誤差増幅器７２からの電圧誤差が所定値より大きくなる軽負荷時において、直流出力電圧の誤差信号に基づいて生成されたオフセット調整電流を乗算器７３に注入して、乗算器７３の出力オフセット電圧をキャンセルするようにオフセット調整を行う。
【００５２】
なお、ＡＮＤゲート８７は、外部信号によりこの力率制御回路７１をオン・オフ制御したり、ＶＣＣ端子における電圧が有効な値以下のとき、過電流検出用比較器７６が過電流を検出したとき、過電圧検出用比較器８０が過電圧を検出したときにこの力率制御回路７１をシャットダウンしたり、さらに、発振器７９においてＲＦフリップフロップ７７のリセット信号の逆相信号としてあるタイミングで生成される矩形波信号を受けて、出力のデューティマックスを決定するようにしている。
【００５３】
次に、以上のような構成の力率制御回路７１の平均電流モード制御の自励型電源回路への応用例について説明する。
図８は自励型電源回路の構成例を示す回路図である。
【００５４】
自励型電源回路は、商用電源を全波整流する全波整流器９１を有し、その出力は、リアクトル９２の一端に接続される。このリアクトル９２の他端は、ダイオード９３およびコンデンサ９４からなる整流平滑回路を介して直流電圧を出力する出力端子９５に接続されている。リアクトル９２の他端とダイオード９３との接続点は、スイッチング素子とする出力トランジスタ９６のドレインに接続されている。出力トランジスタ９６のソースは、グランド端子９７，９８および力率制御回路７１のＧＮＤ端子に接続されるとともに、電流検出抵抗９９を介して全波整流器９１に接続され、ゲートは力率制御回路７１のＯＵＴ端子に接続されている。リアクトル９２の２次巻線は、ダイオード１００，１０１およびコンデンサ１０２，１０３からなる倍電圧整流回路に接続され、その整流出力は、力率制御回路７１のＶＣＣ端子およびＶＣＣ出力端子１０４に接続され、また、抵抗１０５を介して力率制御回路７１のＶＣ端子に接続されている。
【００５５】
全波整流器９１の出力とグランド端子９７との間には、抵抗１０６，１０７からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路７１のＶＤＥＴ端子に接続されている。出力端子９５とグランド端子９７との間には、抵抗１０８，１０９からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路７１のＯＶＰ端子に接続されている。また、出力端子９５とグランド端子９７との間には、抵抗１１０，１１１からなる分割抵抗に接続され、その分割抵抗の出力は抵抗１１２を介して力率制御回路７１のＶＩＮ−端子に接続されている。このＶＩＮ−端子は、抵抗１１３およびコンデンサ１１４の並列回路を介して力率制御回路７１のＶＦＢ端子に接続されている。
【００５６】
力率制御回路７１において、そのＩＦＢ端子およびＩＩＮ−端子には、抵抗１１５およびコンデンサ１１６，１１７の直並列回路が接続されている。また、ＩＤＥＴ端子は、抵抗１１８を介して電流検出抵抗９９と全波整流器９１との接続点に接続されるとともに、コンデンサ１１９を介してグランド端子９７に接続されている。ＣＴ端子とＲＥＦ端子との間には、抵抗１２０が接続され、ＣＴ端子は、コンデンサ１２１を介してグランド端子９７に接続されている。ＣＳ端子は、コンデンサ１２２を介してグランド端子９７に接続されている。そして、ＯＮ／ＯＦＦ端子は、ＯＮ／ＯＦＦ信号入力端子１２３に接続されている。
【００５７】
次に、乗算器７３およびオフセット調整電流生成用比較器７４の詳細について説明する。
図９は乗算器の例を示す回路図、図１０は乗算器の入出力特性を示す図、図１１はオフセット調整時の乗算器特性を示す図である。
【００５８】
乗算器７３は、一方の入力端子に電圧誤差増幅器７２の出力の電圧Ｖｙを受け、他方の入力端子に基準電圧Ｖｔｈｍ（＝１．５Ｖ）を受ける差動入力構成のブロックＡと、一方の入力端子に交流入力電圧に比例した電圧Ｖｘを受け、他方の入力端子にグランドレベルの電圧を受ける差動入力構成のブロックＢと、ブロックＡおよびブロックＢでの比較結果をシングルエンド出力に変換するブロックＣと、変換された出力を電流信号として取り出すカレントミラー回路のブロックＤと、ＩＯＳ端子にオフセット調整電流生成用比較器７４のからのオフセット調整電流ｉｏｓを受けてオフセット調整を行うブロックＥと、ブロックＤの電流信号にオフセット調整電流ｉｏｓを加算する出力段のブロックＦとから構成されている。
【００５９】
この乗算器７３の入出力特性を示す図１０は、ブロックＡのＶＦＢ端子に電圧誤差増幅器７２の出力の電圧Ｖｙを受けているときのブロックＢのＶＤＥＴ端子に印加される交流入力電圧に比例した電圧Ｖｘの変化に対する乗算器出力電圧の変化を示している。ブロックＡでは、基準電圧としてＶｔｈｍ（＝１．５Ｖ）を受けているので、電圧Ｖｙ＝１．５Ｖのときが基準になっており、このときの乗算器出力電圧は、１．２５Ｖであり、交流入力電圧が増えるに連れて漸減する特性を有している。
【００６０】
オフセット調整時の乗算器７３の入出力特性を示す図１１は、Ｖｔｈｍ＝１．５Ｖ，Ｖｘ＝０Ｖ，Ｖｙ＝１．５Ｖのときのオフセット調整電流ｉｏｓの変化に対する乗算器出力電圧の変化を示している。ここで、ｉｏｓ＝０μＡのとき、乗算器出力電圧は１．２５Ｖであり、ｉｏｓ＝１０μＡのときには、乗算器出力電圧は１．３５Ｖであって、オフセット調整電流ｉｏｓを調整することにより＋１００ｍＶまでオフセット調整が可能であることを表わしている。これは、乗算器７３の出力オフセット電圧の最悪値が１００ｍＶ程度であることに基づくもので、乗算器７３の出力オフセットを１００ｍＶ程度調整することができれば、軽負荷時の力率を改善できることを示している。
【００６１】
図１２はオフセット調整電流生成用比較器の例を示す回路図、図１３はオフセット調整電流生成用比較器の入出力特性を示す図である。
オフセット調整電流生成用比較器７４は、非反転入力端子に基準電圧（＝１．５Ｖ）を受け、反転入力端子に電圧誤差増幅器７２の出力の電圧Ｖｙを受ける差動入力構成のブロックＡ１と、このブロックＡ１の反転入力側の能動負荷とカレントミラー回路を構成するブロックＢ１と、出力段のカレントミラー回路を構成するブロックＣ１とから構成され、出力のＩＯＳ端子は、乗算器７３のＩＯＳ端子に接続される。
【００６２】
このオフセット調整電流生成用比較器７４は、差動入力段の能動負荷をカレントミラー回路で折り返すことでソース電流を供給する構成にしたことにより、図１３に示したように、電圧Ｖｙが１．５Ｖ以上では、オフセット調整電流ｉｏｓは出力せず、１．５Ｖ以下となる軽負荷状態においてオフセット調整電流ｉｏｓを出力するような入出力特性となる。このオフセット調整電流ｉｏｓの最大値は、乗算器７３の出力オフセット電圧の最悪値である１００ｍＶをキャンセルすることができる約１０μＡに設定されている。
【００６３】
次に、図８〜図１３を参照しながら軽負荷時における力率制御回路７１の動作について説明する。
軽負荷時には、直流出力電圧が高くなるので、その電圧を監視しているＶＩＮ−端子の電圧値が大きくなり、電圧誤差増幅器７２の出力が低下する。これにより、ＶＦＢ端子の電圧はほぼゼロとなる。したがって、本発明ではＶＦＢ端子が１．５Ｖ以下のときを軽負荷状態と判定する。これは、オフセット調整電流生成用比較器７４がその非反転入力端子に基準電圧（＝１．５Ｖ）を与えることで判断し、図１３に示したように、ＶＦＢ端子の電圧が１．５Ｖ以下では、０〜１０μＡのオフセット調整電流ｉｏｓを出力する。
【００６４】
このオフセット調整電流ｉｏｓは、乗算器７３のＩＯＳ端子に注入され、オフセットの調整が行われる。この乗算器７３は、ブロックＡのＶｔｈｍ入力およびＶｙ入力を１．５Ｖとし、Ｖｘ入力が０Ｖのとき、図１０に示したように、乗算器出力はおよそ１．２５Ｖとなり、この電圧が軽負荷時におけるオフセット調整動作の開始点になっている。
【００６５】
ここで、軽負荷時に乗算器７３の出力オフセット電圧が最大で１００ｍＶになったとき、最大１０μＡのオフセット調整電流ｉｏｓを乗算器７３のＩＯＳ端子に注入し、オフセットの調整をすることで乗算器７３の出力オフセット電圧をキャンセルする。すなわち、乗算器７３の出力が約１．２５Ｖからマイナス方向に変化する特性であるため、オフセット調整電流ｉｏｓを加算することによるプラス方向のオフセット調整が、乗算器７３の出力オフセット電圧に対してはマイナス方向のオフセットとして働き、乗算器７３の出力オフセット電圧がキャンセルされることになる。これにより、軽負荷時の力率が改善される。
【００６６】
なお、図８では、図７に示した力率制御回路７１を平均電流モード制御の自励型電源回路へ適用した場合を例に示したが、図６に示したようなピーク電流モード制御の自励型電源回路にも同様に適用することができる。
【００６７】
【発明の効果】
以上説明したように、本発明では、軽負荷時に、センス電流比較器をマイナス側にオフセット調整できるように構成した。これにより、軽負荷時において、センス電流比較器におけるプラス側の入力オフセット電圧がキャンセルされ、軽負荷時の力率を向上させることができる。
【００６８】
また、本発明では、軽負荷時に、乗算器をプラス側にオフセット調整できるように構成した。これにより、軽負荷時において、乗算器の出力オフセット電圧がキャンセルされ、軽負荷時の力率を向上させることができる。
【００６９】
また、本発明では、ゼロクロス入力信号を内蔵のタイマで監視し、出力が一定時間オフになっていてゼロクロス入力信号がローレベルである場合に、出力トランジスタをオンにするように構成した。これにより、起動用の外付け部品を必要とせず、また、出力状態の変化に迅速に対応できる電源回路の起動回路とすることができる。
【００７０】
さらに、本発明では、直流出力電圧のフィードバック信号を監視するショート検出用比較器を備えたことにより、外部にショート検出回路が不要となり、外部部品を低減することができる。
【図面の簡単な説明】
【図１】本発明を適用した力率制御回路の構成を示す機能ブロック図である。
【図２】センス電流比較器の例を示す回路図である。
【図３】センス電流比較器のオフセット調整時の入出力特性を示す図である。
【図４】オフセット調整電流生成用比較器の例を示す回路図である。
【図５】オフセット調整電流生成用比較器の入出力特性を示す図である。
【図６】自励型電源回路の構成例を示す回路図である。
【図７】本発明を適用した別の力率制御回路の構成を示す機能ブロック図である。
【図８】自励型電源回路の構成例を示す回路図である。
【図９】乗算器の例を示す回路図である。
【図１０】乗算器の入出力特性を示す図である。
【図１１】オフセット調整時の乗算器特性を示す図である。
【図１２】オフセット調整電流生成用比較器の例を示す回路図である。
【図１３】オフセット調整電流生成用比較器の入出力特性を示す図である。
【符号の説明】
１ 力率制御回路
２ 誤差増幅器
３ 乗算器
４ センス電流比較器
５ ＲＳフリップフロップ
６ ＯＲゲート
７ ＡＮＤゲート
８ 駆動部
９ ゼロクロス入力用比較器
１０ タイマ
１１ オフセット調整電流生成用比較器
１２ ショート検出用比較器
１３ 基準電圧部
７１ 力率制御回路
７２ 電圧誤差増幅器
７３ 乗算器
７４ オフセット調整電流生成用比較器
７５ 電流誤差増幅器
７６ 過電流検出用比較器
７７ ＲＳフリップフロップ
７８ インバータ
７９ 発振器
８０ 過電圧検出用比較器
８１ オン・オフ制御部
８２ 基準電圧部
８３ 不足電圧ロックアウト部
８４ 定電流部
８５ スイッチ部
８６ ＰＷＭ比較器
８７ ＡＮＤゲート
８８ 駆動部
【発明の属する技術分野】
本発明は電源回路に関し、特に自励型電源回路の力率改善制御用集積回路に適用される電源回路に関する。
【０００２】
【従来の技術】
全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路では、スイッチング動作による高調波電流成分の増加に伴って力率が大幅に低下するが、その力率の低下を改善するために力率制御回路が用いられている。力率の低下を改善する制御回路としては、スイッチング素子を流れる電流のピーク値を検出して制御するピーク電流モードの力率制御回路および交流ラインを流れる連続的な電流を検出して制御する平均電流モードの力率制御回路が知られている。
【０００３】
ピーク電流モードの力率制御回路は、直流出力電圧を検出したフィードバック信号を入力する誤差増幅器と、この誤差増幅器の出力と商用電源を全波整流した交流入力電圧とを入力する乗算器と、この乗算器の出力と交流ライン電流とを比較するセンス電流比較器と、交流入力電圧を受けるトランスと直流出力電圧を生成する整流平滑回路との間に設けられたスイッチング素子を制御するＲＳフリップフロップとから構成され、全波整流された交流入力電圧に対して、交流ライン電流の平均を正弦波に維持するとともに交流入力電圧と同相に維持するように制御することによって、力率の改善を行うものである。
【０００４】
このような力率制御回路において、まず、スイッチング素子がオンすると、全波整流した交流ライン電流がスイッチング素子を通ってグランドへ流れ、そのときの電流エネルギはトランスに蓄えられる。一方、乗算器では、交流入力電圧を入力して、交流ライン電流の平均を作り出すのに必要な交流入力電圧に比例したピーク電流値を決定し、センス電流比較器が決定されたピーク電流値と交流ライン電流とを比較する。センス電流比較器は、交流ライン電流が増加していって乗算器により決定されたピーク値と等しくなった場合にリセット信号を発生し、ＲＳフリップフロップをリセットし、スイッチング素子をオフさせる。スイッチング素子のオフにより、トランスに蓄えられた電流エネルギが出力側の整流平滑回路に供給される。スイッチング素子がオフとなる期間では、トランスの２次側からの信号がハイレベルになるため、その信号によりＲＳフリップフロップをセットし、スイッチング素子をオンさせる。このＲＳフリップフロップのリセットおよびセットを繰り返すことで、出力側の整流平滑回路に電流を供給する。
【０００５】
スイッチング素子がオンしたときの交流ライン電流は、そのピーク値が交流入力電圧に比例した値に制限されて下げられるので、交流ライン電流の平均が交流入力電圧の正弦波に相似な波形に維持され、これによって、力率の改善を実現している。
【０００６】
一方、平均電流モードの力率制御回路は、直流出力電圧を検出したフィードバック信号を入力する誤差増幅器と、この誤差増幅器の出力と商用電源を全波整流した交流入力電圧とを入力する乗算器と、この乗算器の出力と交流ライン電流とを入力する電流誤差増幅器と、交流入力電圧を受けるリアクトルと直流出力電圧を生成する整流平滑回路との間に設けられたスイッチング素子を制御するＰＷＭ比較器とから構成される。この平均電流モードの力率制御回路では、リアクトルに流れる連続的な電流を制御して力率の改善を実現している。
【０００７】
リアクトル電流の基準信号を作り出すために乗算器が使用されているが、この乗算器には交流入力電圧と直流出力電圧を一定に保つための電圧誤差増幅器の出力との２つの信号が入力されるため、乗算器の出力は交流入力電圧と同相の正弦波状の信号となる。これにより、リアクトルに流れる電流、すなわち交流入力電流波形を入力正弦波電圧に追随させることになり、全波整流された交流入力電圧に対して、交流ライン電流の平均を正弦波としかつ交流入力電圧と同相に維持されて、力率の改善が行なわれる。
【０００８】
また、電源回路は、その始動時または再起動時に起動することができるよう起動回路が必要である。従来の電源回路では、外部発振器による外付けの起動回路を用いるのが一般的であったが、外部発振器を用いると外付けの部品が必要になり、コストアップに繋がることから、起動回路を内蔵させることが提案されている。この内蔵型起動回路を備えた電源回路として、たとえば特開平６−８６５５５号公報が知られている。
【０００９】
さらに、従来の電源回路では、直流出力電圧を抵抗分割した信号をフィードバック信号として使用し、そのフィードバック信号が小さい場合には、直流出力電圧を増加する方向に制御し、逆に、フィードバック信号が大きい場合は、直流出力電圧を減少する方向に制御している。電源回路は、このような原理で動作しているため、直流出力電圧を検出する分割抵抗が破損するなどの異常が発生してフィードバック信号の入力がショートしてしまった場合に、直流出力電圧が増加する方向にのみ制御することになり、危険な状態となる。この危険な状態を防止するため、従来は外付けの比較器でフィードバック信号を監視し、フィードバック信号が所定の値より小さくなると、乗算器に入力される誤差増幅器の出力を強制的にゼロになるようにする。これにより、乗算器から出力されるピーク値は非常に小さくなり、結果的にＲＳフリップフロップをリセットし、スイッチング素子をオフにするようにしている。
【００１０】
【発明が解決しようとする課題】
力率制御を行う電源回路において、交流入力電圧は全波整流された正弦波であるため波形の谷間の部分で電圧はほぼゼロとなり、したがって、このとき、電源回路の出力電圧は当然ゼロとなるべきである。しかしながら、従来の電源回路では、乗算器の出力オフセット電圧やセンス電流比較器の入力オフセット電圧により、センス電流比較器や乗算器から多少の電流が出力されてしまい、入力電圧と同じゼロとすることができないという問題点があった。特に、軽負荷の場合には、平均電流の正弦波のピーク値が小さいために正弦波の谷間で出力されてしまってゼロとなりきれない電流値が残ってしまい、これが力率を悪化させる原因となっている。
【００１１】
また、起動回路を内蔵した従来の電源回路では、外部のスイッチング素子の駆動状態を記憶するＲＳフリップフロップの出力をタイマ回路が監視していて、リセット状態にあるＲＳフリップフロップの出力が所定時間以上経過すると、ＲＳフリップフロップをセット状態にして再起動するようにしているが、タイマ回路の動作が電源回路の出力変化に対して遅れてしまう場合があるという問題点があった。
【００１２】
さらに、従来の電源回路では、外付け部品でフィードバック信号のショートを検出して電源回路の動作を停止する構成をとっているため、自励型電源回路のコストが高くなるという問題点があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、軽負荷時の力率を改善した電源回路を提供することを目的とする。
また、本発明は、始動または再起動に関して、外付け部品を必要とせず、かつ出力状態の変化に迅速に対応することができる起動回路を持った電源回路を提供することを目的とする。
【００１４】
さらに、本発明は、フィードバック信号のショート検出用の回路に関して、外部部品数を低減できる電源回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明では上記問題を解決するために、全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成するオフセット調整電流生成手段と、前記交流入力電圧に比例した信号とスイッチング素子を流れる交流ライン電流の信号とを比較してリセット信号を生成するとともに、前記オフセット調整電流生成手段によって生成された前記オフセット調整電流を入力することによりオフセットをキャンセルする側に調整可能なセンス電流比較器と、を備え、前記センス電流比較器は、差動入力回路と出力バッファ回路とを備え、前記差動入力回路の反転入力側の能動負荷と前記出力バッファ回路との接続点に前記オフセット調整電流を供給する入力端子を有することを特徴とする電源回路が提供される。
【００１６】
このような電源回路によれば、軽負荷時にオフセット調整電流生成手段によって生成されたオフセット調整電流をセンス電流比較器に注入してセンス電流比較器の入力オフセット電圧をキャンセルするようなオフセットをセンス電流比較器に持たせるようにした。これにより、軽負荷時の出力特性が補正され、力率を向上させることができる。
【００１７】
また、本発明では、全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成し、リアクトルに流れる電流の基準信号を作り出す乗算器に注入して、その乗算器の出力オフセット電圧をキャンセルするオフセット調整電流生成手段を備え、前記乗算器は、基準電圧と直流出力電圧に比例したフィードバック信号を増幅する電圧誤差増幅器の出力信号とを比較する第１の差動入力回路と、前記交流入力電圧に比例した信号とグランドレベルとを比較する第２の差動入力回路と、前記第１の差動入力回路および前記第２の差動入力回路の比較結果を乗算してシングルエンド出力に変換する変換回路と、前記変換回路の出力を電流信号として取り出す第１のカレントミラー回路と、前記オフセット調整電流生成手段からのオフセット調整電流を受ける第２のカレントミラー回路と、前記第１および第２のカレントミラー回路の出力電流を加算する抵抗回路とを有する構成にした。これにより、軽負荷時に交流入力電圧の正弦波の波形の谷間で乗算器のオフセットにより出力されてしまう電流の値をキャンセルすることができ、軽負荷時の力率を改善することができる。
【００１８】
また、本発明によれば、ゼロクロス入力信号を監視して前記ゼロクロス入力信号が所定時間ない場合に始動および再起動信号を発生するタイマと、外部のスイッチング素子を駆動するためのオン・オフ信号を出力するＲＳフリップフロップの出力に設けられて前記タイマの始動および再起動信号との論理和信号を出力する論理和ゲートとを備えるようにした。これにより、外付け部品を必要とせず、かつ出力状態の変化に迅速に対応することができる起動回路を備えた電源回路とすることができる。
【００１９】
さらに、本発明によれば、フィードバック信号の入力を監視して前記フィードバック信号が所定値以下になった場合にショート検出信号を出力するショート検出回路と、前記ショート検出信号を受けて外部のスイッチング素子を駆動するためのオン・オフ信号を遮断する論理積ゲートとを備えるようにした。これにより、外付け部品によるショート検出回路を不要とした電源回路にすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、力率制御回路に適用した場合を例に図面を参照して詳細に説明する。
【００２１】
図１は本発明を適用した力率制御回路の構成を示す機能ブロック図である。
この力率制御回路１は、各機能を一体にした集積回路によって構成され、電源電圧入力用のＶＣＣ端子、グランド接続用のＧＮＤ端子、交流入力電圧に比例した電圧入力用のＭＵＬ端子、フィードバック信号入力用のＦＢ端子、誤差信号出力用のＣＯＭＰ端子、センス電流信号入力用のＩＳ端子、ゼロクロス信号入力用のＺＣＤ端子、および出力用のＤＯ端子を有している。
【００２２】
力率制御回路１は、非反転入力に基準電圧ＶＲＥＦを受け、反転入力にＦＢ端子が接続された誤差増幅器２を有している。この誤差増幅器２の出力は、ＣＯＭＰ端子および乗算器３の第１入力に接続されている。乗算器３の第２の入力はＭＵＬ端子に接続され、出力はセンス電流比較器４の反転入力に接続されている。センス電流比較器４の非反転入力はＩＳ端子に接続され、出力はＲＳフリップフロップ５のリセット入力に接続されている。ＲＳフリップフロップ５の出力は、ＯＲゲート６の第１入力に接続され、このＯＲゲート６の出力はＡＮＤゲート７の第１入力に接続されている。ＡＮＤゲート７の出力は駆動部８の入力に接続され、この駆動部８の出力は、この力率制御回路１の出力であるＤＯ端子に接続されている。
【００２３】
力率制御回路１は、非反転入力にＺＣＤ端子が接続され、反転入力に基準電圧ＶＺＣＤを受けるゼロクロス入力用比較器９を有している。このゼロクロス入力用比較器９の出力は、ＲＳフリップフロップ５のセット入力とタイマ１０の入力とに接続されている。タイマ１０の出力は、ＯＲゲート６の第２入力に接続されている。力率制御回路１は、また、オフセット調整電流生成用比較器１１およびショート検出用比較器１２を有している。オフセット調整電流生成用比較器１１は、基準電圧ＶＯＳを受ける非反転入力、誤差増幅器２の出力が接続された反転入力およびセンス電流比較器４のオフセット調整電流入力用のＩＯＳ端子に接続された出力を有している。ショート検出用比較器１２は、基準電圧ＶＳＰを受ける反転入力、ＦＢ端子に接続された非反転入力およびＡＮＤゲート７の第２入力に接続された出力を有している。さらに、力率制御回路１は、ＶＣＣ端子に受ける電源電圧から基準電圧ＶＲＥＦ，ＶＺＣＤ，ＶＯＳ，ＶＳＰを出力する基準電圧部１３を有している。
【００２４】
以上の構成の力率制御回路１によれば、始動時はＺＣＤ端子にはゼロクロス入力信号の入力はなく、したがって、ゼロクロス入力用比較器９の出力はローレベルである。この時点からタイマ１０が起動し、漸増する出力信号を出力する。このタイマ１０の出力信号が、ＯＲゲート６の動作しきい値電圧を越えると、ＯＲゲート６はハイレベルの信号を出力する。力率制御回路１の始動直後には、ＦＢ端子にフィードバック信号が入力されているので、ショート検出用比較器１２はハイレベルの信号を出力している。これにより、ＡＮＤゲート７の出力はハイレベルの信号を出力し、駆動部８はスイッチング素子駆動用の始動信号を出力し、スイッチング素子をオンにする。
【００２５】
スイッチング素子がオンになって交流ライン電流が流れると、ＩＳ端子の交流ライン電流に比例した電圧信号が高くなってくる。この電圧信号が乗算器３からのピーク電圧値と等しくなると、センス電流比較器４はリセット信号を出力し、スイッチング素子をオフにする。以下、これを繰り返す。
【００２６】
このように、タイマ１０は、力率制御回路１の出力を直接監視し、出力が一定時間オフである場合に、出力をオンとすることができる。これにより、外部起動回路を必要とせず、また、出力状態の変化に迅速に対応できる起動回路を構成することができる。
【００２７】
次に、センス電流比較器４およびオフセット調整電流生成用比較器１１の詳細について説明する。
図２はセンス電流比較器の例を示す回路図、図３はセンス電流比較器のオフセット調整時の入出力特性を示す図である。
【００２８】
センス電流比較器４は、差動入力段を構成する４つのトランジスタ２１〜２４および電流源２５と、ソースフォロワレベルシフタを構成するトランジスタ２６，２８および電流源２７，２９と、出力バッファを構成するトランジスタ３０，３２および電流源３１，３３とを備えている。
【００２９】
反転入力側のトランジスタ２２の能動負荷には、オフセット調整電流入力用のＩＯＳ端子が設けられ、これによって、センス電流比較器４は、オフセット調整電流を注入することでオフセット調整可能な比較器を構成している。
【００３０】
入力部のトランジスタ２６，２８からなるソースフォロワレベルシフタは、グランドレベルまで入力範囲を広げるためのもので、これにより、センス電流比較器４の反転入力は、ＩＳ端子のセンス電流の入力をグランドレベルから検出するようにしている。したがって、センス電流比較器４は、図３に示したように、オフセット調整電流ＩＯＳが入力されないときには、反転入力が０のときを境にして出力が反転するが、オフセット調整電流ＩＯＳの入力が増えるにつれて、入力オフセット電圧がマイナス側に増えるような特性となる。
【００３１】
図４はオフセット調整電流生成用比較器の例を示す回路図、図５はオフセット調整電流生成用比較器の入出力特性を示す図である。
オフセット調整電流生成用比較器１１は、差動入力段を構成するトランジスタ４１〜４４および電流源４５と、反転入力側の能動負荷とカレントミラー回路を構成するトランジスタ４６と、出力段のカレントミラー回路を構成するトランジスタ４７，４８とを備えている。非反転入力には、基準電圧ＶＯＳ（＝０．５ボルト）を受け、反転入力には誤差増幅器２の出力であるＣＯＭＰ端子の電圧ＶＣＯＭＰを受ける。
【００３２】
このオフセット調整電流生成用比較器１１は、差動段の能動負荷をダイオード接続したトランジスタ４４で構成し、そのダイオード接続した能動負荷をカレントミラー回路で折り返すことでソース電流を供給する構成にしたことにより、図５に示したように、電圧ＶＣＯＭＰが１．５ボルト以上では、オフセット調整電流ＩＯＳは出力せず、１．５ボルト以下となる軽負荷状態においてオフセット調整電流ＩＯＳを出力するような入出力特性となる。
【００３３】
次に、力率制御回路１の軽負荷時の動作について説明する。
軽負荷時には、ＦＢ端子へ入力されるフィードバック信号の値が大きくなるので、誤差増幅器２の出力レベルが下がり、ＣＯＭＰ端子の電圧ＶＣＯＭＰはほぼゼロまで減少する。このＣＯＭＰ端子の電圧ＶＣＯＭＰを監視しているオフセット調整電流生成用比較器１１は、図５の入出力特性から、ＣＯＭＰ端子の電圧ＶＣＯＭＰが１．５ボルト以下のときを軽負荷状態と判定し、ＣＯＭＰ端子の電圧ＶＣＯＭＰに応じたオフセット調整電流を生成する。
【００３４】
センス電流比較器４は、そのＩＯＳ入力にオフセット調整電流ＩＯＳを注入することによりオフセットを調整することができる。図３の入出力特性から判るように、センス電流比較器４は、そのＩＯＳ入力に注入するオフセット調整電流ＩＯＳを１６μＡにすると入力オフセット電圧が−１００ｍＶとなる。この値は、乗算器３の出力オフセット電圧の最悪値とセンス電流比較器４の入力オフセット電圧の最悪値とを加えた値が１００ｍＶ程度であることから決められた。ここで、乗算器３の出力オフセット電圧をキャンセルせずにセンス電流比較器４の入力オフセットのみ調整するのは、乗算器３の出力オフセット電圧がセンス電流比較器４に入力されているため、結果的にセンス電流比較器４の入力オフセットの変化として現れることによる。
【００３５】
このように、軽負荷時に最大１６μＡのオフセット調整電流ＩＯＳをセンス電流比較器４に入力して、その入力オフセットを１００ｍＶ調整することで、軽負荷時に入力電圧がゼロのときに出力電圧をゼロにすることができ、力率を改善することができる。
【００３６】
また、この力率制御回路１では、ＦＢ端子に供給されるフィードバック信号を監視するショート検出用比較器１２を備えている。このショート検出用比較器１２は、その反転入力にショート検出電圧として約０．３ボルトの基準電圧ＶＳＰを受けており、直流出力電圧が所定の電圧を出力していてフィードバック信号がショート検出電圧より高いときには、ハイレベルの信号を出力し、直流出力電圧を検出する分割抵抗のショート事故などでフィードバック信号がショート検出電圧より低いときには、ローレベルのショートプロテクト信号を出力する。ショート検出用比較器１２がショートプロテクト信号を出力した場合には、ＡＮＤゲート７の出力がローレベルの信号となり、駆動部８への入力を遮断することができる。
【００３７】
次に、以上のような構成の力率制御回路１のピーク電流モード制御の自励型電源回路への応用例について説明する。
図６は自励型電源回路の構成例を示す回路図である。
【００３８】
自励型電源回路は、商用電源を全波整流する全波整流器５１を有し、その出力は、トランス５２の１次巻線の一端に接続される。このトランス５２の１次巻線の他端は、ダイオード５３およびコンデンサ５４からなる整流平滑回路を介して直流出力電圧を出力する出力端子５５に接続されている。トランス５２の１次巻線の他端は、また、スイッチング素子とする出力トランジスタ５６のドレインに接続されている。出力トランジスタ５６のソースは、電流検出抵抗５７を介してグランドに接続され、ゲートは力率制御回路１のＤＯ端子に接続されている。出力トランジスタ５６のソースと電流検出抵抗５７との共通接続点は力率制御回路１のＩＳ端子に接続されている。
【００３９】
全波整流器５１の出力とグランドとの間には、抵抗５８，５９からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路１のＭＵＬ端子に接続されている。全波整流器５１の出力は、抵抗６０およびコンデンサ６１を介してグランドに接続され、それらの共通接続点は力率制御回路１のＶＣＣ端子に接続されている。抵抗６０とコンデンサ６１との共通接続点は、また、逆流防止用のダイオード６２を介してトランス５２の２次巻線の一端に接続され、そのトランス５２の２次巻線の他端はグランドに接続されている。トランス５２の２次巻線の一端は、また、力率制御回路１のＺＣＤ端子に接続されている。
【００４０】
出力端子５５とグランドとの間には、抵抗６３，６４からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路１のＦＢ端子に接続されている。そして、力率制御回路１のＣＯＭＰ端子はコンデンサ６５に接続され、ＧＮＤ端子はグランドに接続されている。
【００４１】
ここで、商用電源が投入されると、力率制御回路１のタイマ１０が始動し、所定時間後に駆動信号を出力して出力トランジスタ５６をオンする。これにより全波整流した交流ライン電流が出力トランジスタ５６を通ってグランドへ流れ、そのときの電流エネルギはトランス５２に蓄えられる。センス電流比較器４は、電流検出抵抗５７によって検出された交流ライン電流と乗算器３からの交流入力電圧に比例したピーク電流値とを比較しており、交流ライン電流が交流入力電圧に比例したピーク電流値に等しくなると、ＲＳフリップフロップ５がリセットされ、出力トランジスタ５６をオフさせる。
【００４２】
出力トランジスタ５６がオフすることにより、トランス５２に蓄えられた電流エネルギがダイオード５３を介してコンデンサ５４に供給される。出力トランジスタ５６がオフのとき、トランス５２の２次巻線からのゼロクロス入力信号がハイレベルになり、これが基準電圧ＶＺＣＤを越えると、ＲＳフリップフロップ５がセットされ、出力トランジスタ５６をオンさせる。この出力トランジスタ５６のオン・オフを繰り返すことにより、コンデンサ５４によって平滑された直流出力電圧が出力端子５５より出力される。
【００４３】
この自励型電源回路が軽負荷状態になると、抵抗６３，６４によって検出された直流出力電圧のフィードバック信号が高くなる。これにより、誤差増幅器２の出力電圧が低くなり、コンデンサ６５の端子電圧が１．５ボルト以下になると、オフセット調整電流生成用比較器１１はオフセット調整電流をセンス電流比較器４に注入して入力オフセットをマイナス側にずらすよう調整し、オフセット調整電流生成用比較器１１の入力オフセット電圧をキャンセルすることで、軽負荷時の力率を向上させることができる。
【００４４】
また、ＦＢ端子に入力されるフィードバック信号をショート検出用比較器１２で監視し、フィードバック信号の電圧がショート検出電圧の約０．３ボルト以下に低下すると、ショート検出用比較器１２はＦＢ端子の入力はショート状態にあると判断し、出力トランジスタ５６を強制的にオフするようにしている。
【００４５】
図７は本発明を適用した別の力率制御回路の構成を示す機能ブロック図である。
この力率制御回路７１は、各機能を一体にした集積回路によって構成され、電流誤差増幅器出力用のＩＦＢ端子、電流誤差増幅器反転入力用のＩＩＮ−端子、乗算器入力用のＶＤＥＴ端子、過電圧保護入力用のＯＶＰ端子、電圧誤差増幅器出力用のＶＦＢ端子、電圧誤差増幅器反転入力用のＶＩＮ−端子、グランド接続用のＧＮＤ端子、出力用のＯＵＴ端子、駆動部電源用のＶＣ端子、電源入力用のＶＣＣ端子、ソフトスタート回路用のＣＳ端子、オン／オフ制御入力用のＯＮ／ＯＦＦ端子、基準電圧用のＲＥＦ端子、発振器同期入力用のＳＹＮＣ端子、発振器タイミングコンデンサ用のＣＴ端子、および電流誤差増幅器非反転入力用のＩＤＥＴ端子を有している。
【００４６】
力率制御回路７１は、非反転入力に基準電圧を受け、反転入力にＶＩＮ−端子が接続されて直流出力電圧を監視する電圧誤差増幅器７２を有している。この電圧誤差増幅器７２の出力は、増幅度設定用の素子を接続するＶＦＢ端子および電流基準信号を発生する乗算器７３の第１入力に接続されている。乗算器７３の第２の入力は交流入力電圧を監視するＶＤＥＴ端子に接続され、第３の入力はオフセット調整を行うオフセット調整電流生成用比較器７４の出力に接続されている。オフセット調整電流生成用比較器７４は、その非反転入力に基準電圧を受け、反転入力には電圧誤差増幅器７２の出力およびＶＦＢ端子が接続されている。乗算器７３の出力は、ＩＩＮ−端子および電流誤差増幅器７５の反転入力に接続されている。電流誤差増幅器７５の非反転入力は、交流ライン電流を検出するＩＤＥＴ端子に接続されている。このＩＤＥＴ端子は、また、基準電圧と比較する過電流検出用比較器７６の入力に接続され、その出力はＲＦフリップフロップ７７の第１のセット端子に接続されている。このＲＦフリップフロップ７７のリセット端子は、インバータ７８を介して発振器７９の出力に接続され、第２のセット端子は、過電圧検出用比較器８０の出力に接続されている。この過電圧検出用比較器８０の入力は、基準電圧と直流出力電圧の過電圧検出用のＯＶＰ端子とに接続されている。
【００４７】
力率制御回路７１は、また、ＯＮ／ＯＦＦ端子に接続されて外部信号によりオン・オフ制御を行うオン・オフ制御部８１と、ＶＣＣ端子および基準電圧用のＲＥＦ端子に接続されて内部回路の基準電圧を発生する基準電圧部８２と、ＶＣＣ端子に接続されてＶＣＣ端子に印加される電圧が有効な電圧値になるまで内部回路が異常動作をしないよう制御する不足電圧ロックアウト部８３と、ソフトスタート回路用のＣＳ端子および定電流部８４に接続されて不足電圧ロックアウト部８３の出力信号によりオン・オフ制御されるソフトスタート回路リセット用のスイッチ部８５とを有している。
【００４８】
力率制御回路７１は、さらに、第１入力に発振器７９の出力が接続され、第２入力にソフトスタート回路用のＣＳ端子が接続され、第３入力に電流誤差増幅器７５の出力および位相補正回路素子用のＩＦＢ端子が接続されたＰＷＭ比較器８６を有し、その出力はＡＮＤゲート８７に入力されている。このＡＮＤゲート８７は、オン・オフ制御部８１の出力、不足電圧ロックアウト部８３の出力、発振器７９の出力およびＲＦフリップフロップ７７の出力を受けるよう接続され、出力は駆動部８８を介してＯＵＴ端子に接続されている。駆動部８８は、その電源用のＶＣ端子およびＧＮＤ端子にも接続されている。
【００４９】
この力率制御回路７１によれば、発振器７９の出力としてＣＴ端子から三角波がＰＷＭ比較器８６に入力されており、この三角波と電流誤差増幅器７５の出力とを比較することでＰＷＭ信号を生成し、ＡＮＤゲート８７および駆動部８８を介してＯＵＴ端子に接続されたスイッチング素子を駆動する。ＰＷＭ比較器８６には、ＣＳ端子も入力されている。このＣＳ端子には、起動時に定電流部８４によって充電される後述のコンデンサが接続され、ＰＷＭ比較器８６では、電流誤差増幅器７５の出力電圧とコンデンサの充電電圧の低い方が優先されてソフトスタートが行なわれる。
【００５０】
電流誤差増幅器７５は、その非反転入力にＩＤＥＴ端子を介して交流ライン電流を入力し、反転入力にその交流ライン電流の基準信号として乗算器７３の出力が入力されている。乗算器７３は、直流出力電圧の誤差信号を電圧誤差増幅器７２から受け、ＶＤＥＴ端子から交流入力電圧を受けてそれらを乗算した信号を電流誤差増幅器７５に供給している。
【００５１】
この乗算器７３には、また、オフセット調整電流生成用比較器７４の出力を入力しており、電圧誤差増幅器７２からの電圧誤差が所定値より大きくなる軽負荷時において、直流出力電圧の誤差信号に基づいて生成されたオフセット調整電流を乗算器７３に注入して、乗算器７３の出力オフセット電圧をキャンセルするようにオフセット調整を行う。
【００５２】
なお、ＡＮＤゲート８７は、外部信号によりこの力率制御回路７１をオン・オフ制御したり、ＶＣＣ端子における電圧が有効な値以下のとき、過電流検出用比較器７６が過電流を検出したとき、過電圧検出用比較器８０が過電圧を検出したときにこの力率制御回路７１をシャットダウンしたり、さらに、発振器７９においてＲＦフリップフロップ７７のリセット信号の逆相信号としてあるタイミングで生成される矩形波信号を受けて、出力のデューティマックスを決定するようにしている。
【００５３】
次に、以上のような構成の力率制御回路７１の平均電流モード制御の自励型電源回路への応用例について説明する。
図８は自励型電源回路の構成例を示す回路図である。
【００５４】
自励型電源回路は、商用電源を全波整流する全波整流器９１を有し、その出力は、リアクトル９２の一端に接続される。このリアクトル９２の他端は、ダイオード９３およびコンデンサ９４からなる整流平滑回路を介して直流電圧を出力する出力端子９５に接続されている。リアクトル９２の他端とダイオード９３との接続点は、スイッチング素子とする出力トランジスタ９６のドレインに接続されている。出力トランジスタ９６のソースは、グランド端子９７，９８および力率制御回路７１のＧＮＤ端子に接続されるとともに、電流検出抵抗９９を介して全波整流器９１に接続され、ゲートは力率制御回路７１のＯＵＴ端子に接続されている。リアクトル９２の２次巻線は、ダイオード１００，１０１およびコンデンサ１０２，１０３からなる倍電圧整流回路に接続され、その整流出力は、力率制御回路７１のＶＣＣ端子およびＶＣＣ出力端子１０４に接続され、また、抵抗１０５を介して力率制御回路７１のＶＣ端子に接続されている。
【００５５】
全波整流器９１の出力とグランド端子９７との間には、抵抗１０６，１０７からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路７１のＶＤＥＴ端子に接続されている。出力端子９５とグランド端子９７との間には、抵抗１０８，１０９からなる分割抵抗に接続され、その分割抵抗の出力は力率制御回路７１のＯＶＰ端子に接続されている。また、出力端子９５とグランド端子９７との間には、抵抗１１０，１１１からなる分割抵抗に接続され、その分割抵抗の出力は抵抗１１２を介して力率制御回路７１のＶＩＮ−端子に接続されている。このＶＩＮ−端子は、抵抗１１３およびコンデンサ１１４の並列回路を介して力率制御回路７１のＶＦＢ端子に接続されている。
【００５６】
力率制御回路７１において、そのＩＦＢ端子およびＩＩＮ−端子には、抵抗１１５およびコンデンサ１１６，１１７の直並列回路が接続されている。また、ＩＤＥＴ端子は、抵抗１１８を介して電流検出抵抗９９と全波整流器９１との接続点に接続されるとともに、コンデンサ１１９を介してグランド端子９７に接続されている。ＣＴ端子とＲＥＦ端子との間には、抵抗１２０が接続され、ＣＴ端子は、コンデンサ１２１を介してグランド端子９７に接続されている。ＣＳ端子は、コンデンサ１２２を介してグランド端子９７に接続されている。そして、ＯＮ／ＯＦＦ端子は、ＯＮ／ＯＦＦ信号入力端子１２３に接続されている。
【００５７】
次に、乗算器７３およびオフセット調整電流生成用比較器７４の詳細について説明する。
図９は乗算器の例を示す回路図、図１０は乗算器の入出力特性を示す図、図１１はオフセット調整時の乗算器特性を示す図である。
【００５８】
乗算器７３は、一方の入力端子に電圧誤差増幅器７２の出力の電圧Ｖｙを受け、他方の入力端子に基準電圧Ｖｔｈｍ（＝１．５Ｖ）を受ける差動入力構成のブロックＡと、一方の入力端子に交流入力電圧に比例した電圧Ｖｘを受け、他方の入力端子にグランドレベルの電圧を受ける差動入力構成のブロックＢと、ブロックＡおよびブロックＢでの比較結果をシングルエンド出力に変換するブロックＣと、変換された出力を電流信号として取り出すカレントミラー回路のブロックＤと、ＩＯＳ端子にオフセット調整電流生成用比較器７４のからのオフセット調整電流ｉｏｓを受けてオフセット調整を行うブロックＥと、ブロックＤの電流信号にオフセット調整電流ｉｏｓを加算する出力段のブロックＦとから構成されている。
【００５９】
この乗算器７３の入出力特性を示す図１０は、ブロックＡのＶＦＢ端子に電圧誤差増幅器７２の出力の電圧Ｖｙを受けているときのブロックＢのＶＤＥＴ端子に印加される交流入力電圧に比例した電圧Ｖｘの変化に対する乗算器出力電圧の変化を示している。ブロックＡでは、基準電圧としてＶｔｈｍ（＝１．５Ｖ）を受けているので、電圧Ｖｙ＝１．５Ｖのときが基準になっており、このときの乗算器出力電圧は、１．２５Ｖであり、交流入力電圧が増えるに連れて漸減する特性を有している。
【００６０】
オフセット調整時の乗算器７３の入出力特性を示す図１１は、Ｖｔｈｍ＝１．５Ｖ，Ｖｘ＝０Ｖ，Ｖｙ＝１．５Ｖのときのオフセット調整電流ｉｏｓの変化に対する乗算器出力電圧の変化を示している。ここで、ｉｏｓ＝０μＡのとき、乗算器出力電圧は１．２５Ｖであり、ｉｏｓ＝１０μＡのときには、乗算器出力電圧は１．３５Ｖであって、オフセット調整電流ｉｏｓを調整することにより＋１００ｍＶまでオフセット調整が可能であることを表わしている。これは、乗算器７３の出力オフセット電圧の最悪値が１００ｍＶ程度であることに基づくもので、乗算器７３の出力オフセットを１００ｍＶ程度調整することができれば、軽負荷時の力率を改善できることを示している。
【００６１】
図１２はオフセット調整電流生成用比較器の例を示す回路図、図１３はオフセット調整電流生成用比較器の入出力特性を示す図である。
オフセット調整電流生成用比較器７４は、非反転入力端子に基準電圧（＝１．５Ｖ）を受け、反転入力端子に電圧誤差増幅器７２の出力の電圧Ｖｙを受ける差動入力構成のブロックＡ１と、このブロックＡ１の反転入力側の能動負荷とカレントミラー回路を構成するブロックＢ１と、出力段のカレントミラー回路を構成するブロックＣ１とから構成され、出力のＩＯＳ端子は、乗算器７３のＩＯＳ端子に接続される。
【００６２】
このオフセット調整電流生成用比較器７４は、差動入力段の能動負荷をカレントミラー回路で折り返すことでソース電流を供給する構成にしたことにより、図１３に示したように、電圧Ｖｙが１．５Ｖ以上では、オフセット調整電流ｉｏｓは出力せず、１．５Ｖ以下となる軽負荷状態においてオフセット調整電流ｉｏｓを出力するような入出力特性となる。このオフセット調整電流ｉｏｓの最大値は、乗算器７３の出力オフセット電圧の最悪値である１００ｍＶをキャンセルすることができる約１０μＡに設定されている。
【００６３】
次に、図８〜図１３を参照しながら軽負荷時における力率制御回路７１の動作について説明する。
軽負荷時には、直流出力電圧が高くなるので、その電圧を監視しているＶＩＮ−端子の電圧値が大きくなり、電圧誤差増幅器７２の出力が低下する。これにより、ＶＦＢ端子の電圧はほぼゼロとなる。したがって、本発明ではＶＦＢ端子が１．５Ｖ以下のときを軽負荷状態と判定する。これは、オフセット調整電流生成用比較器７４がその非反転入力端子に基準電圧（＝１．５Ｖ）を与えることで判断し、図１３に示したように、ＶＦＢ端子の電圧が１．５Ｖ以下では、０〜１０μＡのオフセット調整電流ｉｏｓを出力する。
【００６４】
このオフセット調整電流ｉｏｓは、乗算器７３のＩＯＳ端子に注入され、オフセットの調整が行われる。この乗算器７３は、ブロックＡのＶｔｈｍ入力およびＶｙ入力を１．５Ｖとし、Ｖｘ入力が０Ｖのとき、図１０に示したように、乗算器出力はおよそ１．２５Ｖとなり、この電圧が軽負荷時におけるオフセット調整動作の開始点になっている。
【００６５】
ここで、軽負荷時に乗算器７３の出力オフセット電圧が最大で１００ｍＶになったとき、最大１０μＡのオフセット調整電流ｉｏｓを乗算器７３のＩＯＳ端子に注入し、オフセットの調整をすることで乗算器７３の出力オフセット電圧をキャンセルする。すなわち、乗算器７３の出力が約１．２５Ｖからマイナス方向に変化する特性であるため、オフセット調整電流ｉｏｓを加算することによるプラス方向のオフセット調整が、乗算器７３の出力オフセット電圧に対してはマイナス方向のオフセットとして働き、乗算器７３の出力オフセット電圧がキャンセルされることになる。これにより、軽負荷時の力率が改善される。
【００６６】
なお、図８では、図７に示した力率制御回路７１を平均電流モード制御の自励型電源回路へ適用した場合を例に示したが、図６に示したようなピーク電流モード制御の自励型電源回路にも同様に適用することができる。
【００６７】
【発明の効果】
以上説明したように、本発明では、軽負荷時に、センス電流比較器をマイナス側にオフセット調整できるように構成した。これにより、軽負荷時において、センス電流比較器におけるプラス側の入力オフセット電圧がキャンセルされ、軽負荷時の力率を向上させることができる。
【００６８】
また、本発明では、軽負荷時に、乗算器をプラス側にオフセット調整できるように構成した。これにより、軽負荷時において、乗算器の出力オフセット電圧がキャンセルされ、軽負荷時の力率を向上させることができる。
【００６９】
また、本発明では、ゼロクロス入力信号を内蔵のタイマで監視し、出力が一定時間オフになっていてゼロクロス入力信号がローレベルである場合に、出力トランジスタをオンにするように構成した。これにより、起動用の外付け部品を必要とせず、また、出力状態の変化に迅速に対応できる電源回路の起動回路とすることができる。
【００７０】
さらに、本発明では、直流出力電圧のフィードバック信号を監視するショート検出用比較器を備えたことにより、外部にショート検出回路が不要となり、外部部品を低減することができる。
【図面の簡単な説明】
【図１】本発明を適用した力率制御回路の構成を示す機能ブロック図である。
【図２】センス電流比較器の例を示す回路図である。
【図３】センス電流比較器のオフセット調整時の入出力特性を示す図である。
【図４】オフセット調整電流生成用比較器の例を示す回路図である。
【図５】オフセット調整電流生成用比較器の入出力特性を示す図である。
【図６】自励型電源回路の構成例を示す回路図である。
【図７】本発明を適用した別の力率制御回路の構成を示す機能ブロック図である。
【図８】自励型電源回路の構成例を示す回路図である。
【図９】乗算器の例を示す回路図である。
【図１０】乗算器の入出力特性を示す図である。
【図１１】オフセット調整時の乗算器特性を示す図である。
【図１２】オフセット調整電流生成用比較器の例を示す回路図である。
【図１３】オフセット調整電流生成用比較器の入出力特性を示す図である。
【符号の説明】
１ 力率制御回路
２ 誤差増幅器
３ 乗算器
４ センス電流比較器
５ ＲＳフリップフロップ
６ ＯＲゲート
７ ＡＮＤゲート
８ 駆動部
９ ゼロクロス入力用比較器
１０ タイマ
１１ オフセット調整電流生成用比較器
１２ ショート検出用比較器
１３ 基準電圧部
７１ 力率制御回路
７２ 電圧誤差増幅器
７３ 乗算器
７４ オフセット調整電流生成用比較器
７５ 電流誤差増幅器
７６ 過電流検出用比較器
７７ ＲＳフリップフロップ
７８ インバータ
７９ 発振器
８０ 過電圧検出用比較器
８１ オン・オフ制御部
８２ 基準電圧部
８３ 不足電圧ロックアウト部
８４ 定電流部
８５ スイッチ部
８６ ＰＷＭ比較器
８７ ＡＮＤゲート
８８ 駆動部
Claims (14)
- 全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、
軽負荷時にオフセット調整電流を生成するオフセット調整電流生成手段と、
前記交流入力電圧に比例した信号とスイッチング素子を流れる交流ライン電流の信号とを比較してリセット信号を生成するとともに、前記オフセット調整電流生成手段によって生成された前記オフセット調整電流を入力することによりオフセットをキャンセルする側に調整可能なセンス電流比較器と、
を備え、
前記センス電流比較器は、差動入力回路と出力バッファ回路とを備え、前記差動入力回路の反転入力側の能動負荷と前記出力バッファ回路との接続点に前記オフセット調整電流を供給する入力端子を有することを特徴とする電源回路。 - 前記オフセット調整電流生成手段および前記センス電流比較器は、全波整流された前記交流入力電圧に対して、前記交流ライン電流の平均を正弦波に維持するとともに前記交流入力電圧と同相に維持する力率制御回路として集積化されていることを特徴とする請求項１記載の電源回路。
- 前記オフセット調整電流生成手段は、直流出力電圧に比例したフィードバック信号を増幅する誤差増幅器の出力信号を監視し、前記誤差増幅器の出力信号が所定値以下となる軽負荷時に前記オフセット調整電流を生成することを特徴とする請求項１記載の電源回路。
- 前記オフセット調整電流生成手段は、ダイオード接続の能動負荷を持った差動入力回路と、前記差動入力回路の反転入力が所定の基準電圧を受ける非反転入力より低い場合に前記反転入力側の前記能動負荷から前記オフセット調整電流を出力するカレントミラー回路とを備えていることを特徴とする請求項３記載の電源回路。
- ゼロクロス入力信号を監視して前記ゼロクロス入力信号が所定時間ない場合に始動および再起動信号を発生するタイマと、前記スイッチング素子を駆動するためのオン・オフ信号を出力するＲＳフリップフロップの出力に設けられて前記タイマの始動および再起動信号との論理和信号を出力する論理和ゲートとを備えていることを特徴とする請求項１記載の電源回路。
- フィードバック信号の入力を監視して前記フィードバック信号が所定値以下になった場合にショート検出信号を出力するショート検出回路と、前記ショート検出信号を受けて前記スイッチング素子を駆動するためのオン・オフ信号を遮断する論理積ゲートとを備えていることを特徴とする請求項１記載の電源回路。
- 全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、
軽負荷時にオフセット調整電流を生成するオフセット調整電流生成手段と、
前記交流入力電圧に比例した信号とスイッチング素子を流れる交流ライン電流の信号とを比較してリセット信号を生成するとともに、前記オフセット調整電流生成手段によって生成された前記オフセット調整電流を入力することによりオフセットをキャンセルする側に調整可能なセンス電流比較器と、
ゼロクロス入力信号を監視して前記ゼロクロス入力信号が所定時間ない場合に始動および再起動信号を発生するタイマと、
前記スイッチング素子を駆動するためのオン・オフ信号を出力するＲＳフリップフロップの出力に設けられて前記タイマの始動および再起動信号との論理和信号を出力する論理和ゲートと、
フィードバック信号の入力を監視して前記フィードバック信号が所定値以下になった場合にショート検出信号を出力するショート検出回路と、
前記ショート検出信号を受けて前記スイッチング素子を駆動するためのオン・オフ信号を遮断する論理積ゲートと、
を備えていることを特徴とする電源回路。 - 前記オフセット調整電流生成手段、前記センス電流比較器、前記タイマ、前記論理和ゲート、前記ショート検出回路、および前記論理積ゲートは、全波整流された前記交流入力電圧に対して、前記交流ライン電流の平均を正弦波に維持するとともに前記交流入力電圧と同相に維持する力率制御回路として集積化されていることを特徴とする請求項７記載の電源回路。
- 全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、
軽負荷時にオフセット調整電流を生成し、リアクトルに流れる電流の基準信号を作り出す乗算器に注入して、前記乗算器の出力オフセット電圧をキャンセルするオフセット調整電流生成手段を備え、
前記乗算器は、基準電圧と直流出力電圧に比例したフィードバック信号を増幅する電圧誤差増幅器の出力信号とを比較する第１の差動入力回路と、前記交流入力電圧に比例した信号とグランドレベルとを比較する第２の差動入力回路と、前記第１の差動入力回路および前記第２の差動入力回路の比較結果を乗算してシングルエンド出力に変換する変換回路と、前記変換回路の出力を電流信号として取り出す第１のカレントミラー回路と、前記オフセット調整電流生成手段からのオフセット調整電流を受ける第２のカレントミラー回路と、前記第１および第２のカレントミラー回路の出力電流を加算する抵抗回路とを有することを特徴とする電源回路。 - 前記オフセット調整電流生成手段は、全波整流された前記交流入力電圧に対して、スイッチング素子を流れる交流ライン電流の平均を正弦波に維持するとともに前記交流入力電圧と同相に維持する力率制御回路として集積化されていることを特徴とする請求項９記載の電源回路。
- 前記オフセット調整電流生成手段は、前記電圧誤差増幅器の出力信号を監視し、前記電圧誤差増幅器の出力信号が所定値以下となる軽負荷時に前記オフセット調整電流を生成することを特徴とする請求項９記載の電源回路。
- 前記オフセット調整電流生成手段は、反転入力に前記電圧誤差増幅器の出力信号を受け、非反転入力に前記所定値の基準電圧を受ける差動入力回路と、前記差動入力回路の前記反転入力側の能動負荷に接続されて前記電圧誤差増幅器の出力信号が前記基準電圧の所定値より低い場合に前記オフセット調整電流を出力するカレントミラー回路とを備えていることを特徴とする請求項１１記載の電源回路。
- 全波整流された交流入力電圧をスイッチングして所望の直流電圧を得る電源回路において、
前記所望の直流電圧に対応する基準電圧と比較して直流出力電圧に比例した電圧を監視する電圧誤差増幅器と、
前記電圧誤差増幅器の出力信号および前記交流入力電圧に比例した信号を乗算する乗算器と、
前記電圧誤差増幅器の出力信号が所定値以上となる軽負荷時に前記乗算器の出力オフセット電圧をキャンセルするようなオフセット調整電流を生成するオフセット調整電流生成用比較器と、
前記乗算器の出力信号を基準信号としてスイッチング素子を流れる交流ライン電流との差を出力する電流誤差増幅器と、
スイッチング用の発振信号を出力する発振器と、
前記発振信号と前記電流誤差増幅器の出力信号とを比較してパルス幅変調信号を生成するパルス幅変調比較器と、
前記パルス幅変調信号をスイッチング素子へ出力する駆動部と、
前記交流ライン電流に対応した電圧信号を所定の基準電圧と比較して過電流状態を検出する過電流検出用比較器と、
直流出力電圧に比例した電圧信号を所定の基準電圧と比較して過電圧状態を検出する過電圧検出用比較器と、
前記過電流検出用比較器および前記過電圧検出用比較器の検出信号を受けて保持するＲＳフリップフロップと、
電源の有効な値以下の状態を検出する不足電圧ロックアウト部と、
外部信号によりオン・オフ動作状態を制御するオン・オフ制御部と、
前記パルス幅変調比較器と前記駆動部との間に配置されて前記ＲＳフリップフロップ、前記不足電圧ロックアウト部および前記オン・オフ制御部の出力信号によって前記パルス幅変調信号を無効にするように制御する論理積ゲートと、
を備え、
前記乗算器は、基準電圧と前記電圧誤差増幅器の出力信号とを比較する第１の差動入力回路と、前記交流入力電圧に比例した信号とグランドレベルとを比較する第２の差動入力回路と、前記第１の差動入力回路および前記第２の差動入力回路の比較結果を乗算してシングルエンド出力に変換する変換回路と、前記変換回路の出力を電流信号として取り出す第１のカレントミラー回路と、前記オフセット調整電流生成用比較器からのオフセット調整電流を受ける第２のカレントミラー回路と、前記第１および第２のカレントミラー回路の出力電流を加算する抵抗回路とを有することを特徴とする電源回路。 - 前記電圧誤差増幅器、前記乗算器、前記オフセット調整電流生成用比較器、前記電流誤差増幅器、前記発振器、前記パルス幅変調比較器、前記駆動部、前記過電流検出用比較器、前記過電圧検出用比較器、前記ＲＳフリップフロップ、前記不足電圧ロックアウト部、前記オン・オフ制御部、および前記論理積ゲートは、全波整流された前記交流入力電圧に対して、前記交流ライン電流の平均を正弦波に維持するとともに前記交流入力電圧と同相に維持する力率制御回路として集積化されていることを特徴とする請求項１３記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255063A JP4830235B2 (ja) | 2000-09-28 | 2001-08-24 | 電源回路 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296125 | 2000-09-28 | ||
| JP2000296125 | 2000-09-28 | ||
| JP2000-296125 | 2000-09-28 | ||
| JP2001255063A JP4830235B2 (ja) | 2000-09-28 | 2001-08-24 | 電源回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007212190A Division JP2007295800A (ja) | 2000-09-28 | 2007-08-16 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176768A JP2002176768A (ja) | 2002-06-21 |
| JP4830235B2 true JP4830235B2 (ja) | 2011-12-07 |
Family
ID=26600931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255063A Expired - Fee Related JP4830235B2 (ja) | 2000-09-28 | 2001-08-24 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4830235B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3801184B2 (ja) * | 2004-05-07 | 2006-07-26 | サンケン電気株式会社 | スイッチング電源装置 |
| JP4487680B2 (ja) * | 2004-08-11 | 2010-06-23 | 富士電機システムズ株式会社 | 半導体装置 |
| JP5085397B2 (ja) * | 2008-04-11 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 電源装置および半導体集積回路装置 |
| JP5493738B2 (ja) | 2009-11-10 | 2014-05-14 | 富士電機株式会社 | 力率改善型スイッチング電源装置 |
| JP5343816B2 (ja) * | 2009-11-11 | 2013-11-13 | 富士電機株式会社 | 力率改善型スイッチング電源装置 |
| CN102447381B (zh) * | 2010-10-11 | 2014-07-16 | 辉芒微电子（深圳）有限公司 | 功率因数校正装置、在该装置中使用的控制器和thd衰减器 |
| JP5507417B2 (ja) * | 2010-11-04 | 2014-05-28 | 新電元工業株式会社 | 電源装置 |
| JP5633536B2 (ja) * | 2012-04-16 | 2014-12-03 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| JP6557460B2 (ja) * | 2014-09-18 | 2019-08-07 | 東芝ライテック株式会社 | 電源装置 |
| JP2020108289A (ja) * | 2018-12-27 | 2020-07-09 | 新日本無線株式会社 | スイッチング電源及び集積回路 |
| JP7404666B2 (ja) * | 2019-06-11 | 2023-12-26 | 富士電機株式会社 | 集積回路、電源回路 |
| CN112583283A (zh) * | 2020-12-16 | 2021-03-30 | 广州飞达音响股份有限公司 | 一种自适应宽电源网络功放 |
| CN114468393B (zh) * | 2022-01-04 | 2024-03-15 | 西安稳先半导体科技有限责任公司 | 恒定功率控制电路及方法、烟杆、电子烟 |
| CN116682338B (zh) * | 2023-06-16 | 2023-12-22 | 昆山迈致治具科技有限公司 | 电压控制电路和通用屏幕测试板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359274A (en) * | 1992-08-20 | 1994-10-25 | North American Philips Corporation | Active offset for power factor controller |
| JP3158805B2 (ja) * | 1993-09-13 | 2001-04-23 | 富士電機株式会社 | 電圧コンバータ回路 |
| JP2000224017A (ja) * | 1999-01-29 | 2000-08-11 | Hitachi Ltd | 誤動作防止回路及び電子回路 |
| US6441590B1 (en) * | 1999-03-26 | 2002-08-27 | Sarnoff Corporation | Two stage architecture for a monitor power supply |
-
2001
- 2001-08-24 JP JP2001255063A patent/JP4830235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176768A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100597881B1 (ko) | 전원 회로 | |
| US20180367029A1 (en) | Switching power supply device | |
| JP6447095B2 (ja) | スイッチング電源回路 | |
| US9929639B2 (en) | Switching power converter and light load condition improvements thereof | |
| JP4062307B2 (ja) | コンバータ | |
| JP4830235B2 (ja) | 電源回路 | |
| JP3652351B2 (ja) | スイッチング電源装置 | |
| US20050207193A1 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| US20070085517A1 (en) | Power factor correction IC | |
| US20050207187A1 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| JP2007295800A (ja) | 電源回路 | |
| JP2007037297A (ja) | 力率改善回路 | |
| JP5222587B2 (ja) | 力率改善回路 | |
| JP5032447B2 (ja) | スイッチング電源装置 | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
| JPH10127047A (ja) | スイッチング電源装置及び位相制御機器 | |
| JP2000341957A (ja) | 電源装置 | |
| JP5029182B2 (ja) | 電源装置 | |
| JP3627573B2 (ja) | 電源装置 | |
| JP2004274885A (ja) | スイッチング電源装置 | |
| JP2004194394A (ja) | スイッチング電源装置 | |
| JP3757293B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3397996B2 (ja) | 電源回路 | |
| JP2011010422A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4830235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |