JP3397996B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3397996B2 JP3397996B2 JP32034796A JP32034796A JP3397996B2 JP 3397996 B2 JP3397996 B2 JP 3397996B2 JP 32034796 A JP32034796 A JP 32034796A JP 32034796 A JP32034796 A JP 32034796A JP 3397996 B2 JP3397996 B2 JP 3397996B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電源回路に関し、更
に詳しく言えば、高周波のスイッチング電源回路の力率
の改善に関する。近年、スイッチング電源を利用した電
子機器の普及に伴い、電源ラインへの高周波電流が増加
し、他の電子機器に障害を起こしたり、送電系や配電系
に高調波障害を引き起こすため現在その規制が検討され
ており、それに対応すべく、さらなる力率の改善が要求
されてきている。
に詳しく言えば、高周波のスイッチング電源回路の力率
の改善に関する。近年、スイッチング電源を利用した電
子機器の普及に伴い、電源ラインへの高周波電流が増加
し、他の電子機器に障害を起こしたり、送電系や配電系
に高調波障害を引き起こすため現在その規制が検討され
ており、それに対応すべく、さらなる力率の改善が要求
されてきている。
【０００２】
【従来の技術】以下で、従来例に係る電源回路について
図面を参照しながら説明する。従来の電源回路では、力
率を改善するためにいろいろの試みがなされている。通
常、交流電圧を整流回路で整流して出力し、同時にその
出力電圧を常時検出して出力電圧が一定になるようにす
る電源回路が一般的である。このような回路においては
自励発振、他励発振の２種類の回路がある。
図面を参照しながら説明する。従来の電源回路では、力
率を改善するためにいろいろの試みがなされている。通
常、交流電圧を整流回路で整流して出力し、同時にその
出力電圧を常時検出して出力電圧が一定になるようにす
る電源回路が一般的である。このような回路においては
自励発振、他励発振の２種類の回路がある。
【０００３】直流電圧生成の際に基になる交流電圧は正
弦波形を描くように変化するが、交流電圧が低い期間で
は自励回路、他励回路の如何に関らず発振安定性が低
く、異常発振が生じてしまうという問題があるので、通
常は整流回路の出力にコンデンサを接続して整流波形を
平滑化して、このような異常発振を防止している。しか
し、このような平滑用のコンデンサを用いている回路に
おいては、その力率が約０．５〜０．６程度に低下して
しまうので、これを改善すべく、本発明の発明者などに
より、以下のような回路が提案されている。
弦波形を描くように変化するが、交流電圧が低い期間で
は自励回路、他励回路の如何に関らず発振安定性が低
く、異常発振が生じてしまうという問題があるので、通
常は整流回路の出力にコンデンサを接続して整流波形を
平滑化して、このような異常発振を防止している。しか
し、このような平滑用のコンデンサを用いている回路に
おいては、その力率が約０．５〜０．６程度に低下して
しまうので、これを改善すべく、本発明の発明者などに
より、以下のような回路が提案されている。
【０００４】この電源回路は、図５に示すように、ブリ
ッジ回路１、フライバックコンバータ２、トランス３、
異常発振抑止回路４、ノイズ除去用コンデンサＣ１及び
スイッチングトランジスタＴＲ１からなる回路である。
この回路によれば、平滑用コンデンサを除去して力率の
改善を図るとともに、異常発振抑止回路によって電圧が
低いときの異常発振が抑止されている。なお、図５にお
いて、ダイオードＤ１のアノード端子たる端子Ａと、ト
ランジスタＱ１のコレクタの端子Ｂとは接続されてお
り、トランジスタＱ１のベース端子は一定電圧に接続さ
れている。
ッジ回路１、フライバックコンバータ２、トランス３、
異常発振抑止回路４、ノイズ除去用コンデンサＣ１及び
スイッチングトランジスタＴＲ１からなる回路である。
この回路によれば、平滑用コンデンサを除去して力率の
改善を図るとともに、異常発振抑止回路によって電圧が
低いときの異常発振が抑止されている。なお、図５にお
いて、ダイオードＤ１のアノード端子たる端子Ａと、ト
ランジスタＱ１のコレクタの端子Ｂとは接続されてお
り、トランジスタＱ１のベース端子は一定電圧に接続さ
れている。
【０００５】上記回路によれば、まず交流電圧がブリッ
ジ回路１に入力され、全波整流されて異常発振抑止回路
４に出力され、同時にトランス３の１次コイル側に出力
される。トランス３の１次コイルには直列にフライバッ
クコンバータ２及びスイッチングトランジスタＴＲ１が
接続されている。トランジスタＱ２のコレクタは抵抗Ｒ
９，Ｒ６，Ｒ１３を介してブリッジ回路１の一方の出力
側に接続されており、トランジスタＱ２のベースは抵抗
Ｒ１１を介してブリッジ回路１の他方の出力側に接続さ
れている。
ジ回路１に入力され、全波整流されて異常発振抑止回路
４に出力され、同時にトランス３の１次コイル側に出力
される。トランス３の１次コイルには直列にフライバッ
クコンバータ２及びスイッチングトランジスタＴＲ１が
接続されている。トランジスタＱ２のコレクタは抵抗Ｒ
９，Ｒ６，Ｒ１３を介してブリッジ回路１の一方の出力
側に接続されており、トランジスタＱ２のベースは抵抗
Ｒ１１を介してブリッジ回路１の他方の出力側に接続さ
れている。
【０００６】よってブリッジ回路１からの入力電圧が変
動すると、抵抗Ｒ１１，Ｒ１２の抵抗比で分割されたベ
ース電位が変動し、それによってトランジスタＱ２がＯ
Ｎ／ＯＦＦ動作する。すると、トランジスタＱ２のＯＮ
／ＯＦＦ動作に連動してトランジスタＱ１がＯＮ／ＯＦ
Ｆ動作し、それに連動してスイッチングトランジスタＴ
Ｒ１がＯＦＦ／ＯＮ動作する。
動すると、抵抗Ｒ１１，Ｒ１２の抵抗比で分割されたベ
ース電位が変動し、それによってトランジスタＱ２がＯ
Ｎ／ＯＦＦ動作する。すると、トランジスタＱ２のＯＮ
／ＯＦＦ動作に連動してトランジスタＱ１がＯＮ／ＯＦ
Ｆ動作し、それに連動してスイッチングトランジスタＴ
Ｒ１がＯＦＦ／ＯＮ動作する。
【０００７】このようにして、入力電圧が予め設定され
た所定の電圧以上になるとスイッチングトランジスタＴ
Ｒ１がＯＦＦされて電圧が降下し、所定の電圧以下にな
るとスイッチングトランジスタＴＲ１がＯＮされて電圧
が上昇するというように、スイッチングトランジスタＴ
Ｒ１がＯＮ／ＯＦＦ動作することで、基準電圧Ｖｒｅｆ
を一定に保持することができるので、所定の電圧付近で
安定化された電圧がトランス３の１次コイルに供給され
て、トランス３の２次コイル側に誘導起電力が生じ、ダ
イオードＤ１０、コンデンサＣ１０からなる整流回路を
介して生成される電源電圧Ｖout は安定化されることに
なる。
た所定の電圧以上になるとスイッチングトランジスタＴ
Ｒ１がＯＦＦされて電圧が降下し、所定の電圧以下にな
るとスイッチングトランジスタＴＲ１がＯＮされて電圧
が上昇するというように、スイッチングトランジスタＴ
Ｒ１がＯＮ／ＯＦＦ動作することで、基準電圧Ｖｒｅｆ
を一定に保持することができるので、所定の電圧付近で
安定化された電圧がトランス３の１次コイルに供給され
て、トランス３の２次コイル側に誘導起電力が生じ、ダ
イオードＤ１０、コンデンサＣ１０からなる整流回路を
介して生成される電源電圧Ｖout は安定化されることに
なる。
【０００８】また、異常発振が生じがちであった入力電
圧が低く発振安定性の低い時間帯では、入力電圧の低下
に応じて異常発振抑止回路４の抵抗Ｒ１，Ｒ２の抵抗比
によって分割されたダイオードＤ１のカソード側の電位
が低下し、つれてダイオードＤ１のアノード側の端子Ａ
の電位が低下する。この回路では、端子Ａとトランジス
タＱ１のエミッタに接続された端子Ｂとが接続されてい
るので端子Ｂの電位が低下し、スイッチングトランジス
タＴＲ１のゲート電圧が低下するので、抵抗Ｒ１，Ｒ２
の抵抗値を適当に設定することにより、入力電圧がある
一定電圧以下になった場合にはフライバックコンバータ
２の動作制御に関わらず、スイッチングトランジスタＴ
Ｒ１が強制的にＯＦＦされるようにすることができる。
圧が低く発振安定性の低い時間帯では、入力電圧の低下
に応じて異常発振抑止回路４の抵抗Ｒ１，Ｒ２の抵抗比
によって分割されたダイオードＤ１のカソード側の電位
が低下し、つれてダイオードＤ１のアノード側の端子Ａ
の電位が低下する。この回路では、端子Ａとトランジス
タＱ１のエミッタに接続された端子Ｂとが接続されてい
るので端子Ｂの電位が低下し、スイッチングトランジス
タＴＲ１のゲート電圧が低下するので、抵抗Ｒ１，Ｒ２
の抵抗値を適当に設定することにより、入力電圧がある
一定電圧以下になった場合にはフライバックコンバータ
２の動作制御に関わらず、スイッチングトランジスタＴ
Ｒ１が強制的にＯＦＦされるようにすることができる。
【０００９】以上のようにして、平滑用コンデンサを除
去したことにより力率を改善でき、なおかつ異常発振が
しばしば生じていた入力電圧の低い時点で、図６、図７
に示すようにスイッチングトランジスタＴＲ１が強制的
にＯＦＦ動作されることでトランス３の１次コイルに電
圧が印加されないようにすることが容易にできるので、
平滑用コンデンサを単に除去していた回路において生じ
ていた異常発振を抑止することができるというものであ
る。
去したことにより力率を改善でき、なおかつ異常発振が
しばしば生じていた入力電圧の低い時点で、図６、図７
に示すようにスイッチングトランジスタＴＲ１が強制的
にＯＦＦ動作されることでトランス３の１次コイルに電
圧が印加されないようにすることが容易にできるので、
平滑用コンデンサを単に除去していた回路において生じ
ていた異常発振を抑止することができるというものであ
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記回
路では、異常発振抑止のためにスイッチングトランジス
タＴＲ１を強制的にＯＦＦさせる期間（以下でＯＦＦ期
間と称する）を設定するにあたって、所定の一定電圧例
えば５Ｖ以下になったときにＯＦＦするように設定して
いた。
路では、異常発振抑止のためにスイッチングトランジス
タＴＲ１を強制的にＯＦＦさせる期間（以下でＯＦＦ期
間と称する）を設定するにあたって、所定の一定電圧例
えば５Ｖ以下になったときにＯＦＦするように設定して
いた。
【００１１】この一定電圧は、入力電圧の大小に関らず
一定値に固定されているため、図８に示すように、入力
電圧の最大値が比較的小さい場合のＯＦＦ期間Δｔ１
と、入力電圧の最大値が比較的大きい場合のＯＦＦ期間
Δｔ２とを比較した場合にはΔｔ２の方が小さくなり、
入力電圧が大きくなると、相対的にＯＦＦ期間が短くな
ることがわかる。従って、入力電圧がかなり大きくなる
とＯＦＦ期間が極めて０に近くなり、異常発振抑止の目
的に対してほとんど意味をなさなくなり、異常発振が生
じてしまうことがあった。
一定値に固定されているため、図８に示すように、入力
電圧の最大値が比較的小さい場合のＯＦＦ期間Δｔ１
と、入力電圧の最大値が比較的大きい場合のＯＦＦ期間
Δｔ２とを比較した場合にはΔｔ２の方が小さくなり、
入力電圧が大きくなると、相対的にＯＦＦ期間が短くな
ることがわかる。従って、入力電圧がかなり大きくなる
とＯＦＦ期間が極めて０に近くなり、異常発振抑止の目
的に対してほとんど意味をなさなくなり、異常発振が生
じてしまうことがあった。
【００１２】このため、入力電圧の幅が広い用途に用い
られる機器などには対応できず、汎用性が低いという問
題があった。
られる機器などには対応できず、汎用性が低いという問
題があった。
【００１３】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、交流電圧を
整流して第１，第２の出力端子より出力するブリッジ回
路と、前記第１の出力端子及び第２の出力端子の間に接
続し、前記ブリッジ回路の出力電圧に基づいて電源電圧
を生成する出力回路と、前記第１，第２の出力端子と前
記出力回路との間に接続され、ＯＮ／ＯＦＦ動作するこ
とで前記ブリッジ回路の出力電圧の電圧値を制御するス
イッチング素子と、前記スイッチング素子のＯＮ／ＯＦ
Ｆ動作を制御する制御回路と、前記ブリッジ回路の出力
電圧が、該出力電圧の最大値に比して極めて小さいとき
に、前記制御回路に前記スイッチング素子のパルス幅を
強制的に減少させる命令を出力する、また前記制御回路
に前記スイッチング素子を強制的にオフする命令を出力
する異常発振抑止回路とを有することを特徴とする電源
回路により、上記課題を解決するものである。
に鑑み成されたもので、図１に示すように、交流電圧を
整流して第１，第２の出力端子より出力するブリッジ回
路と、前記第１の出力端子及び第２の出力端子の間に接
続し、前記ブリッジ回路の出力電圧に基づいて電源電圧
を生成する出力回路と、前記第１，第２の出力端子と前
記出力回路との間に接続され、ＯＮ／ＯＦＦ動作するこ
とで前記ブリッジ回路の出力電圧の電圧値を制御するス
イッチング素子と、前記スイッチング素子のＯＮ／ＯＦ
Ｆ動作を制御する制御回路と、前記ブリッジ回路の出力
電圧が、該出力電圧の最大値に比して極めて小さいとき
に、前記制御回路に前記スイッチング素子のパルス幅を
強制的に減少させる命令を出力する、また前記制御回路
に前記スイッチング素子を強制的にオフする命令を出力
する異常発振抑止回路とを有することを特徴とする電源
回路により、上記課題を解決するものである。
【００１４】
【発明の実施の形態】以下で、本発明の実施形態につい
て図面を参照しながら説明する。図１は本実施形態に係
る電源回路の回路図であり、図２，図３，図４は本実施
形態に係る電源回路の動作を説明するグラフである。こ
の回路は、図１に示すように、ブリッジ回路１１，制御
回路１５，出力回路１６，スイッチングトランジスタＳ
Ｗ１１及び異常発振抑止回路１７を有し、外部からパル
ス波を入力してスイッチングトランジスタＳＷ１１を駆
動することで安定化された電源電圧を供給する電源回路
である。
て図面を参照しながら説明する。図１は本実施形態に係
る電源回路の回路図であり、図２，図３，図４は本実施
形態に係る電源回路の動作を説明するグラフである。こ
の回路は、図１に示すように、ブリッジ回路１１，制御
回路１５，出力回路１６，スイッチングトランジスタＳ
Ｗ１１及び異常発振抑止回路１７を有し、外部からパル
ス波を入力してスイッチングトランジスタＳＷ１１を駆
動することで安定化された電源電圧を供給する電源回路
である。
【００１５】ブリッジ回路１１は、自身に入力される交
流の入力電圧Ｖinを整流して第１，第２の出力端子Ｖo
1，Ｖo2より出力する回路である。出力回路１６は、第
１の出力端子Ｖo1と第２の出力端子Ｖo2との間に接続さ
れたダイオードＤ０とコンデンサＣ１０と、チョークコ
イルＬを有し、後述の制御回路などによって安定化され
るブリッジ回路１１の出力電圧を電源電圧Ｖout として
出力する回路である。なお、この回路内には、第１の出
力端子Ｖo1と第２の出力端子Ｖo2との間に直列接続する
第６，第７の抵抗Ｒ６，Ｒ７が設けられており、電源電
圧Ｖout がこれら第６，第７の抵抗Ｒ６，Ｒ７のブリー
ダー比で分割され、後述のエラーアンプ１２に入力され
る。その詳細については後述する。
流の入力電圧Ｖinを整流して第１，第２の出力端子Ｖo
1，Ｖo2より出力する回路である。出力回路１６は、第
１の出力端子Ｖo1と第２の出力端子Ｖo2との間に接続さ
れたダイオードＤ０とコンデンサＣ１０と、チョークコ
イルＬを有し、後述の制御回路などによって安定化され
るブリッジ回路１１の出力電圧を電源電圧Ｖout として
出力する回路である。なお、この回路内には、第１の出
力端子Ｖo1と第２の出力端子Ｖo2との間に直列接続する
第６，第７の抵抗Ｒ６，Ｒ７が設けられており、電源電
圧Ｖout がこれら第６，第７の抵抗Ｒ６，Ｒ７のブリー
ダー比で分割され、後述のエラーアンプ１２に入力され
る。その詳細については後述する。
【００１６】スイッチングトランジスタＳＷ１１はスイ
ッチング素子の一例であって、出力回路１６と第１，第
２の出力端子Ｖo1，Ｖo2の間に接続され、ＯＮ／ＯＦＦ
動作して後述のチョークコイルＬに充放電することで電
圧を上昇／下降させて電源電圧Ｖout を調整する素子で
ある。制御回路１５は、電源電圧Ｖout を常時検出し、
この状態に基づいてスイッチングトランジスタＳＷ１１
のＯＮ／ＯＦＦ動作を制御して、安定化された電源電圧
Ｖout を供給するための回路であって、エラーアンプ１
２，コンパレータ１３及びドライブ回路１４を有する。
ッチング素子の一例であって、出力回路１６と第１，第
２の出力端子Ｖo1，Ｖo2の間に接続され、ＯＮ／ＯＦＦ
動作して後述のチョークコイルＬに充放電することで電
圧を上昇／下降させて電源電圧Ｖout を調整する素子で
ある。制御回路１５は、電源電圧Ｖout を常時検出し、
この状態に基づいてスイッチングトランジスタＳＷ１１
のＯＮ／ＯＦＦ動作を制御して、安定化された電源電圧
Ｖout を供給するための回路であって、エラーアンプ１
２，コンパレータ１３及びドライブ回路１４を有する。
【００１７】エラーアンプ１２は、所定の基準電圧Ｖre
f を非反転入力＋に入力し、反転入力−に入力される電
圧Ｖ１と基準電圧Ｖref を比較して、基準電圧Ｖref が
電圧Ｖ１を上回ったときにハイレベル（以下“Ｈ”と記
す）を出力し、下回った時にローレベル（以下“Ｌ”と
記す）を出力する回路である。なお反転入力−に入力さ
れる電圧Ｖ１は基本的には上述の第６，第７の抵抗Ｒ
６，Ｒ７で分割される電源電圧Ｖout となるが、この反
転入力−には後述の異常発振抑止回路１７も接続されて
いるので、異常発振抑止回路１７の動作にも影響する。
f を非反転入力＋に入力し、反転入力−に入力される電
圧Ｖ１と基準電圧Ｖref を比較して、基準電圧Ｖref が
電圧Ｖ１を上回ったときにハイレベル（以下“Ｈ”と記
す）を出力し、下回った時にローレベル（以下“Ｌ”と
記す）を出力する回路である。なお反転入力−に入力さ
れる電圧Ｖ１は基本的には上述の第６，第７の抵抗Ｒ
６，Ｒ７で分割される電源電圧Ｖout となるが、この反
転入力−には後述の異常発振抑止回路１７も接続されて
いるので、異常発振抑止回路１７の動作にも影響する。
【００１８】コンパレータ１３は、スイッチングトラン
ジスタＳＷ１１に流れる電流とエラーアンプ１２の出力
を比較し、且つ基準となるパルス波と比較されて、ドラ
イブ回路１４にＰＷＭ変調された矩形波を出力する回路
である。ドライブ回路１４はコンパレータ１３の出力で
ある矩形波に基づいて後述のスイッチングトランジスタ
ＳＷ１１をＯＮ／ＯＦＦさせる回路である。
ジスタＳＷ１１に流れる電流とエラーアンプ１２の出力
を比較し、且つ基準となるパルス波と比較されて、ドラ
イブ回路１４にＰＷＭ変調された矩形波を出力する回路
である。ドライブ回路１４はコンパレータ１３の出力で
ある矩形波に基づいて後述のスイッチングトランジスタ
ＳＷ１１をＯＮ／ＯＦＦさせる回路である。
【００１９】異常発振抑止回路１７は、ブリッジ回路１
１の出力である整流波形のレベルを常時検出して、電圧
レベルが低いときにはエラーアンプ１２の出力を強制的
に引き下げる事でスイッチングトランジスタＳＷ１１の
パルス幅を強制的に減少させる命令を出力する、またス
イッチングトランジスタを強制的にＯＦＦする命令を出
力する回路である。この回路では、入力電圧の最大値に
対しての比で強制的に前記命令に於ける電圧を決定して
いるので、入力電圧の最大値に応じて前記命令に於ける
電圧レベルが変動する。本実施形態では入力電圧の最大
値の１／５を下回ったときにスイッチングトランジスタ
ＳＷ１１のパルス幅を強制的に減少させる命令を出力す
る、またスイッチングトランジスタを強制的にＯＦＦす
る命令を出力させている。
１の出力である整流波形のレベルを常時検出して、電圧
レベルが低いときにはエラーアンプ１２の出力を強制的
に引き下げる事でスイッチングトランジスタＳＷ１１の
パルス幅を強制的に減少させる命令を出力する、またス
イッチングトランジスタを強制的にＯＦＦする命令を出
力する回路である。この回路では、入力電圧の最大値に
対しての比で強制的に前記命令に於ける電圧を決定して
いるので、入力電圧の最大値に応じて前記命令に於ける
電圧レベルが変動する。本実施形態では入力電圧の最大
値の１／５を下回ったときにスイッチングトランジスタ
ＳＷ１１のパルス幅を強制的に減少させる命令を出力す
る、またスイッチングトランジスタを強制的にＯＦＦす
る命令を出力させている。
【００２０】この点が、本実施形態に係る電源回路がＯ
ＦＦ期間を設定する電圧を固定していた（例えば５Ｖ）
従来回路と最も異なる点である。この異常発振抑止回路
１７は、図１に示すように、第１の出力端子Ｖo1及び第
２の出力端子Ｖo2の間に直列接続する第１，第２の抵抗
Ｒ１，Ｒ２と、第１の抵抗Ｒ１と並列に接続する第１の
コンデンサＣ１と、第１の抵抗Ｒ１と第２の抵抗Ｒ２と
の間にカソードが接続するダイオードと、ダイオードの
アノードと、第２の出力端子との間に接続する第２のコ
ンデンサＣ２と、エラーアンプの反転入力とダイオード
のアノードとの間に直列接続する第３の抵抗Ｒ３，第４
の抵抗Ｒ４及び第３のコンデンサＣ３とを有する。
ＦＦ期間を設定する電圧を固定していた（例えば５Ｖ）
従来回路と最も異なる点である。この異常発振抑止回路
１７は、図１に示すように、第１の出力端子Ｖo1及び第
２の出力端子Ｖo2の間に直列接続する第１，第２の抵抗
Ｒ１，Ｒ２と、第１の抵抗Ｒ１と並列に接続する第１の
コンデンサＣ１と、第１の抵抗Ｒ１と第２の抵抗Ｒ２と
の間にカソードが接続するダイオードと、ダイオードの
アノードと、第２の出力端子との間に接続する第２のコ
ンデンサＣ２と、エラーアンプの反転入力とダイオード
のアノードとの間に直列接続する第３の抵抗Ｒ３，第４
の抵抗Ｒ４及び第３のコンデンサＣ３とを有する。
【００２１】以下で上記回路の動作について、ブリッジ
回路１の出力電圧が比較的高く発振安定性が良好な状
態，ブリッジ回路１の出力電圧が比較的低く発振安定性
が悪い状態の２つの場合に分けて説明する。 （１）発振安定性が良好な状態での動作 まず電源が投入されるとブリッジ回路１１によって交流
の入力電圧Ｖinが整流され、第１，第２の出力端子Ｖo
1，Ｖo2より出力され、出力回路１６によって電源電圧
Ｖout として出力される。
回路１の出力電圧が比較的高く発振安定性が良好な状
態，ブリッジ回路１の出力電圧が比較的低く発振安定性
が悪い状態の２つの場合に分けて説明する。 （１）発振安定性が良好な状態での動作 まず電源が投入されるとブリッジ回路１１によって交流
の入力電圧Ｖinが整流され、第１，第２の出力端子Ｖo
1，Ｖo2より出力され、出力回路１６によって電源電圧
Ｖout として出力される。
【００２２】ブリッジ回路１１の出力電圧は抵抗Ｒ６，
Ｒ７によって分割され、エラーアンプ１２の負側入力−
に出力される。次にエラーアンプ１２によってこの出力
電圧が基準電圧Ｖref と比較され、その比較結果がエラ
ーアンプ１２より出力される。基準電圧Ｖref がＶ１を
上回れば“Ｈ”が出力され、下回れば“Ｌ”が出力され
る。
Ｒ７によって分割され、エラーアンプ１２の負側入力−
に出力される。次にエラーアンプ１２によってこの出力
電圧が基準電圧Ｖref と比較され、その比較結果がエラ
ーアンプ１２より出力される。基準電圧Ｖref がＶ１を
上回れば“Ｈ”が出力され、下回れば“Ｌ”が出力され
る。
【００２３】エラーアンプ１２の出力はコンパレータ１
３の一入力に入力される。コンパレータ１３の他方の端
子からはスイッチングトランジスタＳＷ１１に流れる電
流がコンパレータ１３の他方の入力に出力され、且つ基
準となる三角波のパルス波が比較されて出力される。ド
ライブ回路１４によってコンパレータ１３のパルスに基
づいてスイッチングトランジスタＳＷ１１がＯＮ／ＯＦ
Ｆされる。
３の一入力に入力される。コンパレータ１３の他方の端
子からはスイッチングトランジスタＳＷ１１に流れる電
流がコンパレータ１３の他方の入力に出力され、且つ基
準となる三角波のパルス波が比較されて出力される。ド
ライブ回路１４によってコンパレータ１３のパルスに基
づいてスイッチングトランジスタＳＷ１１がＯＮ／ＯＦ
Ｆされる。
【００２４】ここでスイッチングトランジスタＳＷ１１
がＯＮするとそのドレインに電流ＩD が流れ、これによ
って出力回路のチョークコイルＬに｛（１／２）Ｌ｝Ｉ
D×ＩD なるエネルギーＥが蓄えられる。このＯＮした
瞬間は図１のＡ点の電位Ｖａはほとんど０Ｖになってい
る。次いでスイッチングトランジスタＳＷ１１がＯＦＦ
すると電流ＩD は流れなくなり、チョークコイルＬに蓄
えられていたエネルギーが放出されてＡ点の電位Ｖａが
上昇する。これがダイオードＤ０やコンデンサＣ１０に
よって整流されて電源電圧Ｖout として出力されること
になる。Ａ点の電位Ｖａの大小は、チョークコイルＬに
蓄えられたエネルギーＥの大小によって定まり、このエ
ネルギーの大小はスイッチングトランジスタＳＷ１１の
ＯＮ／ＯＦＦのデューティ比および電流によって規定さ
れる。また、スイッチングトランジスタＳＷ１１のＯＮ
／ＯＦＦのデューティ比はドライブ回路１４の出力のパ
ルス幅によって定まる。
がＯＮするとそのドレインに電流ＩD が流れ、これによ
って出力回路のチョークコイルＬに｛（１／２）Ｌ｝Ｉ
D×ＩD なるエネルギーＥが蓄えられる。このＯＮした
瞬間は図１のＡ点の電位Ｖａはほとんど０Ｖになってい
る。次いでスイッチングトランジスタＳＷ１１がＯＦＦ
すると電流ＩD は流れなくなり、チョークコイルＬに蓄
えられていたエネルギーが放出されてＡ点の電位Ｖａが
上昇する。これがダイオードＤ０やコンデンサＣ１０に
よって整流されて電源電圧Ｖout として出力されること
になる。Ａ点の電位Ｖａの大小は、チョークコイルＬに
蓄えられたエネルギーＥの大小によって定まり、このエ
ネルギーの大小はスイッチングトランジスタＳＷ１１の
ＯＮ／ＯＦＦのデューティ比および電流によって規定さ
れる。また、スイッチングトランジスタＳＷ１１のＯＮ
／ＯＦＦのデューティ比はドライブ回路１４の出力のパ
ルス幅によって定まる。
【００２５】従って、電源電圧Ｖout が所定の電圧より
低い場合にはスイッチングトランジスタＳＷ１１のＯＮ
している期間を長くしてチョークコイルＬに蓄えるエネ
ルギーＥを大きくして電源電圧Ｖout を上昇させる方向
に駆動し、逆に電源電圧Ｖout が所定の電圧より高い場
合にはスイッチングトランジスタＳＷ１１のＯＮしてい
る期間を短くしてチョークコイルＬに蓄えるエネルギー
Ｅを小さくさせ電源電圧Ｖout を下降させる方向に駆動
する。
低い場合にはスイッチングトランジスタＳＷ１１のＯＮ
している期間を長くしてチョークコイルＬに蓄えるエネ
ルギーＥを大きくして電源電圧Ｖout を上昇させる方向
に駆動し、逆に電源電圧Ｖout が所定の電圧より高い場
合にはスイッチングトランジスタＳＷ１１のＯＮしてい
る期間を短くしてチョークコイルＬに蓄えるエネルギー
Ｅを小さくさせ電源電圧Ｖout を下降させる方向に駆動
する。
【００２６】このような動作を常時繰り返して行うこと
によって、所定の電圧で安定化された電源電圧Ｖout が
出力されることになる。 （２）発振安定性が低下した状態での動作 ブリッジ回路の出力電圧が低下すると、発振安定性が低
下して異常発振を起こす可能性があるので、それに対応
する措置をとる必要がある。本実施形態ではこれに対応
すべく異常発振抑止回路１７を設けている。以下でその
場合について説明する。
によって、所定の電圧で安定化された電源電圧Ｖout が
出力されることになる。 （２）発振安定性が低下した状態での動作 ブリッジ回路の出力電圧が低下すると、発振安定性が低
下して異常発振を起こす可能性があるので、それに対応
する措置をとる必要がある。本実施形態ではこれに対応
すべく異常発振抑止回路１７を設けている。以下でその
場合について説明する。
【００２７】この場合には、ブリッジ回路１１の出力電
圧が極めて小さくなる（ピーク電圧Ｖｐの１／５程度）
ので、第１，第２の抵抗Ｒ１，Ｒ２及び第１，第２のコ
ンデンサＣ１，Ｃ２によって分割されたダイオードＤ１
のカソード側の電位が低下し、つれてダイオードＤ１の
アノード側の端子の電位が低下する。この回路では、ア
ノードとエラーアンプ１２の出力が、第３の抵抗Ｒ３を
介して接続されているので、電源電圧Ｖout のレベルに
関らずエラーアンプ１２の出力の電位Ｖ１が低下し、エ
ラーアンプ１２の出力が常に“Ｌ”となる。このことに
よって、コンパレータの入力がこの場合に“Ｌ”となる
のでこの期間におけるかぎりドライブ回路１４はスイッ
チングトランジスタＳＷ１１のパルス幅を強制的に減少
させ、またスイッチングトランジスタＳＷ１１を強制的
にＯＦＦさせる命令を出力し、この期間中この状態を維
持する。
圧が極めて小さくなる（ピーク電圧Ｖｐの１／５程度）
ので、第１，第２の抵抗Ｒ１，Ｒ２及び第１，第２のコ
ンデンサＣ１，Ｃ２によって分割されたダイオードＤ１
のカソード側の電位が低下し、つれてダイオードＤ１の
アノード側の端子の電位が低下する。この回路では、ア
ノードとエラーアンプ１２の出力が、第３の抵抗Ｒ３を
介して接続されているので、電源電圧Ｖout のレベルに
関らずエラーアンプ１２の出力の電位Ｖ１が低下し、エ
ラーアンプ１２の出力が常に“Ｌ”となる。このことに
よって、コンパレータの入力がこの場合に“Ｌ”となる
のでこの期間におけるかぎりドライブ回路１４はスイッ
チングトランジスタＳＷ１１のパルス幅を強制的に減少
させ、またスイッチングトランジスタＳＷ１１を強制的
にＯＦＦさせる命令を出力し、この期間中この状態を維
持する。
【００２８】なお、発信器を持っているか、いないかの
違いこそあれ、従来回路においても異常発振抑止回路は
設けられていたが、従来の異常発振抑止回路は強制的に
ＯＦＦさせる閾値となる電圧を固定にしていたので汎用
性が乏しかったが、本実施形態の回路では従来のように
単に第１，第２の抵抗Ｒ１，Ｒ２の分割比でＯＦＦすべ
き電圧を決定しているのではなく、これらに第１，第２
のコンデンサＣ１，Ｃ２を並列に接続することによっ
て、入力電圧の交流成分が第３の抵抗Ｒ３に生じ、入力
電圧が変化してもその分交流成分が変化する事で入力電
圧の最大値に対する一定の比例関係が保たれ、入力電圧
がどのようなレベルのものであったとしても、例えば入
力電圧の最大値Ｖｐの１／５程度にこの電圧をとり、こ
れ以下に電圧が低下した時には強制的に前記スイッチン
グトランジスタＳＷ１１のパルス幅を減少させるか、ま
たＳＷ１１を強制的にＯＦＦさせることが可能になる。
違いこそあれ、従来回路においても異常発振抑止回路は
設けられていたが、従来の異常発振抑止回路は強制的に
ＯＦＦさせる閾値となる電圧を固定にしていたので汎用
性が乏しかったが、本実施形態の回路では従来のように
単に第１，第２の抵抗Ｒ１，Ｒ２の分割比でＯＦＦすべ
き電圧を決定しているのではなく、これらに第１，第２
のコンデンサＣ１，Ｃ２を並列に接続することによっ
て、入力電圧の交流成分が第３の抵抗Ｒ３に生じ、入力
電圧が変化してもその分交流成分が変化する事で入力電
圧の最大値に対する一定の比例関係が保たれ、入力電圧
がどのようなレベルのものであったとしても、例えば入
力電圧の最大値Ｖｐの１／５程度にこの電圧をとり、こ
れ以下に電圧が低下した時には強制的に前記スイッチン
グトランジスタＳＷ１１のパルス幅を減少させるか、ま
たＳＷ１１を強制的にＯＦＦさせることが可能になる。
【００２９】このようにすることによって、図２，図３
に示すように、入力電圧の最大値Ｖｐが大きい場合（図
２）のＯＦＦ期間Δｔ１１と、入力電圧の最大値Ｖｐが
大きい場合（図３）のＯＦＦ期間Δｔ１２とを、ほぼ等
しくとることができるので、入力電圧の最大値Ｖｐのい
かんに関らず、異常発振の抑止を安定に保つことができ
るので、広い入力電圧範囲に適用できる。
に示すように、入力電圧の最大値Ｖｐが大きい場合（図
２）のＯＦＦ期間Δｔ１１と、入力電圧の最大値Ｖｐが
大きい場合（図３）のＯＦＦ期間Δｔ１２とを、ほぼ等
しくとることができるので、入力電圧の最大値Ｖｐのい
かんに関らず、異常発振の抑止を安定に保つことができ
るので、広い入力電圧範囲に適用できる。
【００３０】また、この入力電圧の最大値Ｖｐとの比率
については本実施形態では１／５としているが、本発明
はこれに限らず、例えば最大値の１／６，１／４以下に
低下した時にＯＦＦするように設定しても、同様の効果
を奏する。この比を調整するには、第１，第２の抵抗Ｒ
１，Ｒ２の抵抗値や、第１のコンデンサＣ１の容量値を
調整することで対応する事ができる。
については本実施形態では１／５としているが、本発明
はこれに限らず、例えば最大値の１／６，１／４以下に
低下した時にＯＦＦするように設定しても、同様の効果
を奏する。この比を調整するには、第１，第２の抵抗Ｒ
１，Ｒ２の抵抗値や、第１のコンデンサＣ１の容量値を
調整することで対応する事ができる。
【００３１】さらに、本実施形態に係る回路において、
Ｃ３、Ｃ４、Ｒ４、Ｒ８は、エラーアンプの位相補正と
して働く。加えて、Ｃ３、Ｒ４は、エラーアンプにとっ
て積分回路として動作する場所に接続されているため、
Ｃ３の容量が大きいほどエラーアンプ出力波形が緩やか
になるため、図４のｃ，ｄの波形に示すようにスイッチ
ングトランジスタＳＷ１１のドレインに流れるピーク電
流ＩD の波形を鈍らせる事ができ、また、第４の抵抗Ｒ
４の抵抗値、第４のコンデンサＣ４の容量値を調整する
事によって、図４のｅに示す電流ＩD の立ち下がり波形
を調整する事ができる。力率を改善するには、入力電圧
の波形とこのピーク電流ＩD の波形とがオーバーラップ
している部分を増すようにすればよく、力率改善には電
流ＩD の波形も影響するので、上記の値を適切に調整す
る事により、さらに力率を改善する事も可能である。
Ｃ３、Ｃ４、Ｒ４、Ｒ８は、エラーアンプの位相補正と
して働く。加えて、Ｃ３、Ｒ４は、エラーアンプにとっ
て積分回路として動作する場所に接続されているため、
Ｃ３の容量が大きいほどエラーアンプ出力波形が緩やか
になるため、図４のｃ，ｄの波形に示すようにスイッチ
ングトランジスタＳＷ１１のドレインに流れるピーク電
流ＩD の波形を鈍らせる事ができ、また、第４の抵抗Ｒ
４の抵抗値、第４のコンデンサＣ４の容量値を調整する
事によって、図４のｅに示す電流ＩD の立ち下がり波形
を調整する事ができる。力率を改善するには、入力電圧
の波形とこのピーク電流ＩD の波形とがオーバーラップ
している部分を増すようにすればよく、力率改善には電
流ＩD の波形も影響するので、上記の値を適切に調整す
る事により、さらに力率を改善する事も可能である。
【００３２】また、本実施形態においてスイッチング素
子の一例としてｎチャネルのＭＯＳ型トランジスタを用
いているが、本発明はこれに限らず、例えばｐチャネル
のＭＯＳ型トランジスタや、バイポーラトランジスタな
どでも同様の効果を奏する。
子の一例としてｎチャネルのＭＯＳ型トランジスタを用
いているが、本発明はこれに限らず、例えばｐチャネル
のＭＯＳ型トランジスタや、バイポーラトランジスタな
どでも同様の効果を奏する。
【００３３】
【発明の効果】以上説明したように、本発明に係る電源
回路によれば、入力電圧の発振安定性の低い期間すなわ
ち入力電圧が相対的に低い期間には、異常発振抑止回路
によってスイッチング素子のパルス幅を強制的に減少さ
せる命令を出力する、またはスイッチング素子を強制的
にオフする命令を出力し、なおかつその強制的にＯＦＦ
させる期間を決定する為の閾値電圧を、該出力電圧の最
大値に比して極めて小さいとき例えば最大値の１／５程
度になった場合にしているので、この閾値電圧を一定値
で固定していた従来と異なり、かかる閾値電圧は入力電
圧のレベルに応じて変動するので、入力電圧の最大値の
レベルの変動に応じて広汎な入力電圧に対応する事がで
きるので、汎用性が向上する。
回路によれば、入力電圧の発振安定性の低い期間すなわ
ち入力電圧が相対的に低い期間には、異常発振抑止回路
によってスイッチング素子のパルス幅を強制的に減少さ
せる命令を出力する、またはスイッチング素子を強制的
にオフする命令を出力し、なおかつその強制的にＯＦＦ
させる期間を決定する為の閾値電圧を、該出力電圧の最
大値に比して極めて小さいとき例えば最大値の１／５程
度になった場合にしているので、この閾値電圧を一定値
で固定していた従来と異なり、かかる閾値電圧は入力電
圧のレベルに応じて変動するので、入力電圧の最大値の
レベルの変動に応じて広汎な入力電圧に対応する事がで
きるので、汎用性が向上する。
【図１】本発明の実施形態に係る電源回路の回路図であ
る。
る。
【図２】本発明の実施形態に係る電源回路の動作を説明
する第１の図である。
する第１の図である。
【図３】本発明の実施形態に係る電源回路の動作を説明
する第２の図である。
する第２の図である。
【図４】本発明の実施形態に係る電源回路の動作を説明
する第３の図である。
する第３の図である。
【図５】従来例に係る電源回路の回路図である。
【図６】従来例に係る電源回路の動作を説明する第１の
グラフである。
グラフである。
【図７】従来例に係る電源回路の動作を説明する第２の
グラフである。
グラフである。
【図８】従来例に係る電源回路の問題点を説明するグラ
フである。
フである。
１１ ブリッジ回路
１２ エラーアンプ
１３ コンパレータ
１４ ドライブ回路
１５ 制御回路
１６ 出力回路
１７ 異常発振抑止回路
ＳＷ１１ スイッチングトランジスタ（スイッチン
グ素子） Ｌ チョークコイル Ｖo1 第１の出力端子 Ｖo2 第２の出力端子
グ素子） Ｌ チョークコイル Ｖo1 第１の出力端子 Ｖo2 第２の出力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/00 - 3/44
H02M 7/00 - 7/40
H02J 1/00 - 1/16
Claims (3)
- 【請求項１】 交流電圧を整流して第１、第２の出力端
子より出力するブリッジ回路と、 前記第１の出力端子及び第２の出力端子の間に接続し、
前記ブリッジ回路の出力電圧に基づいて電源電圧を生成
する出力回路と、 前記第１、第２の出力端子と前記出力回路との間に接続
され、ＯＮ/ＯＦＦ動作することで前記ブリッジ回路の
出力電圧の電圧値を制御するスイッチング素子と、 前記スイッチング素子のＯＮ/ＯＦＦ動作を制御する制
御回路と、入力電圧が変化したときの交流分を前記制御回路に加
え、入力電圧がどのようなレベルにあっても前記ブリッ
ジ回路の出力電圧が 、 該出力電圧の最大値に比して極め
て小さいときにでも、電源電圧が高くブリッジ回路の出
力電圧が高いときと同様に前記制御回路に前記スイッチ
ング素子のパルス幅を強制的に減少させる命令を出力す
るか、また前記制御回路に前記スイッチング素子を強制
的にオフする命令を出力する異常発振抑止回路とを有す
ることを特徴とする電源回路。 - 【請求項２】 前記制御回路は、反転入力と非反転入力
とを有し、前記反転入力には前記電源電圧を入力し、前
記非反転入力には一定に基準電圧を入力し、前記非反転
入力の電位が前記反転入力の電位を上回ったときにハイ
レベルの信号を出力し、前記非反転入力の電位が前記反
転入力の電位を下回ったときにローレベルの信号を出力
するエラーアンプと、 前記エラーアンプの出力と前記スイッチング素子に流れ
る電流を比較し、且つ基準となる外部から入力されるパ
ルス波を比較して前記エラーアンプの出力が下回ったと
きに、リセット信号を出力し、ドライブ回路にＰＷＭ変
調された矩形波を出力するコンパレータと、 前記コンパレータの出力をＰＷＭ変調して、この変調波
形に基づいて前記スイッチング素子をＯＮ/ＯＦＦ動作
させるドライブ回路とを有する回路であって、 かつ前記異常発振抑止回路は、 前記第１の出力端子及び第２の出力端子の間に直列接続
する第１、第２の抵抗と、 前記第１の抵抗と並列に接続する第１のコンデンサと、 前記第１の抵抗と前記第２の抵抗との間にカソードが接
続する第１のダイオードと、 前記第１のダイオードのアノードと、前記第２の出力端
子との間に接続する第２のコンデンサと、 前記エラーアンプの反転入力と前記ダイオードのアノー
ドとの間に直列接続する第３の抵抗、第４の抵抗及び第
３のコンデンサとを有する回路であって、 前記出力回路は、 前記スイッチング素子の一端と前記第１の出力端子との
間に接続し、前記スイッチング素子のＯＮ/ＯＦＦ状態
に対応して充放電するチョークコイルと、 前記チョークコイルに一端が接続する第２のダイオード
と、 前記第２のダイオードの他端と前記第２の出力端子との
間に接続する出力用コンデンサとを有する回路であるこ
とを特徴とする請求項１記載の電源回路。 - 【請求項３】 前記出力電圧が、該出力電圧の最大値に
比して極めて小さいときとは、前記出力電圧の最大値の
約１/５以下に前記出力電圧が低下したときであること
を特徴とする請求項１記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32034796A JP3397996B2 (ja) | 1996-11-29 | 1996-11-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32034796A JP3397996B2 (ja) | 1996-11-29 | 1996-11-29 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164828A JPH10164828A (ja) | 1998-06-19 |
| JP3397996B2 true JP3397996B2 (ja) | 2003-04-21 |
Family
ID=18120467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32034796A Expired - Fee Related JP3397996B2 (ja) | 1996-11-29 | 1996-11-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397996B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520721B1 (ko) * | 1999-12-14 | 2005-10-11 | 가부시키가이샤 다키온 | 전원장치 및 ｌｅｄ 램프장치 |
| JP4694044B2 (ja) * | 2001-06-08 | 2011-06-01 | 三洋電機株式会社 | スイッチング電源用集積回路 |
-
1996
- 1996-11-29 JP JP32034796A patent/JP3397996B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10164828A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8130520B2 (en) | Power supply apparatus and semiconductor integrated circuit device | |
| US9148061B2 (en) | Systems and methods for constant voltage control and constant current control | |
| US10158289B2 (en) | DC/DC converter | |
| US6788557B2 (en) | Single conversion power converter with hold-up time | |
| US9716426B2 (en) | Switching power supply circuit | |
| US9998022B2 (en) | Current limit peak regulation circuit for power converter with low standby power dissipation | |
| US10630187B2 (en) | Switching power supply device and semiconductor device | |
| US9374008B2 (en) | Switching mode power supply with variable switching operation frequency and the driving method thereof | |
| JPH07203685A (ja) | 力率補正回路 | |
| EP2688189A1 (en) | Hybrid adaptive power factor correction schemes for switching power converters | |
| US20050207187A1 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| US9673697B2 (en) | AC/DC power conversion methods and apparatus | |
| US8982584B2 (en) | Power supply regulation for ultra-low load and no-load operation | |
| US20110037443A1 (en) | Parallel connected pfc converter | |
| US8634210B2 (en) | DC-DC converter including switching frequency control circuit | |
| US20210143730A1 (en) | Active clamp snubber for flyback power converter | |
| US6487093B1 (en) | Voltage regulator | |
| JP2007295800A (ja) | 電源回路 | |
| JP5032447B2 (ja) | スイッチング電源装置 | |
| JP3397996B2 (ja) | 電源回路 | |
| US7154762B2 (en) | Power source apparatus | |
| CN110754032B (zh) | 交流-直流转换 | |
| JP2012253900A (ja) | スイッチング電源装置及びそれを用いたｌｅｄ照明装置 | |
| WO2018043227A1 (ja) | スイッチング電源装置および半導体装置 | |
| JP3757293B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |