JP2002176768A

JP2002176768A - 電源回路

Info

Publication number: JP2002176768A
Application number: JP2001255063A
Authority: JP
Inventors: Masahito Kajima; 雅人鹿島; Mitsuru Sato; 満佐藤; Eiju Kuroda; 栄寿黒田; Hironobu Shiroyama; 博伸城山
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-09-28
Filing date: 2001-08-24
Publication date: 2002-06-21
Anticipated expiration: 2021-08-24
Also published as: JP4830235B2

Abstract

(57)【要約】【課題】軽負荷時の力率を改善し、外付け部品を用い
ることなく、出力状態の変化に迅速に対応できる起動回
路およびフィードバック信号のショート検出機能を有す
る電源回路を提供することを目的とする。【解決手段】誤差増幅器２の出力を監視して軽負荷時
にオフセット調整電流を生成するオフセット調整電流生
成用比較器１１を備え、乗算器３の出力信号と交流ライ
ン電流の信号とを比較してリセット信号を生成するセン
ス電流比較器４を、生成されたオフセット調整電流ＩＯ
Ｓの入力によりオフセットをマイナス側に調整して、軽
負荷時の出力特性を補正し、力率を改善した。また、ゼ
ロクロス入力信号を直接監視するタイマ１０を備え、出
力状態の変化に迅速に対応できる内蔵の起動回路を構成
した。さらに、フィードバック信号を直接監視するショ
ート検出用比較器１２を備え、外付け部品を不要にし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源回路に関し、特
に自励型電源回路の力率改善制御用集積回路に適用され
る電源回路に関する。

【０００２】

【従来の技術】全波整流された交流入力電圧をスイッチ
ングして所望の直流電圧を得る電源回路では、スイッチ
ング動作による高調波電流成分の増加に伴って力率が大
幅に低下するが、その力率の低下を改善するために力率
制御回路が用いられている。力率の低下を改善する制御
回路としては、スイッチング素子を流れる電流のピーク
値を検出して制御するピーク電流モードの力率制御回路
および交流ラインを流れる連続的な電流を検出して制御
する平均電流モードの力率制御回路が知られている。

【０００３】ピーク電流モードの力率制御回路は、直流
出力電圧を検出したフィードバック信号を入力する誤差
増幅器と、この誤差増幅器の出力と商用電源を全波整流
した交流入力電圧とを入力する乗算器と、この乗算器の
出力と交流ライン電流とを比較するセンス電流比較器
と、交流入力電圧を受けるトランスと直流出力電圧を生
成する整流平滑回路との間に設けられたスイッチング素
子を制御するＲＳフリップフロップとから構成され、全
波整流された交流入力電圧に対して、交流ライン電流の
平均を正弦波に維持するとともに交流入力電圧と同相に
維持するように制御することによって、力率の改善を行
うものである。

【０００４】このような力率制御回路において、まず、
スイッチング素子がオンすると、全波整流した交流ライ
ン電流がスイッチング素子を通ってグランドへ流れ、そ
のときの電流エネルギはトランスに蓄えられる。一方、
乗算器では、交流入力電圧を入力して、交流ライン電流
の平均を作り出すのに必要な交流入力電圧に比例したピ
ーク電流値を決定し、センス電流比較器が決定されたピ
ーク電流値と交流ライン電流とを比較する。センス電流
比較器は、交流ライン電流が増加していって乗算器によ
り決定されたピーク値と等しくなった場合にリセット信
号を発生し、ＲＳフリップフロップをリセットし、スイ
ッチング素子をオフさせる。スイッチング素子のオフに
より、トランスに蓄えられた電流エネルギが出力側の整
流平滑回路に供給される。スイッチング素子がオフとな
る期間では、トランスの２次側からの信号がハイレベル
になるため、その信号によりＲＳフリップフロップをセ
ットし、スイッチング素子をオンさせる。このＲＳフリ
ップフロップのリセットおよびセットを繰り返すこと
で、出力側の整流平滑回路に電流を供給する。

【０００５】スイッチング素子がオンしたときの交流ラ
イン電流は、そのピーク値が交流入力電圧に比例した値
に制限されて下げられるので、交流ライン電流の平均が
交流入力電圧の正弦波に相似な波形に維持され、これに
よって、力率の改善を実現している。

【０００６】一方、平均電流モードの力率制御回路は、
直流出力電圧を検出したフィードバック信号を入力する
誤差増幅器と、この誤差増幅器の出力と商用電源を全波
整流した交流入力電圧とを入力する乗算器と、この乗算
器の出力と交流ライン電流とを入力する電流誤差増幅器
と、交流入力電圧を受けるリアクトルと直流出力電圧を
生成する整流平滑回路との間に設けられたスイッチング
素子を制御するＰＷＭ比較器とから構成される。この平
均電流モードの力率制御回路では、リアクトルに流れる
連続的な電流を制御して力率の改善を実現している。

【０００７】リアクトル電流の基準信号を作り出すため
に乗算器が使用されているが、この乗算器には交流入力
電圧と直流出力電圧を一定に保つための電圧誤差増幅器
の出力との２つの信号が入力されるため、乗算器の出力
は交流入力電圧と同相の正弦波状の信号となる。これに
より、リアクトルに流れる電流、すなわち交流入力電流
波形を入力正弦波電圧に追随させることになり、全波整
流された交流入力電圧に対して、交流ライン電流の平均
を正弦波としかつ交流入力電圧と同相に維持されて、力
率の改善が行なわれる。

【０００８】また、電源回路は、その始動時または再起
動時に起動することができるよう起動回路が必要であ
る。従来の電源回路では、外部発振器による外付けの起
動回路を用いるのが一般的であったが、外部発振器を用
いると外付けの部品が必要になり、コストアップに繋が
ることから、起動回路を内蔵させることが提案されてい
る。この内蔵型起動回路を備えた電源回路として、たと
えば特開平６−８６５５５号公報が知られている。

【０００９】さらに、従来の電源回路では、直流出力電
圧を抵抗分割した信号をフィードバック信号として使用
し、そのフィードバック信号が小さい場合には、直流出
力電圧を増加する方向に制御し、逆に、フィードバック
信号が大きい場合は、直流出力電圧を減少する方向に制
御している。電源回路は、このような原理で動作してい
るため、直流出力電圧を検出する分割抵抗が破損するな
どの異常が発生してフィードバック信号の入力がショー
トしてしまった場合に、直流出力電圧が増加する方向に
のみ制御することになり、危険な状態となる。この危険
な状態を防止するため、従来は外付けの比較器でフィー
ドバック信号を監視し、フィードバック信号が所定の値
より小さくなると、乗算器に入力される誤差増幅器の出
力を強制的にゼロになるようにする。これにより、乗算
器から出力されるピーク値は非常に小さくなり、結果的
にＲＳフリップフロップをリセットし、スイッチング素
子をオフにするようにしている。

【００１０】

【発明が解決しようとする課題】力率制御を行う電源回
路において、交流入力電圧は全波整流された正弦波であ
るため波形の谷間の部分で電圧はほぼゼロとなり、した
がって、このとき、電源回路の出力電圧は当然ゼロとな
るべきである。しかしながら、従来の電源回路では、乗
算器の出力オフセット電圧やセンス電流比較器の入力オ
フセット電圧により、センス電流比較器や乗算器から多
少の電流が出力されてしまい、入力電圧と同じゼロとす
ることができないという問題点があった。特に、軽負荷
の場合には、平均電流の正弦波のピーク値が小さいため
に正弦波の谷間で出力されてしまってゼロとなりきれな
い電流値が残ってしまい、これが力率を悪化させる原因
となっている。

【００１１】また、起動回路を内蔵した従来の電源回路
では、外部のスイッチング素子の駆動状態を記憶するＲ
Ｓフリップフロップの出力をタイマ回路が監視してい
て、リセット状態にあるＲＳフリップフロップの出力が
所定時間以上経過すると、ＲＳフリップフロップをセッ
ト状態にして再起動するようにしているが、タイマ回路
の動作が電源回路の出力変化に対して遅れてしまう場合
があるという問題点があった。

【００１２】さらに、従来の電源回路では、外付け部品
でフィードバック信号のショートを検出して電源回路の
動作を停止する構成をとっているため、自励型電源回路
のコストが高くなるという問題点があった。

【００１３】本発明はこのような点に鑑みてなされたも
のであり、軽負荷時の力率を改善した電源回路を提供す
ることを目的とする。また、本発明は、始動または再起
動に関して、外付け部品を必要とせず、かつ出力状態の
変化に迅速に対応することができる起動回路を持った電
源回路を提供することを目的とする。

【００１４】さらに、本発明は、フィードバック信号の
ショート検出用の回路に関して、外部部品数を低減でき
る電源回路を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明では上記問題を解
決するために、全波整流された交流入力電圧をスイッチ
ングして所望の直流電圧を得る電源回路において、軽負
荷時にオフセット調整電流を生成するオフセット調整電
流生成手段と、前記交流入力電圧に比例した信号と前記
交流ライン電流の信号とを比較してリセット信号を生成
するとともに、前記オフセット調整電流生成手段によっ
て生成された前記オフセット調整電流を入力することに
よりオフセットをキャンセルする側に調整可能なセンス
電流比較器と、を備えていることを特徴とする電源回路
が提供される。

【００１６】このような電源回路によれば、軽負荷時に
オフセット調整電流生成手段によって生成されたオフセ
ット調整電流をセンス電流比較器に注入してセンス電流
比較器の入力オフセット電圧をキャンセルするようなオ
フセットをセンス電流比較器に持たせるようにした。こ
れにより、軽負荷時の出力特性が補正され、力率を向上
させることができる。

【００１７】また、本発明では、全波整流された交流入
力電圧をスイッチングして所望の直流電圧を得る電源回
路において、軽負荷時にオフセット調整電流を生成し、
リアクトルに流れる電流の基準信号を作り出す乗算器に
注入して、その乗算器の出力オフセット電圧をキャンセ
ルするオフセット調整電流生成手段を備える構成にし
た。これにより、軽負荷時に交流入力電圧の正弦波の波
形の谷間で乗算器のオフセットにより出力されてしまう
電流の値をキャンセルすることができ、軽負荷時の力率
を改善することができる。

【００１８】また、本発明によれば、ゼロクロス入力信
号を監視して前記ゼロクロス入力信号が所定時間ない場
合に始動および再起動信号を発生するタイマと、外部の
スイッチング素子を駆動するためのオン・オフ信号を出
力するＲＳフリップフロップの出力に設けられて前記タ
イマの始動および再起動信号との論理和信号を出力する
論理和ゲートとを備えるようにした。これにより、外付
け部品を必要とせず、かつ出力状態の変化に迅速に対応
することができる起動回路を備えた電源回路とすること
ができる。

【００１９】さらに、本発明によれば、フィードバック
信号の入力を監視して前記フィードバック信号が所定値
以下になった場合にショート検出信号を出力するショー
ト検出回路と、前記ショート検出信号を受けて外部のス
イッチング素子を駆動するためのオン・オフ信号を遮断
する論理積ゲートとを備えるようにした。これにより、
外付け部品によるショート検出回路を不要とした電源回
路にすることができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を、力
率制御回路に適用した場合を例に図面を参照して詳細に
説明する。

【００２１】図１は本発明を適用した力率制御回路の構
成を示す機能ブロック図である。この力率制御回路１
は、各機能を一体にした集積回路によって構成され、電
源電圧入力用のＶＣＣ端子、グランド接続用のＧＮＤ端
子、交流入力電圧に比例した電圧入力用のＭＵＬ端子、
フィードバック信号入力用のＦＢ端子、誤差信号出力用
のＣＯＭＰ端子、センス電流信号入力用のＩＳ端子、ゼ
ロクロス信号入力用のＺＣＤ端子、および出力用のＤＯ
端子を有している。

【００２２】力率制御回路１は、非反転入力に基準電圧
ＶＲＥＦを受け、反転入力にＦＢ端子が接続された誤差
増幅器２を有している。この誤差増幅器２の出力は、Ｃ
ＯＭＰ端子および乗算器３の第１入力に接続されてい
る。乗算器３の第２の入力はＭＵＬ端子に接続され、出
力はセンス電流比較器４の反転入力に接続されている。
センス電流比較器４の非反転入力はＩＳ端子に接続さ
れ、出力はＲＳフリップフロップ５のリセット入力に接
続されている。ＲＳフリップフロップ５の出力は、ＯＲ
ゲート６の第１入力に接続され、このＯＲゲート６の出
力はＡＮＤゲート７の第１入力に接続されている。ＡＮ
Ｄゲート７の出力は駆動部８の入力に接続され、この駆
動部８の出力は、この力率制御回路１の出力であるＤＯ
端子に接続されている。

【００２３】力率制御回路１は、非反転入力にＺＣＤ端
子が接続され、反転入力に基準電圧ＶＺＣＤを受けるゼ
ロクロス入力用比較器９を有している。このゼロクロス
入力用比較器９の出力は、ＲＳフリップフロップ５のセ
ット入力とタイマ１０の入力とに接続されている。タイ
マ１０の出力は、ＯＲゲート６の第２入力に接続されて
いる。力率制御回路１は、また、オフセット調整電流生
成用比較器１１およびショート検出用比較器１２を有し
ている。オフセット調整電流生成用比較器１１は、基準
電圧ＶＯＳを受ける非反転入力、誤差増幅器２の出力が
接続された反転入力およびセンス電流比較器４のオフセ
ット調整電流入力用のＩＯＳ端子に接続された出力を有
している。ショート検出用比較器１２は、基準電圧ＶＳ
Ｐを受ける反転入力、ＦＢ端子に接続された非反転入力
およびＡＮＤゲート７の第２入力に接続された出力を有
している。さらに、力率制御回路１は、ＶＣＣ端子に受
ける電源電圧から基準電圧ＶＲＥＦ，ＶＺＣＤ，ＶＯ
Ｓ，ＶＳＰを出力する基準電圧部１３を有している。

【００２４】以上の構成の力率制御回路１によれば、始
動時はＺＣＤ端子にはゼロクロス入力信号の入力はな
く、したがって、ゼロクロス入力用比較器９の出力はロ
ーレベルである。この時点からタイマ１０が起動し、漸
増する出力信号を出力する。このタイマ１０の出力信号
が、ＯＲゲート６の動作しきい値電圧を越えると、ＯＲ
ゲート６はハイレベルの信号を出力する。力率制御回路
１の始動直後には、ＦＢ端子にフィードバック信号が入
力されているので、ショート検出用比較器１２はハイレ
ベルの信号を出力している。これにより、ＡＮＤゲート
７の出力はハイレベルの信号を出力し、駆動部８はスイ
ッチング素子駆動用の始動信号を出力し、スイッチング
素子をオンにする。

【００２５】スイッチング素子がオンになって交流ライ
ン電流が流れると、ＩＳ端子の交流ライン電流に比例し
た電圧信号が高くなってくる。この電圧信号が乗算器３
からのピーク電圧値と等しくなると、センス電流比較器
４はリセット信号を出力し、スイッチング素子をオフに
する。以下、これを繰り返す。

【００２６】このように、タイマ１０は、力率制御回路
１の出力を直接監視し、出力が一定時間オフである場合
に、出力をオンとすることができる。これにより、外部
起動回路を必要とせず、また、出力状態の変化に迅速に
対応できる起動回路を構成することができる。

【００２７】次に、センス電流比較器４およびオフセッ
ト調整電流生成用比較器１１の詳細について説明する。
図２はセンス電流比較器の例を示す回路図、図３はセン
ス電流比較器のオフセット調整時の入出力特性を示す図
である。

【００２８】センス電流比較器４は、差動入力段を構成
する４つのトランジスタ２１〜２４および電流源２５
と、ソースフォロワレベルシフタを構成するトランジス
タ２６，２８および電流源２７，２９と、出力バッファ
を構成するトランジスタ３０，３２および電流源３１，
３３とを備えている。

【００２９】反転入力側のトランジスタ２２の能動負荷
には、オフセット調整電流入力用のＩＯＳ端子が設けら
れ、これによって、センス電流比較器４は、オフセット
調整電流を注入することでオフセット調整可能な比較器
を構成している。

【００３０】入力部のトランジスタ２６，２８からなる
ソースフォロワレベルシフタは、グランドレベルまで入
力範囲を広げるためのもので、これにより、センス電流
比較器４の反転入力は、ＩＳ端子のセンス電流の入力を
グランドレベルから検出するようにしている。したがっ
て、センス電流比較器４は、図３に示したように、オフ
セット調整電流ＩＯＳが入力されないときには、反転入
力が０のときを境にして出力が反転するが、オフセット
調整電流ＩＯＳの入力が増えるにつれて、入力オフセッ
ト電圧がマイナス側に増えるような特性となる。

【００３１】図４はオフセット調整電流生成用比較器の
例を示す回路図、図５はオフセット調整電流生成用比較
器の入出力特性を示す図である。オフセット調整電流生
成用比較器１１は、差動入力段を構成するトランジスタ
４１〜４４および電流源４５と、反転入力側の能動負荷
とカレントミラー回路を構成するトランジスタ４６と、
出力段のカレントミラー回路を構成するトランジスタ４
７，４８とを備えている。非反転入力には、基準電圧Ｖ
ＯＳ（＝０．５ボルト）を受け、反転入力には誤差増幅
器２の出力であるＣＯＭＰ端子の電圧ＶＣＯＭＰを受け
る。

【００３２】このオフセット調整電流生成用比較器１１
は、差動段の能動負荷をダイオード接続したトランジス
タ４４で構成し、そのダイオード接続した能動負荷をカ
レントミラー回路で折り返すことでソース電流を供給す
る構成にしたことにより、図５に示したように、電圧Ｖ
ＣＯＭＰが１．５ボルト以上では、オフセット調整電流
ＩＯＳは出力せず、１．５ボルト以下となる軽負荷状態
においてオフセット調整電流ＩＯＳを出力するような入
出力特性となる。

【００３３】次に、力率制御回路１の軽負荷時の動作に
ついて説明する。軽負荷時には、ＦＢ端子へ入力される
フィードバック信号の値が大きくなるので、誤差増幅器
２の出力レベルが下がり、ＣＯＭＰ端子の電圧ＶＣＯＭ
Ｐはほぼゼロまで減少する。このＣＯＭＰ端子の電圧Ｖ
ＣＯＭＰを監視しているオフセット調整電流生成用比較
器１１は、図５の入出力特性から、ＣＯＭＰ端子の電圧
ＶＣＯＭＰが１．５ボルト以下のときを軽負荷状態と判
定し、ＣＯＭＰ端子の電圧ＶＣＯＭＰに応じたオフセッ
ト調整電流を生成する。

【００３４】センス電流比較器４は、そのＩＯＳ入力に
オフセット調整電流ＩＯＳを注入することによりオフセ
ットを調整することができる。図３の入出力特性から判
るように、センス電流比較器４は、そのＩＯＳ入力に注
入するオフセット調整電流ＩＯＳを１６μＡにすると入
力オフセット電圧が−１００ｍＶとなる。この値は、乗
算器３の出力オフセット電圧の最悪値とセンス電流比較
器４の入力オフセット電圧の最悪値とを加えた値が１０
０ｍＶ程度であることから決められた。ここで、乗算器
３の出力オフセット電圧をキャンセルせずにセンス電流
比較器４の入力オフセットのみ調整するのは、乗算器３
の出力オフセット電圧がセンス電流比較器４に入力され
ているため、結果的にセンス電流比較器４の入力オフセ
ットの変化として現れることによる。

【００３５】このように、軽負荷時に最大１６μＡのオ
フセット調整電流ＩＯＳをセンス電流比較器４に入力し
て、その入力オフセットを１００ｍＶ調整することで、
軽負荷時に入力電圧がゼロのときに出力電圧をゼロにす
ることができ、力率を改善することができる。

【００３６】また、この力率制御回路１では、ＦＢ端子
に供給されるフィードバック信号を監視するショート検
出用比較器１２を備えている。このショート検出用比較
器１２は、その反転入力にショート検出電圧として約
０．３ボルトの基準電圧ＶＳＰを受けており、直流出力
電圧が所定の電圧を出力していてフィードバック信号が
ショート検出電圧より高いときには、ハイレベルの信号
を出力し、直流出力電圧を検出する分割抵抗のショート
事故などでフィードバック信号がショート検出電圧より
低いときには、ローレベルのショートプロテクト信号を
出力する。ショート検出用比較器１２がショートプロテ
クト信号を出力した場合には、ＡＮＤゲート７の出力が
ローレベルの信号となり、駆動部８への入力を遮断する
ことができる。

【００３７】次に、以上のような構成の力率制御回路１
のピーク電流モード制御の自励型電源回路への応用例に
ついて説明する。図６は自励型電源回路の構成例を示す
回路図である。

【００３８】自励型電源回路は、商用電源を全波整流す
る全波整流器５１を有し、その出力は、トランス５２の
１次巻線の一端に接続される。このトランス５２の１次
巻線の他端は、ダイオード５３およびコンデンサ５４か
らなる整流平滑回路を介して直流出力電圧を出力する出
力端子５５に接続されている。トランス５２の１次巻線
の他端は、また、スイッチング素子とする出力トランジ
スタ５６のドレインに接続されている。出力トランジス
タ５６のソースは、電流検出抵抗５７を介してグランド
に接続され、ゲートは力率制御回路１のＤＯ端子に接続
されている。出力トランジスタ５６のソースと電流検出
抵抗５７との共通接続点は力率制御回路１のＩＳ端子に
接続されている。

【００３９】全波整流器５１の出力とグランドとの間に
は、抵抗５８，５９からなる分割抵抗に接続され、その
分割抵抗の出力は力率制御回路１のＭＵＬ端子に接続さ
れている。全波整流器５１の出力は、抵抗６０およびコ
ンデンサ６１を介してグランドに接続され、それらの共
通接続点は力率制御回路１のＶＣＣ端子に接続されてい
る。抵抗６０とコンデンサ６１との共通接続点は、ま
た、逆流防止用のダイオード６２を介してトランス５２
の２次巻線の一端に接続され、そのトランス５２の２次
巻線の他端はグランドに接続されている。トランス５２
の２次巻線の一端は、また、力率制御回路１のＺＣＤ端
子に接続されている。

【００４０】出力端子５５とグランドとの間には、抵抗
６３，６４からなる分割抵抗に接続され、その分割抵抗
の出力は力率制御回路１のＦＢ端子に接続されている。
そして、力率制御回路１のＣＯＭＰ端子はコンデンサ６
５に接続され、ＧＮＤ端子はグランドに接続されてい
る。

【００４１】ここで、商用電源が投入されると、力率制
御回路１のタイマ１０が始動し、所定時間後に駆動信号
を出力して出力トランジスタ５６をオンする。これによ
り全波整流した交流ライン電流が出力トランジスタ５６
を通ってグランドへ流れ、そのときの電流エネルギはト
ランス５２に蓄えられる。センス電流比較器４は、電流
検出抵抗５７によって検出された交流ライン電流と乗算
器３からの交流入力電圧に比例したピーク電流値とを比
較しており、交流ライン電流が交流入力電圧に比例した
ピーク電流値に等しくなると、ＲＳフリップフロップ５
がリセットされ、出力トランジスタ５６をオフさせる。

【００４２】出力トランジスタ５６がオフすることによ
り、トランス５２に蓄えられた電流エネルギがダイオー
ド５３を介してコンデンサ５４に供給される。出力トラ
ンジスタ５６がオフのとき、トランス５２の２次巻線か
らのゼロクロス入力信号がハイレベルになり、これが基
準電圧ＶＺＣＤを越えると、ＲＳフリップフロップ５が
セットされ、出力トランジスタ５６をオンさせる。この
出力トランジスタ５６のオン・オフを繰り返すことによ
り、コンデンサ５４によって平滑された直流出力電圧が
出力端子５５より出力される。

【００４３】この自励型電源回路が軽負荷状態になる
と、抵抗６３，６４によって検出された直流出力電圧の
フィードバック信号が高くなる。これにより、誤差増幅
器２の出力電圧が低くなり、コンデンサ６５の端子電圧
が１．５ボルト以下になると、オフセット調整電流生成
用比較器１１はオフセット調整電流をセンス電流比較器
４に注入して入力オフセットをマイナス側にずらすよう
調整し、オフセット調整電流生成用比較器１１の入力オ
フセット電圧をキャンセルすることで、軽負荷時の力率
を向上させることができる。

【００４４】また、ＦＢ端子に入力されるフィードバッ
ク信号をショート検出用比較器１２で監視し、フィード
バック信号の電圧がショート検出電圧の約０．３ボルト
以下に低下すると、ショート検出用比較器１２はＦＢ端
子の入力はショート状態にあると判断し、出力トランジ
スタ５６を強制的にオフするようにしている。

【００４５】図７は本発明を適用した別の力率制御回路
の構成を示す機能ブロック図である。この力率制御回路
７１は、各機能を一体にした集積回路によって構成さ
れ、電流誤差増幅器出力用のＩＦＢ端子、電流誤差増幅
器反転入力用のＩＩＮ−端子、乗算記入緑葉のＶＤＥＴ
端子、過電圧保護入力用のＯＶＰ端子、電圧誤差増幅器
出力用のＶＦＢ端子、電圧誤差増幅器反転入力用のＶＩ
Ｎ−端子、グランド接続用のＧＮＤ端子、出力用のＯＵ
Ｔ端子、駆動部電源用のＶＣ端子、電源入力用のＶＣＣ
端子、ソフトスタート回路用のＣＳ端子、オン／オフ制
御入力用のＯＮ／ＯＦＦ端子、基準電圧用のＲＥＦ端
子、発振器同期入力用のＳＹＮＣ端子、発振器タイミン
グコンデンサ用のＣＴ端子、および電流誤差増幅器非反
転入力用のＩＤＥＴ端子を有している。

【００４６】力率制御回路７１は、非反転入力に基準電
圧を受け、反転入力にＶＩＮ−端子が接続されて直流出
力電圧を監視する電圧誤差増幅器７２を有している。こ
の電圧誤差増幅器７２の出力は、増幅度設定用の素子を
接続するＶＦＢ端子および電流基準信号を発生する乗算
器７３の第１入力に接続されている。乗算器７３の第２
の入力は交流入力電圧を監視するＶＤＥＴ端子に接続さ
れ、第３の入力はオフセット調整を行うオフセット調整
電流生成用比較器７４の出力に接続されている。オフセ
ット調整電流生成用比較器７４は、その非反転入力に基
準電圧を受け、反転入力には電圧誤差増幅器７２の出力
およびＶＦＢ端子が接続されている。乗算器７３の出力
は、ＩＩＮ−端子および電流誤差増幅器７５の反転入力
に接続されている。電流誤差増幅器７５の非反転入力
は、交流ライン電流を検出するＩＤＥＴ端子に接続され
ている。このＩＤＥＴ端子は、また、基準電圧と比較す
る過電流検出用比較器７６の入力に接続され、その出力
はＲＦフリップフロップ７７の第１のセット端子に接続
されている。このＲＦフリップフロップ７７のリセット
端子は、インバータ７８を介して発振器７９の出力に接
続され、第２のリセット端子は、過電圧検出用比較器８
０の出力に接続されている。この過電圧検出用比較器８
０の入力は、基準電圧と直流出力電圧の過電圧検出用の
ＯＶＰ端子とに接続されている。

【００４７】力率制御回路７１は、また、ＯＮ／ＯＦＦ
端子に接続されて外部信号によりオン・オフ制御を行う
オン・オフ制御部８１と、ＶＣＣ端子および基準電圧用
のＲＥＦ端子に接続されて内部回路の基準電圧を発生す
る基準電圧部８２と、ＶＣＣ端子に接続されてＶＣＣ端
子に印加される電圧が有効な電圧値になるまで内部回路
が異常動作をしないよう制御する不足電圧ロックアウト
部８３と、ソフトスタート回路用のＣＳ端子および定電
流部８４に接続されて不足電圧ロックアウト部８３の出
力信号によりオン・オフ制御されるソフトスタート回路
リセット用のスイッチ部８５とを有している。

【００４８】力率制御回路７１は、さらに、第１入力に
発振器７９の出力が接続され、第２入力にソフトスター
ト回路用のＣＳ端子が接続され、第３入力に電流誤差増
幅器７５の出力および位相補正回路素子用のＩＦＢ端子
が接続されたＰＷＭ比較器８６を有し、その出力はＡＮ
Ｄゲート８７に入力されている。このＡＮＤゲート８７
は、オン・オフ制御部８１の出力、不足電圧ロックアウ
ト部８３の出力、発振器７９の出力およびＲＦフリップ
フロップ７７の出力を受けるよう接続され、出力は駆動
部８８を介してＯＵＴ端子に接続されている。駆動部８
８は、その電源用のＶＣ端子およびＧＮＤ端子にも接続
されている。

【００４９】この力率制御回路７１によれば、発振器７
９の出力としてＣＴ端子から三角波がＰＷＭ比較器８６
に入力されており、この三角波と電流誤差増幅器７５の
出力とを比較することでＰＷＭ信号を生成し、ＡＮＤゲ
ート８７および駆動部８８を介してＯＵＴ端子に接続さ
れたスイッチング素子を駆動する。ＰＷＭ比較器８６に
は、ＣＳ端子も入力されている。このＣＳ端子には、起
動時に定電流部８４によって充電される後述のコンデン
サが接続され、ＰＷＭ比較器８６では、電流誤差増幅器
７５の出力電圧とコンデンサの充電電圧の低い方が優先
されてソフトスタートが行なわれる。

【００５０】電流誤差増幅器７５は、その非反転入力に
ＩＤＥＴ端子を介して交流ライン電流を入力し、反転入
力にその交流ライン電流の基準信号として乗算器７３の
出力が入力されている。乗算器７３は、直流出力電圧の
誤差信号を電圧誤差増幅器７２から受け、ＶＤＥＴ端子
から交流入力電圧を受けてそれらを乗算した信号を電流
誤差増幅器７５に供給している。

【００５１】この乗算器７３には、また、オフセット調
整電流生成用比較器７４の出力を入力しており、電圧誤
差増幅器７２からの電圧誤差が所定値より大きくなる軽
負荷時において、直流出力電圧の誤差信号に基づいて生
成されたオフセット調整電流を乗算器７３に注入して、
乗算器７３の出力オフセット電圧をキャンセルするよう
にオフセット調整を行う。

【００５２】なお、ＡＮＤゲート８７は、外部信号によ
りこの力率制御回路７１をオン・オフ制御したり、ＶＣ
Ｃ端子における電圧が有効な値以下のとき、過電流検出
用比較器７６が過電流を検出したとき、過電圧検出用比
較器８０が過電圧を検出したときにこの力率制御回路７
１をシャットダウンしたり、さらに、発振器７９におい
てＲＦフリップフロップ７７のリセット信号の逆相信号
としてあるタイミングで生成される矩形波信号を受け
て、出力のデューティマックスを決定するようにしてい
る。

【００５３】次に、以上のような構成の力率制御回路７
１の平均電流モード制御の自励型電源回路への応用例に
ついて説明する。図８は自励型電源回路の構成例を示す
回路図である。

【００５４】自励型電源回路は、商用電源を全波整流す
る全波整流器９１を有し、その出力は、リアクトル９２
の一端に接続される。このリアクトル９２の他端は、ダ
イオード９３およびコンデンサ９４からなる整流平滑回
路を介して直流電圧を出力する出力端子９５に接続され
ている。リアクトル９２の他端とダイオード９３との接
続点は、スイッチング素子とする出力トランジスタ９６
のドレインに接続されている。出力トランジスタ９６の
ソースは、グランド端子９７，９８および力率制御回路
７１のＧＮＤ端子に接続されるとともに、電流検出抵抗
９９を介して全波整流器９１に接続され、ゲートは力率
制御回路７１のＯＵＴ端子に接続されている。リアクト
ル９２の２次巻線は、ダイオード１００，１０１および
コンデンサ１０２，１０３からなる倍電圧整流回路に接
続され、その整流出力は、力率制御回路７１のＶＣＣ端
子およびＶＣＣ出力端子１０４に接続され、また、抵抗
１０５を介して力率制御回路７１のＶＣ端子に接続され
ている。

【００５５】全波整流器９１の出力とグランド端子９７
との間には、抵抗１０６，１０７からなる分割抵抗に接
続され、その分割抵抗の出力は力率制御回路７１のＶＤ
ＥＴ端子に接続されている。出力端子９５とグランド端
子９７との間には、抵抗１０８，１０９からなる分割抵
抗に接続され、その分割抵抗の出力は力率制御回路７１
のＯＶＰ端子に接続されている。また、出力端子９５と
グランド端子９７との間には、抵抗１１０，１１１から
なる分割抵抗に接続され、その分割抵抗の出力は抵抗１
１２を介して力率制御回路７１のＶＩＮ−端子に接続さ
れている。このＶＩＮ−端子は、抵抗１１３およびコン
デンサ１１４の並列回路を介して力率制御回路７１のＶ
ＦＢ端子に接続されている。

【００５６】力率制御回路７１において、そのＩＦＢ端
子およびＩＩＮ−端子には、抵抗１１５およびコンデン
サ１１６，１１７の直並列回路が接続されている。ま
た、ＩＤＥＴ端子は、抵抗１１８を介して電流検出抵抗
９９と全波整流器９１との接続点に接続されるととも
に、コンデンサ１１９を介してグランド端子９７に接続
されている。ＣＴ端子とＲＥＦ端子との間には、抵抗１
２０が接続され、ＣＴ端子は、コンデンサ１２１を介し
てグランド端子９７に接続されている。ＣＳ端子は、コ
ンデンサ１２２を介してグランド端子９７に接続されて
いる。そして、ＯＮ／ＯＦＦ端子は、ＯＮ／ＯＦＦ信号
入力端子１２３に接続されている。

【００５７】次に、乗算器７３およびオフセット調整電
流生成用比較器７４の詳細について説明する。図９は乗
算器の例を示す回路図、図１０は乗算器の入出力特性を
示す図、図１１はオフセット調整時の乗算器特性を示す
図である。

【００５８】乗算器７３は、一方の入力端子に電圧誤差
増幅器７２の出力の電圧Ｖｙを受け、他方の入力端子に
基準電圧Ｖｔｈｍ（＝１．５Ｖ）を受ける差動入力構成
のブロックＡと、一方の入力端子に交流入力電圧に比例
した電圧Ｖｘを受け、他方の入力端子にグランドレベル
の電圧を受ける差動入力構成のブロックＢと、ブロック
ＡおよびブロックＢでの比較結果をシングルエンド出力
に変換するブロックＣと、変換された出力を電流信号と
して取り出すカレントミラー回路のブロックＤと、ＩＯ
Ｓ端子にオフセット調整電流生成用比較器７４のからの
オフセット調整電流ｉｏｓを受けてオフセット調整を行
うブロックＥと、ブロックＤの電流信号にオフセット調
整電流ｉｏｓを加算する出力段のブロックＦとから構成
されている。

【００５９】この乗算器７３の入出力特性を示す図１０
は、ブロックＡのＶＦＢ端子に電圧誤差増幅器７２の出
力の電圧Ｖｙを受けているときのブロックＢのＶＤＥＴ
端子に印加される交流入力電圧に比例した電圧Ｖｘの変
化に対する乗算器出力電圧の変化を示している。ブロッ
クＡでは、基準電圧としてＶｔｈｍ（＝１．５Ｖ）を受
けているので、電圧Ｖｙ＝１．５Ｖのときが基準になっ
ており、このときの乗算器出力電圧は、１．２５Ｖであ
り、交流入力電圧が増えるに連れて漸減する特性を有し
ている。

【００６０】オフセット調整時の乗算器７３の入出力特
性を示す図１１は、Ｖｔｈｍ＝１．５Ｖ，Ｖｘ＝０Ｖ，
Ｖｙ＝１．５Ｖのときのオフセット調整電流ｉｏｓの変
化に対する乗算器出力電圧の変化を示している。ここ
で、ｉｏｓ＝０μＡのとき、乗算器出力電圧は１．２５
Ｖであり、ｉｏｓ＝１０μＡのときには、乗算器出力電
圧は１．３５Ｖであって、オフセット調整電流ｉｏｓを
調整することにより＋１００ｍＶまでオフセット調整が
可能であることを表わしている。これは、乗算器７３の
出力オフセット電圧の最悪値が１００ｍＶ程度であるこ
とに基づくもので、乗算器７３の出力オフセットを１０
０ｍＶ程度調整することができれば、軽負荷時の力率を
改善できることを示している。

【００６１】図１２はオフセット調整電流生成用比較器
の例を示す回路図、図１３はオフセット調整電流生成用
比較器の入出力特性を示す図である。オフセット調整電
流生成用比較器７４は、非反転入力端子に基準電圧（＝
１．５Ｖ）を受け、反転入力端子に電圧誤差増幅器７２
の出力の電圧Ｖｙを受ける差動入力構成のブロックＡ１
と、このブロックＡ１の反転入力側の能動負荷とカレン
トミラー回路を構成するブロックＢ１と、出力段のカレ
ントミラー回路を構成するブロックＣ１とから構成さ
れ、出力のＩＯＳ端子は、乗算器７３のＩＯＳ端子に接
続される。

【００６２】このオフセット調整電流生成用比較器７４
は、差動入力段の能動負荷をカレントミラー回路で折り
返すことでソース電流を供給する構成にしたことによ
り、図１３に示したように、電圧Ｖｙが１．５Ｖ以上で
は、オフセット調整電流ｉｏｓは出力せず、１．５Ｖ以
下となる軽負荷状態においてオフセット調整電流ｉｏｓ
を出力するような入出力特性となる。このオフセット調
整電流ｉｏｓの最大値は、乗算器７３の出力オフセット
電圧の最悪値である１００ｍＶをキャンセルすることが
できる約１０μＡに設定されている。

【００６３】次に、図８〜図１３を参照しながら軽負荷
時における力率制御回路７１の動作について説明する。
軽負荷時には、直流出力電圧が高くなるので、その電圧
を監視しているＶＩＮ−端子の電圧値が大きくなり、電
圧誤差増幅器７２の出力が低下する。これにより、ＶＦ
Ｂ端子の電圧はほぼゼロとなる。したがって、本発明で
はＶＦＢ端子が１．５Ｖ以下のときを軽負荷状態と判定
する。これは、オフセット調整電流生成用比較器７４が
その非反転入力端子に基準電圧（＝１．５Ｖ）を与える
ことで判断し、図１３に示したように、ＶＦＢ端子の電
圧が１．５Ｖ以下では、０〜１０μＡのオフセット調整
電流ｉｏｓを出力する。

【００６４】このオフセット調整電流ｉｏｓは、乗算器
７３のＩＯＳ端子に注入され、オフセットの調整が行わ
れる。この乗算器７３は、ブロックＡのＶｔｈｍ入力お
よびＶｙ入力を１．５Ｖとし、Ｖｘ入力が０Ｖのとき、
図１０に示したように、乗算器出力はおよそ１．２５Ｖ
となり、この電圧が軽負荷時におけるオフセット調整動
作の開始点になっている。

【００６５】ここで、軽負荷時に乗算器７３の出力オフ
セット電圧が最大で１００ｍＶになったとき、最大１０
μＡのオフセット調整電流ｉｏｓを乗算器７３のＩＯＳ
端子に注入し、オフセットの調整をすることで乗算器７
３の出力オフセット電圧をキャンセルする。すなわち、
乗算器７３の出力が約１．２５Ｖからマイナス方向に変
化する特性であるため、オフセット調整電流ｉｏｓを加
算することによるプラス方向のオフセット調整が、乗算
器７３の出力オフセット電圧に対してはマイナス方向の
オフセットとして働き、乗算器７３の出力オフセット電
圧がキャンセルされることになる。これにより、軽負荷
時の力率が改善される。

【００６６】なお、図８では、図７に示した力率制御回
路７１を平均電流モード制御の自励型電源回路へ適用し
た場合を例に示したが、図６に示したようなピーク電流
モード制御の自励型電源回路にも同様に適用することが
できる。

【００６７】

【発明の効果】以上説明したように、本発明では、軽負
荷時に、センス電流比較器をマイナス側にオフセット調
整できるように構成した。これにより、軽負荷時におい
て、センス電流比較器におけるプラス側の入力オフセッ
ト電圧がキャンセルされ、軽負荷時の力率を向上させる
ことができる。

【００６８】また、本発明では、軽負荷時に、乗算器を
プラス側にオフセット調整できるように構成した。これ
により、軽負荷時において、乗算器の出力オフセット電
圧がキャンセルされ、軽負荷時の力率を向上させること
ができる。

【００６９】また、本発明では、ゼロクロス入力信号を
内蔵のタイマで監視し、出力が一定時間オフになってい
てゼロクロス入力信号がローレベルである場合に、出力
トランジスタをオンにするように構成した。これによ
り、起動用の外付け部品を必要とせず、また、出力状態
の変化に迅速に対応できる電源回路の起動回路とするこ
とができる。

【００７０】さらに、本発明では、直流出力電圧のフィ
ードバック信号を監視するショート検出用比較器を備え
たことにより、外部にショート検出回路が不要となり、
外部部品を低減することができる。

【図面の簡単な説明】

【図１】本発明を適用した力率制御回路の構成を示す機
能ブロック図である。

【図２】センス電流比較器の例を示す回路図である。

【図３】センス電流比較器のオフセット調整時の入出力
特性を示す図である。

【図４】オフセット調整電流生成用比較器の例を示す回
路図である。

【図５】オフセット調整電流生成用比較器の入出力特性
を示す図である。

【図６】自励型電源回路の構成例を示す回路図である。

【図７】本発明を適用した別の力率制御回路の構成を示
す機能ブロック図である。

【図８】自励型電源回路の構成例を示す回路図である。

【図９】乗算器の例を示す回路図である。

【図１０】乗算器の入出力特性を示す図である。

【図１１】オフセット調整時の乗算器特性を示す図であ
る。

【図１２】オフセット調整電流生成用比較器の例を示す
回路図である。

【図１３】オフセット調整電流生成用比較器の入出力特
性を示す図である。

【符号の説明】

１力率制御回路２誤差増幅器３乗算器４センス電流比較器５ＲＳフリップフロップ６ＯＲゲート７ＡＮＤゲート８駆動部９ゼロクロス入力用比較器１０タイマ１１オフセット調整電流生成用比較器１２ショート検出用比較器１３基準電圧部７１力率制御回路７２電圧誤差増幅器７３乗算器７４オフセット調整電流生成用比較器７５電流誤差増幅器７６過電流検出用比較器７７ＲＳフリップフロップ７８インバータ７９発振器８０過電圧検出用比較器８１オン・オフ制御部８２基準電圧部８３不足電圧ロックアウト部８４定電流部８５スイッチ部８６ＰＷＭ比較器８７ＡＮＤゲート８８駆動部

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒田栄寿神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内 (72)発明者城山博伸神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内Ｆターム(参考） 5H006 AA02 CA02 CA07 CB00 CB01 CC01 CC02 DB01 DC02 DC05 5H730 AA15 AA18 AS04 BB14 BB52 CC01 DD04 DD26 EE59 FD03 FD13 FD43 FG01 ZZ00

Claims

【特許請求の範囲】

【請求項１】全波整流された交流入力電圧をスイッチ
ングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成するオフセット調
整電流生成手段と、前記交流入力電圧に比例した信号と前記交流ライン電流
の信号とを比較してリセット信号を生成するとともに、
前記オフセット調整電流生成手段によって生成された前
記オフセット調整電流を入力することによりオフセット
をキャンセルする側に調整可能なセンス電流比較器と、を備えていることを特徴とする電源回路。
【請求項２】全波整流された交流入力電圧に対して、
交流ライン電流の平均を正弦波に維持するとともに交流
入力電圧と同相に維持する力率制御回路として集積化さ
れていることを特徴とする請求項１記載の電源回路。
【請求項３】前記オフセット調整電流生成手段は、直
流出力電圧に比例したフィードバック信号を増幅する誤
差増幅器の出力信号を監視し、前記誤差増幅器の出力信
号が所定値以下となる軽負荷時に前記オフセット調整電
流を生成することを特徴とする請求項１記載の電源回
路。
【請求項４】前記オフセット調整電流生成手段は、ダ
イオード接続の能動負荷を持った差動入力回路と、前記
差動入力回路の反転入力が所定の基準電圧を受ける非反
転入力より低い場合に前記反転入力側の前記能動負荷か
ら前記オフセット調整電流を出力するカレントミラー回
路とを備えていることを特徴とする請求項３記載の電源
回路。
【請求項５】前記センス電流比較器は、差動入力回路
と出力バッファ回路とを備え、前記差動入力回路の反転
入力側の能動負荷と前記出力バッファ回路との接続点に
前記オフセット調整電流を供給する入力端子を有するこ
とを特徴とする請求項１記載の電源回路。
【請求項６】ゼロクロス入力信号を監視して前記ゼロ
クロス入力信号が所定時間ない場合に始動および再起動
信号を発生するタイマと、外部のスイッチング素子を駆
動するためのオン・オフ信号を出力するＲＳフリップフ
ロップの出力に設けられて前記タイマの始動および再起
動信号との論理和信号を出力する論理和ゲートとを備え
ていることを特徴とする請求項２記載の電源回路。
【請求項７】フィードバック信号の入力を監視して前
記フィードバック信号が所定値以下になった場合にショ
ート検出信号を出力するショート検出回路と、前記ショ
ート検出信号を受けて外部のスイッチング素子を駆動す
るためのオン・オフ信号を遮断する論理積ゲートとを備
えていることを特徴とする請求項１記載の電源回路。
【請求項８】全波整流された交流入力電圧をスイッチ
ングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成するオフセット調
整電流生成手段と、前記交流入力電圧に比例した信号と前記交流ライン電流
の信号とを比較してリセット信号を生成するとともに、
前記オフセット調整電流生成手段によって生成された前
記オフセット調整電流を入力することによりオフセット
をキャンセルする側に調整可能なセンス電流比較器と、ゼロクロス入力信号を監視して前記ゼロクロス入力信号
が所定時間ない場合に始動および再起動信号を発生する
タイマと、外部のスイッチング素子を駆動するためのオン・オフ信
号を出力するＲＳフリップフロップの出力に設けられて
前記タイマの始動および再起動信号との論理和信号を出
力する論理和ゲートと、フィードバック信号の入力を監視して前記フィードバッ
ク信号が所定値以下になった場合にショート検出信号を
出力するショート検出回路と、前記ショート検出信号を受けて前記外部のスイッチング
素子を駆動するためのオン・オフ信号を遮断する論理積
ゲートと、を備えていることを特徴とする電源回路。
【請求項９】全波整流された交流入力電圧に対して、
交流ライン電流の平均を正弦波に維持するとともに交流
入力電圧と同相に維持する力率制御回路として集積化さ
れていることを特徴とする請求項８記載の電源回路。
【請求項１０】全波整流された交流入力電圧をスイッ
チングして所望の直流電圧を得る電源回路において、軽負荷時にオフセット調整電流を生成し、リアクトルに
流れる電流の基準信号を作り出す乗算器に注入して、前
記乗算器の出力オフセット電圧をキャンセルするオフセ
ット調整電流生成手段を備えていることを特徴とする電
源回路。
【請求項１１】全波整流された交流入力電圧に対し
て、交流ライン電流の平均を正弦波に維持するとともに
交流入力電圧と同相に維持する力率制御回路として集積
化されていることを特徴とする請求項１０記載の電源回
路。
【請求項１２】前記オフセット調整電流生成手段は、
直流出力電圧に比例したフィードバック信号を増幅する
電圧誤差増幅器の出力信号を監視し、前記電圧誤差増幅
器の出力信号が所定値以下となる軽負荷時に前記オフセ
ット調整電流を生成することを特徴とする請求項１０記
載の電源回路。
【請求項１３】前記オフセット調整電流生成手段は、
反転入力に前記電圧誤差増幅器の出力信号を受け、非反
転入力に前記所定値の基準電圧を受ける差動入力回路
と、前記差動入力回路の前記反転入力側の能動負荷に接
続されて前記電圧誤差増幅器の出力信号が前記基準電圧
の所定値より低い場合に前記オフセット調整電流を出力
するカレントミラー回路とを備えていることを特徴とす
る請求項１２記載の電源回路。
【請求項１４】前記乗算器は、基準電圧と前記電圧誤
差増幅器の出力信号とを比較する第１の差動入力回路
と、前記交流入力電圧に比例した信号とグランドレベル
とを比較する第２の差動入力回路と、前記第１の差動入
力回路および前記第２の差動入力回路の比較結果を乗算
してシングルエンド出力に変換する変換回路と、前記変
換回路の出力を電流信号として取り出す第１のカレント
ミラー回路と、前記オフセット調整電流生成手段からの
オフセット調整電流を受ける第２のカレントミラー回路
と、前記第１および第２のカレントミラー回路の出力電
流を加算する抵抗回路とを有することを特徴とする請求
項１０記載の電源回路。
【請求項１５】全波整流された交流入力電圧をスイッ
チングして所望の直流電圧を得る電源回路において、前記所望の直流電圧に対応する基準電圧と比較して直流
出力電圧に比例した電圧を監視する電圧誤差増幅器と、前記電圧誤差増幅器の出力信号および交流入力電圧に比
例した信号を乗算する乗算器と、電圧誤差増幅器の出力信号が所定値以上となる軽負荷時
に前記乗算器の出力オフセット電圧をキャンセルするよ
うなオフセット調整電流を生成するオフセット調整電流
生成用比較器と、前記乗算器の出力信号を基準信号として交流ライン電流
との差を出力する電流誤差増幅器と、スイッチング用の発振信号を出力する発振器と、前記発振信号と前記電流誤差増幅器の出力信号とを比較
してパルス幅変調信号を生成するパルス幅変調比較器
と、前記パルス幅変調信号を外部のスイッチング素子へ出力
する駆動部と、前記交流ライン電流に対応した電圧信号を所定の基準電
圧と比較して過電流状態を検出する過電流検出用比較器
と、直流出力電圧に比例した電圧信号を所定の基準電圧と比
較して過電圧状態を検出する過電圧検出用比較器と、前記過電流検出用比較器および前記過電圧検出用比較器
の検出信号を受けて保持するＲＳフリップフロップと、電源の有効な値以下の状態を検出する不足電圧ロックア
ウト部と、外部信号によりオン・オフ動作状態を制御するオン・オ
フ制御部と、前記パルス幅変調比較器と前記駆動部との間に配置され
て前記ＲＳフリップフロップ、前記不足電圧ロックアウ
ト部および前記オン・オフ制御部の出力信号によって前
記パルス幅変調信号を無効にするように制御する論理積
ゲートと、を備えていることを特徴とする電源回路。
【請求項１６】全波整流された交流入力電圧に対し
て、交流ライン電流の平均を正弦波に維持するとともに
交流入力電圧と同相に維持する力率制御回路として集積
化されていることを特徴とする請求項１５記載の電源回
路。