JPH1169787A - 力率改善回路 - Google Patents
力率改善回路Info
- Publication number
- JPH1169787A JPH1169787A JP9225924A JP22592497A JPH1169787A JP H1169787 A JPH1169787 A JP H1169787A JP 9225924 A JP9225924 A JP 9225924A JP 22592497 A JP22592497 A JP 22592497A JP H1169787 A JPH1169787 A JP H1169787A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- resistor
- power factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】力率改善のため通常時の出力電圧制御の応答性
を遅くしても、起動時のオーバーシュート及びアンダー
シュートを専用のクランプ回路等を設けることなく簡単
且つ確実に防止する。 【解決手段】ＤＣ／ＤＣコンバータの出力直流電圧を入
力抵抗を介して入力して所定の基準電圧との誤差を検出
すると共に、帰還回路に接続したコンデンサＣ２と入力
抵抗Ｒ３で決まる時定数の積分回路を構成した誤差増幅
器１４に対し、電源投入による出力直流電圧の過渡応答
状態で、入力抵抗Ｒ３に基準電圧を中心とした振動波形
として発生する過渡応答電圧が正負の所定電圧を越えた
ときの入力抵抗の短絡により積分回路の時定数を低下さ
せて応答性を向上させるダイオードＤ１，Ｄ２を接続し
た応答改善回路１３を設ける。
を遅くしても、起動時のオーバーシュート及びアンダー
シュートを専用のクランプ回路等を設けることなく簡単
且つ確実に防止する。 【解決手段】ＤＣ／ＤＣコンバータの出力直流電圧を入
力抵抗を介して入力して所定の基準電圧との誤差を検出
すると共に、帰還回路に接続したコンデンサＣ２と入力
抵抗Ｒ３で決まる時定数の積分回路を構成した誤差増幅
器１４に対し、電源投入による出力直流電圧の過渡応答
状態で、入力抵抗Ｒ３に基準電圧を中心とした振動波形
として発生する過渡応答電圧が正負の所定電圧を越えた
ときの入力抵抗の短絡により積分回路の時定数を低下さ
せて応答性を向上させるダイオードＤ１，Ｄ２を接続し
た応答改善回路１３を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、商用交流電源の高調波
歪の低減に使用される力率改善回路に関し、特に、電源
投入に伴う出力電圧の過渡応答による過電圧保護の応答
性を改善するようにした力率改善回路に関する。
歪の低減に使用される力率改善回路に関し、特に、電源
投入に伴う出力電圧の過渡応答による過電圧保護の応答
性を改善するようにした力率改善回路に関する。
【０００２】
【従来の技術】近年、電子機器の電源高調波歪の総量規
制に伴いコンピュータの電源装置として知られたスイッ
チングレギュレータにあっても、スイッチングレギュレ
ータに対する商用電源の入力回路段に、力率改善回路を
設けている。図８は従来の力率改善回路であり、力率改
善アクティブフィルタ回路として知られている。まず主
回路は、ノイズフィルタ１に続いて整流タイオード回路
２を設け、続いてＣ／ＤＣコンバータとしてインダクタ
ンスＬ１とＦＥＴ−Ｑ１によって昇圧チョッパ回路を構
成し、ダイオードＤ１の整流回路とコンデンサＣ１の平
滑回路により直流出力電圧Ｅｏを得ている。
制に伴いコンピュータの電源装置として知られたスイッ
チングレギュレータにあっても、スイッチングレギュレ
ータに対する商用電源の入力回路段に、力率改善回路を
設けている。図８は従来の力率改善回路であり、力率改
善アクティブフィルタ回路として知られている。まず主
回路は、ノイズフィルタ１に続いて整流タイオード回路
２を設け、続いてＣ／ＤＣコンバータとしてインダクタ
ンスＬ１とＦＥＴ−Ｑ１によって昇圧チョッパ回路を構
成し、ダイオードＤ１の整流回路とコンデンサＣ１の平
滑回路により直流出力電圧Ｅｏを得ている。
【０００３】制御回路３は、固定発振によるＰＷＭ制御
により出力電圧Ｅｏを安定化しており、同時に入力電流
を正弦波形とすることで、力率を改善している。即ち、
出力電圧Ｅｏは誤差増幅回路１５に入力され、基準電源
１６の基準電圧Ｖr1との誤差電圧を増幅出力する。誤差
電圧は乗算機６に入力され、全波整流された入力電圧Ｅ
ｉと乗算され、加算増幅器７を介してＰＷＭコンパレー
タ８に入力される。
により出力電圧Ｅｏを安定化しており、同時に入力電流
を正弦波形とすることで、力率を改善している。即ち、
出力電圧Ｅｏは誤差増幅回路１５に入力され、基準電源
１６の基準電圧Ｖr1との誤差電圧を増幅出力する。誤差
電圧は乗算機６に入力され、全波整流された入力電圧Ｅ
ｉと乗算され、加算増幅器７を介してＰＷＭコンパレー
タ８に入力される。
【０００４】ＰＷＭコンパレータ８は鋸波発振器９から
鋸波発振信号と乗算器８の出力電圧を比較してＰＷＭ信
号を出力し、トランジスタＱ２，Ｑ３を備えたドライバ
１２により昇圧チョッパ回路のＦＥＴ−Ｑ１をオン、オ
フしている。このような出力電圧Ｅｏと入力電圧Ｅｉと
の乗算で得た波形と同じになるように入力電流波形をス
イッチング制御することで、入力電流を正弦波形に近づ
けて高調波歪を低減するために力率を改善している。
鋸波発振信号と乗算器８の出力電圧を比較してＰＷＭ信
号を出力し、トランジスタＱ２，Ｑ３を備えたドライバ
１２により昇圧チョッパ回路のＦＥＴ−Ｑ１をオン、オ
フしている。このような出力電圧Ｅｏと入力電圧Ｅｉと
の乗算で得た波形と同じになるように入力電流波形をス
イッチング制御することで、入力電流を正弦波形に近づ
けて高調波歪を低減するために力率を改善している。
【０００５】またＦＥＴ−Ｑ１の電流を抵抗Ｒ８で検出
し、過電流保護回路１１により低入力電圧時に過大な電
流がＦＥＴ−Ｑ１に流れるのを防止している。更に、過
電圧保護回路１７が設けられる。力率改善回路に使用す
る誤差増幅回路１５による出力電圧制御の応答性は、通
常のＤＣ／ＤＣコンバータに比べ遅くしている。この理
由は、力率改善回路の誤差増幅回路１５を商用電源の周
波数に応答させた場合、入力電流が正弦波から歪むこと
から、商用周波数では応答しないように応答を悪くして
いる。
し、過電流保護回路１１により低入力電圧時に過大な電
流がＦＥＴ−Ｑ１に流れるのを防止している。更に、過
電圧保護回路１７が設けられる。力率改善回路に使用す
る誤差増幅回路１５による出力電圧制御の応答性は、通
常のＤＣ／ＤＣコンバータに比べ遅くしている。この理
由は、力率改善回路の誤差増幅回路１５を商用電源の周
波数に応答させた場合、入力電流が正弦波から歪むこと
から、商用周波数では応答しないように応答を悪くして
いる。
【０００６】そのために、起動時に出力電圧が大きく振
動してしまい、オーバーシュートして過大な出力電圧が
出力されたり、アンダーシュートで次段の回路が停止し
たりする不具合があり、オーバーシュートを防止するた
めに過電圧保護回路１７を設けている。図９は従来の誤
差増幅回路１５と過電圧保護回路１７の回路図である。
誤差増幅回路１５は、出力電圧Ｅｏを抵抗Ｒ１とＲ２を
直列接続した分圧回路で分圧し、分圧点を入力抵抗Ｒ３
を開始手誤差増幅器１８の反転入力端子に接続してお
り、非反転入力端子に接続した基準電圧源１６の基準電
圧Ｖｒ１に対する誤差電圧を増幅出力している。
動してしまい、オーバーシュートして過大な出力電圧が
出力されたり、アンダーシュートで次段の回路が停止し
たりする不具合があり、オーバーシュートを防止するた
めに過電圧保護回路１７を設けている。図９は従来の誤
差増幅回路１５と過電圧保護回路１７の回路図である。
誤差増幅回路１５は、出力電圧Ｅｏを抵抗Ｒ１とＲ２を
直列接続した分圧回路で分圧し、分圧点を入力抵抗Ｒ３
を開始手誤差増幅器１８の反転入力端子に接続してお
り、非反転入力端子に接続した基準電圧源１６の基準電
圧Ｖｒ１に対する誤差電圧を増幅出力している。
【０００７】また出力電圧制御の応答性を遅くするた
め、誤差増幅器１８の出力から反転入力端子にコンデン
サＣ２を帰還接続して積分回路を構成し、コンデンサＣ
２と入力抵抗Ｒ３で決まる時定数に従った商用周波数に
応答しない低い応答性を設定している。過電圧保護回路
１７は、出力電圧Ｅｏを抵抗Ｒ１１とＲ１２を直列接続
した分圧回路で分圧し、分圧点を入力抵抗Ｒ３を演算増
幅器１９の反転入力端子に接続し、非反転入力端子に接
続した基準電圧源１６の基準電圧Ｖｒ２を超える入力電
圧をＴ１時間に亘ってクランプすることで、起動時の出
力電圧のオーバーシュートを防止する。
め、誤差増幅器１８の出力から反転入力端子にコンデン
サＣ２を帰還接続して積分回路を構成し、コンデンサＣ
２と入力抵抗Ｒ３で決まる時定数に従った商用周波数に
応答しない低い応答性を設定している。過電圧保護回路
１７は、出力電圧Ｅｏを抵抗Ｒ１１とＲ１２を直列接続
した分圧回路で分圧し、分圧点を入力抵抗Ｒ３を演算増
幅器１９の反転入力端子に接続し、非反転入力端子に接
続した基準電圧源１６の基準電圧Ｖｒ２を超える入力電
圧をＴ１時間に亘ってクランプすることで、起動時の出
力電圧のオーバーシュートを防止する。
【０００８】図１０は、起動時の出力電圧Ｅｏの過渡応
答波形であり、誤差増幅回路１５の出力電圧制御の応答
性を遅くしているため、出力電圧Ｅｏが基準電圧Ｖｒ１
に基づいて設定値Ｅｒに対し大きくハンチングしてオー
バーシュートを起こす。このオーバーシュートに対し過
電圧保護回路７の基準電圧Ｖｒ２に基づくクランプレベ
ルＥｒ２が設定され、クランプレベルＶｒ２を超える出
力電圧ＥｏのオーバシュートをＴ時間に亘りクランプし
て過電圧保護を行っている。
答波形であり、誤差増幅回路１５の出力電圧制御の応答
性を遅くしているため、出力電圧Ｅｏが基準電圧Ｖｒ１
に基づいて設定値Ｅｒに対し大きくハンチングしてオー
バーシュートを起こす。このオーバーシュートに対し過
電圧保護回路７の基準電圧Ｖｒ２に基づくクランプレベ
ルＥｒ２が設定され、クランプレベルＶｒ２を超える出
力電圧ＥｏのオーバシュートをＴ時間に亘りクランプし
て過電圧保護を行っている。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の力率改善回路の過電圧保護回路にあっては、
誤差電圧回路１５に加えて分圧抵抗Ｒ１１，Ｒ１２、基
準電圧源２０及び演算増幅器１９を用いた過電圧保護回
路を別途必要としており、回路構成が複雑化してコスト
アップになる問題があった。
うな従来の力率改善回路の過電圧保護回路にあっては、
誤差電圧回路１５に加えて分圧抵抗Ｒ１１，Ｒ１２、基
準電圧源２０及び演算増幅器１９を用いた過電圧保護回
路を別途必要としており、回路構成が複雑化してコスト
アップになる問題があった。
【００１０】また図をのようにオーバーシュートは防止
できるが、アンダーシュートに対しては効果がなく、応
答性を遅くしたことに伴なうアンダーシュートによって
出力電圧Ｅｏが低下し、次段のスイッチングレギュレー
タ等の回路が一時的に停止するという問題があった。本
発明は、このような従来の問題点に鑑みてなされたもの
で、力率改善のため通常時の出力電圧制御の応答性を遅
くしても、起動時のオーバーシュート及びアンダーシュ
ートを専用のクランプ回路等を設けることなく簡単且つ
確実に防止できるようにした力率改善回路を提供するこ
とを目的とする。
できるが、アンダーシュートに対しては効果がなく、応
答性を遅くしたことに伴なうアンダーシュートによって
出力電圧Ｅｏが低下し、次段のスイッチングレギュレー
タ等の回路が一時的に停止するという問題があった。本
発明は、このような従来の問題点に鑑みてなされたもの
で、力率改善のため通常時の出力電圧制御の応答性を遅
くしても、起動時のオーバーシュート及びアンダーシュ
ートを専用のクランプ回路等を設けることなく簡単且つ
確実に防止できるようにした力率改善回路を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
本発明は次のうよに構成する。まず本発明は、全波整流
回路と直列にＤＣ／ＤＣコンバータを接続し、直流出力
電圧を定電圧制御すると共に交流入力電流波形を交流入
力電圧波形の正弦波に近い波形とするようにＤＣ／ＤＣ
コンバータをスイッチング制御するアクティブフィルタ
回路を構成した力率改善回路を対象とする。
本発明は次のうよに構成する。まず本発明は、全波整流
回路と直列にＤＣ／ＤＣコンバータを接続し、直流出力
電圧を定電圧制御すると共に交流入力電流波形を交流入
力電圧波形の正弦波に近い波形とするようにＤＣ／ＤＣ
コンバータをスイッチング制御するアクティブフィルタ
回路を構成した力率改善回路を対象とする。
【００１２】このような力率改善回路につき本発明にあ
っては、ＤＣ／ＤＣコンバータの出力直流電圧を入力抵
抗を介して入力して所定の基準電圧との誤差を検出する
と共に、帰還回路に接続したコンデンサと入力抵抗で決
まる時定数の積分回路を構成した定電圧制御用の誤差増
幅器に対し、電源投入による出力直流電圧の過渡応答状
態で、入力抵抗に基準電圧を中心とした振動波形として
発生する過渡応答電圧が正負の所定電圧を越えたときの
入力抵抗の短絡により積分回路の時定数を低下させて応
答性を向上させる応答改善回路を設けたことを特徴とす
る。
っては、ＤＣ／ＤＣコンバータの出力直流電圧を入力抵
抗を介して入力して所定の基準電圧との誤差を検出する
と共に、帰還回路に接続したコンデンサと入力抵抗で決
まる時定数の積分回路を構成した定電圧制御用の誤差増
幅器に対し、電源投入による出力直流電圧の過渡応答状
態で、入力抵抗に基準電圧を中心とした振動波形として
発生する過渡応答電圧が正負の所定電圧を越えたときの
入力抵抗の短絡により積分回路の時定数を低下させて応
答性を向上させる応答改善回路を設けたことを特徴とす
る。
【００１３】即ち、本発明にあっては、定常状態では誤
差増幅器の入力抵抗には電圧が印加されず、過渡応答時
のみに入力抵抗４に電圧が印加されることに着目し、入
力抵抗にオーバシュートによる電圧が現われたときと、
アンターシュートによる電圧が現われたときの各々につ
き、等価的に入力抵抗を短絡して積分回路の時定数τ＝
ＣＲを低減させ、出力電圧制御の応答性を一時的に改善
してオーバーシュート及びアンダシュートを抑え込むよ
うにする。
差増幅器の入力抵抗には電圧が印加されず、過渡応答時
のみに入力抵抗４に電圧が印加されることに着目し、入
力抵抗にオーバシュートによる電圧が現われたときと、
アンターシュートによる電圧が現われたときの各々につ
き、等価的に入力抵抗を短絡して積分回路の時定数τ＝
ＣＲを低減させ、出力電圧制御の応答性を一時的に改善
してオーバーシュート及びアンダシュートを抑え込むよ
うにする。
【００１４】このため、過渡時に出力電圧のオーバシュ
ートわをクランプさせる専用の制御回路を必要とせず、
また過渡時の出力電圧のクランプを、プラス方向のオー
バシュートとマイナス方向のアンダーシュートの両方に
ついて動作させることが容易に実現できる。応答改善回
路は、例えば、積分回路の入力抵抗と並列に可逆接続さ
れた一対のダイオードで構成し、入力抵抗の両端に発生
した正極性電圧がダイオード順方向電圧を超えた時に一
方のダイオードを導通して入力抵抗を短絡し、入力抵抗
の両端に発生した負極性電圧がダイオード順方向電圧を
超えた時に他方のタイオードを導通して入力抵抗を短絡
する。
ートわをクランプさせる専用の制御回路を必要とせず、
また過渡時の出力電圧のクランプを、プラス方向のオー
バシュートとマイナス方向のアンダーシュートの両方に
ついて動作させることが容易に実現できる。応答改善回
路は、例えば、積分回路の入力抵抗と並列に可逆接続さ
れた一対のダイオードで構成し、入力抵抗の両端に発生
した正極性電圧がダイオード順方向電圧を超えた時に一
方のダイオードを導通して入力抵抗を短絡し、入力抵抗
の両端に発生した負極性電圧がダイオード順方向電圧を
超えた時に他方のタイオードを導通して入力抵抗を短絡
する。
【００１５】また応答改善回路でオーバーシュート及び
アンダーシュートの電圧幅が小さくても応答性改善動作
を可能とするため、誤差増幅器に入力抵抗を介して降圧
側の第１分圧抵抗と低圧側の第２分圧抵抗を直列接続し
た抵抗分圧回路で出力電圧を分圧して入力していること
から、応答改善回路は、一対のダイオードを備え、入力
抵抗に加わる正極性電圧で導通する一方のダイオードの
カソードを入力抵抗の誤差増幅器側に接続すると共にア
ノード側を分圧抵抗回路の高電圧側の第１分圧抵抗に直
列接続した第１バイアス抵抗との間に接続し、入力抵抗
に加わる負極性電圧で導通する他方のダイオードのカノ
ードを入力抵抗の誤差増幅器側に接続すると共にアノー
ド側を分圧抵抗回路の低電圧側の第２分圧抵抗に直列接
続した第１バイアス抵抗との間に接続する。
アンダーシュートの電圧幅が小さくても応答性改善動作
を可能とするため、誤差増幅器に入力抵抗を介して降圧
側の第１分圧抵抗と低圧側の第２分圧抵抗を直列接続し
た抵抗分圧回路で出力電圧を分圧して入力していること
から、応答改善回路は、一対のダイオードを備え、入力
抵抗に加わる正極性電圧で導通する一方のダイオードの
カソードを入力抵抗の誤差増幅器側に接続すると共にア
ノード側を分圧抵抗回路の高電圧側の第１分圧抵抗に直
列接続した第１バイアス抵抗との間に接続し、入力抵抗
に加わる負極性電圧で導通する他方のダイオードのカノ
ードを入力抵抗の誤差増幅器側に接続すると共にアノー
ド側を分圧抵抗回路の低電圧側の第２分圧抵抗に直列接
続した第１バイアス抵抗との間に接続する。
【００１６】この場合、第１及び第２バイアス抵抗によ
るバイアス分だけ一対のダイオードのオーバーシュート
又はアンダシュートで加わる電圧に対しオンし易くな
り、誤差増幅の基準電圧で決まる規定出力電圧に対する
オーバシュート及びアンダーシュートの幅を更に押え込
むことができる。また逆に応答改善によるオーバーシュ
ート及びアンダーシュートの電圧幅を広げたい場合に
は、応答改善回路は、一対のダイオードを備え、入力抵
抗に加わる正極性電圧で導通する一方のダイオードのカ
ソードを入力抵抗の誤差増幅器側に接続すると共にアノ
ード側を分圧抵抗回路の低電圧側の第２分圧抵抗に直列
接続した第１バイアス抵抗との間に接続し、入力抵抗に
加わる負極性電圧で導通する他方のダイオードのアノー
ドを入力抵抗の誤差増幅器側に接続すると共にカソード
側を分圧抵抗回路の高電圧側の第１分圧抵抗に直列接続
した第１バイアス抵抗との間に接続する。
るバイアス分だけ一対のダイオードのオーバーシュート
又はアンダシュートで加わる電圧に対しオンし易くな
り、誤差増幅の基準電圧で決まる規定出力電圧に対する
オーバシュート及びアンダーシュートの幅を更に押え込
むことができる。また逆に応答改善によるオーバーシュ
ート及びアンダーシュートの電圧幅を広げたい場合に
は、応答改善回路は、一対のダイオードを備え、入力抵
抗に加わる正極性電圧で導通する一方のダイオードのカ
ソードを入力抵抗の誤差増幅器側に接続すると共にアノ
ード側を分圧抵抗回路の低電圧側の第２分圧抵抗に直列
接続した第１バイアス抵抗との間に接続し、入力抵抗に
加わる負極性電圧で導通する他方のダイオードのアノー
ドを入力抵抗の誤差増幅器側に接続すると共にカソード
側を分圧抵抗回路の高電圧側の第１分圧抵抗に直列接続
した第１バイアス抵抗との間に接続する。
【００１７】この場合には、第１及び第２バイアス抵抗
による逆バイアス分だけ一対のダイオードのオーバーシ
ュート又はアンダシュートで加わる電圧に対しオンし難
くなり、誤差増幅の基準電圧で決まる規定出力電圧に対
するオーバシュート及びアンダーシュートの幅を広げる
こともできる。更に、応答改善回路は、入力抵抗の誤差
増幅器側に一対のダイオードのアノードとカソードを接
続すると共に反対側のカソードトアノードを出力電圧を
分圧して所定のバイアス分圧電圧を設定するバイアス分
圧回路の分圧点に接続する。このように応答改善回路で
誤差増幅器から独立して任意の分圧点を設定すること
で、誤差増幅器に入力する分圧点を中心としたアンダー
シュートとオーバシュートに対し、応答性改善回路の分
圧点をオフセットし、オーバシュートとアンダーシュー
トの抑圧を非対象に行うことができる。
による逆バイアス分だけ一対のダイオードのオーバーシ
ュート又はアンダシュートで加わる電圧に対しオンし難
くなり、誤差増幅の基準電圧で決まる規定出力電圧に対
するオーバシュート及びアンダーシュートの幅を広げる
こともできる。更に、応答改善回路は、入力抵抗の誤差
増幅器側に一対のダイオードのアノードとカソードを接
続すると共に反対側のカソードトアノードを出力電圧を
分圧して所定のバイアス分圧電圧を設定するバイアス分
圧回路の分圧点に接続する。このように応答改善回路で
誤差増幅器から独立して任意の分圧点を設定すること
で、誤差増幅器に入力する分圧点を中心としたアンダー
シュートとオーバシュートに対し、応答性改善回路の分
圧点をオフセットし、オーバシュートとアンダーシュー
トの抑圧を非対象に行うことができる。
【００１８】
【発明の実施の形態】図１は本発明の力率改善回路の回
路ブロック図である。力率改善回路は力率改善用アクテ
ィブフィルタ回路として実現されており、この実施形態
にあっては、主回路にブースト型ＤＣ／ＤＣコンバータ
として昇圧チョッパ回路を使用している。
路ブロック図である。力率改善回路は力率改善用アクテ
ィブフィルタ回路として実現されており、この実施形態
にあっては、主回路にブースト型ＤＣ／ＤＣコンバータ
として昇圧チョッパ回路を使用している。
【００１９】即ち、主回路は交流入力端子に続いてチョ
ークコイルを備えたノイズフィルタ１を設け、ノイズフ
ィルタ１に続いてダイオードブリッジを用いた全波整流
回路としての整流ダイオード回路２を設け、続いてチョ
ークコイルＬ１とスイッチング素子としてのＦＥＴ−Ｑ
１の昇圧チョッパ回路を設け、出力段には整流ダイオー
ドＤ１と平滑コンデンサＣ１を接続し、直流出力電圧Ｅ
ｏを得ている。
ークコイルを備えたノイズフィルタ１を設け、ノイズフ
ィルタ１に続いてダイオードブリッジを用いた全波整流
回路としての整流ダイオード回路２を設け、続いてチョ
ークコイルＬ１とスイッチング素子としてのＦＥＴ−Ｑ
１の昇圧チョッパ回路を設け、出力段には整流ダイオー
ドＤ１と平滑コンデンサＣ１を接続し、直流出力電圧Ｅ
ｏを得ている。
【００２０】制御回路部３は、固定発振によるＰＷＭ制
御による出力電圧の安定化と、平均電力制御によって入
力電流を正弦波形に近付けるための力率改善制御を行っ
ている。このため制御回路３は、誤差増幅回路４、乗算
器６、加算増幅器７、ＰＷＭコンパレータ８、鋸波発振
器９、過電流保護回路１１及びトランジスタＱ２，Ｑ３
を備えたドライバ１２で構成される。
御による出力電圧の安定化と、平均電力制御によって入
力電流を正弦波形に近付けるための力率改善制御を行っ
ている。このため制御回路３は、誤差増幅回路４、乗算
器６、加算増幅器７、ＰＷＭコンパレータ８、鋸波発振
器９、過電流保護回路１１及びトランジスタＱ２，Ｑ３
を備えたドライバ１２で構成される。
【００２１】本発明にあっては、制御回路３に過電圧保
護回路を従来のように設けておらず、この代わりに誤差
増幅回路４の入力段に応答改善回路１３を新たに設けて
いる。更にＦＥＴ−Ｑ１に流れる電流を抵抗Ｒ８で検出
し、過電流保護回路１１により低入力電圧値に過大な電
流がＦＥＴ−Ｑ１に流れることを防止している。図２は
図１の誤差増幅回路１４と応答改善回路１３の第１実施
形態の回路図である。誤差増幅回路４は誤差増幅器１４
を備え、出力電圧Ｅｏを抵抗Ｒ１，Ｒ２を直列接続した
分圧回路で分圧し、入力抵抗Ｒ３を介して反転入力端子
に入力している。誤差増幅器１４の非反転入力端子には
基準電圧源５が接続され、出力電圧Ｅｏを規定値に保つ
ための基準電圧Ｖｒを設定している。更に誤差増幅器１
４の出力から反転入力端子への帰還回路にはコンデンサ
Ｃ２が接続される。
護回路を従来のように設けておらず、この代わりに誤差
増幅回路４の入力段に応答改善回路１３を新たに設けて
いる。更にＦＥＴ−Ｑ１に流れる電流を抵抗Ｒ８で検出
し、過電流保護回路１１により低入力電圧値に過大な電
流がＦＥＴ−Ｑ１に流れることを防止している。図２は
図１の誤差増幅回路１４と応答改善回路１３の第１実施
形態の回路図である。誤差増幅回路４は誤差増幅器１４
を備え、出力電圧Ｅｏを抵抗Ｒ１，Ｒ２を直列接続した
分圧回路で分圧し、入力抵抗Ｒ３を介して反転入力端子
に入力している。誤差増幅器１４の非反転入力端子には
基準電圧源５が接続され、出力電圧Ｅｏを規定値に保つ
ための基準電圧Ｖｒを設定している。更に誤差増幅器１
４の出力から反転入力端子への帰還回路にはコンデンサ
Ｃ２が接続される。
【００２２】力率改善回路における出力電圧の定電圧制
御は、交流電源周波数に対する電圧制御の応答性をもつ
と力率改善効果が得られないことから、コンデンサＣ２
の帰還接続により誤差増幅器１４を積分回路として応答
性を遅くしている。この場合の応答性は、コンデンサＣ
２と入力抵抗Ｒ３の時定数τで決まる。このような誤差
増幅回路４に対しては、本発明にあっては新たに応答改
善回路１３が設けられる。第１実施形態において応答改
善回路１３は、誤差増幅器１４の入力抵抗Ｒ３と並列
に、接続極性を互いに逆にしてダイオードＤ２，Ｄ３を
接続している。
御は、交流電源周波数に対する電圧制御の応答性をもつ
と力率改善効果が得られないことから、コンデンサＣ２
の帰還接続により誤差増幅器１４を積分回路として応答
性を遅くしている。この場合の応答性は、コンデンサＣ
２と入力抵抗Ｒ３の時定数τで決まる。このような誤差
増幅回路４に対しては、本発明にあっては新たに応答改
善回路１３が設けられる。第１実施形態において応答改
善回路１３は、誤差増幅器１４の入力抵抗Ｒ３と並列
に、接続極性を互いに逆にしてダイオードＤ２，Ｄ３を
接続している。
【００２３】即ち、ダイオードＤ２はカソードを入力抵
抗Ｒ３の誤差増幅器１４の反転入力端子に接続し、アノ
ードを抵抗Ｒ１，Ｒ２の分圧点側に接続している。また
ダイオードＤ３はアノード側を誤差増幅器１４の反転入
力端子側に接続し、カソード側を抵抗Ｒ１，Ｒ２の分圧
点側に接続している。次に図２の第１実施形態の動作を
説明する。電源投入が済んだ定常時にあっては、出力電
圧Ｅｏは変動しないため、分圧抵抗Ｒ１，Ｒ２による分
圧電圧Ｅｏ１は基準電圧源５の基準電圧Ｖｒに等しく、
入力抵抗Ｒ３の両端に電圧は生じていない。
抗Ｒ３の誤差増幅器１４の反転入力端子に接続し、アノ
ードを抵抗Ｒ１，Ｒ２の分圧点側に接続している。また
ダイオードＤ３はアノード側を誤差増幅器１４の反転入
力端子側に接続し、カソード側を抵抗Ｒ１，Ｒ２の分圧
点側に接続している。次に図２の第１実施形態の動作を
説明する。電源投入が済んだ定常時にあっては、出力電
圧Ｅｏは変動しないため、分圧抵抗Ｒ１，Ｒ２による分
圧電圧Ｅｏ１は基準電圧源５の基準電圧Ｖｒに等しく、
入力抵抗Ｒ３の両端に電圧は生じていない。
【００２４】このため、ダイオードＤ２，Ｄ３はともに
オフとなっており、誤差増幅器１４は入力抵抗Ｒ３とコ
ンデンサＣ２で決まる時定数τをもった積分回路として
動作し、商用電源の周波数（５０〜６０Ｈｚ）には応答
しないため、入力電流波形を入力電圧に相似した正弦波
形に制御して力率改善を図ることができる。この場合、
もし出力電圧制御の応答性が商用電源の周波数帯域で応
答してしまった場合には、入力電流波形を入力電圧波形
と相似形に制御するよりも優先して出力電圧Ｅｏを制御
してしまうため、入力電流波形が入力電圧波形と相似形
にならず、力率改善回路としてではなく通常のＤＣ／Ｄ
Ｃコンバータとして動作してしまうことになる。
オフとなっており、誤差増幅器１４は入力抵抗Ｒ３とコ
ンデンサＣ２で決まる時定数τをもった積分回路として
動作し、商用電源の周波数（５０〜６０Ｈｚ）には応答
しないため、入力電流波形を入力電圧に相似した正弦波
形に制御して力率改善を図ることができる。この場合、
もし出力電圧制御の応答性が商用電源の周波数帯域で応
答してしまった場合には、入力電流波形を入力電圧波形
と相似形に制御するよりも優先して出力電圧Ｅｏを制御
してしまうため、入力電流波形が入力電圧波形と相似形
にならず、力率改善回路としてではなく通常のＤＣ／Ｄ
Ｃコンバータとして動作してしまうことになる。
【００２５】次に交流電源を投入した起動時の動作を説
明する。図３は図２の第２実施形態における起動時の出
力電圧の制御特性のタイムチャートである。図２に示し
た誤差電圧回路４は、力率改善のために積分回路を入力
抵抗Ｒ３と帰還コンデンサＣ２により構成して電源周波
数に応答しないようにしているが、起動時において過渡
的な出力電圧Ｅｏの変動が生じた場合、応答性が悪いこ
とが災いとなり、出力電圧Ｅｏに大きなオーバーシュー
トとアンダーシュートを発生してしまう。
明する。図３は図２の第２実施形態における起動時の出
力電圧の制御特性のタイムチャートである。図２に示し
た誤差電圧回路４は、力率改善のために積分回路を入力
抵抗Ｒ３と帰還コンデンサＣ２により構成して電源周波
数に応答しないようにしているが、起動時において過渡
的な出力電圧Ｅｏの変動が生じた場合、応答性が悪いこ
とが災いとなり、出力電圧Ｅｏに大きなオーバーシュー
トとアンダーシュートを発生してしまう。
【００２６】この起動時の出力電圧に生ずるオーバーシ
ュートとアンダーシュートを防止するため、入力抵抗Ｒ
３に逆極性にダイオードＤ２，Ｄ３を並列接続した応答
改善回路１３が設けられている。この応答改善回路１３
は、過渡時の出力電圧の変動によって入力抵抗Ｒ３に直
流電圧が発生するのを利用して、ダイオードＤ２，Ｄ３
をオンさせることで入力抵抗Ｒ３を短絡して等価的に入
力抵抗Ｒ４を零にし、これによって積分回路の時定数τ
を小さくして出力電圧制御の応答性を高める。もちろ
ん、このダイオードＤ２またはＤ３のオンによる応答性
を高める間、力率改善のための入力電流波形を出力電圧
波形に相似形にする制御は解除される。
ュートとアンダーシュートを防止するため、入力抵抗Ｒ
３に逆極性にダイオードＤ２，Ｄ３を並列接続した応答
改善回路１３が設けられている。この応答改善回路１３
は、過渡時の出力電圧の変動によって入力抵抗Ｒ３に直
流電圧が発生するのを利用して、ダイオードＤ２，Ｄ３
をオンさせることで入力抵抗Ｒ３を短絡して等価的に入
力抵抗Ｒ４を零にし、これによって積分回路の時定数τ
を小さくして出力電圧制御の応答性を高める。もちろ
ん、このダイオードＤ２またはＤ３のオンによる応答性
を高める間、力率改善のための入力電流波形を出力電圧
波形に相似形にする制御は解除される。
【００２７】図３について具体的に説明すると次のよう
になる。電源投入に伴う起動により、出力電圧Ｅｏはは
基準電圧Ｖｒで決まる設定値Ｅｒに向かって上昇し、こ
の場合、誤差増幅器１４の時定数はコンデンサＣ２と抵
抗Ｒ３で決まる電源周波数に応答しない大きな値である
ことから、規定値Ｅｒを超えてオーバーシュートを起こ
す。このように出力電圧Ｅｏが規定値Ｅｒを超えてオー
バーシュートを起こすと、基準電圧Ｖｒを起点にオーバ
ーシュートした分の分圧電圧がダイオードＤ２に順方向
バイアス電圧として加わり、規定のバイアス電圧＋Ｖｄ
に達するとダイオードＤ２が導通し、抵抗Ｒ３を短絡す
る。
になる。電源投入に伴う起動により、出力電圧Ｅｏはは
基準電圧Ｖｒで決まる設定値Ｅｒに向かって上昇し、こ
の場合、誤差増幅器１４の時定数はコンデンサＣ２と抵
抗Ｒ３で決まる電源周波数に応答しない大きな値である
ことから、規定値Ｅｒを超えてオーバーシュートを起こ
す。このように出力電圧Ｅｏが規定値Ｅｒを超えてオー
バーシュートを起こすと、基準電圧Ｖｒを起点にオーバ
ーシュートした分の分圧電圧がダイオードＤ２に順方向
バイアス電圧として加わり、規定のバイアス電圧＋Ｖｄ
に達するとダイオードＤ２が導通し、抵抗Ｒ３を短絡す
る。
【００２８】このため誤差増幅器１４を構成する積分回
路の時定数τは、ダイオードＤ２の導通により入力抵抗
Ｒ３が零となることで時定数が小さくなり、出力電圧の
制御応答性が高められ、ダイオードＤ２の導通を維持す
る順方向バイアス電圧＋Ｖｄを維持し、オーバーシュー
トのクランプ動作がクランプ帰還Ｔ１１に亘り行われ
る。
路の時定数τは、ダイオードＤ２の導通により入力抵抗
Ｒ３が零となることで時定数が小さくなり、出力電圧の
制御応答性が高められ、ダイオードＤ２の導通を維持す
る順方向バイアス電圧＋Ｖｄを維持し、オーバーシュー
トのクランプ動作がクランプ帰還Ｔ１１に亘り行われ
る。
【００２９】続いて、オーバーシュートした出力電圧Ｅ
ｏが規定値Ｅｒ以下にアンダーシュートを起こすと、分
圧点Ｅｏ１も下がることから、入力抵抗Ｒ３の両端に
は、オーバーシュートの際とは逆極性の電圧を生じ、今
度はダイオードＤ３をバイアスするようになる。このダ
イオードＤ３のバイアス電圧が図３のように規定のバイ
アス電圧−Ｖｄとなると、ダイオードＤ３が導通し、等
価的に入力抵抗Ｒ３を短絡して零とし、この結果、積分
回路の時定数τを小さくして応答性を高め、基準電圧Ｖ
ｒに対し順方向バイアス電圧−Ｖｄ分だけ下がったレベ
ルに相当するクランプレベルに出力電圧Ｅｏをクランプ
期間Ｔ２１に亘ってクランプする。
ｏが規定値Ｅｒ以下にアンダーシュートを起こすと、分
圧点Ｅｏ１も下がることから、入力抵抗Ｒ３の両端に
は、オーバーシュートの際とは逆極性の電圧を生じ、今
度はダイオードＤ３をバイアスするようになる。このダ
イオードＤ３のバイアス電圧が図３のように規定のバイ
アス電圧−Ｖｄとなると、ダイオードＤ３が導通し、等
価的に入力抵抗Ｒ３を短絡して零とし、この結果、積分
回路の時定数τを小さくして応答性を高め、基準電圧Ｖ
ｒに対し順方向バイアス電圧−Ｖｄ分だけ下がったレベ
ルに相当するクランプレベルに出力電圧Ｅｏをクランプ
期間Ｔ２１に亘ってクランプする。
【００３０】再び出力電圧Ｅｏが回復してオーバーシュ
ートし、ダイオードＤ２が順方向バイアス電圧＋Ｖｄで
オンすると、その間のクランプ期間Ｔ１２に亘って積分
回路の時定数を下げて応答性を高めた出力電圧制御が行
われる。このようにして出力電圧Ｅｏが定常状態の基準
電圧Ｖｒで定まる設定値に収束していくと、ダイオード
Ｄ２，Ｄ３はオンしなくなり、積分回路としての時定数
τが大きくなり、出力電圧Ｅｏは一定となるので入力電
流波形を入力電圧波形と相似形に制御する力率改善制御
が優先的に行われることになる。
ートし、ダイオードＤ２が順方向バイアス電圧＋Ｖｄで
オンすると、その間のクランプ期間Ｔ１２に亘って積分
回路の時定数を下げて応答性を高めた出力電圧制御が行
われる。このようにして出力電圧Ｅｏが定常状態の基準
電圧Ｖｒで定まる設定値に収束していくと、ダイオード
Ｄ２，Ｄ３はオンしなくなり、積分回路としての時定数
τが大きくなり、出力電圧Ｅｏは一定となるので入力電
流波形を入力電圧波形と相似形に制御する力率改善制御
が優先的に行われることになる。
【００３１】図４は図１の誤差増幅回路４と応答改善回
路１３の第２実施形態の回路図である。この第２実施形
態にあっては、応答改善回路１３に設けているダイオー
ドＤ２，Ｄ３の抵抗Ｒ１，Ｒ２を直列接続した分圧回路
に対する接続部分に、それぞれ抵抗Ｒ４，Ｒ５を更に接
続したことを特徴とする。ここで誤差増幅器１４の反転
入力端子に対する分圧回路の抵抗Ｒ１を第１抵抗、分圧
回路の抵抗Ｒ２を第２抵抗とすると、第１抵抗Ｒ１と直
列に第１バイアス抵抗Ｒ４を接続し、その接続点にダイ
オードＤ２のアノードを接続する。また分圧回路の分圧
点に対し定電圧側となる第２分圧抵抗Ｒ２に第２バイア
ス抵抗Ｒ５を直列接続し、その接続点にダイオードＤ３
のカソードを接続している。
路１３の第２実施形態の回路図である。この第２実施形
態にあっては、応答改善回路１３に設けているダイオー
ドＤ２，Ｄ３の抵抗Ｒ１，Ｒ２を直列接続した分圧回路
に対する接続部分に、それぞれ抵抗Ｒ４，Ｒ５を更に接
続したことを特徴とする。ここで誤差増幅器１４の反転
入力端子に対する分圧回路の抵抗Ｒ１を第１抵抗、分圧
回路の抵抗Ｒ２を第２抵抗とすると、第１抵抗Ｒ１と直
列に第１バイアス抵抗Ｒ４を接続し、その接続点にダイ
オードＤ２のアノードを接続する。また分圧回路の分圧
点に対し定電圧側となる第２分圧抵抗Ｒ２に第２バイア
ス抵抗Ｒ５を直列接続し、その接続点にダイオードＤ３
のカソードを接続している。
【００３２】このため、分圧抵抗回路は抵抗Ｒ１，Ｒ
４，Ｒ５，Ｒ２の直列回路となり、抵抗Ｒ４とＲ５の接
続点が入力抵抗Ｒ３に対する出力電圧Ｅｏの分圧電圧Ｅ
ｏ１となり、この分圧電圧Ｅｏ１に対し抵抗Ｒ４，Ｒ５
を同じ値とすると、ダイオードＤ２は（Ｅｏ１＋ΔＶ）
の電圧となり、ダイオードＤ３側は（Ｅｏ１−ΔＶ）の
電圧となる。
４，Ｒ５，Ｒ２の直列回路となり、抵抗Ｒ４とＲ５の接
続点が入力抵抗Ｒ３に対する出力電圧Ｅｏの分圧電圧Ｅ
ｏ１となり、この分圧電圧Ｅｏ１に対し抵抗Ｒ４，Ｒ５
を同じ値とすると、ダイオードＤ２は（Ｅｏ１＋ΔＶ）
の電圧となり、ダイオードＤ３側は（Ｅｏ１−ΔＶ）の
電圧となる。
【００３３】このため、ダイオードＤ２は常に抵抗Ｒ４
による両端電圧ΔＶだけ順方向に固定的にバイアスされ
ており、同様にダイオードＤ３についても抵抗Ｒ５の両
端電圧ΔＶ分だけ順方向に固定的にバイアスされてお
り、起動時の出力電圧Ｅ０のオーバーシュートとアンダ
ーシュートに対し固定バイアス電圧ΔＶ分だけダイオー
ドＤ２，Ｄ３が導通し易くなっている。即ち、図２で基
準電圧Ｖｒに対するダイオードＤ２，Ｄ３の順方向バイ
アス電圧が＋Ｖｄ，−Ｖｄであったものが、図４の第２
実施形態にあっては±（Ｖｄ−ΔＶ）となり、オーバー
シュート及びアンダーシュートの変動幅を小さく抑え込
むことができる。
による両端電圧ΔＶだけ順方向に固定的にバイアスされ
ており、同様にダイオードＤ３についても抵抗Ｒ５の両
端電圧ΔＶ分だけ順方向に固定的にバイアスされてお
り、起動時の出力電圧Ｅ０のオーバーシュートとアンダ
ーシュートに対し固定バイアス電圧ΔＶ分だけダイオー
ドＤ２，Ｄ３が導通し易くなっている。即ち、図２で基
準電圧Ｖｒに対するダイオードＤ２，Ｄ３の順方向バイ
アス電圧が＋Ｖｄ，−Ｖｄであったものが、図４の第２
実施形態にあっては±（Ｖｄ−ΔＶ）となり、オーバー
シュート及びアンダーシュートの変動幅を小さく抑え込
むことができる。
【００３４】図５は図１の誤差増幅回路４及び応答改善
回路１３の第３実施形態である。この第３実施形態にあ
っては、出力電圧Ｅｏの分圧回路は図４の第２実施形態
と同様、第１分圧抵抗Ｒ１、第１バイアス抵抗Ｒ４、第
２バイアス抵抗Ｒ５及び第２分圧抵抗Ｒ２を直列接続し
ているが、入力抵抗Ｒ３の誤差増幅器１４の反転入力側
を共通接続したダイオードＤ２とダイオードＤ３につい
て、オーバーシュートで導通するダイオードＤ２のカソ
ードを抵抗Ｒ５と抵抗Ｒ２の分圧点に接続し、またアン
ダーシュートで導通するダイオードＤ３のカソードを抵
抗Ｒ１と抵抗Ｒ４の分圧点に接続したことを特徴とす
る。
回路１３の第３実施形態である。この第３実施形態にあ
っては、出力電圧Ｅｏの分圧回路は図４の第２実施形態
と同様、第１分圧抵抗Ｒ１、第１バイアス抵抗Ｒ４、第
２バイアス抵抗Ｒ５及び第２分圧抵抗Ｒ２を直列接続し
ているが、入力抵抗Ｒ３の誤差増幅器１４の反転入力側
を共通接続したダイオードＤ２とダイオードＤ３につい
て、オーバーシュートで導通するダイオードＤ２のカソ
ードを抵抗Ｒ５と抵抗Ｒ２の分圧点に接続し、またアン
ダーシュートで導通するダイオードＤ３のカソードを抵
抗Ｒ１と抵抗Ｒ４の分圧点に接続したことを特徴とす
る。
【００３５】ここで抵抗Ｒ１，Ｒ４，Ｒ５，Ｒ２の直列
接続による３つの分圧点を（Ｅｏ１＋ΔＶ），（Ｅｏ１
−ΔＶ）とすると、ダイオードＤ２，Ｄ３に対しては抵
抗Ｒ４，Ｒ５のそれぞれで決まる両端電圧ΔＶ分だけ逆
方向にバイアス電圧が加わっている。このため、電源投
入に伴う起動時のオーバーシュート、アンダーシュート
において、分圧中点電圧Ｅｏに対しダイオードＤ２は、
順方向電圧をＶｄとすると、（Ｖｄ＋ΔＶ）のオーバー
シュートが得られた時に導通して、抵抗Ｒ４の短絡によ
り時定数τを下げる。
接続による３つの分圧点を（Ｅｏ１＋ΔＶ），（Ｅｏ１
−ΔＶ）とすると、ダイオードＤ２，Ｄ３に対しては抵
抗Ｒ４，Ｒ５のそれぞれで決まる両端電圧ΔＶ分だけ逆
方向にバイアス電圧が加わっている。このため、電源投
入に伴う起動時のオーバーシュート、アンダーシュート
において、分圧中点電圧Ｅｏに対しダイオードＤ２は、
順方向電圧をＶｄとすると、（Ｖｄ＋ΔＶ）のオーバー
シュートが得られた時に導通して、抵抗Ｒ４の短絡によ
り時定数τを下げる。
【００３６】またダイオードＤ３にあっては、順方向電
圧をＶｄとすると、（Ｖｄ＋ΔＶ）となる基準電圧Ｖｒ
を中心とした−方向のアンダーシュートが生じた時に導
通し、入力抵抗Ｒ３を短絡することで積分回路の時定数
τを小さくする。このため図５の第３実施形態にあって
は、図２の第１実施形態に比べダイオードＤ２，Ｄ３を
第１及び第２バイアス抵抗Ｒ４，Ｒ５の両端電圧ΔＶだ
けオンしにくくしていることが分かる。これによって、
クランプを掛けるオーバーシュートとアンダーシュート
の幅を広げることができる。
圧をＶｄとすると、（Ｖｄ＋ΔＶ）となる基準電圧Ｖｒ
を中心とした−方向のアンダーシュートが生じた時に導
通し、入力抵抗Ｒ３を短絡することで積分回路の時定数
τを小さくする。このため図５の第３実施形態にあって
は、図２の第１実施形態に比べダイオードＤ２，Ｄ３を
第１及び第２バイアス抵抗Ｒ４，Ｒ５の両端電圧ΔＶだ
けオンしにくくしていることが分かる。これによって、
クランプを掛けるオーバーシュートとアンダーシュート
の幅を広げることができる。
【００３７】図６は図２の誤差電圧回路４と応答改善回
路１３の第４実施形態である。この第４実施形態にあっ
ては、応答改善回路１３にも抵抗Ｒ６，Ｒ７を直列接続
して分圧電圧Ｅｏ２を設定する専用の分圧回路を設け、
この分圧回路の分圧点に入力抵抗Ｒ３の誤差増幅器１４
の反転入力端子側にカソードとアノードを共通接続した
ダイオードＤ２，Ｄ３の反対側のアノードとカソードを
共通接続したことを特徴とする。
路１３の第４実施形態である。この第４実施形態にあっ
ては、応答改善回路１３にも抵抗Ｒ６，Ｒ７を直列接続
して分圧電圧Ｅｏ２を設定する専用の分圧回路を設け、
この分圧回路の分圧点に入力抵抗Ｒ３の誤差増幅器１４
の反転入力端子側にカソードとアノードを共通接続した
ダイオードＤ２，Ｄ３の反対側のアノードとカソードを
共通接続したことを特徴とする。
【００３８】このように応答改善回路１３に専用の分圧
回路を設けて分圧電圧Ｅｏ２を設定することで、分圧抵
抗Ｒ１，Ｒ２で決まる分圧電圧Ｅｏ１を基準電圧Ｖｒに
一致させるための出力電圧制御に対し、ダイオードＤ
２，Ｄ３によるオーバーシュートとアンダーシュートの
基準レベルとなる分圧点Ｅｏ２をオフセットすることが
できる。
回路を設けて分圧電圧Ｅｏ２を設定することで、分圧抵
抗Ｒ１，Ｒ２で決まる分圧電圧Ｅｏ１を基準電圧Ｖｒに
一致させるための出力電圧制御に対し、ダイオードＤ
２，Ｄ３によるオーバーシュートとアンダーシュートの
基準レベルとなる分圧点Ｅｏ２をオフセットすることが
できる。
【００３９】図７は図６の第４実施形態の起動時の出力
電圧応答の制御特性のタイムチャートである。この制御
特性にあっては、基準電圧Ｖｒに基づく出力電圧Ｅｏの
設定値Ｅｒに対し、分圧抵抗Ｒ６，Ｒ７の分圧によるダ
イオードＤ２，Ｄ３の基準電圧レベルＶｒｄに基づく設
定値Ｅｒｄを必要に応じて任意にオフセットさせてい
る。
電圧応答の制御特性のタイムチャートである。この制御
特性にあっては、基準電圧Ｖｒに基づく出力電圧Ｅｏの
設定値Ｅｒに対し、分圧抵抗Ｒ６，Ｒ７の分圧によるダ
イオードＤ２，Ｄ３の基準電圧レベルＶｒｄに基づく設
定値Ｅｒｄを必要に応じて任意にオフセットさせてい
る。
【００４０】このため、電源投入時の出力電圧Ｅｏの過
渡応答に対し、基準電圧Ｖｒに対応した設定値Ｅｒに対
しオーバーシュートとアンダーシュートの電圧幅を異な
らせたオーバーシュートのクランプ期間Ｔ１１，Ｔ１
２，Ｔ１３とアンダーシュートのクランプ期間Ｔ２１の
ような非対称のクランプ特性を得ることができる。例え
ばオーバーシュートを十分に抑制したいがアンダーシュ
ートについてはそれほど問題がない場合には、図７のよ
うなオフセットをもったダイオードＤ２，Ｄ３の導通に
よるクランプ特性を設定する。逆にオーバーシュートよ
りもアンダーシュートを十分にクランプしたい場合に
は、分圧抵抗Ｒ６，Ｒ７の分圧電圧Ｅｏ２に対応した基
準バイアスレベルＶｒｄを基準電圧源５の基準電圧Ｖｒ
より高いレベルに設定するように抵抗値を決めればよ
い。
渡応答に対し、基準電圧Ｖｒに対応した設定値Ｅｒに対
しオーバーシュートとアンダーシュートの電圧幅を異な
らせたオーバーシュートのクランプ期間Ｔ１１，Ｔ１
２，Ｔ１３とアンダーシュートのクランプ期間Ｔ２１の
ような非対称のクランプ特性を得ることができる。例え
ばオーバーシュートを十分に抑制したいがアンダーシュ
ートについてはそれほど問題がない場合には、図７のよ
うなオフセットをもったダイオードＤ２，Ｄ３の導通に
よるクランプ特性を設定する。逆にオーバーシュートよ
りもアンダーシュートを十分にクランプしたい場合に
は、分圧抵抗Ｒ６，Ｒ７の分圧電圧Ｅｏ２に対応した基
準バイアスレベルＶｒｄを基準電圧源５の基準電圧Ｖｒ
より高いレベルに設定するように抵抗値を決めればよ
い。
【００４１】尚、上記の実施形態にあっては、誤差増幅
器１４の積分回路を構成するコンデンサＣ２と入力抵抗
Ｒ３について、入力抵抗Ｒ３と並列に逆極性でダイオー
ドＤ２，Ｄ３を１つずつ並列接続した場合を例にとって
いるが、ダイオードＤ２，Ｄ３の導通するための順方向
電圧を適宜に選択するためには、順方向電圧に対応して
複数のダイオードを直列接続してもよい。
器１４の積分回路を構成するコンデンサＣ２と入力抵抗
Ｒ３について、入力抵抗Ｒ３と並列に逆極性でダイオー
ドＤ２，Ｄ３を１つずつ並列接続した場合を例にとって
いるが、ダイオードＤ２，Ｄ３の導通するための順方向
電圧を適宜に選択するためには、順方向電圧に対応して
複数のダイオードを直列接続してもよい。
【００４２】このダイオードＤ２，Ｄ３のそれぞれを複
数のダイオードの直列接続回路で実現することで、オー
バーシュート及びアンダーシュートに対する基準電圧Ｖ
ｒを中心としたクランプ幅を適宜に調整することができ
る。また図１の実施形態にあっては、主回路としてブー
スト型ＤＣ／ＤＣコンバータとしての昇圧チョッパ回路
を例にとっているが、これ以外に、主回路に電流共振型
ＤＣ／ＤＣコンバータを用いたものであってもよいこと
はもちろんである。
数のダイオードの直列接続回路で実現することで、オー
バーシュート及びアンダーシュートに対する基準電圧Ｖ
ｒを中心としたクランプ幅を適宜に調整することができ
る。また図１の実施形態にあっては、主回路としてブー
スト型ＤＣ／ＤＣコンバータとしての昇圧チョッパ回路
を例にとっているが、これ以外に、主回路に電流共振型
ＤＣ／ＤＣコンバータを用いたものであってもよいこと
はもちろんである。
【００４３】また図１の実施例にあっては、入力ライン
の電流及びＦＥＴ−Ｑ１の電流を抵抗Ｒ８により検出し
ているが、カレントトランスにより電圧信号に変換して
過電流保護を行うようにしてもよいことはもちろんであ
る。
の電流及びＦＥＴ−Ｑ１の電流を抵抗Ｒ８により検出し
ているが、カレントトランスにより電圧信号に変換して
過電流保護を行うようにしてもよいことはもちろんであ
る。
【００４４】
【発明の効果】以上説明してきたように本発明によれ
ば、電源投入に伴う出力電圧の過渡応答状態で、出力電
圧制御を行っている積分回路を構成する誤差増幅器の入
力抵抗にオーバーシュートによる電圧が現われたときと
アンダーシュートによる電圧が現われたときの各々につ
き、等価的にダイオードの導通を利用して入力抵抗の短
絡により時定数を小さくすることで応答性を高め、これ
によってオーバーシュート及びアンダーシュートを抑え
込むクランプ動作を実現し、従来のようにオーバーシュ
ートを抑え込む専用の制御回路を必要としない分だけ回
路構成を簡単にしてコストダウンを図ることができる。
ば、電源投入に伴う出力電圧の過渡応答状態で、出力電
圧制御を行っている積分回路を構成する誤差増幅器の入
力抵抗にオーバーシュートによる電圧が現われたときと
アンダーシュートによる電圧が現われたときの各々につ
き、等価的にダイオードの導通を利用して入力抵抗の短
絡により時定数を小さくすることで応答性を高め、これ
によってオーバーシュート及びアンダーシュートを抑え
込むクランプ動作を実現し、従来のようにオーバーシュ
ートを抑え込む専用の制御回路を必要としない分だけ回
路構成を簡単にしてコストダウンを図ることができる。
【００４５】また電源起動時の過渡応答における出力電
圧のクランプを＋方向のオーバーシュートと−方向のア
ンダーシュートの両方向について動作させるクランプ動
作が容易に実現でき、オーバーシュートのクランプによ
る回路保護のみならず、アンダーシュートのクランプに
よって、次段に設けている例えばスイッチングレギュレ
ータ等の回路が停止してしまう不具合を確実に防止し、
信頼性の高い力率改善回路を得ることができる。
圧のクランプを＋方向のオーバーシュートと−方向のア
ンダーシュートの両方向について動作させるクランプ動
作が容易に実現でき、オーバーシュートのクランプによ
る回路保護のみならず、アンダーシュートのクランプに
よって、次段に設けている例えばスイッチングレギュレ
ータ等の回路が停止してしまう不具合を確実に防止し、
信頼性の高い力率改善回路を得ることができる。
【図１】本発明による力率改善回−の回路ブロック図
【図２】図１の誤差増幅回路及び応答改善回路の第１実
施形態の回路図
施形態の回路図
【図３】図２の実施例による出力電圧の過渡応答に対す
る制御特性のタイムチャート
る制御特性のタイムチャート
【図４】図１の誤差増幅回路及び応答改善回路の第２実
施形態の回路図
施形態の回路図
【図５】図１の誤差増幅回路及び応答改善回路の第３実
施形態の回路図
施形態の回路図
【図６】図１の誤差増幅回路及び応答改善回路の第４実
施形態の回路図
施形態の回路図
【図７】図６の実施例による出力電圧の過渡応答に対す
る制御特性のタイムチャート
る制御特性のタイムチャート
【図８】従来の力率改善回路の回路ブロック図
【図９】図９の誤差増幅回路及び応答改善回路の従来の
回路図
回路図
【図１０】図８の従来例による出力電圧の過渡応答に対
する制御特性のタイムチャート
する制御特性のタイムチャート
１：ノイズフィルタ ２：整流ダイオード回路（全波整流回路） ３：制御回路 ４：誤差増幅回路（出力電圧制御回路） ５：基準電圧源 ６：乗算器 ７：加算増幅器 ９：発振器 １１：過電流保護回路 １２：ドライバ １３：応答改善回路 １４：誤差増幅器 Ｌ１：インダクタンス Ｑ１：ＦＥＴ Ｄ１：整流ダイオード Ｃ１：平滑コンデンサ Ｄ２，Ｄ３：ダイオード Ｒ１，Ｒ２：分圧抵抗 Ｒ３：入力抵抗 Ｒ８：入力電流検出抵抗 Ｃ２：コンデンサ
Claims (5)
- 【請求項１】全波整流回路と直列にＤＣ／ＤＣコンバー
タを接続し、直流出力電圧を定電圧制御すると共に交流
入力電流波形を交流入力電圧波形の正弦波に近い波形と
するように前記ＤＣ／ＤＣコンバータをスイッチング制
御するアクティブフィルタ回路を構成した力率改善回路
に於いて、 前記ＤＣ／ＤＣコンバータの出力直流電圧を入力抵抗を
介して入力して所定の基準電圧との誤差を検出すると共
に、帰還回路に接続したコンデンサと前記入力抵抗で決
まる時定数の積分回路を構成した定電圧制御用の誤差増
幅器を有し、 電源投入による前記出力直流電圧の過渡応答状態で、前
記入力抵抗に前記基準電圧を中心とした振動波形として
発生する過渡応答電圧が正負の所定電圧を越えたときの
前記入力抵抗の短絡により前記積分回路の時定数を低下
させて応答性を向上させる応答改善回路を設けたことを
特徴とする力率改善回路。 - 【請求項２】請求項１記載の力率改善回路に於いて、前
記応答改善回路は、前記入力抵抗と並列に可逆接続され
た一対のダイオードで構成し、前記入力抵抗の両端に発
生した正極性電圧がダイオード順方向電圧を超えた時に
一方のタイオードを導通して前記入力抵抗を短絡し、前
記入力抵抗の両端に発生した負極性電圧がダイオード順
方向電圧を超えた時に他方のタイオードを導通して前記
入力抵抗を短絡することを特徴とする力率改善回路。 - 【請求項３】請求項１記載の力率改善回路に於いて、 前記誤差増幅器は、前記入力抵抗を介して降圧側の第１
分圧抵抗と低圧側の第２分圧抵抗を直列接続した抵抗分
圧回路で前記出力電圧を分圧して入力しており、 前記応答改善回路は、一対のダイオードを備え、前記入
力抵抗に加わる正極性電圧で導通する一方のダイオード
のカソードを前記入力抵抗の誤差増幅器側に接続すると
共にアノード側を前記分圧抵抗回路の高電圧側の第１分
圧抵抗に直列接続した第１バイアス抵抗との間に接続
し、前記入力抵抗に加わる負極性電圧で導通する他方の
ダイオードのカソードを前記入力抵抗の誤差増幅器側に
接続すると共にアノード側を前記分圧抵抗回路の低電圧
側の第２分圧抵抗に直列接続した第１バイアス抵抗との
間に接続したことを特徴とする力率改善回路。 - 【請求項４】請求項１記載の力率改善回路に於いて、 前記誤差増幅器は、前記入力抵抗を介して降圧側の第１
分圧抵抗と低圧側の第２分圧抵抗を直列接続した抵抗分
圧回路で前記出力電圧を分圧して入力しており、 前記応答改善回路は、一対のダイオードを備え、前記入
力抵抗に加わる正極性電圧で導通する一方のダイオード
のカソードを前記入力抵抗の誤差増幅器側に接続すると
共にアノード側を前記分圧抵抗回路の低電圧側の第２分
圧抵抗に直列接続した第１バイアス抵抗との間に接続
し、前記入力抵抗に加わる負極性電圧で導通する他方の
ダイオードのカノードを前記入力抵抗の誤差増幅器側に
接続すると共にアノード側を前記分圧抵抗回路の高電圧
側の第１分圧抵抗に直列接続した第１バイアス抵抗との
間に接続したことを特徴とする力率改善回路。 - 【請求項５】請求項１記載の力率改善回路に於いて、前
記応答改善回路は、前記入力抵抗の誤差増幅器側に一対
のダイオードのアノードとカソードを接続すると共に反
対側のカソードトアノードを前記出力電圧を分圧してし
をていのバアス固定電圧を設定するバイアス分圧回路の
分圧点に接続したこを特徴とする力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22592497A JP3493285B2 (ja) | 1997-08-22 | 1997-08-22 | 力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22592497A JP3493285B2 (ja) | 1997-08-22 | 1997-08-22 | 力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1169787A true JPH1169787A (ja) | 1999-03-09 |
| JP3493285B2 JP3493285B2 (ja) | 2004-02-03 |
Family
ID=16837033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22592497A Expired - Fee Related JP3493285B2 (ja) | 1997-08-22 | 1997-08-22 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493285B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307359B1 (en) | 1999-07-14 | 2001-10-23 | Nec Corporation | DC-DC converter powered by doubled output voltage |
| JP2007097301A (ja) * | 2005-09-28 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | 過電圧保護回路 |
| JP2008130950A (ja) * | 2006-11-24 | 2008-06-05 | Denso Corp | 半導体装置 |
| WO2009028594A1 (ja) * | 2007-08-31 | 2009-03-05 | Rohm Co., Ltd. | 角速度信号検出回路及び角速度信号検出方法 |
| JP2009055695A (ja) * | 2007-08-27 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
| JP2009129789A (ja) * | 2007-11-26 | 2009-06-11 | Panasonic Electric Works Co Ltd | 無電極放電灯点灯装置及び照明器具 |
| US7936152B2 (en) | 2007-07-09 | 2011-05-03 | Fuji Electric Systems Co., Ltd. | Switching power source |
| JP2011135759A (ja) * | 2009-11-26 | 2011-07-07 | Fuji Electric Co Ltd | 力率改善型スイッチング電源装置 |
| JP2012075263A (ja) * | 2010-09-29 | 2012-04-12 | Mitsubishi Electric Corp | 電力変換装置 |
| KR20150130731A (ko) * | 2014-05-14 | 2015-11-24 | 삼성전기주식회사 | 옵셋 제거 기능을 갖는 검출기, 이를 갖는 역률 보정 장치 및 전원 공급 장치 |
| CN110556373A (zh) * | 2018-06-01 | 2019-12-10 | 英飞凌科技股份有限公司 | 整流器器件 |
| CN113809913A (zh) * | 2021-08-13 | 2021-12-17 | 广州金升阳科技有限公司 | 一种恒压控制电路 |
-
1997
- 1997-08-22 JP JP22592497A patent/JP3493285B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307359B1 (en) | 1999-07-14 | 2001-10-23 | Nec Corporation | DC-DC converter powered by doubled output voltage |
| JP2007097301A (ja) * | 2005-09-28 | 2007-04-12 | Fuji Electric Device Technology Co Ltd | 過電圧保護回路 |
| JP4701968B2 (ja) * | 2005-09-28 | 2011-06-15 | 富士電機システムズ株式会社 | 過電圧保護回路 |
| JP2008130950A (ja) * | 2006-11-24 | 2008-06-05 | Denso Corp | 半導体装置 |
| US7936152B2 (en) | 2007-07-09 | 2011-05-03 | Fuji Electric Systems Co., Ltd. | Switching power source |
| JP2009055695A (ja) * | 2007-08-27 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
| US8297120B2 (en) | 2007-08-31 | 2012-10-30 | Rohm Co., Ltd. | Angular velocity signal detection circuit and angular velocity signal detection method |
| WO2009028594A1 (ja) * | 2007-08-31 | 2009-03-05 | Rohm Co., Ltd. | 角速度信号検出回路及び角速度信号検出方法 |
| JP5470040B2 (ja) * | 2007-08-31 | 2014-04-16 | ローム株式会社 | 角速度信号検出回路及び角速度信号検出方法 |
| JP2009129789A (ja) * | 2007-11-26 | 2009-06-11 | Panasonic Electric Works Co Ltd | 無電極放電灯点灯装置及び照明器具 |
| JP2011135759A (ja) * | 2009-11-26 | 2011-07-07 | Fuji Electric Co Ltd | 力率改善型スイッチング電源装置 |
| JP2012075263A (ja) * | 2010-09-29 | 2012-04-12 | Mitsubishi Electric Corp | 電力変換装置 |
| KR20150130731A (ko) * | 2014-05-14 | 2015-11-24 | 삼성전기주식회사 | 옵셋 제거 기능을 갖는 검출기, 이를 갖는 역률 보정 장치 및 전원 공급 장치 |
| CN110556373A (zh) * | 2018-06-01 | 2019-12-10 | 英飞凌科技股份有限公司 | 整流器器件 |
| CN113809913A (zh) * | 2021-08-13 | 2021-12-17 | 广州金升阳科技有限公司 | 一种恒压控制电路 |
| CN113809913B (zh) * | 2021-08-13 | 2023-12-12 | 广州金升阳科技有限公司 | 一种恒压控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3493285B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7440297B2 (en) | Fault detection for loss of feeback in forced switching power supplies with power factor correction | |
| JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
| US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| US20050007083A1 (en) | Power supply having multi-vector error amplifier for power factor correction | |
| JPH1169787A (ja) | 力率改善回路 | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| JP4250892B2 (ja) | スイッチング電源装置 | |
| US6473322B2 (en) | AC-DC converter | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
| JPS61244269A (ja) | スイツチング電源 | |
| JP2004297915A (ja) | 直流電源装置 | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0670486U (ja) | 昇降圧型ｄｃ−ｄｃコンバータ | |
| JP2654732B2 (ja) | アクティブフィルタ型スイッチング電源 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JPH0537664Y2 (ja) | ||
| JPH019270Y2 (ja) | ||
| JP2001178123A (ja) | 直流安定化電源装置 | |
| JPH03218262A (ja) | 正負両出力形電源装置 | |
| JPH01194862A (ja) | 過電流保護回路 | |
| JPS5838796Y2 (ja) | 電圧安定化回路 | |
| JPH04156275A (ja) | スイッチングレギュレータ | |
| JPS638716B2 (ja) | ||
| JPH04156276A (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |