JPH04156275A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JPH04156275A JPH04156275A JP27942690A JP27942690A JPH04156275A JP H04156275 A JPH04156275 A JP H04156275A JP 27942690 A JP27942690 A JP 27942690A JP 27942690 A JP27942690 A JP 27942690A JP H04156275 A JPH04156275 A JP H04156275A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gain
- input
- vca
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000003079 width control Methods 0.000 abstract description 5
- 230000001960 triggered effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、交流電源から安定な直流電源を作るチョッ
パ制御方式のスイッチングレギュレータに関し、特に、
入力電圧と入力電流とがほぼ同じ波形でほぼ同位相で変
化するようにパルス幅制御を行なう力率改善方式のスイ
ッチングレギュレータに関する。
パ制御方式のスイッチングレギュレータに関し、特に、
入力電圧と入力電流とがほぼ同じ波形でほぼ同位相で変
化するようにパルス幅制御を行なう力率改善方式のスイ
ッチングレギュレータに関する。
(従来の技術)
例えば特開平2−7869号公報に開示されているよう
に、第2図に示すような構成の力率改善方式のスイッチ
ングレギュレータが知られている。
に、第2図に示すような構成の力率改善方式のスイッチ
ングレギュレータが知られている。
第2図において、正弦波の交流入力はダイオードブリッ
ジからなる整流回路10で全波整流され、以下に詳述す
る昇圧型のチョッパ回路20に入力される。チョッパ回
路20は、PWM (パルス幅制御)回路31によって
交流電源より充分に高い周波数でオン/オフ駆動される
スイッチング素子Q1と、スイッチング素子Q1ととも
に整流回路10の出力間に直列接続されたインダクタL
1と、スイッチング素子Q1のオフ時にインダクタL1
を通して電流が流れるようにスイッチング素子Q1の両
端に直列接続されたダイオードD1とコンデンサC1と
を有する。コンデンサC1は相当大きな容量があり、こ
れの両端から平滑化され電圧安定化(後述)された直流
出力が取り出される。
ジからなる整流回路10で全波整流され、以下に詳述す
る昇圧型のチョッパ回路20に入力される。チョッパ回
路20は、PWM (パルス幅制御)回路31によって
交流電源より充分に高い周波数でオン/オフ駆動される
スイッチング素子Q1と、スイッチング素子Q1ととも
に整流回路10の出力間に直列接続されたインダクタL
1と、スイッチング素子Q1のオフ時にインダクタL1
を通して電流が流れるようにスイッチング素子Q1の両
端に直列接続されたダイオードD1とコンデンサC1と
を有する。コンデンサC1は相当大きな容量があり、こ
れの両端から平滑化され電圧安定化(後述)された直流
出力が取り出される。
なお、コンデンサC2は高周波リップルを吸収するため
の小容量のコンデンサで、本装置に必須のものではない
。
の小容量のコンデンサで、本装置に必須のものではない
。
整流回路10の全波整流の出力電圧V1の信号はVCA
(電圧制御型可変利得増幅器)32を経て差動増幅器
33に入力される。チョッパ回路20のインダクタL1
を流れる電流11が変流器34で検出され、その低周波
成分の信号が差動増幅器33に入力される。PWM回路
31は、この差動増幅器33の差動出力(入力電流波形
と入力電圧波形の差信号)に従って動作し、差動出力が
最小になるようにスイッチング素子Q1の駆動パルス幅
(オン時間)を変化させる。つまり、差動増幅器33か
らの差信号と発振器36からの三角波信号とを比較して
、周知のようにスイッチング素子Q1の制御信号を生成
する。また、チョッパ回路20の出力電圧v2の基準電
圧VSに対する誤差が誤差増幅器35で検出され、この
出力がVCA32の制御電圧となる。
(電圧制御型可変利得増幅器)32を経て差動増幅器
33に入力される。チョッパ回路20のインダクタL1
を流れる電流11が変流器34で検出され、その低周波
成分の信号が差動増幅器33に入力される。PWM回路
31は、この差動増幅器33の差動出力(入力電流波形
と入力電圧波形の差信号)に従って動作し、差動出力が
最小になるようにスイッチング素子Q1の駆動パルス幅
(オン時間)を変化させる。つまり、差動増幅器33か
らの差信号と発振器36からの三角波信号とを比較して
、周知のようにスイッチング素子Q1の制御信号を生成
する。また、チョッパ回路20の出力電圧v2の基準電
圧VSに対する誤差が誤差増幅器35で検出され、この
出力がVCA32の制御電圧となる。
以上の構成において、差動増幅器33では、チョッパ回
路20の入力電圧V1の波形と、インダクタL1を流れ
る電流r1の波形とが比較され、電流波形が電圧波形に
追従して変化するように、PWM回路31によってスイ
ッチング素子Q1のオン時間が変えられる。
路20の入力電圧V1の波形と、インダクタL1を流れ
る電流r1の波形とが比較され、電流波形が電圧波形に
追従して変化するように、PWM回路31によってスイ
ッチング素子Q1のオン時間が変えられる。
スイッチング素子Q1がオンのとき、整流回路10から
スイッチング素子Qlを通してインダクタL1に電流が
流れ、インダクタL1にエネルギーが蓄積される。この
オン期間の電流増加値は、入力電圧■1に比例するとと
もにオン時間に比例する。スイッチング素子Q1がオフ
すると、これに蓄積されたエネルギーの放出による電流
が整流回路10の出力に重畳されてコンデンサC1側に
間が伸長され、出力電圧v2を基準電圧Vsに近ずける
ように作用する。
スイッチング素子Qlを通してインダクタL1に電流が
流れ、インダクタL1にエネルギーが蓄積される。この
オン期間の電流増加値は、入力電圧■1に比例するとと
もにオン時間に比例する。スイッチング素子Q1がオフ
すると、これに蓄積されたエネルギーの放出による電流
が整流回路10の出力に重畳されてコンデンサC1側に
間が伸長され、出力電圧v2を基準電圧Vsに近ずける
ように作用する。
以上詳細に説明したように、この方式の電源装置では、
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる(力率が
改善される)。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを低減することができる。
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる(力率が
改善される)。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを低減することができる。
また、前記チョッパ回路の昇圧作用と、第2の制御手段
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
その結果、まったく切り換えを必要とせず、例えば交流
85V電源から交流26JVt源まで適合する電源装置
が容易に構成できるようになる。
85V電源から交流26JVt源まで適合する電源装置
が容易に構成できるようになる。
また本装置に電源を投入すると、電源投入検出回路37
が応動し、制御信号aを電源投入直後の一定時間だけつ
Lレベルに保ち、これによってPWM回路31の動作を
禁止し、その一定時間後に制御信号aをHレベルにして
PWM回路31を起動してスイッチング動作を開始させ
る。また同時に、制御信号aがHレベルになったときラ
ンプ電圧発生回路39が起動される。この発生回路39
は第3図に示すように起動されてから徐々に低下するラ
ンプ電圧すを発生し、そのランプ電圧すはPWM回路3
1に入力される。
が応動し、制御信号aを電源投入直後の一定時間だけつ
Lレベルに保ち、これによってPWM回路31の動作を
禁止し、その一定時間後に制御信号aをHレベルにして
PWM回路31を起動してスイッチング動作を開始させ
る。また同時に、制御信号aがHレベルになったときラ
ンプ電圧発生回路39が起動される。この発生回路39
は第3図に示すように起動されてから徐々に低下するラ
ンプ電圧すを発生し、そのランプ電圧すはPWM回路3
1に入力される。
チョッパ回路20のスイッチング動作が開始された直後
には、出力電圧v2は低いので、差動増幅器33からの
入力電流波形と入力電圧波形の差信号Cに基づく制御に
よれば、スイッチング素子Q1の駆動パルス幅が非常に
大きくなり、大きな電流でコンデンサC1を速やかに充
電するように制御がなされる。この時の制御のオーバー
シュートによって、過渡的に過電流が流れ、スイッチン
グ素子Q1や入力ラインの各素子に過大なストレスが加
わる。前述のランプ電圧発生回路39はこの電源投入直
後の過電流を防ぐためのソフトスタート制御を行なうた
めに設けられている。
には、出力電圧v2は低いので、差動増幅器33からの
入力電流波形と入力電圧波形の差信号Cに基づく制御に
よれば、スイッチング素子Q1の駆動パルス幅が非常に
大きくなり、大きな電流でコンデンサC1を速やかに充
電するように制御がなされる。この時の制御のオーバー
シュートによって、過渡的に過電流が流れ、スイッチン
グ素子Q1や入力ラインの各素子に過大なストレスが加
わる。前述のランプ電圧発生回路39はこの電源投入直
後の過電流を防ぐためのソフトスタート制御を行なうた
めに設けられている。
チョッパ回路20のスイッチング動作が開始されると、
入力電流波形と大力電圧波形の差信号Cは、第3図に示
すように交流入力を全波整流したのと同じ脈流波形にな
る。これに対して回路39から発生するランプ電圧すは
差信号Cの脈流周期の数千倍の時間をかけて高レベルか
ら低レベルに変化する。周知のように、PWM回路31
には差信号Cと三角波信号とを比較するコンパレータと
、ランプ電圧すと三角波信号とを比較するコンパレータ
とが内蔵されており、両コンパレータから得られる駆動
パルスのうちの幅の狭いパルス信号によってスイッチン
グ素子Q1がオン駆動されるようになっている。つまり
差信号Cよりランプ電圧わが高レベルであるときは、そ
のランプ電圧すによってスイッチング素子Q1のパルス
幅制御が行われるようになっている。定常状態ではラン
プ電圧すはゼロであり、全く意味をもっていないが、電
源投入による起動直後の過渡状態においてランプ電圧す
が高レベルになって、この信号すに基づいてパルス幅制
御がなされ、ランプ電圧すが徐々に低下して差信号Cよ
り小さくなるとその意味はなくなる。
入力電流波形と大力電圧波形の差信号Cは、第3図に示
すように交流入力を全波整流したのと同じ脈流波形にな
る。これに対して回路39から発生するランプ電圧すは
差信号Cの脈流周期の数千倍の時間をかけて高レベルか
ら低レベルに変化する。周知のように、PWM回路31
には差信号Cと三角波信号とを比較するコンパレータと
、ランプ電圧すと三角波信号とを比較するコンパレータ
とが内蔵されており、両コンパレータから得られる駆動
パルスのうちの幅の狭いパルス信号によってスイッチン
グ素子Q1がオン駆動されるようになっている。つまり
差信号Cよりランプ電圧わが高レベルであるときは、そ
のランプ電圧すによってスイッチング素子Q1のパルス
幅制御が行われるようになっている。定常状態ではラン
プ電圧すはゼロであり、全く意味をもっていないが、電
源投入による起動直後の過渡状態においてランプ電圧す
が高レベルになって、この信号すに基づいてパルス幅制
御がなされ、ランプ電圧すが徐々に低下して差信号Cよ
り小さくなるとその意味はなくなる。
なお過電圧検出回路38は出力電圧v2が異常に大きく
なったときvJ御信号aをLレベルにし、PWM回路3
1の動作を停止させ、過電圧状態が解消されると制御信
号aをHレベルに戻す。このときPWM回路31が動作
を再開するとともにランプ電圧発生39が起動され、前
述のようにランプ電圧すによるソフトスタート制御が行
われる。
なったときvJ御信号aをLレベルにし、PWM回路3
1の動作を停止させ、過電圧状態が解消されると制御信
号aをHレベルに戻す。このときPWM回路31が動作
を再開するとともにランプ電圧発生39が起動され、前
述のようにランプ電圧すによるソフトスタート制御が行
われる。
(発明が解決しようとする課題)
前述した従来のソフトスタート制御においては、ランプ
電圧すによってソフトスタート制御が行われているとき
、入力電流を入力電圧と同じ全波整流波形にするという
機能はほぼ失われ、入力電圧の脈流のピーク時に大きな
電流が流れ、従来のコンデンサインプット型整流回路と
同じような動作になってしまう。従って力率改善効果は
なく、ノイズも発生し易くなる。さらに、入力電流のピ
ーク値は比較的大きいのに平均値は非常に小さく、従っ
て出力電圧が基準値に達するまでに長時間かかる。つま
りソフトスタートの期間を非常に長く設定しなければな
らない。この時間を短くしようとすると、過電流を抑え
るというソフトスタートの目的が達成されなくなる。
電圧すによってソフトスタート制御が行われているとき
、入力電流を入力電圧と同じ全波整流波形にするという
機能はほぼ失われ、入力電圧の脈流のピーク時に大きな
電流が流れ、従来のコンデンサインプット型整流回路と
同じような動作になってしまう。従って力率改善効果は
なく、ノイズも発生し易くなる。さらに、入力電流のピ
ーク値は比較的大きいのに平均値は非常に小さく、従っ
て出力電圧が基準値に達するまでに長時間かかる。つま
りソフトスタートの期間を非常に長く設定しなければな
らない。この時間を短くしようとすると、過電流を抑え
るというソフトスタートの目的が達成されなくなる。
この発明は前述した従来の問題点に鑑みなされたもので
、その目的は、力率改善方式の動作を維持したままで過
渡状態のソフトスタート制御を行なえるようにしたスイ
ッチングレギュレータを提供することにある。
、その目的は、力率改善方式の動作を維持したままで過
渡状態のソフトスタート制御を行なえるようにしたスイ
ッチングレギュレータを提供することにある。
(課題を解決するための手段)
そこで虫の発明では、起動直後の過渡状態において、前
述の入力電流波形と入力電圧波形の差信号の生成ゲイン
を、定常時より入力電流を低下させる方向に変化させる
とともに、徐々に定常時のゲインに復帰させるソフトス
タート制御手段を設けた。
述の入力電流波形と入力電圧波形の差信号の生成ゲイン
を、定常時より入力電流を低下させる方向に変化させる
とともに、徐々に定常時のゲインに復帰させるソフトス
タート制御手段を設けた。
(作 用)
PWM回路おいて、三角波信号と比較される前記差信号
の生成ゲインを変化させることで起動直後の過渡状態に
おいて入力電流を抑制し、徐々に定常状態に戻すことに
なる。
の生成ゲインを変化させることで起動直後の過渡状態に
おいて入力電流を抑制し、徐々に定常状態に戻すことに
なる。
(実施例)
Jtil1図は本発明の一実施例によるスイッチングレ
ギュレータの構成を示しており、その大部分は第2図に
示した従来の構成と同じであるので、以下では従来と異
なる構成のみを抽出して説明する。
ギュレータの構成を示しており、その大部分は第2図に
示した従来の構成と同じであるので、以下では従来と異
なる構成のみを抽出して説明する。
この実施例においては、入力電圧波形信号を増幅するた
めのVCA32にもう一つの制御入力端子を設け、そこ
にランプ電圧発生回路39からのランプ電圧すを印加し
、VCA32のゲインをランプ電圧すによっても変化さ
せるように構成している。
めのVCA32にもう一つの制御入力端子を設け、そこ
にランプ電圧発生回路39からのランプ電圧すを印加し
、VCA32のゲインをランプ電圧すによっても変化さ
せるように構成している。
定常状態におけるランプ電圧すはゼロであり、そのとき
ランプ電圧すはVCA32のゲインには関与せず、VC
A32のゲインは差動増幅器35の出力によって決まる
。
ランプ電圧すはVCA32のゲインには関与せず、VC
A32のゲインは差動増幅器35の出力によって決まる
。
電源投入検出回路37および過電圧検出回路38から出
力される制御信号aがLレベルからHレベルに立ち上が
ってランプ電圧発生回路39がトリガされると、ランプ
電圧すはゼロから所定値まで増加し、その後所定の変化
率で徐々にゼロに戻る。
力される制御信号aがLレベルからHレベルに立ち上が
ってランプ電圧発生回路39がトリガされると、ランプ
電圧すはゼロから所定値まで増加し、その後所定の変化
率で徐々にゼロに戻る。
このランプ電圧すの制御によりVCA32のゲインが変
化し、結果として差信号Cの生成ゲインが定常時より入
力電流を低下させる方向に変化し、その後徐々に定常時
のゲインに復帰することになる。
化し、結果として差信号Cの生成ゲインが定常時より入
力電流を低下させる方向に変化し、その後徐々に定常時
のゲインに復帰することになる。
なお本実施例ではランプ電圧すによってVCA32のゲ
インを変化させたが、本発明はこれに限定されるもので
はなく、差動増幅器35や差動増幅器33のゲインをラ
ンプ電圧すで変化させるように構成してもよいし、差信
号Cの生成系に別にVCAを設けてもよい。
インを変化させたが、本発明はこれに限定されるもので
はなく、差動増幅器35や差動増幅器33のゲインをラ
ンプ電圧すで変化させるように構成してもよいし、差信
号Cの生成系に別にVCAを設けてもよい。
(発明の効果)
以上詳細に説明したように、この発明に係るスイッチン
グレギュレータでは、入力電流波形が入力電圧波形とほ
ぼ同じ波形でほぼ同位相で変化するようにパルス幅制御
を行なうという力率改善方式の動作を維持したままで、
過渡状態の入力電流を徐々に定常値まで増加させるソフ
トスタート制御を行なうことができ、従来に比べて非常
に短い時間で定常状態まで変化させても過電流を確実に
抑制することができ、また力率改善効果およびノイズの
発生防止効果が過渡状態においても維持される。
グレギュレータでは、入力電流波形が入力電圧波形とほ
ぼ同じ波形でほぼ同位相で変化するようにパルス幅制御
を行なうという力率改善方式の動作を維持したままで、
過渡状態の入力電流を徐々に定常値まで増加させるソフ
トスタート制御を行なうことができ、従来に比べて非常
に短い時間で定常状態まで変化させても過電流を確実に
抑制することができ、また力率改善効果およびノイズの
発生防止効果が過渡状態においても維持される。
第1図は本発明の一実施例によるスイッチングレギュレ
ータの構成図、第2図は従来のスイッチングレギュレー
タの構成図、第3図は従来の問題点を説明するための波
形図である。 10・・・・・・整流回路 20・・・・・・チョッパ回路 31・・・・・・PWM回路 32・・・・・・VCA 33.35・・・・・・差動増幅器 a・・・・・・・・・制御信号 b・・・・・・・・・ランプ電圧 C・・・・・・・・・差信号
ータの構成図、第2図は従来のスイッチングレギュレー
タの構成図、第3図は従来の問題点を説明するための波
形図である。 10・・・・・・整流回路 20・・・・・・チョッパ回路 31・・・・・・PWM回路 32・・・・・・VCA 33.35・・・・・・差動増幅器 a・・・・・・・・・制御信号 b・・・・・・・・・ランプ電圧 C・・・・・・・・・差信号
Claims (1)
- 交流電源を全波整流した脈流入力を高周波でスイッチ
ングして安定化した直流出力を得るチョッパ制御方式の
スイッチングレギュレータで、かつ、入力電流波形と入
力電圧波形の差信号に基づいてスイッチング動作のパル
ス幅を制御する力率改善方式のスイッチングレギュレー
タにおいて、起動直後の過渡状態において前記差信号の
生成ゲインを定常時より入力電流を低下させる方向に変
化させるとともに、徐々に定常時のゲインに復帰させる
ソフトスタート制御手段を設けたことを特徴とするスイ
ッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27942690A JPH0710177B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27942690A JPH0710177B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04156275A true JPH04156275A (ja) | 1992-05-28 |
JPH0710177B2 JPH0710177B2 (ja) | 1995-02-01 |
Family
ID=17610914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27942690A Expired - Fee Related JPH0710177B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0710177B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012130196A (ja) * | 2010-12-16 | 2012-07-05 | Shindengen Electric Mfg Co Ltd | 電力変換装置及び出力電圧制御方法 |
JP2019129630A (ja) * | 2018-01-25 | 2019-08-01 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
-
1990
- 1990-10-19 JP JP27942690A patent/JPH0710177B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012130196A (ja) * | 2010-12-16 | 2012-07-05 | Shindengen Electric Mfg Co Ltd | 電力変換装置及び出力電圧制御方法 |
JP2019129630A (ja) * | 2018-01-25 | 2019-08-01 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
CN110086359A (zh) * | 2018-01-25 | 2019-08-02 | 松下知识产权经营株式会社 | 电力转换装置及电力转换方法 |
CN110086359B (zh) * | 2018-01-25 | 2023-05-16 | 松下知识产权经营株式会社 | 电力转换装置及电力转换方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0710177B2 (ja) | 1995-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9680378B2 (en) | Switching power-supply device | |
US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
US7071667B2 (en) | DC—DC converter | |
JP6447095B2 (ja) | スイッチング電源回路 | |
US20050207193A1 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
JP2001501436A (ja) | スイッチト―モード電源用サンプルホールド回路 | |
JPH07135774A (ja) | Ac−dcコンバータ | |
US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
JPH11178327A (ja) | スイッチング型直流電源装置 | |
JP2002010632A (ja) | Ac/dcコンバータ及びdc−dcコンバータ | |
JP2007037297A (ja) | 力率改善回路 | |
JP4830235B2 (ja) | 電源回路 | |
JPH08205527A (ja) | スイッチング電源 | |
JP2958744B2 (ja) | 電力供給装置 | |
JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
JPH11332220A (ja) | 直流電源回路 | |
JP2000341957A (ja) | 電源装置 | |
JPH04156275A (ja) | スイッチングレギュレータ | |
JPH0378469A (ja) | 電源装置 | |
JP4250892B2 (ja) | スイッチング電源装置 | |
JP2000116134A (ja) | 電源装置 | |
JP2990867B2 (ja) | 順変換装置 | |
JPH1132480A (ja) | スイッチング型直流電源装置 | |
JPH07123706A (ja) | Dc/dcコンバータ | |
US11509215B2 (en) | Power control apparatus and power control method with oscillation control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |