JP4250892B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4250892B2 JP4250892B2 JP2001385225A JP2001385225A JP4250892B2 JP 4250892 B2 JP4250892 B2 JP 4250892B2 JP 2001385225 A JP2001385225 A JP 2001385225A JP 2001385225 A JP2001385225 A JP 2001385225A JP 4250892 B2 JP4250892 B2 JP 4250892B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection
- circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は電源装置に係り、より詳しくは、電子写真方式のプリンタ及び複写機などの電源として用いられるスイッチング電源装置に関する。
【0002】
【従来の技術】
従来の代表的な力率改善用方式のスイッチング電源装置の構成を図10に示す。これは、交流電源を全波整流する整流回路D10の出力を昇圧型チョッパ回路に加えて、安定な直流出力を得るものである。昇圧チョッパ回路はよく知られた構成で、以下のように交流入力電圧より十分に高い周波数でオン・オフ駆動されるトランジスタQ1と、このトランジスタQ1と共に整流回路D10の出力間に直列接続されたインダクタンスL1と、トランジスタQ1のオフ時にインダクタンスL1を通じて電流が流れるようにトランジスタQ1の両端に直列接続されたダイオードD1とコンデンサC1とからなる。コンデンサC1は相当大きな容量があり、これの両端から平滑化され安定化された直流電圧が取り出される。なお、入力側のコンデンサC18は高周波リップルを吸収するための小容量のコンデンサである。
【0003】
入力電流波形は電流制御ループ100で制御され、また出力電圧を一定にするため電圧制御ループ110により入力電流の振幅が制御される。そのため、電圧制御ループ110の応答周波数は電流波形に影響を与えないようにするため1Hz程度とし、電流制御ループ100の応答周波数は入力電流波形を正弦波にするため数kHzとする必要がある。
【0004】
チョッパ回路の出力電圧V2の基準電圧Vs1に対する比較検出手段10から誤差増幅器11で基準電圧Vs2に対する誤差電圧ΔVを検出して乗算器12の一方に入力される。一方、乗算器12にはチョッパ回路の入力電圧V1(交流入力電圧の全波整流波形)を、整流電圧検出回路120を構成する抵抗R3とR4で分圧した電圧V11が入力され、乗算器12からはチョッパ回路の入力電圧V11と同位相の全波整流波形で、かつチョッパ回路の出力電圧V2の誤差分△Vに対応した振幅の基準電圧Vaが出力される。
【0005】
トランジスタQ1をオン・オフ駆動するスイッチング制御回路は抵抗R1により検出されたスイッチング電流の検出電圧Vbとの誤差増幅結果と制御回路に内蔵された発振器14との比較結果を出力するPWMコンバータ15によりMOSFET(以下、トランジスタと言う)からなるトランジスタQ1を駆動する。
【0006】
その結果、トランジスタQ1が交流電源より十分高い周波数でオン・オフ駆動され、インダクタンスL1を流れる電流の包落線波形が基準電圧Va(交流入力の全波整流波形)に一致するように制御がなされる。
【0007】
なお、抵抗R1の端子電圧(電流検出信号)を誤差増幅器13に入力する系に挿入された抵抗R2とコンデンサC2からなるハイカットフィルタ回路は、誤差増幅器13に各種のノイズが入力されるのを阻止するための回路である。電流検出信号Vbの入力ラインにパルス性のノイズが重畳すると、誤差増幅器13がノイズにより誤動作し、トランジスタQ1が正しいタイミングでオン・オフされない。この誤動作をできる限り防止するために、抵抗R2とコンデンサC2からなるハイカットフィルタ回路を挿入している。
【0008】
【発明が解決しようとする課題】
このようなスイッチングレギュレータにおいては、次のような問題がある。
【0009】
第1に、出力が一定で入力変動した場合、入力電圧が高い時は入力電流が小さくなる。つまり、入力電圧が高い場合、乗算器12からの基準電圧Vaが小さくなる。このとき、乗算器12の2つの入力のうち、入力信号V11は入力電圧V1に比例して大きくなっているので、誤差増幅器11からの誤差電圧△Vが極端に小さくなり、その結果乗算器12が出力する基準電圧Vaが小さくなってしまう。このように、交流電源の電圧が高いほど誤差増幅器11の誤差電圧△Vが微小状態で動作しており、ノイズの影響を受けやすい。
【0010】
第2に、上記第1の問題点の対策として検出抵抗R3、R4を大きくして電圧信号V11のレベルを小さくすればよいが、入力電圧の低い領域では電圧信号V11が非常に小さい状態で動作することになり、この信号系にノイズが乗りやすい。この結果として系が不安定になる。
【0011】
第3に、分圧抵抗R3、R4に温度係数を持つ(R3には正の温度係数、R4には負の温度係数)特性を利用して電源電圧に応じて自動的に分圧比を変える方法がある。しかし、この手法では通電後安定するまで時間を要する。
【0012】
第4に、特開平05−219728号公報に記載の技術は上記第1から第3の問題を解決するため、入力電流波形が入力電圧波形に追従するようにチョッパ回路のスイッチング動作を制御する回路を備えたスイッチング電源装置において、整流電圧検出回路120の出力を乗算器12に導く回路系に、前記整流電圧検出回路120の過大な出力が乗算器12に入力されるのを防止するための電圧制限回路を設けている。この電圧制限回路は、抵抗R4の両端に接続されたツェナーダイオードで構成され、抵抗R3とR4の接続点の電圧を一定に保持している。
【0013】
このような回路構成において、AC全波整流波形を検出している検出抵抗R3、R4の検出電圧V11と誤差増幅器11からの誤差電圧△Vとの信号波形はそれぞれ図11及び図12のようになる。検出電圧V11と誤差電圧△Vとの乗算式は、式(1)のようになる。
Va=V11×ΔV=Vmsinθ(VDC+Vrsinθ)
=VmVDCsinθ+VmVrsin2θ (1)
V11=Vmsinθ (2)
ΔV=VDC+Vrsinθ (3)
ここで、Vmは入力信号の振幅、VDCは誤差電圧ΔVの直流電圧成分、Vrは誤差電圧ΔVに乗畳したリップル成分の振幅である。
【0014】
図12(a)は周波数が1Hzの場合の誤差電圧ΔVを示し、図12(b)は周波数が30Hzの場合の誤差電圧ΔVを示す。これらの図からわかるように、周波数を上げて応答速度を速くすると、図12(b)に示すように、誤差増幅器11が出力する誤差電圧△Vはリップル成分を多く含むようになる。式(1)の第一項は正弦波成分を示すが、第二項成分は正弦波の2乗の項である。誤差電圧△Vが直流成分のみであるならば式(1)は、第一項の正弦波成分だけとなる。しかし、誤差電圧△Vにリップル成分が重畳すると式(1)は第二項成分正弦波の2乗の項を含む。従って、誤差電圧△Vにリップル成分が重畳する場合は、乗算結果が歪波となる。
【0015】
特に、負荷応答を速くするほど誤差電圧△Vに含まれるリップル成分Vrが大きくなる。この時の出力リップル電圧Vrは、以下の式(4)で表させる。
Vr=IO/ωoC (4)
ここで、IOは誤差増幅器11を流れる出力電流、Cは誤差増幅器11の出力容量である。
【0016】
このようなことから、特開平05−219728号公報に記載の従来技術は、AC全波整流波形の検出部である整流電圧検出回路120に電圧制限回路を設けているが、AC全波整流波形に対して電圧制限を行うと乗算器12の結果が正弦波と隔たる波形となり、力率が低下してしまうという問題点がある。
【0017】
今、式(1)で基準電圧Vaに対して、△Vがリップル成分を含む場合と、含まない場合との基準電圧Vaを比較したのが図13である。図13の横軸は角度、縦軸は電圧である。図13において、第二項を含む波形の場合は正弦波のピーク付近の頂きが鋭くなっている(「応答速い」と示した波形)。また、第二項を含まない場合は正弦波となっている(「応答遅い」と示した波形)。
【0018】
一般に、応答が速くなるほど△Vのリップル成分が増加するので、正弦波のピーク付近の頂きは鋭くなっていくことにより、力率が低下するという問題があった。
【0019】
従って、本発明は上記従来技術の問題点を解決し、高速応答可能でかつ高い力率を持つスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
本発明は、請求項1に記載のように、交流入力電圧を整流した整流電圧をスイッチングして出力するスイッチング素子を有するスイッチング電源において、前記整流電圧を検出する第1の検出手段と、前記出力の電圧を検出する第2の検出手段と、前記第1及び第2の検出手段の検出値の演算結果と、前記スイッチング素子に流れる電流とに応じて前記スイッチング素子を制御する制御手段と、前記スイッチング素子に流れる電流の波形を正弦波となるように補正する補正手段とを有し、前記第1の検出手段は前記整流電圧を分圧するために直列に接続された複数の回路素子を含み、前記複数の回路素子の一部が前記補正手段を構成し、かつ非線形特性を有し、前記第1の検出手段は抵抗とインダクタンスとの直列回路を含み、該インダクタンスは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記インダクタンスとの接続点から前記第1の検出手段の検出値が出力されることを特徴とするスイッチング電源装置である。
また、本発明は、交流入力電圧を整流した整流電圧をスイッチングして出力するスイッチング素子を有するスイッチング電源において、前記整流電圧を検出する第1の検出手段と、
前記出力の電圧を検出する第2の検出手段と、前記第1及び第2の検出手段の検出値の演算結果と、前記スイッチング素子に流れる電流とに応じて前記スイッチング素子を制御する制御手段と、前記スイッチング素子に流れる電流の波形を正弦波となるように補正する補正手段とを有し、前記第1の検出手段は前記整流電圧を分圧するために直列に接続された複数の回路素子を含み、前記複数の回路素子の一部が前記補正手段を構成し、かつ非線形特性を有し、前記第1の検出手段は抵抗とダイオードとの直列回路を含み、該ダイオードは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記ダイオードのアノードとの接続点から前記第1の検出手段の検出値が出力され、前記補正手段として更に、ダイオードのカソード電圧を調整する調整部が設けられていることを特徴とするスイッチング電源装置である。
前記スイッチング素子に流れる電流の波形を正弦波となるように補正する補正手段を設けたことで、演算結果に含まれるリップル成分を抑制することができ、高い力率を保ちつつ高速応答するスイッチング電源装置が実現できる。
【0025】
上記スイッチング電源装置において、前記第1の検出手段は抵抗とダイオードとの直列回路を含み、該ダイオードは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記ダイオードとの接続点から前記第1の検出手段の前記検出値が出力されるようにすることもできる。補正手段を非線形素子であるダイオードで構成することとしたため、簡単な回路構成で高い力率を保ちつつ高速応答するスイッチング電源装置が実現できる。
【0027】
上記スイッチング電源装置において、前記第1の検出手段は複数の直列に接続された抵抗を有する直列回路と、少なくとも1つの抵抗の両端に接続されたトランジスタとを含み、該トランジスタは前記補正手段であり、前記整流電圧はバイアス抵抗を介して前記トランジスタのベースに印加されるとともに前記直列回路にも印加され、前記第1の検出手段の検出値が出力されるようにすることもできる。補正手段を非線形素子であるトランジスタで構成することとしたため、簡単な回路構成でスイッチング電流の波形を正弦波に補正することができるとともに、検出値を任意の直流電圧レベルに設定することができる。
【0028】
上記スイッチング電源装置において、前記第1の検出手段は抵抗とインダクタンスとの直列回路を含み、該インダクタンスは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記インダクタンスとの接続点から前記第1の検出手段の検出値が出力されるようにすることができる。補正手段を非線形素子であるインダクタンスで構成することとしたため、簡単な回路構成でスイッチング電流の波形を正弦波に補正することができるとともに、検出値を任意の直流電圧レベルに設定することができる。
【0029】
上記スイッチング電源装置において、前記第1の検出手段は抵抗とダイオードとの直列回路を含み、該ダイオードは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記ダイオードのアノードとの接続点から前記第1の検出手段の検出値が出力され、前記補正手段として更に、ダイオードのカソード電圧を調整する調整部が設けられているようにすることもできる。補正手段を非線形素子であるダイオードを用いる構成としたため、簡単な回路構成でスイッチング電流の波形を正弦波に補正することができるとともに、検出値を任意の直流電圧レベルに設定することができる。
【0030】
前記調整部は、可変電圧を前記ダイオードのカソードに印加する抵抗を有する。
【0031】
上記スイッチング電源装置において、その入出力間にトランスを有し、前記第2の検出手段はその入出力間を電気的に絶縁する絶縁手段を有する。これにより、高等性が一層改善されたスイッチング電源装置を実現することができる。前記補正回路は、前記第1の検出手段の検出値及び前記演算結果に基づいて決まる期間内に、補正動作をする。
【0032】
【発明の実施の形態】
まず、本発明の原理について説明する。
【0033】
前述した図12(b)に示すように、周波数を上げて応答速度を速くすると、誤差増幅器11が出力する誤差電圧△Vはリップル成分を多く含むようになる。この結果、後述する図14(a)に示すように乗算器12の出力である基準電圧Vaが歪む。通常この出力波形は、スイッチング電流を正弦波に制御するための基準電圧Vaになるものなので、この基準電圧Vaが歪むことにより、スイッチング素子を流れるスイッチング電流が歪み、結果として力率低下の原因になっていた。つまり、前記式(1)の第2項が歪波の原因になっているので、この第2項を極力小さくすれば良い。
【0034】
そこで本発明は、このようなスイッチング電流の歪みを補正する手段を設け、高い力率を保ちつつ高速応答するスイッチング電源装置を実現する。この補正手段は、次の2通りの方法(手段)がある。第1の方法(手段)は、整流電圧の検出を非線形素子を用いて行うことで前記式(1)の第2項を小さくするものであり、受動的方法と言える。以下、この方法(手段)を第1の原理と言う。この非線形素子は、スイッチング素子に流れる電流の波形を正弦波となるように補正する補正手段である。第2の方法(手段)は、前記式(1)の第2項を相殺する信号を生成してスイッチング素子に流れる電流の波形を正弦波となるようにするために、前記乗算結果とスイッチング素子に流れる電流に対応した電圧との差を制御するもので、能動的方法を言える。以下、この方法を第2の原理と言う。
【0035】
以下、本発明の実施の形態を説明する。
(第1実施形態)
図1は、本発明の第1実施形態によるスイッチング電源装置の回路図である。図1中、図10に示す同一構成要素には同一の参照番号を付してある。第1実施形態は本発明の第1の原理を利用するもので、脈流電圧を検出する抵抗R4(図10)に代えて、ダイオードDを用いる。ダイオードDは非線形素子であり、スイッチング素子Q1に流れる電流の波形を正弦波となるように補正する補正手段として機能する。このダイオードDと抵抗R3が整流電圧検出回路120Aを構成する。つまり、整流電圧検出回路120Aは非線形特性を有する。抵抗R3とダイオードDは直列に接続され、整流電圧である脈流電圧をダイオードDの順方向電圧V11として検出する。換言すれば、整流電圧検出回路120AはダイオードDと抵抗R3との接続点から検出電圧(ダイオードDの順方向電圧V11)を出力する。ダイオードDの非線形特性(ダイオードの順方向電圧特性)を利用して、乗算器12の出力電圧(基準電圧)Vaを正弦波に近付ける。脈流電圧を非線形に検出することで、前述した図13の矢印で示すように、正弦波のピーク付近の電圧を連続に抑制することができ、基準電圧Vaの力率を改善することができる。
【0036】
図2に、ダイオードDのI−VF特性(電圧−電流特性)を示す。ダイオードDのVF特性の線形領域をAC入力電圧(脈流電圧)の低い部分(位相的に0〜60°付近、120〜180°付近)に適用し、非線形部分をAC入力電圧の高い部分(位相的に60〜120°付近)に適用する。このようにダイオードDの順方向特性を利用することにより、AC入力電圧のピーク領域を連続に抑制することが可能となる。
【0037】
前述したように、応答が速いほどリップル電圧成分が誤差増幅器11の出力電圧に含まれ、乗算器12が出力する基準電圧Vaは、図13に示すように正弦波が歪んだ波形となる。そこで、上記の様にダイオードの順方向特性を利用すれば、図13のように正弦波のピーク領域を連続に抑制することが可能になり、応答速度を速くした状態で力率を改善することが可能となる。
【0038】
図14(a)、(b)にそれぞれ、図10に示す回路構成及び図1に示す回路構成の動作実験結果を示す図であって、乗算器12が出力する基準電圧Vaを示す。図14(a)に示す従来回路では、基準電圧Vaの波形は歪んでおり力率が低いのに対し、図14(b)に示す第1実施形態の回路では、基準電圧Vaの波形はほぼ正弦波となっており、高い力率が得られる。
【0039】
図1に示す回路動作は次の通りである。誤差増幅器11の出力△VとダイオードDの順方向電圧V11とは乗算器12で乗算され、基準電圧Vaが生成される。チョッパ回路のトランジスタQ1を流れる電流の瞬時値は、電流検出用抵抗R1で検出され、この抵抗R1の端子電圧が抵抗R2とコンデンサC2からなるハイカットフィルタ回路を介して、電流検出信号Vbとして電流誤差増幅器13に入力される。この誤差増幅器13では、電流検出信号Vbと前記乗算器12からの基準電圧Vaとが比較される。トランジスタQ1をオン・オフ駆動するスイッチング制御回路は、発振器14と誤差増幅器13の出力で動作するPWMコンバータ15を含む。全波整流の入力電圧V1からインダクタンスL1を通じてトランジスタQ1に流れる電流が徐々に増加するが、電流検出信号Vbが基準電圧Vaのレベルに達したとき誤差増幅器13の出力が低下し、発振器14との比較により、PWMコンパータ15の信号によってトランジスタQ1がオフになる。この動作を発振器14からの高周波パルスに同期して繰り返す。
【0040】
その結果、トランジスタQ1が交流電源より十分高い周波数でオン・オフ駆動され、インダクタンスL1を流れる電流の包落線波形が基準電圧Va(交流入力の全波整流波形)に一致するように制御がなされる。このとき、出力リップルが含まれている検出信号△Vにより誤差増幅器13の出力は前述した式(1)の第二項を含むが、整流電圧検出回路120Aの出力である入力信号V11はダイオードDによる順方向特性(線形領域十非線形領域)により補正される。よって、誤差増幅器13の出力は正弦波に近い波形に成形される。このようにダイオードDの非線形性を利用することで、簡単な回路構成で高い力率を保ちつつ高速応答するスイッチング電源装置が得実現できる。
【0041】
以上、第1実施形態は、交流入力電圧を整流した整流電圧V1をスイッチングして出力するスイッチング素子Q1を有するスイッチング電源であって、前記整流電圧V1を検出する第1の検出手段として機能する整流電圧検出回路120Aと、前記出力V2の電圧を検出する第2の検出手段として機能する電圧制御ループ110と、前記第1及び第2の検出手段の検出値V11、ΔVの演算結果と、スイッチング素子Q1に流れる電流とに応じてスイッチング素子Q1を制御する制御手段として機能する電流制御ループ100と、スイッチング素子Q1に流れる電流の波形を正弦波となるように補正する補正手段として機能するダイオードDとを有するものである。
(第2実施形態)
図3は、本発明の第2実施形態によるスイッチング電源装置の回路図である。同図において、前述した図に示す構成要素と同一のものには同一の参照番号を付してある。
【0042】
図3に示す回路は前記第1の原理を利用するもので、整流電圧検出回路120Bを有している。整流電圧検出回路120Bは、図1に示す整流電圧検出回路120AのダイオードDの両端に抵抗R4を接続した回路構成である。抵抗R4はダイオードDの放電及び整流電圧V11を分圧するように作用する。つまり、整流電圧検出回路120Bは、複数の直列に接続された抵抗R3、R4を有する直列回路と、少なくとも1つの抵抗R4の両端に接続されたダイオードDとを有し、この直列回路に整流電圧が印加される。そして、整流電圧検出回路120Bは前記ダイオードのアノードから検出電圧を出力する。
【0043】
チョッパ回路のトランジスタQ1を流れる電流の瞬時値は電流検出用抵抗R1で検出され、この抵抗R1の端子電圧が抵抗R2とコンデンサC2からなるハイカットフィルタ回路を介して、電流検出信号Vbとして電流誤差増幅器13に入力される。この誤差増幅器13では、電流検出信号Vbと前記乗算器12からの基準電圧Vaとが比較される。トランジスタQ1をオン・オフ駆動するスイッチング制御回路は、発振器14と誤差増幅器13の出力を入力とするPWMコンバータ15を含む。全波整流の入力電圧V1からインダクタンスL1を通じてスイッチング素手Q1に流れる電流が徐々に増加するが、電流検出信号Vbが基準電圧Vaのレベルに達したとき誤差増幅器13の出力が低下し、発振器14との比較により、PWMコンパータ15の信号によってトランジスタQ1がオフになる。この動作を発振器14からの高周波パルスに同期して繰り返す。
【0044】
その結果、トランジスタQ1が交流電源より十分高い周波数でオン・オフ駆動され、インダクタンスL1を流れる電流の包落線波形が基準電圧Va(交流入力の全波整流波形)に一致するように制御がなされる。このとき、出力リップルが含まれている検出信号△Vにより誤差増幅器13の出力は前述した式(1)の第二項を含むが、整流電圧検出回路120Bの出力である入力信号V11はダイオードDによる順方向特性(線形領域十非線形領域)により補正される。この結果、誤差増幅器13の出力は正弦波に近い波形に成形される。
【0045】
補正手段を構成する非線形素子としてダイオードDを用いているため、誤差増幅器13の出力波形を正弦波に整えることができるとともに、抵抗R4を用いているため検出電圧V11を任意の直流電圧レベルに設定することができる。
(第3実施形態)
図4は、本発明の第3実施形態によるスイッチング電源装置の回路図である。同図において、前述した図に示す構成要素と同一のものには同一の参照番号を付してある。
【0046】
図3に示す回路は前記第1の原理を利用するもので、整流電圧検出回路120Cを有している。整流電圧検出回路120Cは、図10に示す整流電圧検出回路120の抵抗R4の両端にnpn型バイポーラトランジスタQ2のコレクタとエミッタを接続し、抵抗Rを介してベースを全波整流回路の出力端に接続した回路構成である。抵抗Rはバイアス抵抗である。トランジスタQ2のコレクタで全波整流電圧V11を検出し、乗算器12に入力する。抵抗R4はトランジスタQ2の放電及び整流電圧V11を分圧するように作用する。つまり、整流電圧検出回路120Cは、複数の直列に接続された抵抗R3、R4を有する直列回路と、少なくとも1つの抵抗R4の両端に接続されたトランジスタQ2とを有し、整流電圧はバイアス抵抗Rを介してトランジスタQ2のベースに印加されるとともに前記直列回路にも印加される。そして、整流電圧検出回路120CはトランジスタQ2の一端、つまりコレクタから検出電圧を出力する。換言すれば、整流電圧検出回路120Cは、その非線形特性を制御する手段であるトランジスタQ2を有している。そして、このトランジスタQ2は、整流電圧の変動に応じて整流電圧検出回路120Cの非線形特性を制御する。
【0047】
チョッパ回路のトランジスタQ1を流れる電流の瞬時値は電流検出用抵抗R1で検出され、この抵抗R1の端子電圧が抵抗R2とコンデンサC2からなるハイカットフィルタ回路を介して、電流検出信号Vbとして電流誤差増幅器13に入力される。この誤差増幅器13では、電流検出信号Vbと前記乗算器12からの基準電圧Vaとが比較される。トランジスタQ1をオン・オフ駆動するスイッチング制御回路は、発振器14と誤差増幅器13の出力を入力とするPWMコンバータ15を含む。全波整流の入力電圧V1からインダクタンスL1を通じてスイッチング素手Q1に流れる電流が徐々に増加するが、電流検出信号Vbが基準電圧Vaのレベルに達したとき誤差増幅器13の出力が低下し、発振器14との比較により、PWMコンパータ15の信号によってトランジスタQ1がオフになる。この動作を発振器14からの高周波パルスに同期して繰り返す。
【0048】
その結果、トランジスタQ1が交流電源より十分高い周波数でオン・オフ駆動され、インダクタンスL1を流れる電流の包落線波形が基準電圧Va(交流入力の全波整流波形)に一致するように制御がなされる。このとき、出力リップルが含まれている検出信号△Vにより、誤差増幅器13の出力に前述した式(1)の第二項が含まれているが、整流電圧検出回路120Cの出力である入力信号V11は、ダイオードDによる順方向特性(線形領域十非線形領域)により補正され、誤差増幅器13の出力は正弦波に近い波形に成形される。
【0049】
補正手段を構成する非線形増幅器として動作するトランジスタQ2を用いているため、誤差増幅器13の出力波形を正弦波に精度良く整えることができるとともに、抵抗R4を用いているため検出電圧V11を任意の直流電圧レベルに設定することができる。
(第4実施形態)
図5は、本発明の第4実施形態によるスイッチング電源装置の回路図である。同図において、前述した図に示す構成要素と同一のものには同一の参照番号を付してある。
【0050】
図3に示す回路は前記第1の原理を利用するもので、整流電圧検出回路120Dを有している。整流電圧検出回路120Dは、抵抗R3と線形のチョークコイルLを直列接続し、チョークコイルLの両端の電圧V11を検出する。一方、出力電圧の検出結果から、誤差増幅器11の出力△Vの信号とチョークコイルLの両端の電圧V11とを乗算器12により乗算し、基準電圧Vaを作る。チョークコイルLは、線形のチョークコイルを使用し、正弦波のバイアスが印加される時、ピーク付近においては飽和特性になるように抵抗R3を選定する。また、正弦波の立ち上がり付近では不飽和特性として使用する。これにより、整流電圧検出回路120Dの入力V1と出力V11とは非線形の関係になる。
【0051】
チョッパ回路のトランジスタQ1を流れる電流の瞬時値は電流検出用抵抗R1で検出され、この抵抗R1の端子電圧が抵抗R2とコンデンサC2からなるハイカットフィルタ回路を介して、電流検出信号Vbとして電流誤差増幅器13に入力される。この誤差増幅器13では、電流検出信号Vbと前記乗算器12からの基準電圧Vaとが比較される。トランジスタQ1をオン・オフ駆動するスイッチング制御回路は、発振器14と誤差増幅器13の出力を入力とするPWMコンバータ15を含む。全波整流の入力電圧V1からインダクタンスL1を通じてスイッチング素手Q1に流れる電流が徐々に増加するが、電流検出信号Vbが基準電圧Vaのレベルに達したとき誤差増幅器13の出力が低下し、発振器14との比較により、PWMコンパータ15の信号によってトランジスタQ1がオフになる。この動作を発振器14からの高周波パルスに同期して繰り返す。
【0052】
その結果、トランジスタQ1が交流電源より十分高い周波数でオン・オフ駆動され、インダクタンスL1を流れる電流の包落線波形が基準電圧Va(交流入力の全波整流波形)に一致するように制御がなされる。このとき、出力リップルが含まれている検出信号△Vにより、誤差増幅器13の出力に前述した式(1)の第二項が含まれているが、整流電圧検出回路120Dの出力である入力信号V11は、補正手段であるダイオードDによる順方向特性(線形領域十非線形領域)により補正され、誤差増幅器13の出力は正弦波に近い波形に成形される。
【0053】
これにより、第3実施形態と同様の効果が得られる。
(第5実施形態)
図6は、本発明の第5実施形態によるスイッチング電源装置の回路図である。図6において、前述した図に示す構成要素と同一のものには同一の参照番号を付してある。本実施形態の回路は前記第1の原理を利用するもので、一次側と二次側をトランスTによって電気的に絶縁し、比較検出手段10と誤差増幅器11とを電気的に絶縁したものである。
【0054】
本実施形態は、前述した第1ないし第4実施形態で説明したようにして力率改善を行うとともに、後段に絶縁型コンバータを接続する構成としている。交流入力V1を整流回路D10で全波整流した整流電圧はトランスTの一次側の一端に与えられている。トランスTの他端は、トランジスタQ1のドレインに接続されている。トランジスタQ1のソースは、電流検出用抵抗R1の一端に接続されている。抵抗R1の他端は、整流電圧検出回路のダイオードDのカソードとコンデンサC18と整流回路D10に接続されている。トランスTの二次側の一端はダイオードD1のアノードに接続され、そのカソードは出力コンデンサC1の正極と出力検出用の抵抗Raに接続され、出力端となっている。トランス二次側の他端はコンデンサC1の負極及び出力検出用の抵抗Rbに接続され、出力端となっている。
【0055】
回路の制御動作は第1ないし第4実施形態と同じであるが、比較検出手段10の結果を絶縁手段30を介して誤差増幅器11に入力してい点で、前記第1ないし第4実施形態における非絶縁形とは相違する。絶縁手段30は例えばフォトカプラであり、出力電圧V2と誤差電圧ΔVとの間を電気的に絶縁する機能を持つ。この絶縁手段30を設けたことで高速動作が可能となり、スイッチング電源装置の応答性が一層良くなる。
【0056】
なお、図6で検出部Aとして示すダイオードDに代えて、第2ないし第4実施形態の回路構成を採用することとしても良い。
(第6実施形態)
図7に、本発明の第6実施形態によるスイッチング電源装置の回路を示す。図7中、前述した構成要素と同一のものには同一の参照番号を付してある。
【0057】
本実施形態は前記第1の原理を利用するもので、整流電圧検出回路120Eを有する。この整流電圧検出回路120Eは抵抗R3、R4及びダイオードDを有する。整流電圧検出回路120EはダイオードDの非線形応答特性を利用している点で、前述の第1実施形態と同様である。ダイオードDのカソードは抵抗R4を介して共通電位(グランド)に接続されるとともに、抵抗R5を介して可変電圧Vccに接続されている。抵抗R5はダイオードDのカソード電圧を調整する調整部として機能する。可変電圧Vccを抵抗R5に印加することで、ダイオードDのカソード電位を可変させることができる。カソード電位に応じてダイオードDのアノード電位が決まる。よって、可変電圧Vccを変化させることで、ダイオードDのアノード電位を変化させることができる。つまり、可変電圧Vccを変化させることで、検出電圧V11の動作レベルを変化させることができる。前述した図2に示すダイオード特性のピーク値抑制領域が不足する場合、可変電圧Vcc印加電圧レベルを変える事によって、交流の非線型領域を任意に調整する事が可能になる。この結果、誤差電圧ΔVに含まれるリップル成分を精度良く抑制して、高い力率を保ちつつ高速応答するスイッチング電源装置が得られる。
(第7実施形態)
図8は、本発明の第7実施形態によるスイッチング電源装置の回路図である。図中、前述した構成要素と同一のものには同一の参照番号を付してある。
【0058】
本実施形態は前述した第2の原理を利用するもので、補正回路120を有する。補正回路120は前記式(1)の第2項を相殺するために、乗算器12の演算結果である乗算結果と、スイッチング素子Q1に流れる電流に応じた電圧Vbとの差を制御して、スイッチング素子Q1に流れる電流の波形を正弦波となるように補正する。補正回路120は、減算器41、比較器42、43、NOT回路付AND回路44を具備する。補正回路120の出力は、電流制御ループ100内に新たに設けられた加算器32の一方の入力に印加される。加算器32の他方の入力は、誤差増幅器13の出力に接続されている。それ以外の回路構成は、前述した本発明の第1実施形態の回路構成と同様である。
【0059】
図9は、補正回路120の動作を示す波形図である。乗算器12の出力電圧Vaは、比較器42の一方の入力に与えられる。便宜上、この入力電圧をV2とする。比較器42は入力電圧V2を他方の入力に与えられる基準電圧Vref1と比較し、比較結果を示す電圧Vo2をAND回路44の一方の入力に与える。他方、全波整流電圧V1の検出電圧V11は、比較器43の一方の入力に与えられる。便宜上、この検出電圧V11を入力電圧V1とする。比較器43は入力電圧V1を他方の入力に与えられる基準電圧Vref2と比較し、比較結果を示す電圧Vo1をAND回路44の他方の入力に与える。AND回路44はVo1とVo2が共にハイの期間を示すパルス信号(A+B)を出力し、その反転出力/(A+B)を減算器41に出力する。パルス/(A+B)がハイレベルの期間を補正期間とし、減算器41はV1−V2の電圧を補正信号として加算器32に出力する。この差電圧V1−V2は前記式(1)の第二項を相殺する成分となる。加算器32はV1−V2と誤差増幅器13の出力電圧を加算し、加算結果をPWMコンパータ15に出力する。
【0060】
この結果、PWMコンバータ15の入力信号は正弦波に近い波形(具体的には整流電圧V1に近い波形)となり、この波形でトランジスタQ1をスイッチングさせることができる。よって、高速応答が可能でしかも高い力率を持つスイッチング電源装置が得られる。
【0061】
このように、補正回路120は誤差増幅器13の出力を補正してスイッチング電流の波形を正弦波にすることができる。この観点から言えば、補正回路120は、誤差増幅器13の出力、つまりVaとVbの電圧差を補正してスイッチング電流を正弦波に補正する回路である。また、補正回路120により乗算器12が出力する乗算結果Vaの波形を正弦波にすることができるので、この観点から言えば、補正回路120は乗算結果を正弦波にする回路である。更に、補正回路120により前述の式(1)の第二項成分を相殺することができるので、補正回路120は誤差増幅器11が出力する誤差電圧ΔVに含まれるリップル成分を補正する回路であるとも言える。
【0062】
【発明の効果】
以上説明したように、本発明によれば、高速応答可能でかつ高い力率を持つスイッチング電源装置が得られる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態によるスイッチング電源装置の回路図である。
【図2】 ダイオードDのI−VF特性(電圧−電流特性)を示すグラフである。
【図3】 本発明の第2実施形態によるスイッチング電源装置の回路図である。
【図4】 本発明の第3実施形態によるスイッチング電源装置の回路図である。
【図5】 本発明の第4実施形態によるスイッチング電源装置の回路図である。
【図6】 本発明の第5実施形態によるスイッチング電源装置の回路図である。
【図7】 本発明の第6実施形態によるスイッチング電源装置の回路図である
【図8】 本発明の第7実施形態によるスイッチング電源装置の回路図である。
【図9】 図8に示す補正回路の動作を示す波形図である。
【図10】 従来のスイッチング電源装置の回路図である。
【図11】 整流波形を検出して得られる検出電圧を示す波形図である。
【図12】
誤差電圧の波形図である。
【図13】 誤差電圧に含まれるリップル成分と力率との関係を説明するための図である。
【図14】 乗算器の出力電圧を示す図であり、(a)は従来技術の場合、(b)は本発明の場合を示す。
【符号の説明】
10 比較検出手段 11 誤差増幅器
12 乗算器 13 誤差増幅器
14 発振器 15 PWMコンバータ
30 絶縁手段 32 加算器
100 電流制御ループ 110 電圧制御ループ
120、120A、120B、120C、120D、120E 整流電圧検出回路
Claims (5)
- 交流入力電圧を整流した整流電圧をスイッチングして出力するスイッチング素子を有するスイッチング電源において、
前記整流電圧を検出する第1の検出手段と、
前記出力の電圧を検出する第2の検出手段と、
前記第1及び第2の検出手段の検出値の演算結果と、前記スイッチング素子に流れる電流とに応じて前記スイッチング素子を制御する制御手段と、
前記スイッチング素子に流れる電流の波形を正弦波となるように補正する補正手段とを有し、
前記第1の検出手段は前記整流電圧を分圧するために直列に接続された複数の回路素子を含み、
前記複数の回路素子の一部が前記補正手段を構成し、かつ非線形特性を有し、
前記第1の検出手段は抵抗とインダクタンスとの直列回路を含み、該インダクタンスは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記インダクタンスとの接続点から前記第1の検出手段の検出値が出力されることを特徴とするスイッチング電源装置。 - 交流入力電圧を整流した整流電圧をスイッチングして出力するスイッチング素子を有するスイッチング電源において、
前記整流電圧を検出する第1の検出手段と、
前記出力の電圧を検出する第2の検出手段と、
前記第1及び第2の検出手段の検出値の演算結果と、前記スイッチング素子に流れる電流とに応じて前記スイッチング素子を制御する制御手段と、
前記スイッチング素子に流れる電流の波形を正弦波となるように補正する補正手段とを有し、
前記第1の検出手段は前記整流電圧を分圧するために直列に接続された複数の回路素子を含み、
前記複数の回路素子の一部が前記補正手段を構成し、かつ非線形特性を有し、
前記第1の検出手段は抵抗とダイオードとの直列回路を含み、該ダイオードは前記補正手段であり、該直列回路に前記整流電圧が印加され、前記抵抗と前記ダイオードのアノードとの接続点から前記第1の検出手段の検出値が出力され、前記補正手段として更に、ダイオードのカソード電圧を調整する調整部が設けられていることを特徴とするスイッチング電源装置。 - 前記調整部は、可変電圧を前記ダイオードのカソードに印加する抵抗を有することを特徴とする請求項2記載のスイッチング電源装置。
- 前記スイッチング電源の入出力間にトランスを有し、前記第2の検出手段はその入出力間を電気的に絶縁する絶縁手段を有することを特徴とする請求項1又は2記載のスイッチング電源装置。
- 前記補正手段は、前記第1の検出手段の検出値及び前記演算結果に基づいて決まる期間内に、補正動作をすることを特徴とする請求項1又は2記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385225A JP4250892B2 (ja) | 2001-12-18 | 2001-12-18 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385225A JP4250892B2 (ja) | 2001-12-18 | 2001-12-18 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003189601A JP2003189601A (ja) | 2003-07-04 |
JP4250892B2 true JP4250892B2 (ja) | 2009-04-08 |
Family
ID=27594736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001385225A Expired - Fee Related JP4250892B2 (ja) | 2001-12-18 | 2001-12-18 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4250892B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4678215B2 (ja) * | 2005-03-15 | 2011-04-27 | サンケン電気株式会社 | スイッチング電源装置 |
KR100904299B1 (ko) | 2008-11-03 | 2009-06-25 | 주식회사 실리콘마이터스 | 역률 보상 회로 및 그 구동 방법 |
JP5514460B2 (ja) * | 2009-03-23 | 2014-06-04 | ローム株式会社 | 入力電流制限回路及びこれを用いた電源装置 |
TWI551018B (zh) * | 2015-12-15 | 2016-09-21 | Nat Inst Chung Shan Science & Technology | Power factor correction conversion device and control method thereof |
KR102579291B1 (ko) * | 2018-02-07 | 2023-09-18 | 삼성전자주식회사 | 전력 변환 장치 및 교류 직류 변환 장치 |
JP2019213344A (ja) * | 2018-06-05 | 2019-12-12 | パナソニックIpマネジメント株式会社 | 車載充電器 |
-
2001
- 2001-12-18 JP JP2001385225A patent/JP4250892B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003189601A (ja) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100206143B1 (ko) | 고역률 보상회로 | |
JP4580849B2 (ja) | 力率補正回路 | |
US7307405B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
US6222356B1 (en) | Current mode switching regulator configured such that a measuring resistor is not needed to measure the current at an inductor | |
US5764039A (en) | Power factor correction circuit having indirect input voltage sensing | |
USRE43516E1 (en) | Fault detection for loss of feedback in forced switching power supplies | |
US10367412B2 (en) | Power factor correction circuit and switching power source device using the same | |
US10630187B2 (en) | Switching power supply device and semiconductor device | |
KR101812703B1 (ko) | 과전압 반복 방지 회로 및 그 방법, 그리고 이를 이용한 역률 보상 회로 | |
US10622887B1 (en) | Adaptive off time control to improve total harmonic distortion and power factor for critical mode flyback type PFC circuits | |
US8289738B2 (en) | Switching power supply | |
KR100544186B1 (ko) | 전원 공급 장치 | |
JP5442525B2 (ja) | 力率改善回路 | |
JP2000156975A (ja) | Dc―dcコンバ―タ | |
JP2005522177A (ja) | ライン周波数スイッチング・レギュレータ | |
JP4250892B2 (ja) | スイッチング電源装置 | |
JP5032447B2 (ja) | スイッチング電源装置 | |
JP4301867B2 (ja) | 高周波加熱装置のインバータ電源制御回路 | |
JPH0378469A (ja) | 電源装置 | |
US6473322B2 (en) | AC-DC converter | |
JP3765026B2 (ja) | 放電灯調光点灯装置 | |
JP3045204B2 (ja) | スイッチング電源装置 | |
KR100415187B1 (ko) | 고역률보상회로 | |
JP7498060B2 (ja) | スイッチング電源装置 | |
JP3570173B2 (ja) | 交流から直流を生成する装置に設けられる制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |