JP4580849B2

JP4580849B2 - 力率補正回路

Info

Publication number: JP4580849B2
Application number: JP2005263904A
Authority: JP
Inventors: 正原金; 東希金
Original assignee: フェアチャイルドコリア半導體株式会社
Priority date: 2004-09-21
Filing date: 2005-09-12
Publication date: 2010-11-17
Anticipated expiration: 2025-09-12
Also published as: KR20060026701A; TW200620792A; CN1753290B; KR101026248B1; US7538525B2; CN1753290A; JP2008199896A; JP4693868B2; US20060061337A1; DE102005044348A1; TWI307570B; JP2006094697A

Description

本発明は、力率補正回路に関し、特に入力電流の歪を補償する力率補正回路に関する。

最近、ＩＥＣ規格ＥＮ６１０００−３−２のような高調波電流規制を守るため、大部分のスイッチングモードパワーサプライ（スイッチング電源：ＳＭＰＳ）に力率補正回路を使用している。ＳＭＰＳは、入力される供給電圧を一つ以上の直流出力電圧に変換する装置であり、移動電話、ラップトップコンピュータなどのパワー供給装置に主に使用される。このようなＳＭＰＳで、入力電流が入力電圧に追従して、力率を補正する力率補正回路が使用される。つまり、力率補正回路は、外部から印加される入力電圧に入力電流を追従させると同時に、入力される交流（ＡＣ）電圧を一定の直流（ＤＣ）電圧として出力する回路である。

このような力率補正回路は、インダクタを含んでいるが、インダクタを通じて流れる電流の状態によって多様なモードが存在する。連続伝導モードは、インダクタを通じて流れる電流が連続的な状態を言い、不連続伝導モードは、インダクタを通じて流れる電流が０Ａになる期間があって、電流が不連続な状態を言う。

一方、臨界電流モードは、連続伝導モードと不連続伝導モードの境界状態で動作するモードであって、インダクタを通じて流れる電流が０Ａになった後、直ちにインダクタを通じて流れる電流が増加するモードである。関連する市販の製品においては、ＳＴＬ６５６１が最もよく知られている臨界電流モードの力率補正回路のＩＣであり、その他にＦＡＮ７５２７Ｂ、ＴＤＡ４８６２、ＴＤＡ４８６３、ＭＣ３３２６０、ＭＣ３３２６２、ＵＣ３８５２、ＳＧ６５６１等も臨界電流モードの力率補正回路のＩＣである。

図１は、一般の臨界電流モードの力率補正回路を概略的に示す図であり、図２は上段より順に、図１の力率補正回路においてインダクタ（Ｌ１）を流れる電流（Ｉ_Ｌ１）、２次側捲線（Ｌ２）に発生する電圧（Ｖ_ＺＣＤ）、スイッチ（Ｑｓｗ）に入力されるゲート信号及び実際の電流波形を示す図である。一方、図３は、図１のような一般の力率補正回路での交流入力電流を示す図である。

以下、図１乃至図３を参照して一般の臨界電流モードの力率補正回路の動作と、この時発生する全高調波歪（ＴＨＤ）に対して説明する。

図１を参照すると、まず、入力交流電圧（ＡＣ）はブリッジダイオード（ＢＤ）によって全波整流され、この全波整流電圧（Ｖｉｎ）は抵抗（Ｒ１、Ｒ２）によって感知されて、乗算器２０に入力される。乗算器２０に入力される感知された全波整流電圧は、比較器（Ａｍｐ１）の出力と掛け合わされて積を得、比較器（Ａｍｐ２）の逆相端子（−）に入力する。ここで、積＝（Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２））＊（比較器Ａｍｐ１の出力）。
一方、スイッチ（Ｑｓｗ）を流れる電流はインダクタ（Ｌ１）によって制限されながら、増加傾向を有し、抵抗（Ｒｓｅｎｓｅ）によって感知されて、感知された電圧（Ｖｓｅｎｓｅ）は比較器（Ａｍｐ２）の正相端子（＋）に入力され、比較器（Ａｍｐ２）は乗算器２０の出力と感知された電圧（Ｖｓｅｎｓｅ）を比較して、スイッチ（Ｑｓｗ）を流れる電流が乗算器２０から出力される積（基準値として使用）に等しくなる時点から、出力電圧がハイ・レベルに変化して、スイッチ（Ｑｓｗ）を遮断させる信号をフリップフロップ１０（ＦＦ）のリセット端子（Ｒ）に出力する。これによって、フリップフロップ（ＦＦ）は、出力端子（Ｑ）にロー信号（Ｌｏｗ）を出力してスイッチ（Ｑｓｗ）を遮断させる。ここで、インダクタ（Ｌ１）の２次側捲線（Ｌ２）により、インダクタ（Ｌ１）に流れる電流が０（零）になる時点を感知する。インダクタ（Ｌ１）に流れる電流が０（零）になる時点、例えば負荷を軽くしたような時、インダクタ（Ｌ１）を流れる電流が減少して、順方向から逆方向に反転しようとしてダイオードブリッジ（ＢＤ）により阻止される瞬間が、２次側捲線（Ｌ２）によって正極パルスとして感知された場合、フリップフロップ１０のセット端子（Ｓ）がハイ信号（Ｈｉｇｈ）になって出力端子（Ｑ）にハイ信号（Ｈｉｇｈ）が出力されて、これによってスイッチ（Ｑｓｗ）が導通する。

このようにインダクタ（Ｌ１）に流れる電流が０になる時点でスイッチ（Ｑｓｗ）が導通し、インダクタ（Ｌ１）から接地線に流れる電流が徐々に増加して、比較器（Ａｍｐ２）に逆相端子（−）に入力される基準電流に等しくなる時点から、スイッチ（Ｑｓｗ）が遮断されて、入力電流が入力電圧を追従するようになり、臨界伝導モードで動作する。

しかし、理想的には、力率補正回路によって入力電流が入力電圧と同一形態の正弦波（Ｓｉｎｅ）形態になるべきであるが、インダクタ（Ｌ１）を通じて流れる電流が０になる時点を感知するためにかかる遅延時間（以下、´零電流感知遅延時間´という）があって、正確に正弦波形態になれない。

大部分の臨界電流モードの力率補正回路は、図１のようにインダクタの２次側捲線（Ｌ２）を通じてインダクタ（Ｌ１）に流れる電流が０になる時点を感知する。しかし、この場合、図２に示したようにインダクタ（Ｌ１）の電流（Ｉ_Ｌ１）が０（零）になった後、スイッチ（Ｑｓｗ）が導通する前まで遅延時間つまり、零電流感知遅延時間が存在する。

図２を参照すると、先ず、スイッチ（Ｑｓｗ）が導通する場合、図２（ａ：最上段）のように電流（Ｉ_Ｌ１）が直線状の傾きで上昇し、この時インダクタ（Ｌ２）にかかる電圧（Ｖ_ＺＣＤ：図２の２段目）は、−ｎ＊Ｖｉｎ（ここでｎはトランスフォーマーの捲線比を意味する）になる。

次に、スイッチ（Ｑｓｗ）が遮断される場合、電流（Ｉ_Ｌ１）が減少、つまり、負（−）の傾きで下降し、インダクタの２次側捲線電圧（Ｖ_ＺＣＤ）はｎ＊（Ｖｏｕｔ−Ｖｉｎ）になる。この時、電流（Ｉ_Ｌ１）が０になる時点からスイッチ（Ｑｓｗ）が導通するべきであるが、０電流感知遅延中に、スイッチ（Ｑｓｗ）として使用されるＭＯＳＦＥＴの接合キャパシタ（Ｃｏｓｓ）とインダクタ（Ｌ１）の間に共振電流が形成されるので、電流（Ｉ_Ｌ１）が一時的に逆流する。

何故ならば、スイッチ（Ｑｓｗ）が遮断される場合、キャパシタ（Ｃｏｓｓ）電圧がＶｏｕｔになって、一般にＶｏｕｔがＶｉｎより高く設定されるため、電流（Ｉ_Ｌ１）が負の値になる。ここで、スイッチ（Ｑｓｗ）に並列連結されているキャパシタ（Ｃｏｓｓ）は、ＭＯＳＦＥＴの接合キャパシタンスを示し、ダイオード（Ｄｂ）は、ボディーダイオードを示す。共振電流は、電流（Ｉ_Ｌ１）が負（−）の電流に下がり続けて電圧（Ｖ_ＺＣＤ）が基準電圧（Ｖｔｈ）より低くなる時点で、フリップフロップ１０のセット端子（Ｓ）にハイ信号（Ｈｉｇｈ）が入力されてスイッチ（Ｑｓｗ）が導通される。

このような負（−）の電流によって、図２の（ｄ：最下段）に示したように、実際インダクタ（Ｉ_Ｌ１）に流れる電流（領域ｃ）は、望む電流（領域ａ）から負（−）の電流（領域ｂ）を引いた電流になって減少する。一方、負（−）の電流のピーク値（Ｉ_ＮＥＧ）は、下記の数１の関係が成立する。

数１で、Ｖｏｕｔは出力電圧を示し、Ｖｉｎは全波整流された入力電圧を示す。数式１から分かるように、負（−）の電流のピーク値（Ｉ_ＮＥＧ）は、出力電圧（Ｖｏｕｔ）と入力電圧（Ｖｉｎ）の差に比例すると言える。インダクタ（Ｌ１）及びキャパシタ（Ｃｏｓｓ）が固定値であり、Ｖｏｕｔも固定値であるため、負（−）の出力電流（Ｉ_ＮＥＧ）は入力電圧（Ｖｉｎ）に反比例する。従って、入力電圧（Ｖｉｎ）が低い電圧であるほど電流（Ｉ_Ｌ１）は一層負（−）の値になる。つまり、入力電圧（Ｖｉｎ）が０電圧を通る時点で、負（−）の電流のピーク値（Ｉ_ＮＥＧ）はさらに大きくなる。これによって、図３に示したように、入力電流は０（零）付近で零交差歪が発生する。一方、図３に示した入力電流は、整流する前の電流として交流入力電圧（ＡＣ）に対応する電流を示す。

このような歪を軽減させるための従来の方法としては、特許文献１がある。特許文献１では、入力電圧が０（零）になる時点でインダクタ（Ｌ１）に流れる電流（Ｉ_Ｌ１）をさらに増加させるため、スイッチを遮断するのに基準となる整流された入力電圧情報を修正する方法を使用する。つまり、図１で抵抗（Ｒ２）にかかる電圧を別途の回路を通じてクランピングして乗算器１０に入力する。

このように修正された整流入力電圧により、入力電流が０（零）になる付近での歪を補償する。しかし、このような従来の方法は、整流された入力電圧を修正するために別途の回路（多数の抵抗などを使用）が必要であって、この方法では費用が多くかかるだけではなく、多数の抵抗により電力が消耗される問題点があった。
米国特許番号ＵＳ６、１２８、２０５

前記従来技術の問題点を解決するための本発明の目的は、複数の抵抗のような別途の回路を要せず、入力電流の歪を減らす力率補正回路を提供することである。

前記目的を達成するために本発明の力率補正回路は、入力端に第１端が電気的に連結される第１インダクタ及び前記第１インダクタの第２端に電気的に連結されるスイッチを含み、前記第１インダクタに流れる電流値が０（零）になった後に、前記スイッチが導通する力率補正回路において、前記第１インダクタと結合されて、前記第１インダクタによって誘導される電圧が形成される第２捲線；及び前記第２捲線によって誘導される電圧及び前記力率補正回路の出力端の出力電圧に対応する第１電圧を各々受信して、前記スイッチが導通する場合に前記第２捲線に誘導される第２電圧に対応して、前記スイッチの導通期間の調節を制御するスイッチング制御部を備え、前記スイッチング制御部は前記第２電圧に対応して傾きが変動されるランプ波形電圧と前記出力電圧に対応する誤差増幅電圧とを比較して前記スイッチの導通のオフを決定する。ここで、前記スイッチの導通期間は、前記第２電圧が負側（−）に大きい場合よりも小さい場合に、より長く調節される。

ここで、前記スイッチング制御部は、前記第１電圧と基準電圧を比較する第１比較器；及び前記第２電圧に対応して傾きが変動されるランプ波形電圧を発生させるランプ発生器；及び前記ランプ発生器で発生するランプ波形電圧と前記第１比較器の出力電圧を比較する第２比較器を含み、前記ランプ波形電圧が前記第１比較器の出力電圧になる時点で、前記スイッチを遮断するように制御する。

また、前記ランプ発生器は、前記第２電圧によって発生する電流値が変動される電流源；前記スイッチに入力される導通／遮断信号を反転するインバータ；前記電流源に第１端が電気的に連結されるキャパシタ；及び前記キャパシタの第１端子、前記キャパシタの第２端及び前記インバータの出力端子に各々第１、第２、第３端子が連結されるトランジスタを含む。また、互いに直列連結されて、前記出力端と接地線の間に電気的に連結される第１及び第２抵抗をさらに含み、前記第１電圧は、前記第１抵抗と第２抵抗の接続点の電圧であってもよい。

本発明によると、インダクタの２次側捲線に誘導される電圧を用いて入力電圧を感知し、感知された入力電圧によってスイッチの導通期間を調整することにより、入力電流の歪を補償することができる。また、入力電圧の情報を、別途回路を要しないで、得るために、製造費用を減らし、電力損失も減らすことができる。

以下、添付図を参照して本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現できて、ここで説明する実施例に限定されない。

図面で本発明を明確に説明するために、説明上不要な部分は省略し、明細書全体にわたって類似する部分については、同一図面符号を付けた。

次に本発明の実施例による力率補正回路及びその入力電流歪補償方法について添付図を参照して詳細に説明する。

図４は、本発明の第１実施例による力率補正回路を示した図である。

図４に示したように、本発明の第１実施例による力率補正回路は、ブリッジダイオード（ＢＤ）と、インダクタ（Ｌ１）、スイッチ（Ｑｓｗ）、ダイオード（Ｄ１）及びキャパシタ（Ｃ１）で構成されたブースタ本体回路と、スイッチング制御部１００を含む。以下、便宜上、インダクタ（Ｌ１）、スイッチ（Ｑｓｗ）、ダイオード（Ｄ１）及びキャパシタ（Ｃ１）を含む回路を´ブースト回路´と称する。

ブリッジダイオード（ＢＤ）は、外部から入力される交流電圧（ＡＣ）を整流して全波整流電圧（Ｖｉｎ）を出力する。スイッチング制御部１００は、センシングされた出力電圧（Ｖｏｕｔ´）及びインダクタ（Ｌ１）の２次側捲線（Ｌ２）を通じて誘導される電圧（Ｖ_ＺＣＤ）を受信して、スイッチ（Ｑｓｗ）の導通／遮断を制御する制御信号を形成し、スイッチング制御部１００の制御信号によって、スイッチ（Ｑｓｗ）が導通／遮断されてブースト回路のキャパシタ（Ｃ１）に一定の直流電圧（Ｖｏｕｔ）が出力される。ここで、本発明の第１実施例による力率補正回路は、スイッチ（Ｑｓｗ）の導通時の電圧（Ｖ_ＺＣＤ）が図２の（ｂ）のように−ｎ＊Ｖｉｎになることを利用して、スイッチ（Ｑｓｗ）の導通期間を入力電圧（Ｖｉｎ）に応じて変化するように設定することによって、入力電流の歪を補償する。

これに対する具体的方法は後述する。全波整流電圧（Ｖｉｎ）は、入力される交流電圧（ＡＣ）を全波整流した値であるため、交流入力電圧（ＡＣ）は全波整流電圧（Ｖｉｎ）と同一な大きさを有するので以下、´入力電圧´という用語は、全波整流電圧（Ｖｉｎ）の意味として使用する。

また、本発明の実施例による力率補正回路は、出力電圧（Ｖｏｕｔ）をフィードバックするために、出力電圧（Ｖｏｕｔ）をセンシングする抵抗（Ｒ３、Ｒ４）をさらに含む。

抵抗（Ｒ３、Ｒ４）は、互いに直列連結されて直流出力の正極線と接地線の間に連結され、抵抗（Ｒ４）にかかるセンシングされた出力電圧（Ｖｏｕｔ´）がスイッチング制御部１００に入力される。

ブースト回路では、インダクタ（Ｌ１）の一端はブリッジダイオード（ＢＤ）の出力端子に連結され、他端はダイオード（Ｄ１）のアノードに連結される。ダイオード（Ｄ１）のカソードは直流出力の正極線、つまり、キャパシタ（Ｃ１）の一端に連結され、キャパシタ（Ｃ１）の他端は接地線に連結される。スイッチ（Ｑｓｗ）用トランジスタのドレーン端子はインダクタ（Ｌ１）とダイオード（Ｄ１）の接続点に連結され、ソース端子はセンシング用の微小抵抗（Ｒｓｅｎｓｅ）を経て接地線に連結され、ゲート端子はスイッチング制御部１００の出力端子に連結される。

そして、インダクタ（Ｌ１）の２次側捲線（Ｌ２）は、インダクタ（Ｌ１）と結合されてトランスフォーマーを形成し、このようなトランスフォーマーの連結を通じて、捲線（Ｌ２）は、インダクタ（Ｌ１）を通じて流れる電流（Ｉ_Ｌ１）が０（零）になる時点を感知する時に用いられ、２次側捲線（Ｌ２）の誘起電圧（Ｖ_ＺＣＤ）がスイッチング制御部１００のランプ波形発生器１４０に入力される。

ここで、本発明の第１実施例では、スイッチ（Ｑｓｗ）が導通の時にインダクタ（Ｌ１）に入力される電圧がＶｉｎになり、それによって２次側捲線（Ｌ２）に誘導される電圧（Ｖ_ＺＣＤ）が−ｎ＊Ｖｉｎ（ここで、ｎはトランスフォーマーの捲線比を意味する）になることを利用して、電圧（Ｖ_ＺＣＤ）をスイッチ（Ｑｓｗ）の導通を遂行する時にだけではなく、スイッチ（Ｑｓｗ）の導通期間を調節する時にも使用する。

一方、電圧（Ｖ_ＺＣＤ）とフリップフロップ１２０（ＦＦ）のセット端子（Ｓ）の間には、電圧（Ｖ_ＺＣＤ）が基準電圧（Ｖｔｈ）より低くなる時点を決定する別途の比較器（図示せず）が連結されるが、図４では便宜上省略し、これについての当業者ならば分かるため、具体的な説明は省略する。

一方、スイッチ（Ｑｓｗ）のソース端子と接地線の間にスイッチ（Ｑｓｗ）を通じて流れる電流を感知する感知抵抗（Ｒｓｅｎｓｅ）が連結される。図４でスイッチ（Ｑｓｗ）をＭＯＳＦＥＴとして示したが、本発明はこれに限定されることなく、バイポーラトランジスタなど他のスイッチング素子を使用することができる。そして、図４でスイッチ（Ｑｓｗ）のドレーン端子とソース端子に並列連結されているキャパシタ（Ｃｏｓｓ）及びダイオード（Ｄｂ）は、各々ＭＯＳＦＥＴの接合キャパシタンス及びボディーダイオードを示す。

本発明の第１実施例による力率補正回路のスイッチング制御部１００は、フリップフロップ１２０、比較器（Ａｍｐ１）、比較器（Ａｍｐ３）及びランプ発生器１４０を含む。

比較器（Ａｍｐ１）の正相端子（＋）には、基準電圧（Ｖｒｅｆ）が入力されて、逆相端子（−）にはセンシングされた出力電圧（Ｖｏｕｔ´）が入力されて、比較器（Ａｍｐ１）は両電圧を比較して対応する出力電圧（Ｖａｅｏ）を出力する。力率補正回路は一般に一定の出力電圧（Ｖｏｕｔ）を出力するため、比較器（Ａｍｐ１）の出力（Ｖａｅｏ）は一定値になる。比較器（Ａｍｐ３）の逆相端子（−）には比較器（Ａｍｐ１）の出力電圧（Ｖａｅｏ）が入力されて、正相端子（＋）には上昇形のランプ発生器１４０から発生するランプ波形が入力されて、比較器（Ａｍｐ３）は、二つの入力を比較してランプ波形電圧が電圧（Ｖａｅｏ）に等しくなる時点からハイ信号をフリップフロップ１２０のリセット端子（Ｒ）に出力する。フリップフロップ１２０のリセット端子（Ｒ）にハイ信号（Ｈｉｇｈ）が入力されると、フリップフロップ１２０の出力端子（Ｑ）にロー信号（Ｌｏｗ）が出力されて、スイッチ（Ｑｓｗ）が遮断される。ここで、前記で説明したように、インダクタ（Ｌ１）の２次側捲線（Ｌ２）を通じて、インダクタ（Ｌ１）に流れる電流が０（零）になる時点を感知する。２次側捲線（Ｌ２）を通じてインダクタ（Ｌ１）に流れる電流が０（零）になる時点が感知された場合、フリップフロップ１２０のセット端子（Ｓ）がハイ信号（Ｈｉｇｈ）になって、出力端子（Ｑ）にハイ信号（Ｈｉｇｈ）が出力され、それによってスイッチ（Ｑｓｗ）が導通される。このようにインダクタ（Ｌ１）に流れる電流が０になる時点でスイッチ（Ｑｓｗ）が導通し、その後、電圧（Ｖａｅｏ）が上昇中のランプ波形電圧（Ｖｒａｍｐ）に等しくなる時点から、比較器（Ａｍｐ３）より出力されるハイ信号がフリップフロップ（ＦＦ）のリセット端子（Ｒ）に印加され、出力端子（Ｑ）のロウ出力がスイッチ（Ｑｓｗ）を遮断する。

本発明の実施例では、入力電流歪を補償するために、上昇形ランプ波形電圧（Ｖｒａｍｐ）の傾き（上昇速度）が入力電圧（Ｖｉｎ）によって変えられる。それに関して、図５及び図６を参照して説明する。つまり、上昇形ランプ発生器１４０は、スイッチ（Ｑｓｗ）が導通する場合、捲線（Ｌ２）に誘導される電圧（Ｖ_ＺＣＤ）が入力電圧（Ｖｉｎ）の情報を有するため、電圧（Ｖ_ＺＣＤ）を受信し、ランプ発生器１４０は入力電圧（Ｖｉｎ）に応じて、異なったランプ傾きを有するように設定する。

図５は、本発明の実施例によるランプ発生器１４０の内部構成を示した図であり、図６は、入力電圧（Ｖｉｎ）によるランプ波形及びスイッチ（Ｑｓｗ）の導通期間を示す図である。図６の（ａ）、（ｂ）、（ｃ）及び（ｄ）は、各々入力電圧（Ｖｉｎ）、比較器（Ａｍｐ１）の出力電圧（Ｖａｅｏ）、ランプ波形（Ｖｒａｍｐ）及びスイッチ（Ｑｓｗ）の導通期間を示す。

図５に示したように、本発明の実施例によるランプ発生器１４０は、電圧（Ｖ_ＺＣＤ）に比例する成分を含むように電流値を変えられる電流源（Ｉｒａｍｐ）、電流源（Ｉｒａｍｐ）出力端子と接地線の間に連結される電流積分用のキャパシタ（Ｃｒａｍｐ）、スイッチ（Ｑｓｗ）のゲート信号を受信するインバータ１４２、キャパシタの両端子に各々コレクター端子とエミッタ端子が連結され、インバータ１４２の出力端子にベース端子が連結される放電型リセット用のトランジスタ（Ｑｒａｍｐ）を含む。ここで、キャパシタ（Ｃｒａｍｐ）とトランジスタ（Ｑｒａｍｐ）のコレクター端子を結ぶ電線がランプ発生器１４０の出力端子になり、この出力端子の電圧（Ｖｒａｍｐ）は比較器（Ａｍｐ３）の正相端子（＋）に入力される。

回路動作を詳細に見るため、まず、スイッチ（Ｑｓｗ）が導通している場合を記す。スイッチ（Ｑｓｗ）のゲート電圧がハイ・レベルなので、インバータ１４２によりトランジスタ（Ｑｒａｍｐ）が遮断されて、そのために電流源（Ｉｒａｍｐ）の電流がキャパシタ（Ｃｒａｍｐ）に充電されて、電圧が上昇するランプ波形が形成される。この時、スイッチ（Ｑｓｗ）が導通中の場合、２次側捲線（Ｌ２）に誘導される電圧（Ｖ_ＺＣＤ）が（−ｎ＊Ｖｉｎ）になって、入力電圧（Ｖｉｎ）の情報を有するため、電流源（Ｉｒａｍｐ）の電流は、入力電圧（Ｖｉｎ）が低い場合低い電流を形成し、入力電圧（Ｖｉｎ）が高い場合にはさらに高い電流を形成する。電流源（Ｉｒａｍｐ）の電流の大きさによって、キャパシタ（Ｃｒａｍｐ）に充電される電圧の傾きが変わるため、図６の（ａ）と（ｃ）に示したように、入力電圧（Ｖｉｎ）によってランプ波形の傾きが変化する。つまり、入力電圧（Ｖｉｎ）が低い場合より高い場合に、ランプ波形の傾きがさらに急激になる。こうしてランプ電圧（Ｖｒａｍｐ）が参照電圧（Ｖａｅｏ）に達するとスイッチ（Ｑｓｗ）のゲート電圧がロウ・レベルになって、スイッチ（Ｑｓｗ）が遮断され、導通期間が終わる。

次に、スイッチ（Ｑｓｗ）が遮断されている場合。スイッチ（Ｑｓｗ）のゲート電圧がロウ・レベルなので、インバータ１４２の出力端子にハイ信号（Ｈｉｇｈ）が出力されてトランジスタ（Ｑｒａｍｐ）が導通し、そのためにキャパシタ（Ｃｒａｍｐ）に充電されている電圧が放電される。この結果、インダクタ（Ｌ１）を流れる順方向電流が徐々に減少し、電流方向が逆転する直前に順方向電流が急減して、誘導電圧（Ｖ_ＺＣＤ）に正極パルスを生じ、フリップフロップ１２０（ＦＦ）の出力（Ｑ）、つまり、スイッチ（Ｑｓｗ）のゲート電圧がハイ・レベルになって、スイッチ（Ｑｓｗ）が導通する。このような動作を通じて遮断期間が終わり、図６（ｃ）のようなランプ波形（Ｖｒａｍｐ）が形成される。

一方、出力電圧（Ｖｏｕｔ）は、一般に一定電圧を有するため、比較器（Ａｍｐ１）の出力電圧（Ｖａｅｏ）は図６の（ｂ）のように一定電圧になり、比較器（Ａｍｐ３）はランプ波形電圧と電圧（Ｖａｅｏ）を比較して、ランプ波形電圧が電圧（Ｖａｅｏ）になる時点でハイ信号（Ｈｉｇｈ）を出力する。このようなハイ信号（Ｈｉｇｈ）によってスイッチ（Ｑｓｗ）が遮断され、スイッチ（Ｑｓｗ）は図６の（ｄ）のような導通／遮断期間を有する。図６の（ｄ）に示したように、スイッチ（Ｑｓｗ）の導通期間は入力電圧（Ｖｉｎ）の大きさによって変わることが分かる。つまり、入力電圧（Ｖｉｎ）が低い場合にはスイッチ（Ｑｓｗ）の導通期間が長く、入力電圧（Ｖｉｎ）が高い場合にはスイッチ（Ｑｓｗ）の導通期間が短い。従って、入力電圧（Ｖｉｎ）が低い場合には、スイッチ（Ｑｓｗ）の導通期間が増えて、インダクタ（Ｌ１）に流れる電流がより一層増加する。

前記の数式１で説明したように、入力電圧（Ｖｉｎ）が小さい場合に負（−）の電流（Ｉ_ＮＥＧ）のピークがさらに増加するため、本発明の第１実施例のように、入力電圧（Ｖｉｎ）が小さい場合には、スイッチ（Ｑｓｗ）の導通期間をさらに増やして、導通時に流れる電流（図２（ａ）で´ａ´に相当する電流）をさらに増加させる。これによって、入力電圧（Ｖｉｎ）が小さい場合、スイッチ（Ｑｓｗ）の導通時の電流（Ｉ_Ｌ１）が増加して、零電流感知遅延時間により発生する負（−）の電流（図２の（ａ）の´ｂ´に相当する電流）を補正するようになる。つまり、入力電圧（Ｖｉｎ）によってスイッチ（Ｑｓｗ）の導通期間を変化させて、負（−）の電流（Ｉ_ＮＥＧ）を補正することによって、入力電流の歪現象を補正する。

このように、本発明の第１実施例では、入力電圧（Ｖｉｎ）の情報を別途の回路（抵抗分配器など）を使用せずに電圧（Ｖ_ＺＣＤ）の情報を利用して感知することによって、費用を減らすことができ、電力損失を減らすことができる。

以下、入力電圧（Ｖｉｎ）によってスイッチ（Ｑｓｗ）の導通時間を変化させて入力電流の歪を補償する他の方法に対して調べる。

図７は、本発明の第２実施例による力率補正回路を示す図である。図７に示したように、第２実施例による力率補正回路は、入力電圧によってランプ波形の傾きを変化させるため、別途の入力電圧を感知する回路（抵抗（Ｒ５、Ｒ６））が追加され、この追加された回路を通じて入力電圧の大きさを感知して、ランプ波形の傾きを変化させること以外には本発明の第１実施例と同一であるため、重複される説明は省略する。

図７に示したように、本発明の第２実施例の力率補正回路は、入力電圧を感知するため、抵抗（Ｒ５、Ｒ６）が互いに直列連結されて、ブリッジダイオード（ＢＤ）の出力と接地線の間に連結される。ここで、抵抗（Ｒ５）と抵抗（Ｒ６）の接続点の電圧（Ｖｉｎ´）がスイッチング制御部（１００´）のランプ発生器１４０に入力される。そして、第１実施例とは異なって、捲線（Ｌ２）にかかる電圧（Ｖ_ＺＣＤ）はランプ発生器１４０に出力されず、フリップフロップ（ＦＦ）のセット端子（Ｓ）にだけ出力されて、スイッチ（Ｑｓｗ）を導通させる時に使用される。

ここで、ランプ発生器１４０は、抵抗（Ｒ５、Ｒ６）によって感知された電圧（Ｖｉｎ´）によって、ランプ波形の傾きを変化させて、スイッチ（Ｑｓｗ）の導通期間を変化させる。電圧（Ｖｉｎ´）は、全波整流された電圧（Ｖｉｎ）を抵抗によって分配された電圧であるため、入力電圧の情報を有するため、本発明の第２実施例では、このような電圧（Ｖｉｎ´）を利用してランプ波形の傾きを変化させる。

つまり、本発明の第１実施例とは異なって、別途の抵抗（Ｒ５、Ｒ６）を通じて入力電圧の大きさを感知し、感知した入力電圧が大きい場合には、ランプ波形の傾きを増加させてスイッチ（Ｑｓｗ）の導通期間を減らし、入力電圧が小さい場合には、ランプ波形の傾きを緩慢にして、スイッチ（Ｑｓｗ）の導通期間を増やす。このようにスイッチ（Ｑｓｗ）の導通期間を入力電圧（Ｖｉｎ）によって変化させることによって、零電流感知遅延時間に、さらに発生する負（−）の電流（Ｉ_ＮＥＧ）を入力電圧（Ｖｉｎ）の大きさによって変化させるように補正する。

ランプ発生器１４０は、図６に示した本発明の第１実施例のランプ発生器における電流源（Ｉｒａｍｐ）の電流を電圧（Ｖ_ＺＣＤ）によって変化させるものではなく、抵抗（Ｒ５、Ｒ６）によって感知された電圧（Ｖｉｎ´）によって変化させること以外には、第１実施例のランプ発生器と同一であるため、具体的説明は省略する。

図８は、本発明の第３実施例による力率補正回路を示した図であり、図９は、本発明の第３実施例による力率補正回路においてインダクタ（Ｌ１）に流れる電流（Ｉ_Ｌ１）が遅延回路によって増加することを示した図である。

図８に示したように、本発明の第３実施例による力率補正回路は、電圧（Ｖｉｎ´）を受信して、これによって比較器（Ａｍｐ２）の出力を遅延させる遅延回路１８０をさらに含むこと以外には、図１に示した力率補正回路と同一であるため、重複される説明は省略する。

図８に示したように、本発明の第３実施例による力率補正回路のスイッチング制御部（１００´´）は、図１の構成要素として、抵抗（Ｒ１、Ｒ２）によって感知された入力電圧（Ｖｉｎ´）を受信して、比較器（Ａｍｐ２）とフリップフロップのリセット端子（Ｒ）の間に連結される遅延回路１６０をさらに含む。

一方、図８でフリップフロップ１２０及び乗算器１６０は、各々図１でのフリップフロップ１０及び乗算器２０と同一機能を有し、他の同一記号の構成要素も図１の構成要素と同一に機能する。従って、本発明の第３実施例による力率補正回路は、図１の力率補正回路のように、臨界伝導モードで動作するだけでなく、電圧（Ｖ_ＺＣＤ）によってインダクタ（Ｌ１）に流れる電流（Ｉ_Ｌ１）が０になる時点でスイッチ（Ｑｓｗ）が導通し、抵抗（Ｒｓｅｎｓｅ）によって感知された電圧（Ｖｓｅｎｓｅ）が乗算器１６０に出力される基準電圧と同一になる時点でスイッチ（Ｑｓｗ）が遮断される。

ここで、本発明の第３実施例による遅延回路１８０は、入力される電圧（Ｖｉｎ´）によって比較器（Ａｍｐ２）から出力されるスイッチ（Ｑｓｗ）を遮断させる信号を遅延させる。

図９を参照すると、遅延回路１８０がない場合には、比較器（Ａｍｐ２）から出力される信号によって、ｔ１時点でスイッチ（Ｑｓｗ）が遮断されてインダクタに流れる電流がＩのようになるが、遅延回路１８０が存在する場合には、比較器（Ａｍｐ２）から出力される信号が遅延回路１８０によって遅延時間（Ｔｄ）後に、フリップフロップ１３０のリセット端子（Ｒ）に入力されて、ｔ２時点でスイッチ（Ｑｓｗ）が遮断されることによって、インダクタ（Ｌ１）に流れる電流（Ｉ_Ｌ１）がＩＩのように変化する。

ここで、本発明の第３実施例では、入力電圧の情報を有している電圧（Ｖｉｎ´）の大きさによって、遅延時間（Ｔｄ）が異なって設定される。つまり、電圧（Ｖｉｎ´）が小さい場合には遅延時間（ｔｄ）をさらに増やしてインダクタ（Ｌ１）に流れる電流（Ｉ_Ｌ１）の値を増やし、電圧（Ｖｉｎ´）が大きい場合には遅延時間（Ｔｄ）を短くしてインダクタ（Ｌ１）に流れた電流（Ｉ_Ｌ１）値を相対的に減らす。

即ち、遅延回路１６０を利用して、入力電圧（Ｖｉｎ´）が低い場合には遅延時間（Ｔｄ）をさらに増やしてスイッチ（Ｑｓｗ）の導通期間を増やし、入力電圧の高い場合には遅延時間（Ｔｄ）を減らしスイッチ（Ｑｓｗ）の導通期間を減らすことによって、零電流感知遅延時間により発生する負（−）の電流（Ｉ_ＮＥＧ）が入力電圧（Ｖｉｎ）の大きさによって変化されることを補正する。遅延回路１８０の具体的な内部構成は当業者ならば知ることができるため、具体的説明は省略する。

図１０は、本発明の第１実施例による力率補正回路の応用例を示す図である。つまり、図１０は、市販のＳＧ６５６１ＡＩＣを使用する力率補正回路で、本発明の第１実施例による力率補正回路が実現できるように変形した例を示し、図１０に示した色々な構成要素の記号は、前述した第１乃至第３実施例で示した記号と対応していない。図１０の示されている色々な構成要素は、当業者ならば知ることができるため、具体的説明は省略する。

本発明の第１実施例のようなトランスフォーマーの２次側（図４のＬ２に対応する）とＰＦＣＩＣの第３端子（ｐｉｎ３、つまり、ＭＯＴｐｉｎ）の間に抵抗（Ｒ２）が連結される。ここで、抵抗（Ｒ２）は電子素子の組み合わせで実現できる。ＳＧ６５６１ＡＩＣの第３端子（ｐｉｎ３つまり、ＭＯＴｐｉｎ）は、内部ランプの傾きを決定することに使用されるが、抵抗（Ｒ２）が連結されないと、ランプ波形の傾きが一定になり、傾きは抵抗（Ｒ１）によって決定される。

また、ＩＣは、第３端子（ｐｉｎ３、つまり、ＭＯＴｐｉｎ）の電圧を一定に維持しており、第３端子（ｐｉｎ３、つまり、ＭＯＴｐｉｎ）から外部に流れる電流をセンシングし、ＩＣ内部の電流ミラー（図示せず）がランプ波形を形成するため、キャパシタ（図示せず）を充電させる。ここで、抵抗（Ｒ２）が連結される場合には、第３端子（ｐｉｎ３、つまり、ＭＯＴｐｉｎ）から流れる電流が抵抗（Ｒ１）による電流及び電圧（Ｖ_ＡＵＸ）によって変化される。

従って、本発明の第１実施例のように、電圧（Ｖ_ＡＵＸ）（図４のＶ_ＺＣＤに対応する）の大きさによってランプ波形の傾きが変化され、スイッチ（Ｑｓｗ）の導通期間が入力電圧（つまり、整流された入力電圧）によって変化される。これによって本発明の第１実施例のように入力電流の歪を補償することができる。一方、図１０で抵抗（Ｒ１）はＩＣ内部に位置することができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されることではなく、特許請求範囲で定義している本発明の基本概念を利用した当業者の色々な変形及び改良形態も本発明の権利範囲に属することは当然である。

一般的な臨界電流モードの力率補正回路を概略的に示す図である。図１の力率補正回路における、インダクタを通じて流れる電流、インダクタ２次側捲線にかかる電圧、スイッチに入力されるゲート信号及び実際電流を示す図である。図１のような一般の力率補正回路における入力電流を示す図である。本発明の第１実施例による力率補正回路を示す図である。本発明の実施例によるランプ波形発生器の内部構成を示した図である。入力電圧によるランプ波形及びスイッチの導通期間を示す図である。本発明の第２実施例による力率補正回路を示す図である。本発明の第３実施例による力率補正回路を示す図である。本発明の第３実施例による力率補正回路でインダクタに流れる電流が遅延回路によって増加することを示す図である。本発明の第１実施例による力率補正回路の応用例を示す図である。

符号の説明

１００スイッチング制御部
１２０、１０フリップフロップ
１４０ランプ発生器
１４２インバータ
１６０、２０乗算器
１８０遅延回路

Claims

全波整流電圧が入力される入力端に第１端が電気的に連結される第１インダクタ及び前記第１インダクタの第２端に電気的に連結されるスイッチを含み、前記第１インダクタに流れる電流値が０（零）になった後に、前記スイッチが導通する力率補正回路において、
前記第１インダクタと結合されて、前記第１インダクタによって誘導される電圧が形成される第２捲線；及び
前記第２捲線によって誘導される電圧及び前記力率補正回路の出力端の出力電圧に対応する第１電圧を各々受信して、前記スイッチが導通する場合に前記第２捲線に誘導される第２電圧に対応して、前記スイッチの導通期間の調節を制御するスイッチング制御部を備え、
前記スイッチング制御部は前記第２電圧に対応して傾きが変動されるランプ波形電圧と前記出力電圧に対応する誤差増幅電圧とを比較して前記スイッチの導通のオフを決定し、
前記スイッチの導通期間は、前記第２電圧が負側（−）に大きい場合よりも小さい場合に、より長く調節され、
前記スイッチング制御部は、
前記第１電圧と基準電圧を比較する第１比較器；及び
前記第２電圧に対応して傾きが変動されるランプ波形電圧を発生させるランプ発生器；及び
前記ランプ発生器で発生するランプ波形電圧と前記第１比較器の出力電圧を比較する第２比較器を含み、
前記ランプ波形電圧が前記第１比較器の出力電圧になる時点で、前記スイッチを遮断するように制御することを特徴とする力率補正回路。
前記ランプ発生器は、
前記第２電圧によって発生する電流値が変動される電流源；
前記スイッチに入力される導通／遮断信号を反転するインバータ；
前記電流源に第１端が電気的に連結されるキャパシタ；及び
前記キャパシタの第１端子、前記キャパシタの第２端及び前記インバータの出力端子に各々第１、第２、第３端子が連結されるトランジスタを含むことを特徴とする請求項１に記載の力率補正回路。
互いに直列連結されて、前記出力端と接地線の間に電気的に連結される第１及び第２抵抗をさらに含み、
前記第１電圧は、前記第１抵抗と第２抵抗の接続点の電圧であることを特徴とする請求項１又は２に記載の力率補正回路。