JP3161839B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3161839B2 JP3161839B2 JP30411692A JP30411692A JP3161839B2 JP 3161839 B2 JP3161839 B2 JP 3161839B2 JP 30411692 A JP30411692 A JP 30411692A JP 30411692 A JP30411692 A JP 30411692A JP 3161839 B2 JP3161839 B2 JP 3161839B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- input voltage
- time
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チョッパ回路を用いて
直流電圧変換を行う電源装置に関するものである。
直流電圧変換を行う電源装置に関するものである。
【０００２】
【従来の技術】従来より、入力に対して直列または並列
に接続されたスイッチング素子をオン・オフ制御するこ
とによって、入力電圧を降圧または昇圧した直流出力電
圧を得る電源装置が提供されている。たとえば、昇圧形
の電源装置は、図１０に示すような構成を有している。
図１０の例では、交流電源ＡＣを全波整流するダイオー
ドブリッジなどの整流器ＲＥの出力である脈流電圧を入
力電圧Ｖｉとし、整流器ＲＥの出力端間にインダクタＬ
1 とＭＯＳＦＥＴなどからなるスイッチング素子Ｑ1 と
抵抗Ｒ1 との直列回路を接続し、スイッチング素子Ｑ1
に逆流阻止用のダイオードＤ1 と平滑用のコンデンサＣ
1 との直列回路を並列接続した主回路１を備える。スイ
ッチング素子Ｑ1 は制御回路２によってオン・オフ制御
される。
に接続されたスイッチング素子をオン・オフ制御するこ
とによって、入力電圧を降圧または昇圧した直流出力電
圧を得る電源装置が提供されている。たとえば、昇圧形
の電源装置は、図１０に示すような構成を有している。
図１０の例では、交流電源ＡＣを全波整流するダイオー
ドブリッジなどの整流器ＲＥの出力である脈流電圧を入
力電圧Ｖｉとし、整流器ＲＥの出力端間にインダクタＬ
1 とＭＯＳＦＥＴなどからなるスイッチング素子Ｑ1 と
抵抗Ｒ1 との直列回路を接続し、スイッチング素子Ｑ1
に逆流阻止用のダイオードＤ1 と平滑用のコンデンサＣ
1 との直列回路を並列接続した主回路１を備える。スイ
ッチング素子Ｑ1 は制御回路２によってオン・オフ制御
される。
【０００３】主回路１は、次のように動作する。すなわ
ち、スイッチング素子Ｑ1 がオンである期間には、イン
ダクタＬ1 に入力電圧Ｖｉが印加され、インダクタＬ1
にエネルギーが蓄積される。一方、スイッチング素子Ｑ
1 がオフになると、インダクタＬ1 の両端電圧は、コン
デンサＣ1 の両端電圧である出力電圧をＶｏとすると−
（Ｖｏ−Ｖｉ）になる。すなわち、スイッチング素子Ｑ
1 がオフになるとオン時とは逆極性の電圧がインダクタ
Ｌ1 の両端間に加わる。スイッチング素子Ｑ1がオンで
ある間にインダクタＬ1 に蓄積されたエネルギーは、ス
イッチング素子Ｑ1 がオフになると放出されてコンデン
サＣ1 が充電される。
ち、スイッチング素子Ｑ1 がオンである期間には、イン
ダクタＬ1 に入力電圧Ｖｉが印加され、インダクタＬ1
にエネルギーが蓄積される。一方、スイッチング素子Ｑ
1 がオフになると、インダクタＬ1 の両端電圧は、コン
デンサＣ1 の両端電圧である出力電圧をＶｏとすると−
（Ｖｏ−Ｖｉ）になる。すなわち、スイッチング素子Ｑ
1 がオフになるとオン時とは逆極性の電圧がインダクタ
Ｌ1 の両端間に加わる。スイッチング素子Ｑ1がオンで
ある間にインダクタＬ1 に蓄積されたエネルギーは、ス
イッチング素子Ｑ1 がオフになると放出されてコンデン
サＣ1 が充電される。
【０００４】スイッチング素子Ｑ1 のオン・オフのタイ
ミングは、制御回路２によって制御される。制御回路２
では、主回路１の出力電圧Ｖｏを２個の抵抗Ｒ4 ，Ｒ5
により分圧した検出電圧を誤差増幅器２１に入力し、あ
らかじめ設定された基準電圧Ｖref との差分である誤差
電圧を求める。また、カレントミラー回路を備える電流
源２３の出力電流値を抵抗Ｒ2 によって設定し、電流源
２３の出力電流によってコンデンサＣ3 を充電するよう
になっている。このコンデンサＣ3 の端子電圧と誤差増
幅器２１から出力される誤差電圧とを比較器２４で比較
し、コンデンサＣ3 の端子電圧が誤差電圧よりも高くな
ると、ＲＳラッチ２５をリセットする。ＲＳラッチ２５
がリセットされるとスイッチング素子Ｑ1 がオフにな
る。また、この時点でスイッチ要素Ｑ2 がオンになりコ
ンデンサＣ3 は放電される。
ミングは、制御回路２によって制御される。制御回路２
では、主回路１の出力電圧Ｖｏを２個の抵抗Ｒ4 ，Ｒ5
により分圧した検出電圧を誤差増幅器２１に入力し、あ
らかじめ設定された基準電圧Ｖref との差分である誤差
電圧を求める。また、カレントミラー回路を備える電流
源２３の出力電流値を抵抗Ｒ2 によって設定し、電流源
２３の出力電流によってコンデンサＣ3 を充電するよう
になっている。このコンデンサＣ3 の端子電圧と誤差増
幅器２１から出力される誤差電圧とを比較器２４で比較
し、コンデンサＣ3 の端子電圧が誤差電圧よりも高くな
ると、ＲＳラッチ２５をリセットする。ＲＳラッチ２５
がリセットされるとスイッチング素子Ｑ1 がオフにな
る。また、この時点でスイッチ要素Ｑ2 がオンになりコ
ンデンサＣ3 は放電される。
【０００５】一方、インダクタＬ1 に流れる電流が抵抗
Ｒ1 の両端電圧として検出され、抵抗Ｒ1 の両端電圧は
ゼロ点検出器２６に入力される。スイッチング素子Ｑ1
のオフに伴ってインダクタＬ1 に蓄積されたエネルギー
が放出されてコンデンサＣ1に充電され、インダクタＬ
1 に流れる電流が減少してほぼ０になると（つまり、イ
ンダクタＬ 1 の蓄積エネルギーが規定値以下まで放出さ
れると）、ゼロ点検出器２６が抵抗Ｒ1 の両端電圧に基
づいてその状態を検出するから、ＲＳラッチ２５がセッ
トされ、スイッチング素子Ｑ1 がオンになる。この時点
で、コンデンサＣ3 の充電が再開され、以後、上述した
動作の繰り返しによりスイッチング素子Ｑ1 のオン・オ
フが繰り返されるのである。このようにして、インダク
タＬ1 に流れる電流が休止期間を持たないようにスイッ
チング素子Ｑ1 をオン・オフ制御することができる。す
なわち、比較器２４、ＲＳラッチ２５、ゼロ点検出器２
６によって判定制御部が構成されるのである。また、上
述のように、インダクタＬ1 に電流が流れない休止期間
が生じないようにすることによって、入力電流の高調波
歪を少なくすることができるのである。
Ｒ1 の両端電圧として検出され、抵抗Ｒ1 の両端電圧は
ゼロ点検出器２６に入力される。スイッチング素子Ｑ1
のオフに伴ってインダクタＬ1 に蓄積されたエネルギー
が放出されてコンデンサＣ1に充電され、インダクタＬ
1 に流れる電流が減少してほぼ０になると（つまり、イ
ンダクタＬ 1 の蓄積エネルギーが規定値以下まで放出さ
れると）、ゼロ点検出器２６が抵抗Ｒ1 の両端電圧に基
づいてその状態を検出するから、ＲＳラッチ２５がセッ
トされ、スイッチング素子Ｑ1 がオンになる。この時点
で、コンデンサＣ3 の充電が再開され、以後、上述した
動作の繰り返しによりスイッチング素子Ｑ1 のオン・オ
フが繰り返されるのである。このようにして、インダク
タＬ1 に流れる電流が休止期間を持たないようにスイッ
チング素子Ｑ1 をオン・オフ制御することができる。す
なわち、比較器２４、ＲＳラッチ２５、ゼロ点検出器２
６によって判定制御部が構成されるのである。また、上
述のように、インダクタＬ1 に電流が流れない休止期間
が生じないようにすることによって、入力電流の高調波
歪を少なくすることができるのである。
【０００６】ところで、上述したように、スイッチング
素子Ｑ1 がオンになると、コンデンサＣ3 が電流源２３
からの一定電流で充電され、コンデンサＣ3 の端子電圧
が出力電圧Ｖｏを分圧した検出電圧と比較されるから、
電流源２３とコンデンサＣ3とはタイマ回路を構成して
いることになる。また、出力電圧Ｖｏはほぼ一定に保た
れているとすれば、このタイマ回路は、スイッチング素
子Ｑ1 のオン時間を規定することになる。
素子Ｑ1 がオンになると、コンデンサＣ3 が電流源２３
からの一定電流で充電され、コンデンサＣ3 の端子電圧
が出力電圧Ｖｏを分圧した検出電圧と比較されるから、
電流源２３とコンデンサＣ3とはタイマ回路を構成して
いることになる。また、出力電圧Ｖｏはほぼ一定に保た
れているとすれば、このタイマ回路は、スイッチング素
子Ｑ1 のオン時間を規定することになる。
【０００７】ところで、入力電圧Ｖｉに対する入力電流
Ｉｉは、入力電力をＷとすれば、Ｉｉ＝Ｗ／Ｖｉと表す
ことができる。また、インダクタＬ1 を流れる電流に休
止期間がないから、入力電流Ｉｉの電流値は、図１１に
示すように、インダクタＬ1を流れる電流ｉL1のピーク
値ＩP の包絡線の約１／２倍になる。すなわち、ＩP＝
２（２）1/2 Ｉｉになる。ここで、入力電圧Ｖｉの上限
値と下限値とをそれぞれＶH ，ＶL とし、両電圧に対し
て入力電力Ｗを一定に保つとすれば、入力電圧ＶH ，Ｖ
L に対する入力電流Ｉｉは、それぞれＩｉ＝Ｗ／ＶH ，
Ｉｉ＝Ｗ／ＶLになる。また、スイッチング素子Ｑ1 の
オン後の経過時間をｔとすれば、スイッチング素子Ｑ1
のオンから時間ｔが経過した時点でインダクタＬ1 に流
れる電流ｉL1は、ｉL1＝（Ｖｉ／Ｌ1 ）ｔであって（Ｌ
1 はインダクタＬ1 のインダクタンス）、入力電圧
ＶH ，ＶL に対するスイッチング素子Ｑ1 のオン時間を
ｔH ，ｔL とすれば、対応する電流ｉL1のピーク値ＩP
はそれぞれＩP ＝（ＶH ／Ｌ1）ｔH ，ＩP ＝（ＶL ／
Ｌ1 ）ｔL になる。したがって、 （ＶH ／Ｌ1 ）ｔH ＝２（２）1/2 （Ｗ／ＶH ） （ＶL ／Ｌ1 ）ｔL ＝２（２）1/2 （Ｗ／ＶL ） となり、スイッチング素子Ｑ1 のオン時間ｔH ，ｔ
L は、それぞれ次式で表すことができる。 ｔH ＝２（２）1/2 （ＷＬ1 ／ＶH 2 ） …（１） ｔL ＝２（２）1/2 （ＷＬ1 ／ＶL 2 ） …（２） 上式は、上記構成の電源装置について、負荷を変更せず
に出力電圧Ｖｏを一定に保ち、入力電圧Ｖｉのみが変化
した場合に、スイッチング素子Ｑ1 のオン時間は入力電
圧Ｖｉの２乗に反比例する大きさで制御することが要求
されることを意味している。たとえば、入力電圧Ｖｉが
１００〜３００Ｖの間で変化し、他の条件は変更されな
いものとすれば、入力電圧Ｖｉが１００Ｖである場合に
比較して入力電圧が３００Ｖである場合には、入力電圧
Ｖｉの変化倍率が３倍であるから、スイッチング素子Ｑ
1 のオン時間を約１／９の大きさに制御しなければなら
ないのである。
Ｉｉは、入力電力をＷとすれば、Ｉｉ＝Ｗ／Ｖｉと表す
ことができる。また、インダクタＬ1 を流れる電流に休
止期間がないから、入力電流Ｉｉの電流値は、図１１に
示すように、インダクタＬ1を流れる電流ｉL1のピーク
値ＩP の包絡線の約１／２倍になる。すなわち、ＩP＝
２（２）1/2 Ｉｉになる。ここで、入力電圧Ｖｉの上限
値と下限値とをそれぞれＶH ，ＶL とし、両電圧に対し
て入力電力Ｗを一定に保つとすれば、入力電圧ＶH ，Ｖ
L に対する入力電流Ｉｉは、それぞれＩｉ＝Ｗ／ＶH ，
Ｉｉ＝Ｗ／ＶLになる。また、スイッチング素子Ｑ1 の
オン後の経過時間をｔとすれば、スイッチング素子Ｑ1
のオンから時間ｔが経過した時点でインダクタＬ1 に流
れる電流ｉL1は、ｉL1＝（Ｖｉ／Ｌ1 ）ｔであって（Ｌ
1 はインダクタＬ1 のインダクタンス）、入力電圧
ＶH ，ＶL に対するスイッチング素子Ｑ1 のオン時間を
ｔH ，ｔL とすれば、対応する電流ｉL1のピーク値ＩP
はそれぞれＩP ＝（ＶH ／Ｌ1）ｔH ，ＩP ＝（ＶL ／
Ｌ1 ）ｔL になる。したがって、 （ＶH ／Ｌ1 ）ｔH ＝２（２）1/2 （Ｗ／ＶH ） （ＶL ／Ｌ1 ）ｔL ＝２（２）1/2 （Ｗ／ＶL ） となり、スイッチング素子Ｑ1 のオン時間ｔH ，ｔ
L は、それぞれ次式で表すことができる。 ｔH ＝２（２）1/2 （ＷＬ1 ／ＶH 2 ） …（１） ｔL ＝２（２）1/2 （ＷＬ1 ／ＶL 2 ） …（２） 上式は、上記構成の電源装置について、負荷を変更せず
に出力電圧Ｖｏを一定に保ち、入力電圧Ｖｉのみが変化
した場合に、スイッチング素子Ｑ1 のオン時間は入力電
圧Ｖｉの２乗に反比例する大きさで制御することが要求
されることを意味している。たとえば、入力電圧Ｖｉが
１００〜３００Ｖの間で変化し、他の条件は変更されな
いものとすれば、入力電圧Ｖｉが１００Ｖである場合に
比較して入力電圧が３００Ｖである場合には、入力電圧
Ｖｉの変化倍率が３倍であるから、スイッチング素子Ｑ
1 のオン時間を約１／９の大きさに制御しなければなら
ないのである。
【０００８】
【発明が解決しようとする課題】ところで、上述したよ
うに、スイッチング素子Ｑ1 のオン時間は、誤差増幅器
２１とタイマ回路とにより決定される。ここにおいて、
スイッチング素子Ｑ1 のオン時間を決定する要素には、
ＲＳラッチ２５からスイッチング素子Ｑ1 をオンにする
ように信号が出力されてからスイッチ要素Ｑ2 がオフに
なってコンデンサＣ3 の充電が開始されるまでの時間遅
れや、コンデンサＣ3 の端子電圧が誤差増幅器２１から
出力される誤差電圧よりも高くなって比較器２４の出力
が反転してからＲＳラッチ２５の出力によってスイッチ
ング素子Ｑ1 がオフになるまでの時間遅れを含めること
が必要である。また、誤差増幅器２１の出力電圧の範囲
には制限があるから、スイッチング素子Ｑ1 のオン時間
の決定には誤差増幅器２１の出力電圧の許容範囲を考慮
しなければならない。
うに、スイッチング素子Ｑ1 のオン時間は、誤差増幅器
２１とタイマ回路とにより決定される。ここにおいて、
スイッチング素子Ｑ1 のオン時間を決定する要素には、
ＲＳラッチ２５からスイッチング素子Ｑ1 をオンにする
ように信号が出力されてからスイッチ要素Ｑ2 がオフに
なってコンデンサＣ3 の充電が開始されるまでの時間遅
れや、コンデンサＣ3 の端子電圧が誤差増幅器２１から
出力される誤差電圧よりも高くなって比較器２４の出力
が反転してからＲＳラッチ２５の出力によってスイッチ
ング素子Ｑ1 がオフになるまでの時間遅れを含めること
が必要である。また、誤差増幅器２１の出力電圧の範囲
には制限があるから、スイッチング素子Ｑ1 のオン時間
の決定には誤差増幅器２１の出力電圧の許容範囲を考慮
しなければならない。
【０００９】いま、スイッチング素子Ｑ1 のオン期間を
決定する要素に含まれる時間遅れによる遅延時間をτ、
誤差増幅器２１の出力電圧の許容範囲の上限値、下限値
をそれぞれυH ，υL とし、抵抗Ｒ2 およびコンデンサ
Ｃ3 により決定されるコンデンサＣ3 の端子電圧Ｖｃ
を、Ｖｃ＝κｔとすれば（κは傾きであってコンデンサ
Ｃ3 の充電の時定数の逆数に相当し、ｔはスイッチ要素
Ｑ2 のオン後の時間）、誤差増幅器２１の出力電圧の許
容範囲の上限値υH 、下限値υL に対するスイッチング
素子Ｑ1 のオン時間ｔ1 ，ｔ2 は、次式で表される。 ｔ1 ＝（υH ／κ）＋τ …（３） ｔ2 ＝（υL ／κ）＋τ …（４） すなわち、遅延時間τ、オン時間ｔ1 ，ｔ2 、傾きκは
図１２（ａ）のような関係になる。すなわち、スイッチ
ング素子Ｑ1 のオン期間は、図１２（ｂ）に破線で示す
状態が最小期間であり、実線で示す期間が最大期間とい
うことになる。ここにおいて、スイッチング素子Ｑ1 の
オン時間について、次式が成立しなければならない。 ｔ1 ≧ｔL …（５） ｔ2 ≦ｔH …（６） したがって、（１）〜（６）式によって次式の関係が得
られる。 （υH ／κ）＋τ≧２（２）1/2 （ＷＬ1 ／ＶL 2 ） （υL ／κ）＋τ≦２（２）1/2 （ＷＬ1 ／ＶH 2 ） ゆえに、次式が求められる。 ＶL 2 ｛（υH ／κ）＋τ｝≧２（２）1/2 （ＷＬ1 ） ＶH 2 ｛（υL ／κ）＋τ｝≦２（２）1/2 （ＷＬ1 ） 結局、次式の成立が必要である。 ＶL 2 ｛（υH ／κ）＋τ｝≧ＶH 2 ｛（υL ／κ）＋τ｝ …（７） 上述の（７）式でτ＝０とすれば、ＶL 2 （υH ／κ）
≧ＶH 2 （υL ／κ）であるから、 υH ／υL ≧（ＶH ／ＶL ）2 …（８） となるのであって、誤差増幅器２１の出力電圧の許容範
囲によって、入力電圧Ｖｉの許容範囲が制限されること
がわかる。また、（７）式でτ≠０とすれば、次式が得
られる。 κ≦（υH ＶL 2 −υL ＶH 2 ）／τ（ＶH 2 −ＶL 2 ） …（９） ここで、κ＞０であるから、スイッチング素子Ｑ1 のオ
ン時間について、（８）式の条件のほかに（９）式の条
件による制約もある。（９）式の条件によると、遅延時
間τが長いほど傾きκを小さくしなければならないこと
になる。傾きκを小さくするということは、スイッチン
グ素子Ｑ1 のオン時間が長くなることであって、
（１），（２）式によれば、入力電力Ｗ，入力電圧Ｖｉ
の上限値ＶH 、下限値ＶL を変更せずにオン時間ｔH ，
ｔL を長くするときには、インダクタＬ1のインダクタ
ンスを大きくしなければならないことになる。
決定する要素に含まれる時間遅れによる遅延時間をτ、
誤差増幅器２１の出力電圧の許容範囲の上限値、下限値
をそれぞれυH ，υL とし、抵抗Ｒ2 およびコンデンサ
Ｃ3 により決定されるコンデンサＣ3 の端子電圧Ｖｃ
を、Ｖｃ＝κｔとすれば（κは傾きであってコンデンサ
Ｃ3 の充電の時定数の逆数に相当し、ｔはスイッチ要素
Ｑ2 のオン後の時間）、誤差増幅器２１の出力電圧の許
容範囲の上限値υH 、下限値υL に対するスイッチング
素子Ｑ1 のオン時間ｔ1 ，ｔ2 は、次式で表される。 ｔ1 ＝（υH ／κ）＋τ …（３） ｔ2 ＝（υL ／κ）＋τ …（４） すなわち、遅延時間τ、オン時間ｔ1 ，ｔ2 、傾きκは
図１２（ａ）のような関係になる。すなわち、スイッチ
ング素子Ｑ1 のオン期間は、図１２（ｂ）に破線で示す
状態が最小期間であり、実線で示す期間が最大期間とい
うことになる。ここにおいて、スイッチング素子Ｑ1 の
オン時間について、次式が成立しなければならない。 ｔ1 ≧ｔL …（５） ｔ2 ≦ｔH …（６） したがって、（１）〜（６）式によって次式の関係が得
られる。 （υH ／κ）＋τ≧２（２）1/2 （ＷＬ1 ／ＶL 2 ） （υL ／κ）＋τ≦２（２）1/2 （ＷＬ1 ／ＶH 2 ） ゆえに、次式が求められる。 ＶL 2 ｛（υH ／κ）＋τ｝≧２（２）1/2 （ＷＬ1 ） ＶH 2 ｛（υL ／κ）＋τ｝≦２（２）1/2 （ＷＬ1 ） 結局、次式の成立が必要である。 ＶL 2 ｛（υH ／κ）＋τ｝≧ＶH 2 ｛（υL ／κ）＋τ｝ …（７） 上述の（７）式でτ＝０とすれば、ＶL 2 （υH ／κ）
≧ＶH 2 （υL ／κ）であるから、 υH ／υL ≧（ＶH ／ＶL ）2 …（８） となるのであって、誤差増幅器２１の出力電圧の許容範
囲によって、入力電圧Ｖｉの許容範囲が制限されること
がわかる。また、（７）式でτ≠０とすれば、次式が得
られる。 κ≦（υH ＶL 2 −υL ＶH 2 ）／τ（ＶH 2 −ＶL 2 ） …（９） ここで、κ＞０であるから、スイッチング素子Ｑ1 のオ
ン時間について、（８）式の条件のほかに（９）式の条
件による制約もある。（９）式の条件によると、遅延時
間τが長いほど傾きκを小さくしなければならないこと
になる。傾きκを小さくするということは、スイッチン
グ素子Ｑ1 のオン時間が長くなることであって、
（１），（２）式によれば、入力電力Ｗ，入力電圧Ｖｉ
の上限値ＶH 、下限値ＶL を変更せずにオン時間ｔH ，
ｔL を長くするときには、インダクタＬ1のインダクタ
ンスを大きくしなければならないことになる。
【００１０】結局、遅延時間τが長いときには、インダ
クタＬ1 のインダクタンスを大きくし、スイッチング素
子Ｑ1 のスイッチング周波数を低くしなければならない
のである。その結果、インダクタＬ1 が大型化するとい
う問題が生じ、また入力側に雑音防止用のフィルタ回路
を設けるとすれば用いるチョークコイルが大型化し、ス
イッチング素子Ｑ1 のスイッチング周波数が低くなって
場合によっては可聴周波帯域（１８ｋＨｚ以下）になる
という問題が生じる。
クタＬ1 のインダクタンスを大きくし、スイッチング素
子Ｑ1 のスイッチング周波数を低くしなければならない
のである。その結果、インダクタＬ1 が大型化するとい
う問題が生じ、また入力側に雑音防止用のフィルタ回路
を設けるとすれば用いるチョークコイルが大型化し、ス
イッチング素子Ｑ1 のスイッチング周波数が低くなって
場合によっては可聴周波帯域（１８ｋＨｚ以下）になる
という問題が生じる。
【００１１】本発明は上記問題点の解決を目的とするも
のであり、誤差増幅器の出力電圧の許容範囲によって制
限される主回路への入力電圧の許容範囲の幅を広げ、か
つ制御回路の内部での時間遅れがあってもスイッチング
素子のスイッチング周波数を高い範囲で設定できるよう
にした電源装置を提供しようとするものである。
のであり、誤差増幅器の出力電圧の許容範囲によって制
限される主回路への入力電圧の許容範囲の幅を広げ、か
つ制御回路の内部での時間遅れがあってもスイッチング
素子のスイッチング周波数を高い範囲で設定できるよう
にした電源装置を提供しようとするものである。
【００１２】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、スイッチング素子およびイン
ダクタを含みスイッチング素子のオン期間にインダクタ
に蓄積したエネルギをスイッチング素子のオフ期間に出
力側に放出させることにより直流電圧変換を行うチョッ
パ回路よりなる主回路と、スイッチング素子をオン・オ
フ制御する制御回路とを備え、制御回路は、主回路の出
力電圧に比例した検出電圧と設定電圧との差分を誤差電
圧として出力する誤差検出部と、スイッチング素子のオ
ンに伴って所定の時定数で充電が開始されるコンデンサ
の両端電圧が誤差電圧に達するとスイッチング素子をオ
フにするとともにコンデンサを放電させ、インダクタの
蓄積エネルギーが規定値以下まで放出されたことを検出
するとスイッチング素子をオンにする判定制御部と、入
力電圧の変動に対して主回路の出力電圧を一定に保つよ
うに入力電圧が上昇すると上記時定数を小さくする方向
に調節するオン時間調節部とを具備するのである。
記目的を達成するために、スイッチング素子およびイン
ダクタを含みスイッチング素子のオン期間にインダクタ
に蓄積したエネルギをスイッチング素子のオフ期間に出
力側に放出させることにより直流電圧変換を行うチョッ
パ回路よりなる主回路と、スイッチング素子をオン・オ
フ制御する制御回路とを備え、制御回路は、主回路の出
力電圧に比例した検出電圧と設定電圧との差分を誤差電
圧として出力する誤差検出部と、スイッチング素子のオ
ンに伴って所定の時定数で充電が開始されるコンデンサ
の両端電圧が誤差電圧に達するとスイッチング素子をオ
フにするとともにコンデンサを放電させ、インダクタの
蓄積エネルギーが規定値以下まで放出されたことを検出
するとスイッチング素子をオンにする判定制御部と、入
力電圧の変動に対して主回路の出力電圧を一定に保つよ
うに入力電圧が上昇すると上記時定数を小さくする方向
に調節するオン時間調節部とを具備するのである。
【００１３】請求項２の発明では、オン時間調節部は、
チョッパ回路への入力電圧の平均値が高い期間には低い
期間よりも時定数を小さくするように時定数を段階的に
切り換え、誤差検出部の出力電圧の許容範囲の上限値に
対する下限値の比が入力電圧の低い期間の時定数に対す
る高い期間の時定数の比以上になるように時定数の切換
条件が設定されている。
チョッパ回路への入力電圧の平均値が高い期間には低い
期間よりも時定数を小さくするように時定数を段階的に
切り換え、誤差検出部の出力電圧の許容範囲の上限値に
対する下限値の比が入力電圧の低い期間の時定数に対す
る高い期間の時定数の比以上になるように時定数の切換
条件が設定されている。
【００１４】請求項３の発明では、オン時間調節部は、
チョッパ回路への入力電圧の平均値が上昇するほど上記
時定数を小さくするように上記コンデンサへの充電電流
を連続的に調節するのである。
チョッパ回路への入力電圧の平均値が上昇するほど上記
時定数を小さくするように上記コンデンサへの充電電流
を連続的に調節するのである。
【００１５】
【作用】上記構成によれば、オン時間調節部を設け、入
力電圧が上昇するとスイッチング素子のオン時間を設定
する時定数を小さくする方向に調節しているから、スイ
ッチング素子のオン時間を規制する要素の１つである誤
差検出部の出力電圧の許容範囲を変えずにオン時間の調
節範囲を広げることができ、結果的に入力電圧として許
容される電圧範囲の上下限の差を大きくとりながらも出
力電圧を安定化することができるのである。
力電圧が上昇するとスイッチング素子のオン時間を設定
する時定数を小さくする方向に調節しているから、スイ
ッチング素子のオン時間を規制する要素の１つである誤
差検出部の出力電圧の許容範囲を変えずにオン時間の調
節範囲を広げることができ、結果的に入力電圧として許
容される電圧範囲の上下限の差を大きくとりながらも出
力電圧を安定化することができるのである。
【００１６】請求項２の構成は、時定数を段階的に切り
換える場合における切換条件の望ましい実施態様であっ
て、この条件を満たすようにすれば、オン時間が連続的
に調節されることになる。請求項３の構成は、時定数を
連続的に調節するようにした望ましい実施態様である。
換える場合における切換条件の望ましい実施態様であっ
て、この条件を満たすようにすれば、オン時間が連続的
に調節されることになる。請求項３の構成は、時定数を
連続的に調節するようにした望ましい実施態様である。
【００１７】
（実施例１）本実施例は、図２に示すように、図１０に
示した従来構成にオン時間調節部としてオン時間調節回
路３を追加し、入力電圧Ｖｉに応じて電流源２３の出力
電流値を切り換えるようにしたものである。すなわち、
図１のように、オン時間調節回路３は、入力電圧Ｖｉを
分圧する２個の抵抗Ｒ7 ，Ｒ8 と、抵抗Ｒ8 にダイオー
ドＤ2 を介して並列接続された平滑用のコンデンサＣ2
と、コンデンサＣ2 の両端電圧を既定の基準電圧Ｖref2
と比較するオープンコレクタ型の出力部を有するコンパ
レータＣＰ1 と、コンパレータＣＰ1 の出力端に接続さ
れた抵抗Ｒ6 とを備えている。抵抗Ｒ6 は電流源２３を
構成するカレントミラー回路の入力側に接続される。
示した従来構成にオン時間調節部としてオン時間調節回
路３を追加し、入力電圧Ｖｉに応じて電流源２３の出力
電流値を切り換えるようにしたものである。すなわち、
図１のように、オン時間調節回路３は、入力電圧Ｖｉを
分圧する２個の抵抗Ｒ7 ，Ｒ8 と、抵抗Ｒ8 にダイオー
ドＤ2 を介して並列接続された平滑用のコンデンサＣ2
と、コンデンサＣ2 の両端電圧を既定の基準電圧Ｖref2
と比較するオープンコレクタ型の出力部を有するコンパ
レータＣＰ1 と、コンパレータＣＰ1 の出力端に接続さ
れた抵抗Ｒ6 とを備えている。抵抗Ｒ6 は電流源２３を
構成するカレントミラー回路の入力側に接続される。
【００１８】オン時間調節回路３の動作について説明す
る。入力電圧Ｖｉは抵抗Ｒ7 ，Ｒ8によって分圧されコ
ンデンサＣ2 により平滑化されてコンデンサＣ2 の両端
電圧が比較電圧としてコンパレータＣＰ1 に入力され
る。したがって、比較電圧は入力電圧Ｖｉの短時間の変
動ではなく、入力電圧Ｖｉの時間平均の変動を反映する
ことになる。コンパレータＣＰ1 では、比較電圧を基準
電圧Ｖref2と比較し、比較電圧が基準電圧Ｖref2よりも
小さい期間、すなわち入力電圧Ｖｉが比較的低い期間に
は出力をオープンにする。コンパレータＣＰ1 の出力が
オープンであるときには、電流源２３の出力電流値は抵
抗Ｒ2 によって決定される。一方、コンデンサＣ2 の両
端電圧である比較電圧が基準電圧Ｖref2以上になると、
コンパレータＣＰ1 の出力はショートとなるから、抵抗
Ｒ2 に対して抵抗Ｒ6 が並列に接続されることになり、
カレントミラー回路への入力電流が増加することによっ
て電流源２３の出力電流も増加することになる。
る。入力電圧Ｖｉは抵抗Ｒ7 ，Ｒ8によって分圧されコ
ンデンサＣ2 により平滑化されてコンデンサＣ2 の両端
電圧が比較電圧としてコンパレータＣＰ1 に入力され
る。したがって、比較電圧は入力電圧Ｖｉの短時間の変
動ではなく、入力電圧Ｖｉの時間平均の変動を反映する
ことになる。コンパレータＣＰ1 では、比較電圧を基準
電圧Ｖref2と比較し、比較電圧が基準電圧Ｖref2よりも
小さい期間、すなわち入力電圧Ｖｉが比較的低い期間に
は出力をオープンにする。コンパレータＣＰ1 の出力が
オープンであるときには、電流源２３の出力電流値は抵
抗Ｒ2 によって決定される。一方、コンデンサＣ2 の両
端電圧である比較電圧が基準電圧Ｖref2以上になると、
コンパレータＣＰ1 の出力はショートとなるから、抵抗
Ｒ2 に対して抵抗Ｒ6 が並列に接続されることになり、
カレントミラー回路への入力電流が増加することによっ
て電流源２３の出力電流も増加することになる。
【００１９】電流源２３の出力電流が大きいときには、
コンデンサＣ2 への充電時間が短くなるのであって、上
述した傾きκを大きく（時定数を小さく）することにな
る。すなわち、上記構成では、入力電圧Ｖｉが高いとき
には低いときよりも傾きκを大きくすることになる。こ
のことは、（３），（４）式によれば、入力電圧Ｖｉが
高い範囲ではスイッチング素子Ｑ1 のオン時間を短く
し、入力電圧Ｖｉが低い範囲ではスイッチング素子Ｑ1
のオン時間を長くすることになる。いま、基準電圧Ｖre
f2に対応する入力電圧ＶｉをＶM とすれば、入力電圧Ｖ
ｉがＶL ≦Ｖｉ≦ＶM の範囲での傾きをκ1 、ＶM ≦Ｖ
ｉ≦ＶH の範囲での傾きをκ2 （＞κ1 ）とするとき
に、図３（ａ）のような関係で傾きκ1 ，κ2 を切り換
えることになる。
コンデンサＣ2 への充電時間が短くなるのであって、上
述した傾きκを大きく（時定数を小さく）することにな
る。すなわち、上記構成では、入力電圧Ｖｉが高いとき
には低いときよりも傾きκを大きくすることになる。こ
のことは、（３），（４）式によれば、入力電圧Ｖｉが
高い範囲ではスイッチング素子Ｑ1 のオン時間を短く
し、入力電圧Ｖｉが低い範囲ではスイッチング素子Ｑ1
のオン時間を長くすることになる。いま、基準電圧Ｖre
f2に対応する入力電圧ＶｉをＶM とすれば、入力電圧Ｖ
ｉがＶL ≦Ｖｉ≦ＶM の範囲での傾きをκ1 、ＶM ≦Ｖ
ｉ≦ＶH の範囲での傾きをκ2 （＞κ1 ）とするとき
に、図３（ａ）のような関係で傾きκ1 ，κ2 を切り換
えることになる。
【００２０】したがって、傾きを切り換えない場合に比
較すれば、誤差増幅器２１の出力電圧の許容範囲による
制限に対してスイッチング素子Ｑ1 のオン時間の調節幅
（図３では時間ｔ1 ′と時間ｔ2 ′との間の範囲）を大
きくとることができるのである。その結果、スイッチン
グ素子Ｑ1 のオン期間は図３（ｂ）の破線と実線との間
で調節されることになる。言い換えると、誤差増幅器２
１の出力電圧の上限値υH と下限値υL との差を大きく
したことに相当する。比較を容易にするために、図４
（ａ）に傾きを切り換える場合を示し、図４（ｂ）に傾
きを切り換えない場合を示す。傾きκを切り換えない場
合には、オン時間の調節範囲がｔ1 〜ｔ2であったのに
対して、傾きκ1 ，κ2 を２段階に切り換えることによ
ってオン時間の調節範囲がｔ1 ′〜ｔ2 ′に広がること
がわかる。また、誤差増幅器２１の出力電圧の許容範囲
の上限値と下限値とをυL 〜υH からυL ′〜υH ′に
広げたことに相当することがわかる。
較すれば、誤差増幅器２１の出力電圧の許容範囲による
制限に対してスイッチング素子Ｑ1 のオン時間の調節幅
（図３では時間ｔ1 ′と時間ｔ2 ′との間の範囲）を大
きくとることができるのである。その結果、スイッチン
グ素子Ｑ1 のオン期間は図３（ｂ）の破線と実線との間
で調節されることになる。言い換えると、誤差増幅器２
１の出力電圧の上限値υH と下限値υL との差を大きく
したことに相当する。比較を容易にするために、図４
（ａ）に傾きを切り換える場合を示し、図４（ｂ）に傾
きを切り換えない場合を示す。傾きκを切り換えない場
合には、オン時間の調節範囲がｔ1 〜ｔ2であったのに
対して、傾きκ1 ，κ2 を２段階に切り換えることによ
ってオン時間の調節範囲がｔ1 ′〜ｔ2 ′に広がること
がわかる。また、誤差増幅器２１の出力電圧の許容範囲
の上限値と下限値とをυL 〜υH からυL ′〜υH ′に
広げたことに相当することがわかる。
【００２１】遅延時間τを考慮する場合、傾きκを切り
換えなければ、（９）式によって傾きκが規制され、傾
きκが取り得る条件の最大値であるとき、すなわちスイ
ッチング素子Ｑ1 のオン時間ｔ1 ，ｔ2 について取り得
る条件の最小値（スイッチング周波数が最大値）である
とするとき、図５（ｂ）のような範囲でオン時間ｔ1，
ｔ2 が調節されることになる。これに対して、傾き
κ1 ，κ2 を２段階に切り換えるようにした場合には、
図５（ａ）のように、オン時間の調節範囲をｔ1 ／２〜
ｔ2 ／２とすることができ、スイッチング周波数の最大
値を２倍に引き上げることができる。すなわち、インダ
クタＬ1 の大型化などの問題が解消されることになる。
ここに、図５（ａ）の例では、誤差増幅器２１の出力電
圧の許容範囲内で、傾きκ1 ，κ2 がどちらに設定され
ていてもオン時間を調節することが可能な範囲があるか
ら、この範囲内において傾きκ1 ，κ2 を切り換えるよ
うにすればよい。たとえば、図６に示すように、傾きκ
1 に対するオン時間の調節範囲がｔ11〜ｔ21、傾きκ2
（＞κ1 ）に対するオン時間の調節範囲がｔ12〜ｔ22で
あるとすれば、ｔ22≧ｔ11（κ2 ≦（υH ／υL ）
κ1 ）という条件が満たされるように、傾きκ1 ，κ2
を切り換えるのである。この条件を満たすようにすれ
ば、傾きκ1 ，κ2 を切り換えるに際してオン時間を連
続的に制御することができるのである。他の構成および
動作は従来例と同様である。
換えなければ、（９）式によって傾きκが規制され、傾
きκが取り得る条件の最大値であるとき、すなわちスイ
ッチング素子Ｑ1 のオン時間ｔ1 ，ｔ2 について取り得
る条件の最小値（スイッチング周波数が最大値）である
とするとき、図５（ｂ）のような範囲でオン時間ｔ1，
ｔ2 が調節されることになる。これに対して、傾き
κ1 ，κ2 を２段階に切り換えるようにした場合には、
図５（ａ）のように、オン時間の調節範囲をｔ1 ／２〜
ｔ2 ／２とすることができ、スイッチング周波数の最大
値を２倍に引き上げることができる。すなわち、インダ
クタＬ1 の大型化などの問題が解消されることになる。
ここに、図５（ａ）の例では、誤差増幅器２１の出力電
圧の許容範囲内で、傾きκ1 ，κ2 がどちらに設定され
ていてもオン時間を調節することが可能な範囲があるか
ら、この範囲内において傾きκ1 ，κ2 を切り換えるよ
うにすればよい。たとえば、図６に示すように、傾きκ
1 に対するオン時間の調節範囲がｔ11〜ｔ21、傾きκ2
（＞κ1 ）に対するオン時間の調節範囲がｔ12〜ｔ22で
あるとすれば、ｔ22≧ｔ11（κ2 ≦（υH ／υL ）
κ1 ）という条件が満たされるように、傾きκ1 ，κ2
を切り換えるのである。この条件を満たすようにすれ
ば、傾きκ1 ，κ2 を切り換えるに際してオン時間を連
続的に制御することができるのである。他の構成および
動作は従来例と同様である。
【００２２】なお、上記構成では、傾きκ1 ，κ2 を２
段階に切り換えるようにしているが、２段階に切り換え
るだけでは十分に対応できない場合には、傾きκ1 の切
換段数をさらに多くしてもよい。 （実施例２）本実施例では、図７に示すように、タイマ
回路の時定数を決定する要素のうちコンデンサＣ3 に対
して別のコンデンサＣ4 を並列接続する状態と、コンデ
ンサＣ4 をコンデンサＣ3 から切り離す状態とに切り換
えることによって、傾きκ1，κ2 を切り換えるように
した例を示す。オン時間調節回路３は、実施例とほぼ同
様の構成を有し、抵抗Ｒ7 ，Ｒ8 により入力電圧を分圧
し、ダイオードＤ2 を介してコンデンサＣ2 に印加す
る。このコンデンサＣ2 の端子電圧を比較電圧としてコ
ンパレータＣＰ1 において基準電圧Ｖref2と比較し、比
較電圧と基準電圧Ｖref2との大小関係に基づいてコンデ
ンサＣ3 とコンデンサＣ4 との接続状態を切り換えるの
である。コンデンサＣ4 はコンパレータＣＰ1 の出力端
と電流源２３の出力端との間に接続されている。
段階に切り換えるようにしているが、２段階に切り換え
るだけでは十分に対応できない場合には、傾きκ1 の切
換段数をさらに多くしてもよい。 （実施例２）本実施例では、図７に示すように、タイマ
回路の時定数を決定する要素のうちコンデンサＣ3 に対
して別のコンデンサＣ4 を並列接続する状態と、コンデ
ンサＣ4 をコンデンサＣ3 から切り離す状態とに切り換
えることによって、傾きκ1，κ2 を切り換えるように
した例を示す。オン時間調節回路３は、実施例とほぼ同
様の構成を有し、抵抗Ｒ7 ，Ｒ8 により入力電圧を分圧
し、ダイオードＤ2 を介してコンデンサＣ2 に印加す
る。このコンデンサＣ2 の端子電圧を比較電圧としてコ
ンパレータＣＰ1 において基準電圧Ｖref2と比較し、比
較電圧と基準電圧Ｖref2との大小関係に基づいてコンデ
ンサＣ3 とコンデンサＣ4 との接続状態を切り換えるの
である。コンデンサＣ4 はコンパレータＣＰ1 の出力端
と電流源２３の出力端との間に接続されている。
【００２３】したがって、入力電圧が低く比較電圧が基
準電圧Ｖref2よりも低いときには、コンパレータＣＰ1
の出力はショートになってコンデンサＣ3 にコンデンサ
Ｃ4が並列接続されることになり、電流源２３の出力電
流はコンデンサＣ3 ，Ｃ4 に充電される。一方、入力電
圧が高く比較電圧が基準電圧Ｖref2以上であるときには
コンパレータＣＰ1 の出力はオープンになってコンデン
サＣ3 にのみ電流源２３の出力電流が充電される。すな
わち、入力電圧が低いときの傾きκ1 に比較して入力電
圧が高いときの傾きκ2 を大きくすることができるので
ある。他の構成および動作は実施例１と同様である。
準電圧Ｖref2よりも低いときには、コンパレータＣＰ1
の出力はショートになってコンデンサＣ3 にコンデンサ
Ｃ4が並列接続されることになり、電流源２３の出力電
流はコンデンサＣ3 ，Ｃ4 に充電される。一方、入力電
圧が高く比較電圧が基準電圧Ｖref2以上であるときには
コンパレータＣＰ1 の出力はオープンになってコンデン
サＣ3 にのみ電流源２３の出力電流が充電される。すな
わち、入力電圧が低いときの傾きκ1 に比較して入力電
圧が高いときの傾きκ2 を大きくすることができるので
ある。他の構成および動作は実施例１と同様である。
【００２４】（実施例３）本実施例は、図８に示すよう
に、実施例２の回路構成に対して、オン時間調節回路３
にコンパレータＣＰ1 を設けず、コンデンサＣ2 とコン
デンサＣ3 との間に抵抗Ｒ9 を挿入した構成としたもの
である。この構成では、入力電圧の平均値の上昇に伴っ
てコンデンサＣ3 への充電電流が増加するから、傾きκ
が無段階連続的に変化することになる。他の構成および
動作は実施例１と同様である。
に、実施例２の回路構成に対して、オン時間調節回路３
にコンパレータＣＰ1 を設けず、コンデンサＣ2 とコン
デンサＣ3 との間に抵抗Ｒ9 を挿入した構成としたもの
である。この構成では、入力電圧の平均値の上昇に伴っ
てコンデンサＣ3 への充電電流が増加するから、傾きκ
が無段階連続的に変化することになる。他の構成および
動作は実施例１と同様である。
【００２５】（実施例４）本実施例は、図９のように、
主回路１を反転型（昇降圧型）のチョッパ回路１とした
点が実施例３とは異なる。すなわち、整流器ＲＥの出力
端間にはスイッチング素子Ｑ1 と抵抗Ｒ1 とインダクタ
Ｌ1 との直列回路を接続し、抵抗Ｒ1 とインダクタＬ1
との直列回路に対して、ダイオードＤ1 を介して平滑用
のコンデンサＣ1 を接続した構成になっている。この構
成では、スイッチング素子Ｑ1 のオン時にインダクタＬ
1 に蓄積されたエネルギーを、スイッチング素子Ｑ1 が
オフのときにコンデンサＣ1 に放出するのであって、入
力電圧に対して出力電圧を昇圧、降圧いずれにも設定で
きるようになっている。他の構成は実施例１と同様であ
る。
主回路１を反転型（昇降圧型）のチョッパ回路１とした
点が実施例３とは異なる。すなわち、整流器ＲＥの出力
端間にはスイッチング素子Ｑ1 と抵抗Ｒ1 とインダクタ
Ｌ1 との直列回路を接続し、抵抗Ｒ1 とインダクタＬ1
との直列回路に対して、ダイオードＤ1 を介して平滑用
のコンデンサＣ1 を接続した構成になっている。この構
成では、スイッチング素子Ｑ1 のオン時にインダクタＬ
1 に蓄積されたエネルギーを、スイッチング素子Ｑ1 が
オフのときにコンデンサＣ1 に放出するのであって、入
力電圧に対して出力電圧を昇圧、降圧いずれにも設定で
きるようになっている。他の構成は実施例１と同様であ
る。
【００２６】図示していないが、降圧型のチョッパ回路
を主回路１としても本発明の技術思想は適用可能であ
る。
を主回路１としても本発明の技術思想は適用可能であ
る。
【００２７】
【発明の効果】本発明は上述のように、主回路の出力電
圧に比例した検出電圧と設定電圧との差分を誤差電圧と
して出力する誤差検出部と、スイッチング素子のオンに
伴って所定の時定数で充電が開始されるコンデンサの両
端電圧が誤差電圧に達するとスイッチング素子をオフに
するとともにコンデンサを放電させ、インダクタの蓄積
エネルギーが規定値以下まで放出されたことを検出する
とスイッチング素子をオンにする判定制御部と、入力電
圧の変動に対して主回路の出力電圧を一定に保つように
入力電圧が上昇すると上記時定数を小さくする方向に調
節するオン時間調節部とを制御回路に設けているので、
スイッチング素子のオン時間を規制する要素の１つであ
る誤差検出部の出力電圧の許容範囲を変えずにオン時間
の調節範囲を広げることができ、結果的に入力電圧とし
て許容される電圧範囲の上下限の差を大きくとりながら
も出力電圧を安定化することができるという利点があ
る。
圧に比例した検出電圧と設定電圧との差分を誤差電圧と
して出力する誤差検出部と、スイッチング素子のオンに
伴って所定の時定数で充電が開始されるコンデンサの両
端電圧が誤差電圧に達するとスイッチング素子をオフに
するとともにコンデンサを放電させ、インダクタの蓄積
エネルギーが規定値以下まで放出されたことを検出する
とスイッチング素子をオンにする判定制御部と、入力電
圧の変動に対して主回路の出力電圧を一定に保つように
入力電圧が上昇すると上記時定数を小さくする方向に調
節するオン時間調節部とを制御回路に設けているので、
スイッチング素子のオン時間を規制する要素の１つであ
る誤差検出部の出力電圧の許容範囲を変えずにオン時間
の調節範囲を広げることができ、結果的に入力電圧とし
て許容される電圧範囲の上下限の差を大きくとりながら
も出力電圧を安定化することができるという利点があ
る。
【図１】実施例１を示す具体回路図である。
【図２】実施例１を示す概略の回路図である。
【図３】実施例１の動作説明図である。
【図４】（ａ）は実施例１の動作説明図、（ｂ）は従来
例の動作説明図である。
例の動作説明図である。
【図５】（ａ）は実施例１の動作説明図、（ｂ）は従来
例の動作説明図である。
例の動作説明図である。
【図６】実施例１の動作説明図である。
【図７】実施例２を示す回路図である。
【図８】実施例３を示す回路図である。
【図９】実施例４を示す回路図である。
【図１０】従来例を示す回路図である。
【図１１】従来例の動作説明図である。
【図１２】従来例の動作説明図である。
１ 主回路 ２ 制御回路 ３ オン時間調節回路 ２１ 誤差増幅器 ２３ 電流源 ２４ 比較器 ２５ ＲＳラッチ ２６ ゼロ点検出器 Ｃ3 コンデンサ Ｌ1 インダクタ Ｑ1 スイッチング素子 Ｒ1 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04M 3/155 H04M 7/06 H04M 7/21
Claims (3)
- 【請求項１】 スイッチング素子およびインダクタを含
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路の出力電圧に比
例した検出電圧と設定電圧との差分を誤差電圧として出
力する誤差検出部と、スイッチング素子のオンに伴って
所定の時定数で充電が開始されるコンデンサの両端電圧
が誤差電圧に達するとスイッチング素子をオフにすると
ともにコンデンサを放電させ、インダクタの蓄積エネル
ギーが規定値以下まで放出されたことを検出するとスイ
ッチング素子をオンにする判定制御部と、入力電圧の変
動に対して主回路の出力電圧を一定に保つように入力電
圧が上昇すると上記時定数を小さくする方向に調節する
オン時間調節部とを具備することを特徴とする電源装
置。 - 【請求項２】 オン時間調節部は、チョッパ回路への入
力電圧の平均値が高い期間には低い期間よりも時定数を
小さくするように時定数を段階的に切り換え、誤差検出
部の出力電圧の許容範囲の上限値に対する下限値の比が
入力電圧の低い期間の時定数に対する高い期間の時定数
の比以上になるように時定数の切換条件が設定されて成
ることを特徴とする請求項１記載の電源装置。 - 【請求項３】 オン時間調節部は、チョッパ回路への入
力電圧の平均値が上昇するほど上記時定数を小さくする
ように上記コンデンサへの充電電流を連続的に調節する
ことを特徴とする請求項１記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30411692A JP3161839B2 (ja) | 1992-11-13 | 1992-11-13 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30411692A JP3161839B2 (ja) | 1992-11-13 | 1992-11-13 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06153496A JPH06153496A (ja) | 1994-05-31 |
| JP3161839B2 true JP3161839B2 (ja) | 2001-04-25 |
Family
ID=17929226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30411692A Expired - Fee Related JP3161839B2 (ja) | 1992-11-13 | 1992-11-13 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161839B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963190B2 (en) | 2003-05-14 | 2005-11-08 | Taiyo Yuden Co., Ltd. | Power supply apparatus |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI235621B (en) | 2003-12-18 | 2005-07-01 | Richtek Techohnology Corp | Control device and method for capacitance charger |
| KR101026248B1 (ko) | 2004-09-21 | 2011-03-31 | 페어차일드코리아반도체 주식회사 | 역률 보상 회로 |
| US7923973B2 (en) | 2008-09-15 | 2011-04-12 | Power Integrations, Inc. | Method and apparatus to reduce line current harmonics from a power supply |
| US8040114B2 (en) | 2008-11-07 | 2011-10-18 | Power Integrations, Inc. | Method and apparatus to increase efficiency in a power factor correction circuit |
| US8004262B2 (en) | 2008-11-07 | 2011-08-23 | Power Integrations, Inc. | Method and apparatus to control a power factor correction circuit |
| JP6447095B2 (ja) | 2014-12-19 | 2019-01-09 | 富士電機株式会社 | スイッチング電源回路 |
-
1992
- 1992-11-13 JP JP30411692A patent/JP3161839B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963190B2 (en) | 2003-05-14 | 2005-11-08 | Taiyo Yuden Co., Ltd. | Power supply apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06153496A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964028A (en) | Current limited quasi-resonant voltage converting power supply | |
| KR100428329B1 (ko) | 전원공급장치 | |
| US5912552A (en) | DC to DC converter with high efficiency for light loads | |
| US8115465B2 (en) | Method and apparatus for a high voltage power supply circuit | |
| JPH06197545A (ja) | スイッチモード電源 | |
| JP2001211636A (ja) | Ｄｃ／ｄｃコンバータ及びｄｃ／ｄｃコンバータの動作方法 | |
| WO1998040802A1 (en) | Multiplexing power converter | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| US5291385A (en) | Zero-current switching forward power converter operating in damped reverse boost mode | |
| JP3161839B2 (ja) | 電源装置 | |
| JPH0345984B2 (ja) | ||
| JPH0799775A (ja) | 電源装置 | |
| JP3093893B2 (ja) | 電源装置 | |
| JP2000341957A (ja) | 電源装置 | |
| EP0785611A2 (en) | Electric power apparatus | |
| JP4240926B2 (ja) | 電源装置 | |
| JP4058968B2 (ja) | 電源装置 | |
| US11909309B2 (en) | Stable switching for a power factor correction boost converter using an input voltage and an output voltage | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JPS627775B2 (ja) | ||
| JPH0624893Y2 (ja) | シリーズレギュレータの過負荷防止回路 | |
| JP2913800B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JP2654732B2 (ja) | アクティブフィルタ型スイッチング電源 | |
| JP2000005874A (ja) | アーク加工用電源装置 | |
| JPH05176530A (ja) | スイッチング電源回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |