JP2913800B2 - スイッチング電源装置の出力電圧可変方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチング電源装置の出力電圧可変方式に
関する。

［従来の技術］ スイッチング電源装置は種々のものがあるが、一般的
には入力電圧をスイッチング素子によりスイッチングし
てトランスの一次巻線に印加し、トランスの二次巻線に
誘起された電圧を整流平滑して出力し、この出力電圧に
基づいてスイッチング素子のON,OFF動作を制御して出力
電圧を安定化させるものであり、例えばフォワード型コ
ンバータの出力電圧は次式で表される。

Vo＝（Vi×Ns/Np−Vd）×ton×ｆ …（１） 但し、Voは出力電圧,Viは入力電圧,Nsはトランスの二
次巻線数,Npはトランスの一次巻線,Vdは二次側電圧降
下,tonはスイッチング素子の導通時間,fはスイッチング
周波数である。

出力電圧可変方式は、前記（１）式においてVi,Ns/N
p,Vd,tonまたはｆを変化させるものであり、その中でも
tonを変化させるスイッチング素子の制御方式が比較的
構造が簡単で小型化に適することから広く用いられてい
る。これはスイッチング周波数を一定とし、スイッチン
グ素子の導通時間を定めるパルス幅を出力電圧の出力設
定値に応じて可変制御する所謂PWM制御である。

［発明が解決しようとする課題］ 出力電圧をPWM制御方式により可変するスイッチング
電源においては、パルス幅を極端に狭くするとスイッチ
ング素子が不飽和領域で動作することになりパルス幅の
最小値ton minに制限を受ける。このため、出力電圧の
低電圧領域例えば定格出力電圧の80％以下で出力電流の
ディレーティングが必要になったり、さらにまた出力電
圧の可変範囲を低電圧領域例えば0,5V以下まで広げるこ
とができないという問題がある。これは、前記（１）式
においてｆ以下が同じ値であると次式に書き換えられ
る。

Vo min ∝ f …（２） このように最低出力電圧はスイッチング周波数に比例
するにもかかわらず、近年のスイッチング電源の高周波
化によりスイッチング周波数は従来の５〜10倍に高くな
っているのに対しton minはそれほど変っていないた
め、最低出力電圧も従来の５〜10倍になつてしまうから
である。

そこで本発明は出力電圧の低電圧領域における可変範
囲を広くすることが可能なスイッチング電源装置の出力
電圧可変方式を提供することを目的とする。

［課題を解決するための手段］ 本発明は入力電圧を昇圧回路の第１のスイッチング素
子によりスイッチングして昇圧するとともに、この昇圧
された入力電圧が入力設定値になるように第１のパルス
幅制御回路により前記第１のスイッチング素子の導通パ
ルス幅を制御し前記昇圧された入力電圧を第２のスイッ
チング素子によりスイッチングしてトランスの一次巻線
に印加し、トランスの二次巻線に誘起した電圧を整流平
滑して出力し、この出力電圧が出力設定値になるように
第２のパルス幅制御回路により前記第２のスイッチング
素子の導通パルス幅を制御するスイッチング電源装置に
おいて、前記第１のパルス幅制御回路は前記入力設定値
を可変する入力可変指令部を備えるとともに、前記第２
のパルス幅制御回路は前記出力設定値を可変する出力可
変指令部を備え、前記出力電圧を所定の電圧領域よりも
高い範囲で可変する場合は、前記入力可変指令部により
前記入力設定値を一定値にして前記入力電圧を一定に保
ちながら、前記出力可変指令部により前記出力設定値を
可変し、前記出力電圧を前記所定の電圧領域よりも低い
範囲で可変する場合は、前記第２のスイッチング素子へ
の導通パルス幅が略最小になるように前記出力可変指令
部により前記出力設定値を一定にしながら、前記入力可
変指令部により前記入力設定値を前記一定値より低く可
変するものである。

［作用］ 出力電圧を所定の電圧領域よりも高い範囲で可変する
場合は、入力可変指令部により入力設定値を一定値にし
て入力電圧を一定に保ちながら、出力可変指令部により
出力設定値を可変する。一方、出力電圧を所定の電圧領
域よりも低い範囲で可変する場合は、第２のスイッチン
グ素子への導通パルス幅が略最小になるように出力可変
指令部により出力設定値を一定にしながら、入力可変指
令部により入力設定値を一定値より低く可変することに
より、出力電圧の低電圧領域における可変範囲を第２の
パルス幅制御回路でPWM制御し得る最小出力電圧以下ま
で広くすることができる。

［実施例］ 以下、本発明の一実施例を添付図面を参照して説明す
る。

第１図に示すように、商用電源１を入力整流回路２に
より整流し、整流された直流入力電圧はFETからなる第
１のスイッチング素子３と、インダクタ４と、ダイオー
ド５とにより構成される昇圧回路たる力率改善用昇圧チ
ョッパ回路６に印加され、スイッチング素子３によりス
イッチングして昇圧された直流入力電圧Viを出力する。
この昇圧チョッパ回路６の出力端間には平滑コンデンサ
７が接続され、この平滑コンデンサ７と並列に抵抗8,9
の直列回路が接続されており、前記直流入力電圧Viは前
記抵抗8,9により分圧された入力検出電圧として第１の
パルス幅制御回路10aに供給され、入力可変指令部たる
入力可変指令端子P1より外部から供給された入力設定値
としての入力指令電圧と比較され、この比較信号に基づ
いて第１のスイッチング素子３の導通パルス幅を制御し
ている。また、昇圧された直流入力電圧Viは一次側と二
次側を絶縁するトランス11の一次巻線に印加され、一次
巻線にはFETからなる第２のスイッチング素子12が直列
に接続されており、直流入力電圧Viを第２のスイッチン
グ素子12によりスイッチングし、トランス11の二次巻線
に誘起された電圧は整流平滑回路13により整流平滑さ
れ、出力端子＋V,−Ｖを介して負荷14に直流出力電圧Vo
を供給する。

出力端子＋V,−Ｖ間には分圧用の抵抗15,16の直列回
路が接続され、出力電圧Voは前記抵抗15,16により分圧
された出力検出電圧としてパルス幅制御回路10bに供給
され、出力可変指令部たる出力可変指令端子P2より外部
から供給される出力設定値としての出力指令電圧と比較
される。そしてパルス幅制御回路10bではこの比較信号
に基づいて第２のスイッチング素子12の導通パルス幅を
制御している。

17は出力電圧Vo側において過負荷・短絡を検出する過
電流検出回路であり、過負荷または負荷短絡を検出して
第１のパルス幅制御回路10aに過電流検出信号を供給
し、第１のスイッチング素子３への導通パルス幅を制御
して直流入力電圧Viを強制的に低下させ、過電流による
負荷14の破損を防ぐものである。

パルス幅制御回路10a及び10bは第２図に示すように同
一の回路で構成されている。パルス幅制御回路10aでは
昇圧された直流入力電圧Viを抵抗8,9により分圧した入
力検出電圧が演算増幅器18の非反転入力端子に印加され
るとともに、外部からの入力指令電圧を抵抗19,20で分
圧した入力設定値としての電圧が演算増幅器18の反転入
力端子に印加されて比較増幅される。またパルス幅制御
回路10bでは出力電圧Voを抵抗15,16により分圧した出力
検出電圧が演算増幅器18の非反転入力端子に印加される
とともに、外部からの出力指令電圧を抵抗19,20で分圧
した出力設定値としての電圧が分圧されて演算増幅器18
の反転入力端子に印加されて比較増幅される。この比較
増幅された信号は演算増幅器18の出力端子から出力され
て演算増幅器21の非反転入力端子に印加されるととも
に、三角波発振回路22から出力される三角波が演算増幅
器21の反転入力端子に印加されて比較増幅され、この比
較結果に基づく導通幅を有するパルスによりドライバ回
路23を介して第１のスイッチング素子３又は第２のスイ
ッチング素子12をON,OFF制御する。

次に前記構成につき、その作用を説明する。

まず、出力電圧Voを所定の電圧領域である低電圧領域
より高い範囲で低く可変する場合には、入力可変指令端
子P1より外部から供給される入力指令電圧を一定の高い
値とし、かつ出力可変指令端子P2より外部から供給され
る出力指令電圧を低下させる。この状態で商用電源１を
入力整流回路２に印加すると、入力電圧が昇圧チョッパ
回路６に供給され、昇圧チョッパ回路６においては、第
１のスイッチング素子３がONのとき電流は入力整流回路
２→インダクタンス４→第１のスイッチング素子３→入
力整流回路２に流れてインダクタンス４に電磁エネルギ
ーが蓄えられる。次に第１のスイッチング素子３がOFF
にな、ると、電流は入力整流回路２→インダクタンス４
→ダイオード５→トランス11→第２のスイッチング素子
12→整流回路２に流れ、このときインダクタンス４に蓄
えられていた電磁エネルギーが放出してコンデンサ７に
充電されることにより、入力電圧は波形整形されて昇圧
される。そして昇圧された直流入力電圧Vi及び入力可変
指令端子P1から供給される入力指令電圧は、第１のパル
ス幅制御回路10aにおいてそれぞれ抵抗8,9及び抵抗19,2
0で分圧されて演算増幅器18により比較増幅される。

このとき、第３図（Ａ）に示すように第１のパルス幅
制御回路10aでは外部から一定の高い入力設定値として
の入力指令電圧が供給されているため、これが演算増幅
器18により入力検出電圧と比較増幅された信号VA1は略
一定の電圧として演算増幅器21により印加される。さら
に信号VA1は演算増幅器21により三角波発振回路22から
出力される三角波電圧VBと比較されるが、信号VAが略一
定であるため出力されるパルスVC1の導通幅も殆ど変化
しない。従つて、このパルスVC1の出カによりドライバ
回路23を介して第１のスイッチング素子３が制御され、
直流出力電圧Viは高い電圧として一定に保たれる。

また直流入力電圧Viは第２のスイッチング素子12によ
りスイッチングしてトランス11の一次巻線に印加され、
二次巻線に誘起された電圧は整流平滑回路13により整流
平滑されて出力電圧Voが負荷14に供給される。この出力
電圧Vo及び出力可変指令端子P2より供給される出力電圧
設定値としての出力指令電圧は、それぞれ抵抗15,16及
ひ抵抗19,20により分圧され、第２のパルス幅制御回路1
0bにおいて演算増幅器18により比較増幅される。そし
て、比較された信号VDと三角波発振回路25から出力され
る三角波電圧VEとを演算増幅器24にて比較してパルスVF
を出力する。この場合、第３図（Ｂ）に示すようにパル
ス幅制御回路10bでは外部からの出力指令電圧の低下に
応じて信号VDのレベルが上昇しパルスVFのパルス幅が小
さくなるものであり、信号VDは順次VD1→VD2→VD3に移
行し、これに伴いパルスはVF1→VF2→VF3に移行してパ
ルス幅が挾められる。

従って、前記（１）式に示すように、昇圧された直流
入力電圧Viが一定の状態では第２のスイッチング素子12
の導通時間tonを小さくすることにより、これに比例し
て出力電圧Voは最小導通時間ton minまで低下させるこ
とができる。

次に出力電圧Voを低い電圧領域で可変する場合には、
出力設定値をパルスVFの導逓幅が略最小になるように一
定にして、入力設定値を可変させる。これにより第４図
に示すように第２のパルス幅制御回路10bにおいて信号V
VD3と三角波電圧VEとの比較により、一定の略最小導通
幅を有するパルスVF3がドライバ回路26を介して第２の
スイッチング素子12に供給される。一方、第１のパルス
幅制御回路10aでは入力設定値としての入力指令電圧を
低下させると、信号VAが順次VA1→VA2,VA3に移行し、こ
れに従いパルスVCはVC1→VC2→VC3に移行してパルス幅
が狭められる。このため、昇圧チョッパ回路６のスイッ
チング素子３のオン時間は短くなりインダクタンス４に
蓄えられる電磁エネルギーが減少して直流入力電圧Viは
低下し、（１）式に示すように第２のスイッチング素子
12の導通時間tonを略最小にした状態でさらに直流入力
電圧Viに比例して出力電圧Voを低下させることができ
る。この場合、入力設定値の低下に応じて出力設定値も
低下させる。

このように上記実施例においては、第５図に示すよう
に所定の出力電圧Vo例えば1V程度までは第３図（Ａ）
（Ｂ）に従いパルス幅制御回路10aの入力設定値を高電
圧で一定にして直流入力電圧Viを一定に保ち、パルス幅
制御回路10bの出力設定値を低下させることにより、第
２のスイッチング素子12の導通パルス幅を小さく制御し
てPWM制御により出力電圧Voを低下させ、それより低い
出力電圧Voを得る場合には第４図（Ａ）（Ｂ）に従い、
第２のスイッチング素子12への導通パルス幅が略最小に
なるように出力設定値を一定に保ち、外部からの入力指
令電圧を可変して入力設定値を低下させることにより昇
圧チョッパ回路６の第１のスイッチング素子３への導通
パルス幅を小さく制御して出力電圧Voをさらに低下させ
るものであり、このようにして低電圧領域で広い範囲に
可変でき、高周波化に適したスイッチング制御が可能に
なる。また、昇圧チョッパ回路６で入力電圧を昇圧して
トランス11に印加しているのでコンデンサ７の容量を小
さくして、小型化を図ることができ、しかもスイッチン
グ電源の効率を向上させることが可能になる。

尚、本発明は上記実施例に限定されるものではなく本
発明の要旨の範囲内において種々の変形実施が可能であ
る。例えば昇圧回路として昇圧チョッパ回路を用いたが
昇降圧チョッパ回路等を用いることもできる。また出力
設定値となる電圧はスイッチング電源装置内の基準電圧
を可変抵抗器により可変させて供給してもよく、またス
イッチング素子はFETの代わりにトランジスタを用いて
もよい。

［発明の効果］ 本発明は入力電圧を昇圧回路の第１のスイッチング素
子によりスイッチングして昇圧するとともに、この昇圧
された入力電圧が入力設定値になるように第１のパルス
幅制御回路により前記第１のスイッチング素子の導通パ
ルス幅を制御し前記昇圧された入力電圧を第２のスイッ
チング素子によりスイッチングしてトランスの一次巻線
に印加し、トランスの二次巻線に誘起した電圧を整流平
滑して出力し、この出力電圧が出力設定値になるように
第２のパルス幅制御回路により前記第２のスイッチング
素子の導通パルス幅を制御するスイッチング電源装置に
おいて、前記第１のパルス幅制御回路は前記入力設定値
を可変する入力可変指令部を備えるとともに、前記第２
のパルス幅制御回路は前記出力設定値を可変する出力可
変指令部を備え、前記出力電圧を所定の電圧領域よりも
高い範囲で可変する場合は、前記入力可変指令部により
前記入力設定値を一定値にして前記入力電圧を一定に保
ちながら、前記出力可変指令部により前記出力設定値を
可変し、前記出力電圧を前記所定の電圧領域よりも低い
範囲で可変する場合は、前記第２のスイッチング素子へ
の導通パルス幅が略最小になるように前記出力可変指令
部により前記出力設定値を一定にしながら、前記入力可
変指令部により前記入力設定値を前記一定値より低く可
変することにより出力電圧の低電圧領域における可変範
囲を広くすることが可能なスイッチング電源装置の出力
電圧可変方式を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図、第２図は
パルス幅制御回路を示す回路構成図、第３図（Ａ）
（Ｂ）は出力電圧を低電圧領域よりも高い範囲で低下さ
せる場合におけるパルス幅制御回路の動作を示す波形
図、第４図（Ａ）（Ｂ）は出力電圧を低電圧領域で低下
させる場合におけるパルス幅制御回路の動作を示す波形
図、第５図は出力電圧とパルス幅の関係を示すグラフで
ある。 ３……第１のスイッチング素子 ６……昇圧回路 10a,10b……パルス幅制御回路 11……トランス 12……第２のスイッチング素子 13……整流平滑回路 P1……入力可変指令端子（入力可変指令部） P2……出力可変指令端子（出力可変指令部）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力電圧を昇圧回路の第１のスイッチング
   素子によりスイッチングして昇圧するとともに、この昇
   圧された入力電圧が入力設定値になるように第１のパル
   ス幅制御回路により前記第１のスイッチング素子の導通
   パルス幅を制御し前記昇圧された入力電圧を第２のスイ
   ッチング素子によりスイッチングしてトランスの一次巻
   線に印加し、トランスの二次巻線に誘起した電圧を整流
   平滑して出力し、この出力電圧が出力設定値になるよう
   に第２のパルス幅制御回路により前記第２のスイッチン
   グ素子の導通パルス幅を制御するスイッチング電源装置
   において、前記第１のパルス幅制御回路は前記入力設定
   値を可変する入力可変指令部を備えるとともに、前記第
   ２のパルス幅制御回路は前記出力設定値を可変する出力
   可変指令部を備え、前記出力電圧を所定の電圧領域より
   も高い範囲で可変する場合は、前記入力可変指令部によ
   り前記入力設定値を一定値にして前記入力電圧を一定に
   保ちながら、前記出力可変指令部により前記出力設定値
   を可変し、前記出力電圧を前記所定の電圧領域よりも低
   い範囲で可変する場合は、前記第２のスイッチング素子
   への導通パルス幅が略最小になるように前記出力可変指
   令部により前記出力設定値を一定にしながら、前記入力
   可変指令部により前記入力設定値を前記一定値より低く
   可変することを特徴とするスイッチング電源装置の出力
   電圧可変方式。