JP6230454B2 - 高調波抑制電源およびその制御回路 - Google Patents

Description

本発明は、高調波を抑制する高調波抑制電源およびその制御回路に関する。

ひずみ波交流の中に含まれている高調波は、電路や接続機器に悪影響を及ぼすため、高調波を発生し易い電気機器は、高調波抑制電源により高調波を抑制する必要がある。例えば、マルチプライヤを有するチョッパ回路は、広い負荷領域で高調波歪が少ない点有利であることから、高調波抑制電源として広く用いられている。しかし、軽負荷時に出力電圧が上昇してしまい易く、制御回路も構成が複雑となるという課題がある。

一方、マルチプライヤを有しないオン時間幅制御の臨界型チョッパ回路は、制御回路の構成が複雑でなく、軽負荷時における出力電圧上昇も発生し難いが、入力電流の歪が発生し易く、高調波歪が顕著となるといった課題があった。

上記課題に対して、特許文献１では、インダクタの２次側巻線に誘導される電圧を用いて入力電圧を感知し、感知された入力電圧によってスイッチの導通期間を調整することにより、入力電流の歪を補償する力率補正回路が開示されている。

特開２００６−９４６９７号公報

しかしながら、オン時間幅制御の臨界型チョッパ回路においては、負荷変動に対応したフィードバック制御が出力電圧検出によりなされ、スイッチの導通期間が大幅な変化量（例えば、軽負荷時に数百ｎｓ、重負荷時に数十μｓ）で制御される。このようにスイッチの導通期間が大幅な変化量で制御されるようなオン時間幅制御の臨界型チョッパ回路において、インダクタの２次側巻線に誘導される電圧情報のみでスイッチの導通期間を補正したとしても、広範囲な負荷変動に対応して適切にスイッチの導通期間を調整することは実際上困難であり、上記補正により却って入力電流が歪んでしまう虞があり、広範囲な負荷変動に対して高調波を抑制するには、更に別の手法を講じる必要がある。

その他、特許文献１以外の方法として、力率補正回路のインダクタに流れるインダクタ電流の負電流を検出することにより、スイッチングのオフ幅を検出し、これによって検出されたオフ幅の情報に基づき入力電圧の位相に対応させたスイッチングのオン幅を調整するといった方法も考えられる。しかし、このような方法も臨界型チョッパ回路における軽負荷条件等では、スイッチングのオフ幅が極めて短くなるため、検出されたオフ幅に従って次の動作サイクルにおけるスイッチング素子のオン幅を高精度に調整することは実際には困難であり、軽負荷時の高調波を抑制することが困難となる。また、インダクタ電流の負電流検出は、制御回路が複雑となり易く、インダクタ電流の負電流検出によってスイッチングのオフ幅を検出する方法を多相制御のインターリーブ回路に適用しようとすると、多相制御される各々の回路でインダクタ電流の負電流検出が必要となり、インターリーブ回路への適用は一層困難であるといった課題があった。

本発明は、上記課題に鑑みてなされたものであり、高調波を抑制する高調波抑制電源およびその制御回路を提供することを目的とする。

本発明は、上記の課題を解決するために、以下の事項を提案している。

主スイッチを有し、主スイッチのスイッチング動作のオフ期間中の一部期間に共振動作をする昇圧チョッパ回路と、
昇圧チョッパ回路の入力側に接続され、主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、
主スイッチのスイッチング動作を制御する制御回路と、
を備える高調波抑制電源であって、
制御回路は、
昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
入力位相検出部が検出する入力電圧位相の入力位相情報に基づいて共振動作によるエネルギーを減衰させるエネルギー減衰回路部と、
を有し、
エネルギー減衰回路部が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチをオンさせることを特徴とする高調波抑制電源を提案している。

エネルギー減衰回路部は、主スイッチのオフ時間を、共振動作開始後に所定時間だけ延長させ主スイッチのオンタイミングを遅延させる遅延部を有することを特徴とする高調波抑制電源を提案している。

主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目以降の時点であることを特徴とする高調波抑制電源を提案している。

主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目の時点であることを特徴とする高調波抑制電源を提案している。

エネルギー減衰回路部は、所定の負荷電力以下の軽負荷時に、エネルギーを所定時間減衰させた時点で主スイッチをオンさせることを特徴とする高調波抑制電源を提案している。

主スイッチを有し、主スイッチのスイッチング動作のオフ期間中の一部期間に共振動作をする昇圧チョッパ回路と、昇圧チョッパ回路の入力側に接続され、主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、を備える高調波抑制電源に用いられ、主スイッチのスイッチング動作を制御する制御回路であって、
制御回路は、
昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
入力位相検出部が検出する前記入力電圧位相の入力位相情報に基づいて共振動作によるエネルギーを減衰させるエネルギー減衰回路部と、
を有し、
エネルギー減衰回路部が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチをオンさせることを特徴とする制御回路を提案している。

エネルギー減衰回路部は、主スイッチのオフ時間を、共振動作開始後に所定時間だけ延長させ主スイッチのオンタイミングを遅延させる遅延部を有することを特徴とする制御回路を提案している。

主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目以降の時点であることを特徴とする制御回路を提案している。

主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目の時点であることを特徴とする制御回路を提案している。

エネルギー減衰回路部は、所定の負荷電力以下の軽負荷時に、エネルギーを所定時間減衰させた時点で主スイッチをオンさせることを特徴とする制御回路を提案している。

本発明によれば、制御回路の入力位相検出部が昇圧チョッパ回路の入力電圧位相を検出し、入力位相検出部が検出する入力位相情報に基づいてエネルギー減衰回路部が共振動作によるエネルギーを減衰させ、エネルギー減衰回路部が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチがオンする。そのため、入力コンデンサの電圧が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、高調波歪を抑制できる。

本発明によれば、エネルギー減衰回路部の遅延部が、主スイッチのオフ時間を、共振動作開始後に所定時間だけ延長させ、共振動作によるエネルギーを、高調波抑制電源の入力側から入力電流が流れ易くなる程度まで減衰させるように主スイッチのオンタイミングを遅延させるため、高調波歪を抑制できる。

本発明によれば、主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目以降の時点とされるため、主スイッチのターンオン損失を抑え、スイッチング周波数の上昇を十分に抑えると共に、高調波抑制電源の入力側から入力電流が流れるようになり、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。

本発明によれば、主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目の時点とされるため、主スイッチのターンオン損失を抑え、スイッチング周波数の上昇を抑えると共に、高調波抑制電源の入力側から入力電流が流れるようになり、安定的に、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。

本発明によれば、軽負荷時において、制御回路の入力位相検出部が昇圧チョッパ回路の入力電圧位相を検出し、入力位相検出部が検出する入力位相情報に基づいてエネルギー減衰回路部が共振動作によるエネルギーを減衰させ、エネルギー減衰回路部が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチがオンする。そのため、入力コンデンサの電圧が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、軽負荷時の高調波歪を抑制できる。

本発明によれば、制御回路の入力位相検出部が昇圧チョッパ回路の入力電圧位相を検出し、入力位相検出部が検出する入力位相情報に基づいてエネルギー減衰回路部が共振動作によるエネルギーを減衰させ、エネルギー減衰回路部が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチがオンする。そのため、入力コンデンサの電圧が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、高調波歪を抑制できる。

本発明によれば、エネルギー減衰回路部の遅延部が、主スイッチのオフ時間を、共振動作開始後に所定時間だけ延長させ、共振動作によるエネルギーを、高調波抑制電源の入力側から入力電流が流れ易くなる程度まで減衰させるように主スイッチのオンタイミングを遅延させるため、高調波歪を抑制できる。

本発明によれば、主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目以降の時点とされるため、主スイッチのターンオン損失を抑え、スイッチング周波数の上昇を十分に抑えると共に、高調波抑制電源の入力側から入力電流が流れるようになり、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。

本発明によれば、主スイッチのオンタイミングは、共振動作の開始後、共振動作により主スイッチの電圧が極小となる時点のうち第２回目の時点とされるため、主スイッチのターンオン損失を抑え、スイッチング周波数の上昇を抑えると共に、高調波抑制電源の入力側から入力電流が流れるようになり、安定的に、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。

本発明によれば、軽負荷時において、制御回路の入力位相検出部が昇圧チョッパ回路の入力電圧位相を検出し、入力位相検出部が検出する入力位相情報に基づいてエネルギー減衰回路部が共振動作によるエネルギーを減衰させ、エネルギー減衰回路部が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチがオンする。そのため、入力コンデンサの電圧が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、軽負荷時の高調波歪を抑制できる。

本発明の実施形態に係る高調波抑制電源１の構成を示す回路図である。 本発明の実施形態に係る制御回路３０の構成を示す回路図である。 図２の入力位相検出部３１の構成を示す回路図である。 図２のエネルギー減衰回路部３３の構成を示す回路図である。 本発明の実施形態に係る高調波抑制電源１の制御回路３０のＺＣ端子電圧ＶＺＣ、入力コンデンサ電圧Ｖｃ２０および入力電流Ｉｉｎの波形図である。 本発明の実施形態に係る高調波抑制電源１の主スイッチ７のゲートソース間電圧ＶＧＳ、ドレインソース間電圧ＶＤＳおよびインダクタ３のインダクタ電流ＩＬの波形図である。 従来の高調波抑制電源の入力コンデンサ電圧Ｖｃ２０および入力電流Ｉｉｎの波形図である。 従来の高調波抑制電源の主スイッチのゲートソース間電圧ＶＧＳ、ドレインソース間電圧ＶＤＳおよびインダクタ３のインダクタ電流ＩＬの波形図である。

以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

図１は、本発明の実施形態に係る高調波抑制電源１の構成を示す回路図である。図２は、本発明の実施形態に係る制御回路３０の構成を示す回路図である。

本実施形態に係る高調波抑制電源１は、定格条件において、電流臨界モードで動作する電源の例である。高調波抑制電源１は、主スイッチ７のスイッチング動作のオフ期間中の一部期間に共振動作を発生する、いわゆる擬似共振型の電流臨界モード電源である。電流臨界モードについては、本願発明に係る技術分野における通常の知識を有する者にとって周知の技術であるため、ここでは説明を割愛する。なお、主スイッチ７のスイッチング動作のオフ期間中の一部期間に発生する共振動作は、図１中のインダクタ３と、主スイッチ７の内部構造上寄生する寄生コンデンサ８と、スナバコンデンサ９等とからなる回路において、ダイオード５の電流が流れ終わった直後に起こる現象である。この共振動作により、インダクタ３と、主スイッチ７の内部構造上寄生する寄生コンデンサ８と、スナバコンデンサ９等とからなる回路の各構成部品間でエネルギーの受け渡しが行われる。このエネルギーを、本発明においては、共振動作によるエネルギーと称することする。

図１および図２に示すように、本実施形態に係る高調波抑制電源１は、交流を直流に変換するブリッジダイオード５０と、ブリッジダイオード５０の直流出力端子に接続され、スイッチング動作により入力電圧を昇圧する昇圧チョッパ回路１０と、上記スイッチング動作を制御する制御回路３０とを備える。上記のように、高調波抑制電源１では、制御回路３０は、定格条件において電流臨界モード動作となるように、主スイッチ７のスイッチング動作を制御する。

昇圧チョッパ回路１０は、インダクタ３とダイオード５と主スイッチ７（例えば、ＭＯＳＦＥＴ）とを有する。インダクタ３、ダイオード５および主スイッチ７の接続構成は、一般的な昇圧チョッパ回路と同様である。また、高調波抑制電源１は、昇圧チョッパ回路１０の入力側に接続されスイッチングによるリップルを抑制する入力コンデンサ２０を備えている。入力コンデンサ２０の両端は昇圧チョッパ回路１０の入力端に接続されている。また、昇圧チョッパ回路１０の出力には、負荷８０が接続され、更に、昇圧チョッパ回路１０から出力される電圧を分圧し出力電圧を検出する抵抗７０、７１が接続されている。

制御回路３０は、昇圧チョッパ回路１０の入力電圧位相を検出する入力位相検出部３１と、入力位相検出部３１が検出する入力位相情報に基づいて上記共振動作によるエネルギーを減衰させる共振エネルギー減衰回路部３３とを有する。また、制御回路３０は、主スイッチ７を駆動する駆動部３７と、フリップフロップ３８とを有している。フリップフロップ３８は、セット端Ｓおよび出力端Ｑ等を有している。フリップフロップ３８のセット端子Ｓはエネルギー減衰部３３の出力端に接続され、フリップフロップ３８の出力端Ｑは駆動部３７の入力端に接続されている。駆動部３７の出力端は主スイッチ７（例えば、ＭＯＳＦＥＴ）の制御端（例えば、ＭＯＳＦＥＴのゲート）に接続されている。

入力位相検出部３１は、制御回路３０のＺＣ端子を介してインダクタ３の制御巻線３ｃに接続されており、インダクタ３の制御巻線３ｃの電圧に基づいて入力電圧位相を入力位相情報として検出する。インダクタ３の制御巻線３ｃに発生する電圧波形は、昇圧チョッパ１０のインダクタ３に流れるインダクタ電流による起電力に基づく信号であり、制御回路３０のＺＣ端子には主スイッチ７のスイッチング周波数に同期した信号が入力される。

図３は、図２の入力位相検出部３１の構成を示す回路図である。入力位相検出部３１は、ダイオード３１ａ、コンデンサ３１ｂおよび入力位相検出コンパレータ３２を有している。入力位相検出コンパレータ３２は、ＺＣ端子に入力される信号の包絡線の値に基づいて入力位相を検出するものであり、入力位相検出コンパレータ３２の非反転入力端子には、ＺＣ端子に入力される信号をダイオード３１ａおよびコンデンサ３１ｂにより整流した信号が入力される。入力位相検出コンパレータ３２は、ＺＣ端子に入力される信号の包絡線の値を、予め定められた閾値ＶＴＨと比較することで、入力位相情報を検出し、これを入力位相情報信号としてエネルギー減衰回路部３３に出力する。

図４は、図２のエネルギー減衰回路部３３の構成を示す回路図である。エネルギー減衰回路部３３は、ＺＣエッジ検出部３４、オントリガ信号生成部３５および遅延部３６を有する。ＺＣエッジ検出部３４は、ＺＣ端子の信号の立下りエッジを検出し、ＺＣエッジ検出信号をオントリガ生成部３５に出力する。遅延部３６は、入力位相検出部３１が検出する入力電圧位相の入力位相情報（例えば入力位相が０度、１８０度付近であることを示す情報）に基づいて、遅延制御信号を生成し、遅延制御信号をオントリガ生成部３５に出力する。遅延制御信号は、上記共振動作の開始後に所定時間だけ遅延させるよう設定してある。オントリガ信号生成部３５は、ＺＣエッジ検出信号および遅延制御信号に基づいて、オントリガ信号をフリップフロップ３８のセット端子Ｓに出力する。オントリガ信号生成部３５は、遅延部３６が遅延制御信号を出力しない条件では、ＺＣエッジ検出信号と同期した信号（信号Ｘ）をオントリガ信号としてフリップフロップ３８のセット端子Ｓに出力する。また、オントリガ信号生成部３５は、遅延部３６が遅延制御信号を出力する条件では、上記共振動作の開始後に所定時間だけ遅延させた信号（信号Ｙ）をオントリガ信号として、フリップフロップ３８のセット端子Ｓに出力する。

フリップフロップ３８は、上記オントリガ信号に基づいて、出力端Ｑから駆動部３７の入力端に主スイッチ７のスイッチングを制御するスイッチング制御信号を出力する。駆動部３７は、上記スイッチング制御信号に同期する駆動信号を生成し、主スイッチ７（例えば、ＭＯＳＦＥＴ）の制御端（ゲート）に出力する。エネルギー減衰回路部３３の遅延部３６が遅延制御信号を出力する条件、すなわち、上記信号Ｙがフリップフロップ３８のセット端子Ｓに出力されている条件では、主スイッチ７のオフ時間が共振動作開始後に所定時間だけ延長される。これにより、高調波抑制電源１では、例えば入力位相が０度、１８０度付近である入力位相条件において、上記共振動作によるエネルギーが所定時間減衰させた時点で、主スイッチ７がオンすることとなる。

エネルギー減衰回路部３３は、昇圧チョッパ回路１０の負荷電力が所定の電力以下となる軽負荷時において、エネルギー減衰回路部３３が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチ７をオンさせると好適である。上記の所定の電力は、例えば、制御回路３０のＣＯＭＰ端子の電位情報に基づいて設定する構成とする。このような構成は、耐ノイズ性に優れた、電圧入力・電流出力型のｇｍアンプ３９を用いると好適である。ｇｍアンプ３９を用いる場合、ｇｍアンプ３９の非反転入力端を制御回路３０のＦＢ端子に接続し、ｇｍアンプ３９の反転入力端を基準電源に接続し、ｇｍアンプ３９の出力端をＣＯＭＰ端子に接続する。

ｇｍアンプ３９は、制御回路３０のＦＢ端子の電圧を検出し、ＦＢ端子の電圧に応じた電流を出力する。ＦＢ端子−ＧＮＤ端子間の電圧（図１中の抵抗７１の電圧）は軽負荷時に上昇するため、軽負荷時にはｇｍアンプ３９の出力電流が減少し、ＣＯＭＰ端子の電位が低下する。遅延部３６は、軽負荷時にＣＯＭＰ端子の電位低下を検出した場合に、遅延制御信号を出力する。これにより、エネルギー減衰回路部３３は、共振動作によるエネルギーを所定時間減衰させた時点で主スイッチをオンさせる動作を、軽負荷時に限定させることができる。

このように、入力位相を例えば０度、１８０度付近であり、かつ、所定の負荷電力以下である軽負荷時という条件で、遅延部３６が主スイッチ７のオンタイミングを遅延させることで、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。なお遅延部３６は、定電流源およびコンデンサ等を用いて構成してもよく、或いは、カウンタを用いる構成としても良い。

ここで、主スイッチ７のオンタイミングは、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目以降の時点とすると好適である。このように設定すると、主スイッチ７のターンオン毎の損失を抑え、かつ、スイッチング周波数の上昇を十分に抑えることが可能となると共に、高調波抑制電源１の入力側から入力電流Ｉｉｎが流れ易くなる。これにより、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。主スイッチ７のオンタイミングを、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目以降の時点とするには、遅延部３６の定数設定により調整すればよい。

また、主スイッチ７のオンタイミングを、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目の時点となるように設定しておくと、更に好適である。このように設定すると、制御回路３０の構成を複雑化することなく、安定的に、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。

このように、高調波抑制電源１では、制御回路３０の入力位相検出部３１が、昇圧チョッパ回路１０の入力電圧位相を検出し、入力位相検出部３１が検出する入力電圧位相の入力位相情報に基づいてエネルギー減衰回路部３３によって共振動作によるエネルギーを減衰させ、エネルギー減衰回路部３３が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチ７をオンさせる。そのため、入力コンデンサの電圧が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、高調波歪を抑制できる。特に、軽負荷時において、上記動作は有利である。なお、上記共振動作によるエネルギーの減衰は、昇圧チョッパ回路１０の回路パターン中に存する抵抗の消費によってなされる。

上記の効果について、図５乃至図８を参照して説明する。図５は、本発明の実施形態に係る高調波抑制電源１の制御回路３０のＺＣ端子電圧ＶＺＣ、入力コンデンサ２０の電圧Ｖｃ２０および入力電流Ｉｉｎのシミュレーション波形図である。図６は、本発明の実施形態に係る高調波抑制電源１の主スイッチ７のゲートソース間電圧ＶＧＳ、ドレインソース間電圧ＶＤＳおよびインダクタ３のインダクタ電流ＩＬのシミュレーション波形図である。図７は、従来の高調波抑制電源の入力コンデンサ２０の電圧Ｖｃ２０および入力電流Ｉｉｎのシミュレーション波形図である。図８は、従来の高調波抑制電源の主スイッチのゲートソース間電圧ＶＧＳ、ドレインソース間電圧ＶＤＳおよびインダクタ３のインダクタ電流ＩＬのシミュレーション波形図である。なお、図５乃至図８は、高調波抑制電源の入力側ＩＮＰＵＴ（ＡＣ）に商用周波数５０Ｈｚの交流電圧ＡＣ１２０Ｖを印加し、高調波抑制電源の出力側ＯＵＴＰＵＴ（ＤＣ４００Ｖ）に直流負荷（ＬＯＡＤ）としてＤＣ０．１Ａの条件（軽負荷条件）とした場合のシミュレーション動作波形を示したものである。

なお、本発明の実施形態に係る高調波抑制電源１の動作例（図６）では、主スイッチ７のオンタイミングは、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目の時点であり、一方、従来の高調波抑制電源の動作例（図８）では、共振動作の開始後、共振動作により主スイッチ７の電圧ＶＤＳが極小となる時点のうち第１回目の時点である。

ここで、図５および図７を参照し、本発明の実施形態に係る高調波抑制電源１と従来の高調波抑制電源の動作および効果を比較する。制御回路３０の入力位相検出部３１は、図５に示す入力位相情報検出点（Ａ点）で、ＺＣ端子に入力される信号の包絡線の値を検出し、入力位相情報を検出する。この入力位相情報の検出は、制御回路３０のＺＣ端子に入力される信号の包絡線の値を、入力位相検出部３１に設けられたコンパレータ３２が予め定められた閾値ＶＴＨと比較することによりなされ、閾値ＶＴＨを適当な値に設定することにより交流入力の位相角が０度および１８０度付近であることが検出される。

制御回路３０の入力位相検出部３１が入力位相情報を検出すると、遅延部３６は、主スイッチ７のオフ時間を、前記共振動作開始後に所定時間だけ延長させて主スイッチ７のオンタイミングを遅延させ、共振動作によるエネルギーを減衰させる。高調波抑制電源１では、例えば、図６に示す波形ように、主スイッチ７のオンタイミングは、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目の時点とする制御にすると好適である。この制御は、図５中に示されるＢ期間中なされる。

図７に示される従来の高調波抑制電源では、入力コンデンサ２０の電圧Ｖｃ２０の最低電圧は５０．９Ｖであるのに対して、図５に示される本発明の実施形態に係る高調波抑制電源１の入力コンデンサ２０の電圧Ｖｃ２０の最低電圧は３３．７５Ｖである。このように、本発明の実施形態に係る高調波抑制電源１では、従来の高調波抑制電源に比べ、入力コンデンサ２０の電圧Ｖｃ２０が下がり、高調波抑制電源１の入力側から入力電流が流れ易くなっていることがわかる。なお、図５および図７の条件における全高調波歪Ｔｏｔａｌ Ｈａｒｍｏｎｉｃ Ｄｉｓｔｏｒｔｉｏｎ（ＴＨＤ）を比較すると、高調波抑制電源１は、従来の高調波抑制電源に比べ、３％以上改善されることが確認されている。

以上、説明したように、本発明の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、制御回路３０の入力位相検出部３１が昇圧チョッパ回路１０の入力電圧位相を検出し、入力位相検出部３１が検出する入力位相情報に基づいてエネルギー減衰回路部３３が共振動作によるエネルギーを減衰させ、エネルギー減衰回路部３３が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチ７がオンする。そのため、入力コンデンサ２０の電圧Ｖｃ２０が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、高調波歪を抑制できる。

また、本発明の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、エネルギー減衰回路部３３の遅延部３６が、主スイッチ７のオフ時間を、共振動作開始後に所定時間だけ延長させ、共振動作によるエネルギーを、高調波抑制電源１の入力側から入力電流Ｉｉｎが流れ易くなる程度まで減衰させるように主スイッチ７のオンタイミングを遅延させるため、高調波歪を抑制できる。

更に、本発明の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、主スイッチ７のオンタイミングは、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目以降の時点とされるため、主スイッチ７のターンオン損失を抑え、スイッチング周波数の上昇を十分に抑えると共に、高調波抑制電源１の入力側から入力電流が流れるようになり、軽負荷時の効率を改善しつつ、軽負荷時の高調波歪を抑制できる。

また、本発明の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、主スイッチ７のオンタイミングは、共振動作の開始後、共振動作により主スイッチ７の電圧が極小となる時点のうち第２回目の時点とされるため、上記効果の他に、入力電圧位相の入力位相情報に基づいてエネルギー減衰回路部３３によって共振動作によるエネルギーを減衰させて主スイッチ７をオンさせる動作を安定的に制御できるという効果を奏する。

更に、本発明の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、軽負荷時において、制御回路３０の入力位相検出部３１が昇圧チョッパ回路１０の入力電圧位相を検出し、入力位相検出部３１が検出する入力位相情報に基づいてエネルギー減衰回路部３３が共振動作によるエネルギーを減衰させ、エネルギー減衰回路部３３が共振動作によるエネルギーを所定時間減衰させた時点で主スイッチ７がオンする。そのため、入力コンデンサ２０の電圧Ｖｃ２０が下がり易くなり、高調波抑制電源の入力側から入力電流が流れ易くなる。これにより、軽負荷時の高調波歪を抑制できる。

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、本発明に係る高調波抑制電源およびその制御回路を多相制御のインターリーブ方式の高調波抑制回路に適用することも可能である。特に、インターリーブ方式の高調波抑制回路では、複数の昇圧チョッパ回路の入力側に大きな容量の入力コンデンサが接続される場合が多いため、高調波歪を抑制するには有利である。

１：高調波抑制電源
３：インダクタ
３ｃ：制御巻線
５：ダイオード
７：主スイッチ
８：寄生コンデンサ
９：スナバコンデンサ
１０：昇圧チョッパ回路
２０：入力コンデンサ
３０：制御回路
３１：入力位相検出部
３２：入力位相検出コンパレータ
３３：エネルギー減衰回路部
３４：ＺＣエッジ検出部
３５：オントリガ信号生成部
３６：遅延部
３７：駆動部
３８：フリップフロップ回路
３９：ｇｍアンプ
７０：抵抗
７１：抵抗

Claims (10)

1. 主スイッチを有し、前記主スイッチのスイッチング動作のオフ期間中の一部期間に共振動作をする昇圧チョッパ回路と、
   前記昇圧チョッパ回路の入力側に接続され、前記主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、
   前記主スイッチのスイッチング動作を制御する制御回路と、
   を備える高調波抑制電源であって、
   前記制御回路は、
   前記昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
   前記入力位相検出部が検出する前記入力電圧位相の入力位相情報に基づいて前記共振動作によるエネルギーを減衰させるエネルギー減衰回路部と、
   を有し、
   前記エネルギー減衰回路部が前記共振動作によるエネルギーを所定時間減衰させた時点で前記主スイッチをオンさせることを特徴とする高調波抑制電源。
2. 前記エネルギー減衰回路部は、前記主スイッチのオフ時間を、前記共振動作開始後に所定時間だけ延長させ前記主スイッチのオンタイミングを遅延させる遅延部を有することを特徴とする請求項１に記載の高調波抑制電源。
3. 前記主スイッチのオンタイミングは、前記共振動作の開始後、前記共振動作により前記主スイッチの電圧が極小となる時点のうち第２回目以降の時点であることを特徴とする請求項２に記載の高調波抑制電源。
4. 前記主スイッチのオンタイミングは、前記共振動作の開始後、前記共振動作により前記主スイッチの電圧が極小となる時点のうち第２回目の時点であることを特徴とする請求項３に記載の高調波抑制電源。
5. 前記エネルギー減衰回路部は、所定の負荷電力以下の軽負荷時に、エネルギーを所定時間減衰させた時点で前記主スイッチをオンさせることを特徴とする請求項１乃至４のいずれかに記載の高調波抑制電源。
6. 主スイッチを有し、前記主スイッチのスイッチング動作のオフ期間中の一部期間に共振動作をする昇圧チョッパ回路と、前記昇圧チョッパ回路の入力側に接続され、前記主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、を備える高調波抑制電源に用いられ、前記主スイッチの前記主スイッチのスイッチング動作を制御する制御回路であって、
   前記制御回路は、
   前記昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
   前記入力位相検出部が検出する前記入力電圧位相の入力位相情報に基づいて前記共振動作によるエネルギーを減衰させるエネルギー減衰回路部と、
   を有し、
   前記エネルギー減衰回路部が前記共振動作によるエネルギーを所定時間減衰させた時点で前記主スイッチをオンさせることを特徴とする制御回路。
7. 前記エネルギー減衰回路部は、前記主スイッチのオフ時間を、前記共振動作開始後に所定時間だけ延長させ前記主スイッチのオンタイミングを遅延させる遅延部を有することを特徴とする請求項６に記載の制御回路。
8. 前記主スイッチのオンタイミングは、前記共振動作の開始後、前記共振動作により前記主スイッチの電圧が極小となる時点のうち第２回目以降の時点であることを特徴とする請求項７に記載の制御回路。
9. 前記主スイッチのオンタイミングは、前記共振動作の開始後、前記共振動作により前記主スイッチの電圧が極小となる時点のうち第２回目の時点であることを特徴とする請求項８に記載の制御回路。
10. 前記エネルギー減衰回路部は、所定の負荷電力以下の軽負荷時に、エネルギーを所定時間減衰させた時点で前記主スイッチをオンさせることを特徴とする請求項６乃至９のいずれかに記載の制御回路。

Images