JP4455121B2 - 電源回路 - Google Patents

Description

この発明は、力率改善回路を備えた安定性が高い電源回路に関するものである。

入力交流電圧の正弦波形に比例して変化するスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータのスイッチ素子をオン、オフ制御し、前記チョークコイルに流れた電流を整流素子で整流した後にコンデンサで平滑して直流電圧を出力する昇圧チョッパ回路を備え、制御回路は、出力検出電圧と基準電圧との電圧誤差信号を出力する電圧誤差増幅器と、電圧誤差信号と入力電圧検出信号とを乗算する乗算器と、乗算器からの出力信号と入力電流検出信号に基づいて電流誤差信号を出力する電流誤差増幅器と、電流誤差信号と三角波信号に基づいてパルス幅変調信号を出力するパルス幅変調回路と、電流誤差増幅器に設けられた帰還回路とを備え、パルス幅変調信号のパルス幅に略反比例して非反転入力端子に加わる乗算器の信号レベルを変化させることにより入力電圧の零電圧付近でインバータ素子のオン、オフ制御が停止するデッドロックタイムを可変させるようにしている（例えば、特許文献１参照）。

特開２００２−２７２０９３号公報（段落００２１〜００４３、図１〜３）

従来の電源回路は、上記の様に構成されており、力率、電源高調波電流の改善を行なうが、力率改善回路は、スイッチ素子の動作周波数（ＯＮ時間とＯＦＦ時間の合計値の逆数）が変化することで、出力電圧を一定化する帰還制御系の安定性が変化する。
具体的には電源電圧が低い領域で、動作周波数が上昇し、帰還制御系の安定性が下がる。このため、商用電源に半導体スイッチを用いたスイッチ回路が接続されている場合、半導体スイッチが電圧が低い領域で電源をスイッチングすると、力率改善回路が不安定な状態で外乱が入ることになり、帰還制御系の振動／発振を引き起こす。

半導体スイッチは主にトライアック等が使われるが、商用電源１の電圧が０Ｖ付近で必ず一度スイッチ素子がＯＦＦになるため、外乱は商用周波数の２倍の周波数で発生し、且つ、継続的に印加される。
これにより、力率改善回路が正常に動作できず、力率・電源高調波電流の増加、異音の発生、出力電圧の変動（リプル）などが発生し、不具合が生じる場合があるという問題があった。

この発明は、上述のような課題を解決するためになされたもので、力率、電源高調波電流を改善する力率改善回路において、電源電圧が低い領域での動作を停止することで、安定性が高く、電源に半導体スイッチ素子を用いたスイッチ回路を挿入された場合にも誤動作を起こさない電源回路を提供することを目的とする。

この発明に係る電源回路は、商用電源に流れる高周波電流を滑らかにするフィルタ回路と、このフィルタ回路から出力された商用電源電圧を直流電圧に変換する全波整流回路と、この全波整流回路により全波整流された直流電圧の波形に相似した電流を流すことで電源力率／電源高調波電流を改善し、出力を負荷に供給する力率改善回路と、前記直流電圧が低い領域を検出し、該直流電圧が一定電圧以下であり、かつ、該直流電圧が上昇する場合のみ力率改善回路の力率改善動作を停止させ、前記直流電圧が下降する場合は前記力率改善動作を停止させない電源電圧検出回路と、を備えたものである。

この発明には、商用電源に流れる高周波電流を滑らかにするフィルタ回路と、このフィルタ回路から出力された商用電源電圧を直流電圧に変換する全波整流回路と、この全波整流回路により全波整流された直流電圧の波形に相似した電流を流すことで電源力率／電源高調波電流を改善し、出力を負荷に供給する力率改善回路と、前記直流電圧が低い領域を検出し、該直流電圧が一定電圧以下であり、かつ該直流電圧が上昇する場合のみ力率改善回路の力率改善動作を停止させ、前記直流電圧が下降する場合は前記力率改善動作を停止させない電源電圧検出回路と、を備えたので、安定性が高く、電源に半導体スイッチ素子を用いたスイッチ回路を挿入された場合にも誤動作を起こさないようにすることができる。

実施の形態１．
図１はこの発明の実施の形態１を示す電源回路の構成を示すブロック図、図２は電源回路の回路図、図３は商用電源電圧の波形図、図４は各回路の電圧波形図、図５はＰＦＣ制御ＩＣに入力される電圧波形図、図６は商用電源の電流波形図である。

図１において、電源回路は、商用電源１に流れる高周波電流を滑らかにするフィルタ回路２と、商用電源電圧を直流電圧に変換する全波整流回路３と、全波整流された電源電圧波形に相似した電流を流すことで電源力率／電源高調波電流を改善し、出力を負荷に供給する力率改善回路７と、商用電源電圧が低い領域を検出し一定電圧以下では力率改善回路の力率改善動作を停止させる電源電圧検出回路２３とから構成される。

図２において、商用電源１にはトライアック等の半導体スイッチを用いたスイッチ回路１１が接続されている。
力率改善回路７は、全波整流回路３の両極間に接続され、全波整流回路３で整流された電圧を分圧する抵抗４、５の直列回路と、抵抗５に並列接続されたコンデンサ６と、全波整流回路３の正極に一端が接続されたインダクタ８と、インダクタ８の他端と全波整流回路３の負極間に抵抗２５を介して接続されたＭＯＳ−ＦＥＴ９と、ＭＯＳ−ＦＥＴ９のドレインと全波整流回路３の負極間にダイオードＤ１０を介して接続された抵抗２６、２７の直列回路と、電圧帰還入力端子ＭＵＬＴが抵抗２６、２７の接続点に、ゼロ電流検出入力端子ＺＣＤが抵抗２８を介してインダクタ８の２次巻線に、ドライブ出力端子ＧＯがＭＯＳ−ＦＥＴ９のゲートに、電源端子ＶＣＣが電源Ｖ４に、抵抗４、５の接続点がマルチプライヤ入力端子ＭＵＬＴに、それぞれ接続されたパワーファクターコレクタ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｏｒ）制御用ＩＣ１７（以後、ＰＦＣ制御用ＩＣ１７と称す）を備えている。

電源電圧検出回路２３は、全波整流回路３の正極とグランド間に接続され、全波整流回路３の出力電圧を分圧する抵抗１２、１３の直列回路と、抵抗１２、１３の接続点に反転入力端子が接続され、基準電圧源１５が非反転端子に接続されたコンパレータ１４と、ゲートがコンパレータ１４の出力端子に接続され、ドレインがパワーファクターコレクタ制御用ＩＣ１７のマルチプライヤ入力端子ＭＵＬＴに接続され、ソースがグランドに接続されたスイッチ素子であるＭＯＳ−ＦＥＴ１６から構成される。

次に、この発明の実施の形態１の電源回路の動作を図２〜６により説明する。
全体の動作説明の前に、電源電圧検出回路２３がない場合の力率改善回路７の基本的な動作を説明する。 商用電源１より供給される電源電圧はフィルタ回路２、全波整流回路３を通り、図３の様な全波整流波形の電圧となる。この電圧は力率改善回路７に入力され、抵抗４、５、コンデンサ６の分圧回路により低電圧化される。
力率改善回路７は商用電源１から流れ込む電源電流を、この電圧波形に相似になるように制御することで電源力率、電源高調波電流が改善される。改善動作は基本的にはインダクタ８、スイッチ素子９、ダイオード１０からなる昇圧型コンバータの制御に全波整流波形の変調を掛けることで、スイッチ素子９のＯＮ時間とＯＦＦ時間を連続的に変化させ、電源から入力される電流波形を電圧波形に相似になるように制御し、また、同時に昇圧型コンバータの動作として出力電圧を、帰還制御系を構成し安定化している。

次に、この発明の実施の形態１の電源回路の動作を説明する。
まず、電源１がスイッチ回路１１により投入されると、フィルタ回路２で商用電源電圧は高周波電流を滑らかにされ、全波整流回路３で直流電圧に変換される。電源電圧検出回路２３では、全波整流回路３の出力電圧は抵抗１２、１３により分圧され、分圧波形は図４（ａ）のようになる。この分圧電圧がコンパレータ１４の反転入力端子に印加される。コンパレータ１４の非反転入力端子には基準電圧源１５が接続されており、分圧された全波整流波形が基準電圧よりも高ければコンパレータ１４の出力は”Ｌ”、低ければ”Ｈ”となる。このときの、コンパレータの出力電圧は図４（ｂ）のようになる。
そして、コンパレータ１４の出力が”Ｈ”であればＦＥＴ１６はＯＮ、”Ｌ”であればＯＦＦとなる。これによりＰＦＣ制御ＩＣ１７に印加される全波整流波形は、図５のように商用電源の電圧が低い領域では０［Ｖ］になるように変形される

ＰＦＣ制御ＩＣ１７は、この入力電圧と商用電源１からの入力電流が相似となるように動作する為、商用電源１からの入力電流も、図６の様に商用電源１の電圧が低い領域で０［Ａ］となる（全波整流回路３の前の為、正負に流れる交流となる）。
このように、力率改善回路７の動作が電源電圧が低い領域で停止するので、力率・電源高調波電流は若干増加するが、電源電圧が低い領域で、動作周波数が上昇し、帰還制御系が不安定な状態にならないので、半導体スイッチ１１の外乱が入っても、帰還制御系の振動／発振を引き起こすことを防止できる。

以上のように、ＰＦＣ制御ＩＣ１７に印加される全波整流波形を、商用電源１の電圧が低い領域において０Ｖとすることで、動作周波数が高い領域を無くし、ＰＦＣ制御ＩＣ１７の帰還制御系の安定性が低くなることを防ぎ、安定且つ安全な電源回路を得ることができる。

実施の形態２．
図７はこの発明の実施の形態２を示す電源回路の回路図、図８は各回路の電圧波形図、図９は商用電源電流の波形図である。
図７において、実施の形態１の図２の電源電圧検出回路２２に遅延回路２１を設けたもので他は同じ構成のため説明を省略する。
遅延回路２１は、全波整流回路３の正極とグランド間に接続され、全波整流回路３の出力電圧を分圧する抵抗１２、１３の直列回路と抵抗１３に並列接続されたコンデンサ２０から構成される。

次に、図７〜９を用いて実施の形態２の動作を説明する。ここで実施の形態１と同じ部分については説明を省略する。
図８（ａ）は全波整流分圧電圧の波形図、図８（ｂ）は遅延回路のない場合のコンパレータの出力電圧波形図、図８（ｃ）は遅延回路により検出を遅らせた場合の出力電圧波形図を示す。

全波整流回路３から出力された全波整流波形の電圧は抵抗１２、１３により分圧され（図８（ａ））、コンパレータ１４の反転入力端子に印加される。
このとき、遅延回路２１により図８（ｂ）が図８（ｃ）のようにコンパレータ１４が全波整流波形を検出するタイミングが遅れる。
抵抗１２、１３とコンデンサ２０の値を適切に設定することで、コンパレータ１４の動作タイミングを、全波整流波形の上昇時のみに合わせることができ、下降時は検出させないようにすることができる。この結果、商用電源電流は図９のような波形となる。
これにより、外乱が入り易く、不安定である全波整流波形の低い領域でのＰＦＣ制御ＩＣ１７の動作を抑え、且つ、不安定であっても外乱が入り難い全波整流波形の下降時は検出させないことで、力率の低下、電源高調波電流の増加を防ぐことができる。

以上のように、ＰＦＣ制御ＩＣ１７に印加される全波整流波形を、商用電源１の電圧が低い領域において０Ｖとし、且つ、外乱が入り易い全波整流波形の上昇時の動作周波数が高い領域を無くすことで、ＰＦＣ制御ＩＣ１７の帰還制御系の安定性が低くなることを防ぎ、力率の低下、電源高調波電流の増加を極力抑え、安定且つ安全な電源回路を得ることができる。

実施の形態３．
図１０はこの発明の実施の形態３を示す電源回路の構成を示すブロック図、図１１は電源回路の回路図、図１２は各回路の波形図、図１３は切り替え器の出力電圧波形図である。
図１０において 電源回路は商用電源とは別に電圧波形を発生する基準電圧波形発生回路１９と、電源電圧検出回路２３の出力により全波整流回路３の出力電圧と基準電圧波形発生回路１９の出力電圧のどちらかを力率改善回路７に供給する切り替え回路１８とを備えており、他は実施の形態１の図１と同じなので説明を省略する。
図１１において切り替え回路１８の接点ａには全波整流回路３の電圧を抵抗４、５により分圧した全波整流分圧電圧が接続され、接点ｂには基準電圧波形発生回路１９の出力端子が接続され、接点ｃには、ＰＦＣ制御ＩＣ１７のマルチ端子ＭＵＬＴが接続されている。
また、この切り替え回路１８の切り替えはコンパレータ１４の出力により行われる。他は実施の形態１の図２と同じなので説明を省略する。

次に、図１１〜１３を用いて実施の形態３の電源回路の動作を説明する。ここで実施の形態１、実施の形態２と同じ部分については説明を省略する。
図１２（ａ）は全波整流分圧電圧の波形図、図１２（ｂ）は基準電圧波形発生回路１９の出力電圧波形図、図１３は切替器の出力電圧波形図を示す。

まず、電源１がスイッチ回路１１により投入されると、フィルタ回路２、全波整流回路３と電流が流れ、全波整流回路３の電圧を抵抗４、５により分圧した全波整流分圧電圧が切り替え回路１８の接点ａに印加される。このときの接点ａの全波整流分圧電圧は図１２（ａ）のようになる。点線部分はスイッチ回路１１のスイッチのＯＮ／ＯＦＦにより全波整流波形の低い領域でノイズ（外乱）が発生し波形が乱れた部分を示している。

また、切り替え回路１８の接点ｂには、図１２（ｂ）のような基準電圧波形発生回路１９の出力電圧が印加される。この波形はあらかじめ図１２（ａ）に示す全波整流分圧電圧の波形図の低電圧部の波形と同じものである。

そして、全波整流回路３の出力電圧は抵抗１２、１３により分圧され、コンパレータ１４の反転入力端子に印加される。コンパレータ１４の非反転入力端子には基準電圧源１５が接続されており、分圧された全波整流波形が基準電圧よりも高ければコンパレータ１４の出力は”Ｌ”、低ければ”Ｈ”となる。
コンパレータ１４の出力が”Ｌ”であれば切り替え回路１８の接点ｃが接点ａに切り替えられ、ＰＦＣ制御ＩＣ１７には全波整流回路の電圧を抵抗４、５により分圧した全波整流分圧電圧（図１２（ａ））が接続され、”Ｈ”であれば、接点ｃがｂに切り替えられ基準電圧波形発生回路１９の出力電圧（図１２（ｂ））が接続される。
これにより、図１２（ａ）におけるスイッチ回路１１のスイッチのＯＮ／ＯＦＦにより全波整流波形の低い領域で波形が乱れた点線部分は、図１２（ｂ）の基準電圧波形発生回路１９の出力電圧波形に置き換えられ、切り替え回路１８の出力電圧波形は図１３のような波形になる。従って、ＰＦＣ制御ＩＣ１７に印加される全波整流波形は、図１３のような外乱のない正常なものとなる。

以上のように、ＰＦＣ制御ＩＣ１７に印加される全波整流波形を、商用電源１の電圧が低い領域において基準電圧波形発生回路１９の出力電圧に切り替えることで、動作周波数が高い領域において外乱が入ることを防ぎ、力率の低下、電源高調波電流の増加を極力抑え、安定且つ安全な電源回路を得ることができる。
きる。

この発明の実施の形態１を示す電源回路の構成を示すブロック図である。 この発明の実施の形態１を示す電源回路の回路図である。 この発明の実施の形態１を示す電源回路の商用電源電圧の波形図である。 この発明の実施の形態１を示す電源回路の各回路の電圧波形図である。 この発明の実施の形態１を示す電源回路のＰＦＣ制御ＩＣに入力される電圧波形図である。 この発明の実施の形態１を示す電源回路の商用電源の電流波形図である。 この発明の実施の形態２を示す電源回路の回路図である。 この発明の実施の形態２を示す電源回路の各回路の電圧波形図である。 この発明の実施の形態２を示す電源回路の商用電源の電流波形図である。 この発明の実施の形態３を示す電源回路の構成を示すブロック図 この発明の実施の形態３を示す電源回路の回路図である。 この発明の実施の形態３を示す電源回路の各回路の電圧波形図である。 この発明の実施の形態３を示す電源回路の切り替え器の出力電圧波形図である。

符号の説明

１ 商用電源、２ フィルタ回路、３ 全波整流回路、７ 力率改善回路、２３ 電源電圧検出回路、１８ 切り替え回路、１９ 基準電圧波形発生回路。

Claims (2)

1. 商用電源に流れる高周波電流を滑らかにするフィルタ回路と、
   このフィルタ回路から出力された商用電源電圧を直流電圧に変換する全波整流回路と、
   この全波整流回路により全波整流された直流電圧の波形に相似した電流を流すことで電源力率／電源高調波電流を改善し、出力を負荷に供給する力率改善回路と、
   前記直流電圧が低い領域を検出し、該直流電圧が一定電圧以下であり、かつ、該直流電圧が上昇する場合のみ力率改善回路の力率改善動作を停止させ、前記直流電圧が下降する場合は前記力率改善動作を停止させない電源電圧検出回路と、
   を備えたことを特徴とする電源回路。
2. 商用電源に流れる高周波電流を滑らかにするフィルタ回路と、
   このフィルタ回路から出力された商用電源電圧を直流電圧に変換する全波整流回路と、
   供給される電圧の波形に相似した電流を流すことで電源力率／電源高調波電流を改善し、出力を負荷に供給する力率改善回路と、
   前記直流電圧が低い領域を検出する電源電圧検出回路と、
   前記商用電源とは別に電圧波形を発生する基準電圧波形発生回路と、
   前記力率改善回路に力率改善動作をさせるために供給する前記電圧として、前記電源電圧検出回路の出力により前記全波整流回路の出力電圧と前記基準電圧波形発生回路の出力電圧のどちらかを前記力率改善回路に供給する切り替え回路と、
   を備え、
   該切り替え回路は、前記電源電圧検出回路によって、前記全波整流回路の出力電圧が一定電圧以下であると検出された場合は前記基準電圧波形発生回路の出力電圧を前記力率改善回路に供給し、前記全波整流回路の出力電圧が前記一定電圧より大きいと検出された場合は前記全波整流回路の出力電圧を前記力率改善回路に供給することを特徴とする電源回路。

Images