JP2009213280A - 力率改善回路 - Google Patents

Abstract

【課題】臨界モード動作の力率改善回路において、そのゼロ電流検出スイッチング動作について、出力電圧Ｖ０ｕｔの設定値と交流入力電圧Ｖａｃの各瞬時の波高値との差電圧について、限りなくゼロに近い条件においても、確実に動作させる。
【解決手段】臨界モード動作の昇圧チョッパ回路のインダクタＬ１の補助巻線Ｎｓから補助整流手段（Ｒ５，Ｄ５，Ｄ６，Ｃ５，Ｃ６）を介して制御回路ＩＣの作動用電源を供給するとともに、補助巻線Ｎｓから補助整流手段とは独立してスイッチング周期に対応する周期ごとの整流ダイオードを含む波形成形手段（Ｒ１，Ｒ２，Ｒ３，Ｃ１，Ｄ１）を介して、制御回路ＩＣのゼロ電流制御検出用端子５に接続する。
【選択図】図１

Description

本発明は、力率改善機能を有する昇圧チョッパ型のスイッチング電源装置における力率改善回路に関する。

スイッチング電源装置は、一般に商用交流電源を整流し、この直流電圧をスイッチング素子によって、商用交流の周波数である５０Ｈｚ又は６０Ｈｚに比較して充分高い周波数でスイッチング断続して得られたスイッチング出力を出力整流平滑回路に供給し、整流・平滑して所望の任意の直流出力電圧を得るようになっている。ここで、商用交流電源の整流の後に、平滑回路を設ける古典的な構成と、平滑回路を備えない構成とがある。入力側の平滑回路が古典的なコンデンサインプット型であると、力率を低下させるという問題があるので、まず、前段に、力率改善機能を有する昇圧チョッパ型のスイッチング電源装置を設けて、その後段に降圧型スイッチング電源装置を接続するなどして所望の電圧値の直流出力を得る方式が採用されてきている。

力率改善機能を有する昇圧チョッパ型のスイッチング電源装置は、一般に、インダクタと、スイッチング素子と、整流平滑回路と、制御回路とから構成される。インダクタには交流電源を整流した脈流の電圧が供給される。スイッチング素子は、インダクタを通して供給される整流電圧を商用交流電源の周波数より充分高い周波数でスイッチングし、昇圧して出力する。整流平滑回路は、スイッチングされた出力を整流・平滑し、入力の整流電圧より高い直流電圧に変換して出力する。スイッチング素子は、入力の整流電圧を交流電源の周波数より高い周波数でスイッチングし、昇圧して出力するので、交流電源の一周期の全期間を通じて入力電流を分散して流すことができる。制御回路は、インダクタに流れる電流が、前記交流電源の電圧波形に比例するようにスイッチング素子のスイッチングを制御することで、スイッチング電源装置の力率を改善することができる。

力率改善回路の制御回路は、多数の電子回路を必要とするので、制御用ＩＣが普及しており、その構成と動作については、例えば、非特許文献１がある。また、力率改善回路に係る先行する発明としては、特許文献１、特許文献２、特許文献３に記載されている。

非特許文献１には、力率改善回路の制御回路用ＩＣとそれを利用した力率改善回路の例が記載されている。その制御回路用ＩＣの構成は、基準電圧源と、その基準電圧源が入力端子の一端に接続された誤差増幅器と、その誤差増幅器の出力が入力の一端に接続された乗算器と、その乗算器の出力が入力の一端に接続された電流比較用のコンパレータと、ゼロ電流検出用の基準電圧源と、この基準電圧源が入力端子の一端に接続されたゼロ電流検出用のコンパレータと、このゼロ電流検出用のコンパレータの出力と電流比較用のコンパレータの出力とを受ける論理回路とから構成されている。この制御回路用ＩＣを用いて昇圧チョッパ回路を制御することにより、臨界モードでスイッチングを行うことができる。なお、この非特許文献１に記載されている力率改善回路の制御回路用ＩＣについては、同種のものが、他にも多く製造市販されている。

特許文献１は、制御用ＩＣを利用した昇圧チョッパにおいて、スイッチング素子にコンデンサと第１のダイオードの直列回路を並列に接続すると共に、コンデンサに直列につながる第２のダイオードを備え、第１のダイオードのアノード側はスイッチング素子と電流検出用抵抗との接続点に接続され、カソード側はコンデンサに接続され、第２のダイオードはアノード側をコンデンサと第１のダイオードとの接続点に接続され、カソード側を制御用ＩＣの電源端子に接続されているスイッチング電源装置が記載されている。この発明によって、交流入力電圧の広い範囲にも安定した動作を確保でき、また、負荷の変動に対しても、制御用ＩＣを常に正常に動作させることができる。

特許文献２は、昇圧チョッパ回路において、零電流検出回路は、直流阻止コンデンサと、電流制限抵抗と、レベルシフトダイオードと、インピーダンス回路とを含み、直流阻止コンデンサは、補助巻線とＩＣ動作用電源回路との間に接続され、電流制限抵抗は、直流阻止コンデンサの補助巻線側の一端と零電流検出端子間に接続され、レベルシフトダイオードは、直流阻止コンデンサの他端とグランドラインとの間に接続され、スイッチング素子のオン期間に誘起した電圧で直流阻止コンデンサを充電し、直流阻止コンデンサの充電電圧を、スイッチング素子のオフ期間に、平滑コンデンサに加算するよう方向付けられ、インピーダンス回路は、直流阻止コンデンサの他端と零電流検出端子との間に接続されている。
インピーダンス回路が、直流阻止コンデンサの他端から零電流検出端子に微小バイアスを加える。零電流検出端子の電位は、スイッチング素子のオン期間における、直流阻止コンデンサの一端の電位に微小バイアスが加算された電位となり、その加算量は、交流入力電圧の瞬時波高値が高いときに多くなる。このため、直流阻止コンデンサの一端の電位を低く設定することが可能になり、交流入力電圧の瞬時波高値と直流出力電圧との最小電位差を２５Ｖ程度まで近づけることができるとしている。

特許文献３に記載の発明は、昇圧チョッパ回路による力率改善回路において、スイッチング素子に流れる電流を検出するスイッチング素子電流検出手段と、２次巻線に接続され、スイッチング素子がオフ期間に１次巻線に流れる電流がゼロになったことを検出するゼロ電流検出手段と、スイッチング素子の出力電圧を検出する出力電圧検出手段と、スイッチング素子がオン・オフするための電圧およびゼロ電流検出手段の検出結果に基づいて、スイッチング素子をオフする時間を設定するオフ時間設定手段とを備ている。
この発明によると、スイッチング素子電流検出手段およびゼロ電流検出手段の検出結果に基づいて、スイッチング素子をオフする時間を設定するオフ時間設定手段を設けることにより、スイッチング素子のオフ時間を設定して、スイッチング電源を電流臨界型のスイッチング電源から電流連続型のスイッチング電源へ移行させ、回路規模を大きくすることなく、大電力を取り出せるスイッチング電源を提供することができるとしている。
特開２００１−２８６１３１号公報 特開２００４−３５０３６１号公報 特開２００６−２９６１５８号公報 富士電機株式会社 ２００２年７月発行 富士スイッチング電源制御用ＩＣ 力率改善用ＩＣ ＦＡ５５００Ａ／ＦＡ５５０１Ａ アプリケーションノート

従来の力率改善回路においては、その制御回路の動作用の供給電源を昇圧チョッパのインダクタの補助巻線から得たり、スイッチング動作に係る微小エネルギーを巧みに利用する構成であった。また同時に、入力電流を交流電圧の各瞬時値に近い波形にして力率を１に近づけるためのゼロ電流検出の仕組みを保つための条件を確保する必要がある。本発明は、そのゼロ電流検出スイッチング動作について、出力電圧の設定値と交流入力電圧の各瞬時の波高値とに関係する条件について、最も厳しい条件においても満足できる設計自由度を備える力率改善回路を得ることを課題とするものである。

なお、力率改善回路の制御モードとしては、臨界値モードや、平均値モードなどの方式が実用に供されているが、本発明は、臨界値モードで動作する力率改善回路に関する。臨界値モードで動作する力率改善回路は、インダクタに流れる電流を検出し、インダクタに流れる電流がゼロに減少したらスイッチング素子をオン制御し、インダクタに流れる電流を臨界値モードで動作させる。本発明は、この臨界値モードを、広い条件において維持できることを対象とするものである。

特許文献２の発明においては、ゼロ電流検出スイッチング動作について、出力電圧の設定値と交流入力電圧の各瞬時の波高値とに関係する条件について、広い範囲の条件における設計自由度を備えるものである。当該発明では、交流入力電圧の波高値と出力直流電圧との最小電位差２５Ｖまで達成しているとしている。しかしながら、この交流入力電圧の波高値と出力直流電圧との最小電位差の設計上の条件をさらに拡大することが望まれる。本発明は、臨界値モードの力率改善回路において、広い設計自由度を得ることを課題とするものである。

この課題を解決するために、本発明は、第１の手段として、以下の手段を提案するものである。
交流電圧を整流して供給する整流手段と、主巻線と該主巻線に結合された補助巻線とを有するインダクタと、駆動端子と一対の主電流端子を有するスイッチング素子と、該スイッチング素子を前記交流電圧の周期よりも短い繰り返しスイッチング周期にてオンオフスイッチング制御する制御回路とからなり、前記インダクタの主巻線の一端が前記整流手段の出力の一端に接続されるとともに前記インダクタの主巻線の他の一端が前記スイッチング素子と電流検出手段とを介して前記整流手段の出力の他の一端に接続され、前記インダクタの主巻線の一端と前記スイッチング素子との接続点から整流素子を介して直流出力を発生する力率改善回路であって、
前記制御回路が、第１の基準電圧源と、該第１の基準電圧源が入力端子の一端に接続された誤差増幅器と、前記誤差増幅器の出力が入力の一端に接続された乗算器と、該乗算器の出力が入力の一端に接続された第１のコンパレータと、第２の基準電圧源と、該第２の基準電圧源が入力端子の一端に接続された第２のコンパレータと、該第１のコンパレータの出力と第２のコンパレータの出力とを受ける論理回路とを備えるとともに、
前記インダクタの補助巻線から補助整流手段を介して前記制御回路の作動用電源を供給するとともに、該補助巻線から前記補助整流手段とは独立して前記スイッチング周期に対応する周期ごとの整流用のダイオードを含む波形成形手段を介して前記第２のコンパレータの他の入力端子に接続してなることを特徴とする、力率改善回路を提案するものである。

また、第２の手段として、以下の手段を提案するものである。
交流電圧を整流して供給する整流手段と、主巻線と該主巻線に結合された補助巻線とを有するインダクタと、駆動端子と一対の主電流端子を有するスイッチング素子と、該スイッチング素子を前記交流電圧の周期よりも短い繰り返し周期にてオンオフスイッチング制御する制御回路とからなり、前記インダクタの主巻線の一端が前記整流手段の出力の一端に接続されるとともに前記インダクタの主巻線の他の一端が前記スイッチング素子と電流検出手段とを介して前記整流手段の出力の他の一端に接続され、前記インダクタの主巻線の一端と前記スイッチング素子との接続点から整流素子を介して直流出力を発生する力率改善回路であって、
前記制御回路が、第１の基準電圧源と、該第１の基準電圧源が入力端子の一端に接続された誤差増幅器と、前記誤差増幅器の出力が入力の一端に接続された乗算器と、該乗算器の出力が入力の一端に接続された第１のコンパレータと、第２の基準電圧源と、該第２の基準電圧源が入力端子の一端に接続された第２のコンパレータと、該第１のコンパレータの出力と第２のコンパレータの出力とを受ける論理回路とを備えるとともに、
前記誤差増幅器の入力端子の一端に接続され、出力電圧の安定化用の電圧帰還入力端子１と、
前記誤差増幅器の出力端子２と、
前記乗算器の入力端子の一端に接続され、正弦波状の交流電源波形の入力用の乗算器入力端子３と、
前記第１のコンパレータの入力端子の他の一端に接続され、前記スイッチング素子の電流を検出するための電流検出用端子４と、
前記第２のコンパレータの他の入力端子に接続され、前記インダクタの電流がゼロに戻ったことを検出するためのゼロ電流検出端子５と、
該制御回路のグラウンド端子６と、
前記スイッチング素子を駆動するための制御出力端子７と、
該制御回路を動作させるための電源入力端子８とからなる制御回路であって、
該制御回路の各端子の接続関係が、
前記電圧帰還入力端子１が、前記直流出力の一端に分圧手段を介して接続され、
前記乗算器入力端子３が、分圧手段を介して前記整流手段の出力の一端に接続され、
前記電流検出用端子４が、前記スイッチング素子の主電流端子と前記電流検出手段との接続点に接続され、
前記ゼロ電流検出端子５が、互いに直列接続された第１の抵抗器と第２の抵抗器と介して前記インダクタの補助巻線の一端に接続され、前記第１の抵抗器にはコンデンサが並列接続されるともに、前記第１の抵抗器と第２の抵抗器との接続点と前記グラウンド端子６の間にダイオードが接続され、
電源グラウンド端子６が、前記整流手段の他の出力端子の一端に接続され、
前記制御出力端子７が、前記スイッチング素子の駆動端子に接続され、
前記制御回路を動作させるための電源入力端子８が、前記整流手段の一端に起動用の高抵抗値の抵抗器を介して接続されるとともに、前記インダクタの補助巻線の一端に第２の整流手段を介して接続される、
ことを特徴とする力率改善回路。

また、第３の手段として、第２の手段に加えて、前記第１の抵抗器と第２の抵抗器との接続点と前記グラウンド端子６の間に接続されたダイオードに、直列にさらに第３の抵抗器が接続されることを提案するものである。

第４の手段として、第２の手段又は第３の手段に加えて前記乗算器入力端子３と前記電源グラウンド端子６との間にツェナーダイオードが接続されること提案するものである。

本発明は、インダクタの補助巻線から制御回路用の補助整流手段とは独立してスイッチング周期に対応する周期ごとの整流用のダイオードを含む波形成形手段を介してゼロ電流検出制御に接続されており、これにより、そのゼロ電流検出スイッチング動作について、出力電圧の設定値と交流入力電圧の各瞬時の波高値とに関係する条件について、最も厳しい条件においても満足できる設計自由度を備える力率改善回路を得ることができるものである。

図１に示す回路図は、本発明に係る力率改善回路の概略図であって、臨界モード力率改善用ＩＣを利用したスイッチング電源装置における力率改善回路である。この回路の主な構成については、交流電圧Ｖａｃを整流して供給する整流手段であるブリッジ形の整流回路ＲＥＣ１と、主巻線Ｎｐとその主巻線に結合された補助巻線Ｎｓとを有するインダクタＬ１と、駆動端子と一対の主電流端子を有するスイッチング素子Ｑ１と、このスイッチング素子Ｑ１を交流電圧Ｖａｃの周期よりも短い繰り返し周期にてオンオフスイッチング制御する制御回路ＩＣとからなり、インダクタＬ１の主巻線Ｎｐの一端が整流回路ＲＥＣ１の出力の一端に接続されるとともにインダクタＬ１の主巻線Ｎｐの他の一端がスイッチング素子Ｑ１と電流検出手段である低抵抗値の抵抗器Ｒ１５とを介して整流回路ＲＥＣ１の出力の他の一端に接続され、インダクタＬ１の主巻線Ｎｐの一端とスイッチング素子との接続点からダイオードＤ１１を介して出力端子２０１、２０２から直流出力を発生するように構成されている。

図１０は、力率改善回路の制御回路用ＩＣの概略回路ブロックである。この制御回路用ＩＣの構成は、第１の基準電圧源１０２と、その第１の基準電圧源１０２が入力端子の一端に接続された誤差増幅器１０１と、その誤差増幅器１０１の出力が入力の一端に接続された乗算器１０３と、その乗算器１０３の出力が入力の一端に接続された第１のコンパレータ１０４と、第２の基準電圧源１０６と、その第２の基準電圧源１０６が入力端子の一端に接続された第２のコンパレータ１０５と、その第１のコンパレータ１０４の出力と第２のコンパレータ１０５の出力とを受ける論理回路１０７、１１７とからなっている。

図１に示す回路において、制御回路用ＩＣについて、その動作用の電源は、起動時は、交流電圧Ｖａｃを整流して供給する整流手段であるブリッジ形の整流回路ＲＥＣ１から、さらに起動用の抵抗器Ｒ６を介して制御回路用ＩＣの端子８に供給される起動用の抵抗器Ｒ６は、高抵抗値の抵抗器であって、起動時に必要な最小電力を供給するもので、以下に説明する制御回路用ＩＣについて、その動作用の電源が完全に立ち上がるまでの小エネルギー供給用である。

図１において、制御回路用ＩＣが立ち上がると、主回路のスイッチング素子Ｑ1がオン駆動され、インダクタＬ１からスイッチング素子Ｑ１に電流が流れ出す。この電流は、電流検出端子４（ＩＳ）で検出される。検出された電流値が、出力電圧と基準電圧の誤差信号、及び、入力電圧信号を入力にもつ乗算器の出力で決定される基準値を超えると、スイッチング素子Ｑ１は、オフし、オン期間は終了する。スイッチング素子Ｑ１がオフすると、インダクタＬ１の電位は反転し、インダクタＬ１からダイオードＤ１を介して出力側へ電流が供給される。

臨界モード動作では、このインダクタＬ１から供給する電流がゼロに戻ったときに再びスイッチング素子Ｑ１をオンさせる必要がある。臨界モード制御回路用ＩＣには、このタイミングを検出するためのゼロ電流検出端子（ＺＣＤ）が設けられている。ゼロ電流検出端子は、制限用の抵抗器Ｒ１を経由しインダクタＬ１に設けられた補助巻線Ｎｓに接続されている。
インダクタＬ１の端子間電圧は、インダクタＬ１の電流がゼロとなると、インダクタＬ１のインダクタンスと回路中にある浮遊の静電容量とから構成される共振回路の作用により減衰振動しつつ、その電圧が低下経過の方向をたどる。臨界モード制御用ＩＣでは、この低下経過インダクタＬ１の端子間電圧の電圧を、結合された補助巻線Ｎｓから検出し、インダクタＱ１を再びオンさせる。以上の動作の繰り返して、臨界モード力率改善用ＩＣを利用した力率改善コンバータが、交流入力の周波数に比較して充分高い可変周波数でそのスイッチング動作を継続する。

制御用ＩＣを利用する場合、その制御用ＩＣ自身の電子回路を動作させるための電源が必要であるところ、従来は、図１１に示すように、インダクタＬ１の補助巻線Ｎｓを利用して制御用ＩＣの電源を形成することができ、その方式が多く用いられている。図１１に示すように、インダクタの補助巻線Ｎｓ一つのみから供給源を得て、ゼロ電流検出用と制御用ＩＣの電源用との共通化して回路構成をを行う場合には、制限がでてくる。

図２に示す波形図は、インダクタＬ１の補助巻線Ｎｓ（図１のｒ点）の電圧波形を概念的に表したものである。交流入力電圧の角周波数をωで表すと、インダクタＬ１に印加される電圧（入力電圧の瞬時値）を（Ｖｉｎ×ｓｉｎ（ωｔ））とすると、補助巻線Ｎｓに発生する電圧の包絡線は数式（１）で表される。なお、入力電圧が負である区間については、その絶対値として考えることとする。

ｅｎｖ＝（Ｖｏｕｔ−Ｖｉｎ×ｓｉｎ（ωｔ））×（Ｎｓ／Ｎｐ） ……（１）

ここで、
ｅｎｖ: 包絡線の電圧値
Ｎｓ: インダクタＬ１の補助巻線の巻数
Ｎｐ: インダクタＬ１の主巻線の巻数
この数式（１）から、インダクタＬ１の補助巻線Ｎｓに発生するプラス電位の値は、交流入力電圧波形の瞬時の波高値の高いところで最も低くなり、交流入力電圧が高いほど、その値は低くなることがわかる。
そして、高い入力電圧では、下記の関係となる。

（Ｖｏｕｔ−Ｖｉｎ×ｓｉｎ（ωｔ））×（Ｎｓ／Ｎｐ）＜ ゼロ電流検出電圧 ……（２）

（２）式の関係となり、補助巻線Ｎｓに発生する電圧は、ゼロ電流検出の必要条件を満たさなくなってしまう。

図３には、インダクタの補助巻線Ｎｓから発生する電圧が、スイッチング素子の一周期の拡大波形を示す。ゼロ電流検出電圧の閾値以下の部分の、このとき、インダクタの補助巻線Ｎｓの電圧は、ゼロ電流の検出レベルを超えないため、通常よりも早くオンしたり、あるいは、オフするタイミングが大きく遅れたりし、安定した動作ができなくなることにもなる。

本発明に係る力率改善回路の一実施例の図１の回路において、まず、ダイオードＤ１、コンデンサＣ１、抵抗器Ｒ２を追加した回路を考え、抵抗器Ｒ３が存在しない回路を考える。

コンデンサＣ１には、スイッチング素子Ｑ１のオン時に補助巻線Ｎｓに発生する電圧（図２に示す（Ｖｉｎ）×（Ｎｓ／Ｎｐ）の電圧。さらに正確には、入力交流の正弦波により、（Ｖｉｎ）×（Ｎｓ／Ｎｐ）×ｓｉｎ（ωｔ）の電圧）が、ダイオードＤ１を経由して充電される。なお、入力電圧が負である区間については、その絶対値として考えることとする。抵抗器Ｒ２は、この充電時のノイズ防止用として機能するが、ゼロ電流検出端子の動作に影響を与えないように抵抗器Ｒ１の値に対して充分に小さい値が理想である。また、抵抗器Ｒ２の値はゼロとして短絡することもできる。

次に、スイッチング素子Ｑ１がオフすると、抵抗器Ｒ１の一方の端子（ｓ点）にはインダクタの補助巻線Ｎｓの電圧
（ｒ点、図２に示す（Ｖｏｕｔ−Ｖｉｎ）×（Ｎｓ／Ｎｐの電圧））とコンデンサＣ１の電圧を加算した電圧が発生する。なお、Ｖｉｎの瞬時値については、正しくは、交流入力の周波数による正弦波関数がかかるが、ここでは省いて記する。

図３に示す波形図の動作と同じ動作状態にてｓ点に発生する電圧は、図４に示す波形のようになる。
ゼロ電流検出端子には、端子保護用にクランプ回路が内蔵されている。
ゼロ電流検出端子に印加される電圧が、このクランプ電圧よりも高い場合には、制限用の抵抗器Ｒ１を経由してクランプ電流が流れる。
このとき、コンデンサＣ１からは放電電流が流れるため、コンデンサＣ１の電圧は低下する。

図４に示すｓ点の電圧が急激に低下しているのは、このためである。
ｓ点の電圧が、クランプ電圧まで低下すると、コンデンサＣ１の放電は、ほとんどなくなるため、電圧は、ほぼ横ばいとなる。

その後、インダクタＬ１の電流がゼロになり、インダクタＬ１の補助巻線Ｎｓの電圧（ｒ点）が低下すると、ｓ点の電圧は、ゼロ電流検出電圧に達してスイッチング素子Ｑ１は、正常にオンすることが可能となる。

図４の条件よりもさらに交流入力電圧（Ｖａｃ）の各瞬時の波高値と出力電圧（Ｖｏｕｔ）との差が小さくなった場合を考える。
このとき、インダクタの補助巻線Ｎｓに発生するプラス電位の値は、さらに低くなり、インダクタＬ１に流れる電流がゼロになったときのその補助巻線Ｎｓの電圧低下量も小さくなる。
補助巻線Ｎｓの電圧低下値に対して、コンデンサＣ１の残電圧の方が大きくなってしまうと図５に示すような補助巻線Ｎｓの電圧が低下しても、ｓ点の電圧は、ゼロ電流検出電圧まで低下せず、ゼロ電流を検出できなくなる。
このときには、スイッチング素子Ｑ１は、正規のタイミングでオンすることができず、安定した動作ができなくなる。

次に、図１に示す回路の図示どおり、抵抗器Ｒ３が存在する回路を考える。この抵抗器Ｒ３は、コンデンサＣ１の放電抵抗として機能する。コンデンサＣ１の値と、抵抗器Ｒ３の値とを調整するにより、コンデンサＣ１の放電時間が決定される。
この放電時間によって、コンデンサＣ１の残電圧をゼロ電流時の補助巻線Ｎｓの電圧の低下量に合わして調整することにより、図５に示す動作と同じ動作条件においても、図６に示す動作と同じような動作となり ゼロ電流を正常に検出でき、 安定した動作が得られる。
このように適切なコンデンサＣ１、抵抗器Ｒ３の値を選定することで、交流入力電圧（Ｖａｃ）の波高値と出力電圧（Ｖｏｕｔ）との差が０に近づくまで安定した動作を得ることが可能となる。

図７は、本発明の第２の実施例を示す。

本発明の第２の実施例として、図１に示す実施例に、さらに抵抗器Ｒ４を追加接続するものである。図７に示す回路では、抵抗器Ｒ４によって、スイッチング素子Ｑ１のオン区間におけるコンデンサＣ１の充電の時定数を決定できるようになる。
図１に示す回路においては、コンデンサＣ１は、スイッチング素子Ｑ１のオン時に、Ｖｉｎ×（Ｎｓ／Ｎｐ）まで充電されるため、コンデンサＣ１の放電時間は、Ｖｉｎの変化に応じて変化する。

図８に、図６に示す動作時のコンデンサＣ１の端子間の電圧変化を示す。
本発明の第２の実施例の図７の回路においては、抵抗器Ｒ４との時定数回路があることから、コンデンサＣ１の充電電圧は、スイッチング素子Ｑ１のオン時間によって変化させることができる。

図９に、図８との対比のＣ１端子間電圧波形を示す。

臨界モード力率改善コンバータでは、入力条件、負荷条件によりスイッチング周波数が変化する。図７に示す第２の実施例においては抵抗器Ｒ４を備えることにより、Ｖｉｎによる変化に加え、スイッチング素子のオン時間の変化に対応して、コンデンサＣ１の放電時間を変化させることができる。このため、広範囲で安定動作を得るための設定が、この抵抗器Ｒ４を含む回路の作用によってさらに容易にすることが可能となる。

本発明の第４の手段については、若干の効率改善がもたらされる。
交流入力電圧の波形の検出の部分にツェナーダイオードＺＤ１を並列接続して入力電圧波形を検出している。このとき、検出電圧が、ツェナーダイオードＺＤ１のツェナー電圧になっても、完全にクランプされるのではなく、ツェナーダイオードの端子間の電流電圧特性に依存して、交流入力の正弦波波形をある程度維持するように作用する。この波形は、完全な正弦波よりも、やや頭がつぶれた擬似正弦波の波形となる。入力電流は、この擬似正弦波の波形に相似するように制御されるので、ツェナーダイオードＺＤ１のない場合と比較して、電流ピーク値の押さえられた電流となり、実効電流値が押さえられ、効率改善の効果が得られる。したがって、交流入力電圧の高い入力時には、乗算器への入力電圧も抑制することができるので、交流入力電圧の広い範囲で、制御回路の乗算器の入力端子の許容入力電圧範囲内で、その範囲を最大限に活用した設計可能である。

本発明に係る動作モードの
本発明に係る臨界モード力率改善回路の一実施例 インダクタの補助巻線の入力交流電圧の周期に対応の電圧波形 インダクタの補助巻線のスイッチング周期に対応の電圧波形 インダクタの補助巻線の本発明に係る動作モードの電圧波形 本発明に至る説明用の波形図で、動作モードに障害のある例 インダクタの補助巻線の本発明に係る動作モードの電圧波形 本発明に係る臨界モード力率改善回路の第２の実施例 インダクタの補助巻線のスイッチング周期に対応の電圧波形 インダクタの補助巻線のスイッチング周期に対応の電圧波形 力率改善回路の制御回路用ＩＣの概略回路ブロック 従来の臨界モード力率改善回路の一例

符号の説明

ＩＣ 制御回路用ＩＣ
Ｖａｃ 交流電源
ＲＥＣ１ 整流回路
１００ コモン線路
２０１、２０２ 出力端子
Ｌ１ インダクタ
Ｎｐ インダクタの主巻線
Ｎｓ インダクタの補助巻線
Ｑ１ スイッチング素子

Claims (4)

1. 交流電圧を整流して供給する整流手段と、主巻線と該主巻線に結合された補助巻線とを有するインダクタと、駆動端子と一対の主電流端子を有するスイッチング素子と、該スイッチング素子を前記交流電圧の周期よりも短い繰り返しスイッチング周期にてオンオフスイッチング制御する制御回路とからなり、前記インダクタの主巻線の一端が前記整流手段の出力の一端に接続されるとともに前記インダクタの主巻線の他の一端が前記スイッチング素子と電流検出手段とを介して前記整流手段の出力の他の一端に接続され、前記インダクタの主巻線の一端と前記スイッチング素子との接続点から整流素子を介して直流出力を発生する力率改善回路であって、
   前記制御回路が、第１の基準電圧源と、該第１の基準電圧源が入力端子の一端に接続された誤差増幅器と、前記誤差増幅器の出力が入力の一端に接続された乗算器と、該乗算器の出力が入力の一端に接続された第１のコンパレータと、第２の基準電圧源と、該第２の基準電圧源が入力端子の一端に接続された第２のコンパレータと、該第１のコンパレータの出力と第２のコンパレータの出力とを受ける論理回路とを備えるとともに、
   前記インダクタの補助巻線から補助整流手段を介して前記制御回路の作動用電源を供給するとともに、該補助巻線から前記補助整流手段とは独立して前記スイッチング周期に対応する周期ごとの整流用のダイオードを含む波形成形手段を介して前記第２のコンパレータの他の入力端子に接続してなることを特徴とする、力率改善回路。
2. 交流電圧を整流して供給する整流手段と、主巻線と該主巻線に結合された補助巻線とを有するインダクタと、駆動端子と一対の主電流端子を有するスイッチング素子と、該スイッチング素子を前記交流電圧の周期よりも短い繰り返し周期にてオンオフスイッチング制御する制御回路とからなり、前記インダクタの主巻線の一端が前記整流手段の出力の一端に接続されるとともに前記インダクタの主巻線の他の一端が前記スイッチング素子と電流検出手段とを介して前記整流手段の出力の他の一端に接続され、前記インダクタの主巻線の一端と前記スイッチング素子との接続点から整流素子を介して直流出力を発生する力率改善回路であって、
   前記制御回路が、第１の基準電圧源と、該第１の基準電圧源が入力端子の一端に接続された誤差増幅器と、前記誤差増幅器の出力が入力の一端に接続された乗算器と、該乗算器の出力が入力の一端に接続された第１のコンパレータと、第２の基準電圧源と、該第２の基準電圧源が入力端子の一端に接続された第２のコンパレータと、該第１のコンパレータの出力と第２のコンパレータの出力とを受ける論理回路とを備えるとともに、
   前記誤差増幅器の入力端子の一端に接続され、出力電圧の安定化用の電圧帰還入力端子１と、
   前記誤差増幅器の出力端子２と、
   前記乗算器の入力端子の一端に接続され、正弦波状の交流電源波形の入力用の乗算器入力端子３と、
   前記第１のコンパレータの入力端子の他の一端に接続され、前記スイッチング素子の電流を検出するための電流検出用端子４と、
   前記第２のコンパレータの他の入力端子に接続され、前記インダクタの電流がゼロに戻ったことを検出するためのゼロ電流検出端子５と、
   該制御回路のグラウンド端子６と、
   前記スイッチング素子を駆動するための制御出力端子７と、
   該制御回路を動作させるための電源入力端子８とからなる制御回路であって、
   該制御回路の各端子の接続関係が、
   前記電圧帰還入力端子１が、前記直流出力の一端に分圧手段を介して接続され、
   前記乗算器入力端子３が、分圧手段を介して前記整流手段の出力の一端に接続され、
   前記電流検出用端子４が、前記スイッチング素子の主電流端子と前記電流検出手段との接続点に接続され、
   前記ゼロ電流検出端子５が、互いに直列接続された第１の抵抗器と第２の抵抗器と介して前記インダクタの補助巻線の一端に接続され、前記第１の抵抗器にはコンデンサが並列接続されるともに、前記第１の抵抗器と第２の抵抗器との接続点と前記グラウンド端子６の間にダイオードが接続され、
   電源グラウンド端子６が、前記整流手段の他の出力端子の一端に接続され、
   前記制御出力端子７が、前記スイッチング素子の駆動端子に接続され、
   前記制御回路を動作させるための電源入力端子８が、前記整流手段の一端に起動用の高抵抗値の抵抗器を介して接続されるとともに、前記インダクタの補助巻線の一端に第２の整流手段を介して接続される、
   ことを特徴とする力率改善回路。
3. 前記第１の抵抗器と第２の抵抗器との接続点と前記グラウンド端子６の間に接続されたダイオードに、直列にさらに第３の抵抗器が接続されることを特徴とする、請求項２に記載の力率改善回路。
4. 前記乗算器入力端子３と前記電源グラウンド端子６との間にツェナーダイオードが接続されることを特徴とする、請求項２又は請求項３に記載の力率改善回路。

Images