JP2004282958A - 力率改善回路 - Google Patents
力率改善回路 Download PDFInfo
- Publication number
- JP2004282958A JP2004282958A JP2003074159A JP2003074159A JP2004282958A JP 2004282958 A JP2004282958 A JP 2004282958A JP 2003074159 A JP2003074159 A JP 2003074159A JP 2003074159 A JP2003074159 A JP 2003074159A JP 2004282958 A JP2004282958 A JP 2004282958A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- frequency
- main switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供する。
【解決手段】交流電源Ｖａｃ１の交流電源電圧を全波整流回路Ｂ１で整流した整流電圧を昇圧リアクトルＬ１を介して入力して主スイッチＱ１によりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、主スイッチＱ１のスイッチング周波数ｆを交流電源電圧値に応じて制御する制御回路１０を有する。
【選択図】 図１
【解決手段】交流電源Ｖａｃ１の交流電源電圧を全波整流回路Ｂ１で整流した整流電圧を昇圧リアクトルＬ１を介して入力して主スイッチＱ１によりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、主スイッチＱ１のスイッチング周波数ｆを交流電源電圧値に応じて制御する制御回路１０を有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。
【０００２】
【従来の技術】
図２２に従来の力率改善回路の回路構成図を示す（特許文献１）。図２２に示す力率改善回路において、交流電源Ｖａｃ１の交流電源電圧を整流する全波整流回路Ｂ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチＱ１と電流検出抵抗Ｒとからなる直列回路が接続されている。スイッチＱ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。スイッチＱ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。
【０００３】
電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。
【０００４】
制御回路１００は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、発振器（ＯＳＣ）１１４、ＰＷＭコンパレータ１１６を有して構成される。
【０００５】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【０００６】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【０００７】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【０００８】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。
【０００９】
図２３は従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートを示す図である。図２４では、図２３に示すタイミングチャートのＡ部の詳細、即ち交流電源電圧の最大値付近における１００ＫＨｚのスイッチング波形を示している。図２５では、図２３に示すタイミングチャートのＢ部の詳細、即ち、交流電源電圧の低い部分における１００ＫＨｚのスイッチング波形を示している。
【００１０】
次に、このように構成された力率改善回路の動作を図２４に示すタイミングチャートを参照しながら説明する。なお、図２４では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。
【００１１】
まず、時刻ｔ３１において、スイッチＱ１がオンし、全波整流回路Ｂ１から昇圧リアクトルＬ１を介してスイッチＱ１に電流Ｑ１ｉが流れる。この電流は、時刻ｔ３２まで時間の経過とともに直線的に増大していく。なお、時刻ｔ３１から時刻ｔ３２では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００１２】
次に、時刻ｔ３２において、スイッチＱ１は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルＬ１に誘起された励磁エネルギーによりスイッチＱ１の電圧Ｑ１ｖが上昇する。また、時刻ｔ３２〜時刻ｔ３３では、スイッチＱ１がオフであるため、スイッチＱ１に流れる電流Ｑ１ｉは零になる。なお、時刻ｔ３２から時刻ｔ３３では、Ｌ１→Ｄ１→Ｃ１で電流Ｄ１ｉが流れて、負荷ＲＬに電力が供給される。
【００１３】
【特許文献１】
特開２０００−３７０７２号（図１）
【００１４】
【発明が解決しようとする課題】
ところで、通常、昇圧リアクトルＬ１を小型化するためには、周波数を高周波数（例えば１００ｋＨｚ）とするが、このような高周波数であっても、交流電源電圧の最大値付近のような電流の大きいＡ部では、昇圧リアクトルＬ１に蓄えられたエネルギーは、スイッチＱ１がオフした時に、ダイオードＤ１を介して負荷ＲＬに供給される。
【００１５】
しかし、Ｂ部のような電圧の低い部分では、電流も少なくスイッチＱ１がオフした時の電流が低い。また、ＭＯＳＦＥＴからなるスイッチＱ１には図示しない内部容量（寄生容量）を有し、スイッチＱ１は、内部容量Ｃ０とスイッチＱ１に印加された電圧Ｖとにより決定された分（Ｃ０Ｖ２／２）だけ電力損失が発生する。この電力損失は周波数に比例して増大する。
【００１６】
また、スイッチＱ１の内部容量により、昇圧リアクトルＬ１に蓄えられるエネルギーが少ないため、スイッチＱ１をオフした時の電圧Ｑ１ｖは、図２５に示すように、正弦波状となり、出力電圧まで上昇せず、電力損失が増大する。即ち、効率が低下してしまう。
【００１７】
本発明は、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御する制御手段を有することを特徴とする。
【００１９】
請求項１の発明によれば、制御手段が主スイッチのスイッチング周波数を入力交流電源電圧に基づいて制御するので、入力交流電源電圧の低い部分には、主スイッチのスイッチング周波数を低くすることで、主スイッチのオン時間が増加して電流も増加し負荷に電力を供給でき、また、スイッチング回数が減少するため、損失も低減できる。
【００２０】
請求項２の発明では、前記制御手段は、前記出力電圧と基準電圧との誤差を増幅して第１誤差電圧信号を生成する第１誤差電圧生成手段と、この第１誤差電圧生成手段の第１誤差電圧信号と前記整流回路の整流電圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、前記整流回路に流れる入力電流を検出する電流検出手段と、この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電圧生成手段の乗算出力電圧との誤差を増幅して第２誤差電圧信号を生成する第２誤差電圧生成手段と、前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記第２誤差電圧生成手段の第２誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。
【００２１】
請求項３の発明では、前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする。
【００２２】
請求項４の発明では、前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする。
【００２３】
請求項５の発明では、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルと第１整流素子と平滑コンデンサと前記電流検出手段とからなる第１直列回路と、前記昇圧リアクトルと前記第１整流素子との接続点と前記電流検出抵抗の一端との間に接続され、可飽和リアクトルと前記主スイッチとからなる第２直列回路と、前記主スイッチに並列に接続され、補助スイッチとスナバコンデンサとからなる第３直列回路と、前記主スイッチに並列に接続された第２整流素子及びコンデンサと、前記補助スイッチに並列に接続された第３整流素子とを有し、前記制御手段は、前記パルス幅制御手段の出力を反転して反転出力を前記補助スイッチに印加する反転手段を有し、前記主スイッチ及び前記補助スイッチを交互にオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御することを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。
【００２５】
（第１の実施の形態）
第１の実施の形態に係る力率改善回路は、交流電源電圧値に応じてスイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。
【００２６】
（第１実施例）
第１実施例では、交流電源電圧が下限設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、交流電源電圧が上限設定電圧以上の場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定し、交流電源電圧が下限設定電圧から上限設定電圧までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。
【００２７】
図１は第１の実施の形態に係る力率改善回路の第１実施例を示す回路構成図である。図２は第１の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。図２では、交流電源電圧Ｖｉが零から最大値まで変化した場合に、主スイッチＱ１のスイッチング周波数ｆが零から例えば１００ＫＨｚまで変化することを示している。
【００２８】
図３では、図２に示すタイミングチャートのＡ部（交流電源電圧Ｖｉが最大値付近）における１００ＫＨｚのスイッチング波形を示している。図３に示すタイミングチャートは、スイッチング周波数ｆが１００ＫＨｚであるので、図２４に示すタイミングチャートと同じである。図４では、図２に示すタイミングチャートのＢ部（交流電源電圧Ｖｉが低い部分）における２０ＫＨｚのスイッチング波形を示している。
【００２９】
図１に示す第１の実施の形態の第１実施例の力率改善回路は、図２２に示す従来の力率改善回路に対して、制御回路１０の構成のみが異なる。
【００３０】
なお、図１に示すその他の構成は、図２２に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
【００３１】
制御回路１０は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、電圧制御発振器（ＶＣＯ）１１５、ＰＷＭコンパレータ１１６を有して構成される。なお、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３及びＰＷＭコンパレータ１１６は、図２２に示すものと同じであるので、それらの説明は省略する。
【００３２】
ＶＣＯ１１５（本発明の周波数制御手段に対応）は、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じて主スイッチＱ１のスイッチング周波数ｆを変化させた三角波信号（本発明の周波数制御信号に対応）を生成するもので、全波整流回路Ｂ１からの全波整流電圧が増加するに従って主スイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性を有している。
【００３３】
図５は第１の実施の形態に係る力率改善回路の第１実施例に設けられたＶＣＯの詳細な回路構成図である。ＶＣＯ１１５において、全波整流回路Ｂ１の正極側出力端Ｐ１に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点にはツェナーダイオードＺＤのカソードが接続され、ツェナーダイオードＺＤのアノードは制御電源ＥＢの正極及びヒステリシスコンパレータ１１５ａの電源端子ｂに接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点はヒステリシスコンパレータ１１５ａの入力端子ａに接続され、ヒステリシスコンパレータ１１５ａの接地端子ｃは制御電源ＥＢの負極と抵抗Ｒ２の他端に接続されている。ヒステリシスコンパレータ１１５ａの出力端子ｄはＰＷＭコンパレータ１１６の一端子に接続されている。ヒステリシスコンパレータ１１５ａは、図７に示すように、入力端子ａに印加される電圧Ｅａが増加するに従って主スイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性ＣＶを有した三角波信号を発生する。
【００３４】
図５に示すＶＣＯ１１５では、図２に示す交流電源電圧Ｖｉが最大値付近（Ａ部）に達したとき、ツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧ＶＺと制御電源電圧ＥＢとの合計電圧（ＶＺ＋ＥＢ）、即ち上限設定電圧に設定される。また、交流電源電圧Ｖｉが低い部分（Ｂ部）に達したとき、制御電源ＥＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧ＥＢ、即ち下限設定電圧に設定される。さらに、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（ＶＺ＋ＥＢ）と制御電源電圧ＥＢとの範囲で徐々に変化する。
【００３５】
このため、図７に示すように、交流電源電圧Ｖｉが下限設定電圧ＥＢ以下の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定し、交流電源電圧Ｖｉが上限設定電圧（ＶＺ＋ＥＢ）以上の場合に主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１（例えば１００ＫＨｚ）に設定し、交流電源電圧Ｖｉが下限設定電圧ＥＢから上限設定電圧（ＶＺ＋ＥＢ）までの範囲の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２から上限周波数ｆ１１まで徐々に変化させるようになっている。
【００３６】
ＰＷＭコンパレータ１１６（本発明のパルス幅制御手段に対応）は、ＶＣＯ１１５からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、図８に示すように、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチＱ１に印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御する。
【００３７】
また、ＰＷＭコンパレータ１１６は、平滑コンデンサＣ１の出力電圧が基準電圧Ｅ１に達して、フィードバック信号ＦＢが低下すると、フィードバック信号ＦＢの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。
【００３８】
なお、ＶＣＯ１１５からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器１１３のフィードバック信号ＦＢにより、周波数に関係なく、パルス信号のオン／オフのデューティ比が決定されるようになっている。また、スイッチング周波数ｆが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン／オフのデューティ比は変わらない。
【００３９】
次に、このように構成された第１の実施の形態に係る力率改善回路の第１実施例の動作を図１乃至図８を参照しながら説明する。ここでは、制御回路１０の動作についてのみ説明する。
【００４０】
まず、誤差増幅器１１１は、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差を増幅して、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【００４１】
次に、誤差増幅器１１３は、電流検出抵抗Ｒ（本発明の電流検出抵抗に対応）による電圧と乗算出力電圧との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。
【００４２】
一方、ＶＣＯ１１５は、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じて主スイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。
【００４３】
ここで、図６のタイミングチャートを用いて説明すると、交流電源電圧Ｖｉが最大値付近（例えば時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７）に達したときには、図５に示すツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧ＶＺと制御電源電圧ＥＢとの合計電圧（ＶＺ＋ＥＢ）、即ち上限設定電圧に設定される。このため、交流電源電圧Ｖｉが上限設定電圧（ＶＺ＋ＥＢ）以上の場合には、ＶＣＯ１１５により、主スイッチＱ１のスイッチング周波数ｆは、上限周波数ｆ１１（例えば１００ＫＨｚ）に設定される。
【００４４】
次に、交流電源電圧Ｖｉが低い部分（例えば時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５）に達したときには、図５に示す制御電源ＥＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧ＥＢ、即ち下限設定電圧に設定される。このため、交流電源電圧Ｖｉが下限設定電圧ＥＢ以下の場合には、ヒステリシスコンパレータ１１５ａにより、主スイッチＱ１のスイッチング周波数ｆは、下限周波数ｆ１２（例えば２０ＫＨｚ）に設定される。
【００４５】
さらに、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲（例えば時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（ＶＺ＋ＥＢ）と制御電源電圧ＥＢとの範囲で徐々に変化する。このため、交流電源電圧Ｖｉが下限設定電圧ＥＢから上限設定電圧（ＶＺ＋ＥＢ）までの範囲の場合には、主スイッチＱ１のスイッチング周波数ｆは下限周波数ｆ１２から上限周波数ｆ１１まで徐々に変化する。
【００４６】
次に、交流電源電圧Ｖｉが最大値付近（例えば時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７）の場合には、ＰＷＭコンパレータ１１６は、図８に示すように、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ１１を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。
【００４７】
一方、交流電源電圧Ｖｉが低い部分（例えば時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５）の場合には、ＰＷＭコンパレータ１１６は、図８に示すように、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ１２を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。
【００４８】
また、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲（例えば時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）の場合には、ＰＷＭコンパレータ１１６は、下限周波数ｆ１２から上限周波数ｆ１１までの範囲で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。
【００４９】
このように、第１実施例によれば、交流電源電圧Ｖｉに応じて主スイッチＱ１のスイッチング周波数ｆを変化させ、交流電源電圧Ｖｉの低い部分でのスイッチング周波数ｆを低下させることで、図４に示すように、主スイッチＱ１のオン時間も長くなり、電流も増加し負荷ＲＬに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。
【００５０】
特に、主スイッチＱ１のスイッチング周波数ｆとして例えば１００ｋＨｚを上限周波数とし、人間の聞こえない周波数、例えば２０ｋＨｚを下限周波数とし、他の部分を交流電源電圧Ｖｉにスイッチング周波数ｆを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。
【００５１】
また、磁束は電流に比例するため、交流電源電圧Ｖｉの最大値の時（電流も最大）に最大周波数とし、他の部分は交流電源電圧Ｖｉに比例させて周波数を変化させても、昇圧リアクトルＬ１の磁束は最大値を上回ることはなく、昇圧リアクトルＬ１は大型化せず、スイッチング損失を低減できる。
【００５２】
また、主スイッチＱ１のスイッチング周波数ｆが下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。
【００５３】
（第２実施例）
図９は第１の実施の形態に係る力率改善回路の第２実施例の交流電源電圧波形とＶＣＯに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
【００５４】
図６に示す第１実施例では、交流電源電圧Ｖｉが低い部分に達したときに、ＶＣＯ１１５により、主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定したが、図９に示す第２実施例では、交流電源電圧Ｖｉが低い部分の場合で、下限周波数ｆ１２未満では、ＶＣＯ１１５により、主スイッチＱ１の動作を停止させたことを特徴とする。この停止部分では、交流電源電流も少ないため、入力電流波形の歪みも最低限に抑えられる。
【００５５】
（第３実施例）
第３実施例では、交流電源電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定したことを特徴とする。
【００５６】
図１０は第１の実施の形態に係る力率改善回路の第３実施例のＶＣＯの詳細な回路構成図である。図１０に示すＶＣＯ１１５Ａにおいて、全波整流回路Ｂ１の正極側出力端Ｐ１に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。コンパレータ１１５ｂは、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を＋端子に入力し、基準電圧Ｅｒ１を−端子に入力し、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧が基準電圧Ｅｒ１よりも大きいときＨレベルをトランジスタＴＲ１のベースに出力する。この場合、基準電圧Ｅｒ１を前記設定電圧に設定する。
【００５７】
トランジスタＴＲ１のエミッタは接地され、トランジスタＴＲ１のコレクタは、抵抗Ｒ３を介してトランジスタＴＲ２のベースと抵抗Ｒ４の一端と抵抗Ｒ５の一端とに接続されている。抵抗Ｒ４の他端は電源ＶＢに接続され、抵抗Ｒ５の他端は接地されている。トランジスタＴＲ２のエミッタは抵抗Ｒ６を介して電源ＶＢに接続され、トランジスタＴＲ２のコレクタはコンデンサＣを介して接地されている。
【００５８】
コンパレータ１１５ｃにヒステリシスを持たせるために、＋端子と出力端子との間には、抵抗Ｒ９を接続し、＋端子は、抵抗Ｒ８を介して接地されている。
【００５９】
コンパレータ１１５ｃは、コンデンサＣの電圧を−端子に入力している。また、コンデンサＣの放電に、出力端子からダイオードＤ及び抵抗Ｒ７の直列回路が−端子に接続されている。図１１に示すように、交流電源電圧Ｖｉが設定電圧以下の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２に設定した三角波信号を生成し、交流電源電圧が設定電圧を超えた場合に主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１に設定した三角波信号を生成する。
【００６０】
次に、このように構成された第１の実施の形態に係る力率改善回路の第３実施例の動作を図１０及び図１１を参照しながら説明する。ここでは、ＶＣＯ１１５Ａの動作についてのみ説明する。
【００６１】
まず、ＶＣＯ１１５Ａは、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じて主スイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。
【００６２】
ここで、図１１のタイミングチャートを用いて説明すると、交流電源電圧Ｖｉが設定電圧を超えた場合（例えば時刻ｔ２〜ｔ３、時刻ｔ５〜ｔ６）、コンパレータ１１５ｂからのＨレベルによりトランジスタＴＲ１がオンする。このため、電源ＶＢから抵抗Ｒ４及びトランジスタＴＲ２のベースを介して抵抗Ｒ３に電流が流れるため、トランジスタＴＲ２のコレクタ電流が増大する。すると、トランジスタＴＲ２のコレクタに流れる電流によりコンデンサＣが短時間で充電される。即ち、コンデンサＣの電圧Ｅｃが上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１（例えば１００ＫＨｚ）に設定した三角波信号を生成する。
【００６３】
一方、交流電源電圧Ｖｉが設定電圧以下の場合（例えば時刻ｔ０〜ｔ２、時刻ｔ３〜ｔ５）、コンパレータ１１５ｂからＨレベルは出力されないため、トランジスタＴＲ１はオフとなる。このため、トランジスタＴＲ２のコレクタ電流が減少するため、コンデンサＣの充電時間が長くなる。即ち、コンデンサＣの電圧Ｅｃはゆるやかに上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定した三角波信号を生成する。
【００６４】
次に、交流電源電圧Ｖｉが設定電圧を超えた場合（例えば時刻ｔ２〜ｔ３、時刻ｔ５〜ｔ６）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ１１を持つパルス信号を生成し、パルス信号を主スイッチＱ１に印加する。
【００６５】
一方、交流電源電圧Ｖｉが設定電圧以下の場合（例えば時刻ｔ０〜ｔ２、時刻ｔ３〜ｔ５）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ１２を持つパルス信号を生成し、パルス信号を主スイッチＱ１に印加する。
【００６６】
このように第３実施例によれば、交流電源電圧が設定電圧以下の場合に主スイッチＱ１のスイッチング周波数を下限周波数に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチＱ１のスイッチング周波数を上限周波数に設定しても、第１実施例の効果とほぼ同等な効果が得られる。
【００６７】
（第２の実施の形態）
第２の実施の形態に係る力率改善回路は、第１の実施の形態の構成に加えて、さらに、補助スイッチと可飽和リアクトルを用い、主スイッチ及び補助スイッチのゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズも低減させ、高効率、低ノイズ化を図ることを特徴とする。また、昇圧リアクトルと可飽和リアクトルを一体化して、部品点数を削減して、小型化を図ることを特徴とする。
【００６８】
図１２は第２の実施の形態に係る力率改善回路の回路構成図である。図１２において、全波整流回路Ｂ１は、交流電源Ｖａｃ１に接続され、交流電源Ｖａｃ１からの交流電源電圧を整流して正極側出力端Ｐ１及び負極側出力端Ｐ２に出力する。
【００６９】
全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ２とダイオードＤ１と平滑コンデンサＣ１と電流検出抵抗Ｒ（本発明の電流検出手段に対応）とからなる第１直列回路が接続されている。
【００７０】
また、昇圧リアクトルＬ２とダイオードＤ１との接続点と電流検出抵抗Ｒの一端との間には、可飽和リアクトルＳＬ１とＭＯＳＦＥＴからなるスイッチＱ１（主スイッチ）とからなる第２直列回路が接続されている。スイッチＱ１の両端にはダイオードＤ２と共振用コンデンサＣ２とが並列に接続されている。
【００７１】
スイッチＱ１の両端には、ＭＯＳＦＥＴからなるスイッチＱ２（補助スイッチ）とスナバコンデンサＣ３とからなる第３直列回路が接続されている。スイッチＱ２の両端にはダイオードＤ３が並列に接続されている。なお、ダイオードＤ３と並列にコンデンサを付加しても良い。
【００７２】
また、ダイオードＤ２はスイッチＱ１の寄生ダイオードであってもよく、ダイオードＤ３は、スイッチＱ２の寄生ダイオードであってもよい。共振用コンデンサＣ２はスイッチＱ１の寄生容量であってもよい。
【００７３】
スイッチＱ１，Ｑ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１０ａのＰＷＭ制御により交互にオン／オフする。
【００７４】
ダイオードＤ１と平滑コンデンサＣ１とで整流平滑回路を構成する。平滑コンデンサＣ１には並列に負荷ＲＬが接続され、平滑コンデンサＣ１はダイオードＤ１の整流電圧を平滑して直流出力を負荷ＲＬに出力する。
【００７５】
電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。
【００７６】
制御回路１０ａは、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＶＣＯ１１５、ＰＷＭコンパレータ１１６、インバータ回路１１７、及びハイサイドドライバ１１８を有して構成される。誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＶＣＯ１１５及びＰＷＭコンパレータ１１６は、図１に示すものと同じであるので、それらの説明は省略する。
【００７７】
また、インバータ回路１１７は、ＰＷＭコンパレータ１１６の出力を反転し、ハイサイドドライバ１１８は、インバータ回路１１７の出力（ローサイドレベル）をハイサイドレベルに変換してスイッチＱ２のゲートに印加する。
【００７８】
図１３は第２の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。図１３に示す可飽和リアクトルＳＬ１は、口の字型のコア（鉄心）２０を有し、コア２０のＢ脚２０ｂには、巻線５ｂが巻回されている。コア２０のＡ脚２０ａには、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として使用したときにはコア損失を低減できる。
【００７９】
可飽和リアクトルＳＬ１は、コア２０の飽和特性を用いている。可飽和リアクトルＳＬ１には、大きさの等しい交流電流が流れるため、磁束は、図１４に示すＢ−Ｈカーブ上のゼロを中心にして、第１象限と第３象限とに等しく増減する。
【００８０】
また、一定の正磁界Ｈに対して磁束Ｂが飽和し、一定の負磁界Ｈに対して磁束Ｂが飽和する。磁界Ｈは電流ｉの大きさに比例して発生する。凹部２１を有した可飽和リアクトルＳＬ１では、Ｂ−Ｈカーブ上を磁束ＢがＢａ→Ｂｂ→Ｂｃ→Ｂｄ→Ｂｅと移動し、磁束の動作範囲が広範囲となっている。Ｂ−Ｈカーブ上のＢａ−Ｂｂ間及びＢｄ−Ｂｅ間は飽和状態である。凹部２１を設けることにより、飽和時の磁束が減少し、凹部２１以外の部分は飽和しない。従って、損失の上昇も凹部２１のみとなり、全体のコア損失は低減する。
【００８１】
次にこのように構成された第２の実施の形態に係る力率改善回路の動作を図１５乃至図１８に示すタイミングチャートを参照しながら説明する。図１５は第２の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。図１６は第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図１７は第２の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。図１８は第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【００８２】
なお、図１５では、交流電源電圧Ｖｉ、整流出力電流Ｉ０を示している。図１６では、図１５のＡ部の詳細を示している。図１６乃至図１８では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、スイッチＱ２の両端間の電圧Ｑ２ｖ、スイッチＱ２に流れる電流Ｑ２ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。Ｑ１制御信号Ｑ１ｇはスイッチＱ１のゲートに印加される信号、Ｑ２制御信号Ｑ２ｇはスイッチＱ２のゲートに印加される信号を示している。
【００８３】
まず、時刻ｔ０において、スイッチＱ１をオンさせると、交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→Ｌ２→ＳＬ１→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。
【００８４】
このとき、インピーダンスの高い可飽和リアクトルＳＬ１に電圧が印加されて、可飽和リアクトルＳＬ１が飽和する。この飽和により、可飽和リアクトルＳＬ１のインピーダンスは略零となるため、可飽和リアクトルＳＬ１の電圧は、消失して、昇圧リアクトルＬ２に電圧が移動する。この電圧により、時刻ｔ０から時刻ｔ１において、スイッチＱ１に流れる電流Ｑ１ｉが直線的に増加していく。なお、時刻ｔ０から時刻ｔ１では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００８５】
また、スイッチＱ１をオンさせた時に、可飽和リアクトルＳＬ１にも電流が流れて、可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【００８６】
次に、時刻ｔ１において、スイッチＱ１をオフさせると、Ｌ２→ＳＬ１→Ｃ２と電流が流れて、共振用コンデンサＣ２の電圧が上昇し、スイッチＱ１の電圧Ｑ１ｖが上昇する。
【００８７】
そして、共振用コンデンサＣ２の電位と平滑コンデンサＣ１の電位とが同電位となったとき、Ｌ２→Ｄ１→Ｃ１と電流が流れる。即ち、ダイオードＤ１が導通し、負荷ＲＬに電力が供給される。
【００８８】
また、図１７に示すように、時刻ｔ１１において、ＳＬ１→Ｄ３→Ｃ３と電流が流れて、スナバコンデンサＣ３が充電される。ダイオードＤ３に電流が流れると、スイッチＱ２の電圧Ｑ２ｖは略零となる。そして、ダイオードＤ３に電流が流れている期間中の時刻ｔ１２において、スイッチＱ２をオンさせる。これにより、スイッチＱ２はゼロ電圧スイッチングを達成することができる。さらに、時刻ｔ１４まで、ＳＬ１→Ｑ２→Ｃ３と電流が流れる。
このとき、可飽和リアクトルＳＬ１の磁束は、図１４のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）からマイナス（−）の飽和に向けて降下しマイナスの飽和状態（Ｂａ−Ｂｂ）となり、飽和電流（図１６に示すＰ１）が流れる。この飽和電流の電流値ＬＶ２は図１６に示すように、スイッチＱ１の電流Ｑ１ｉの電流値ＬＶ１とほぼ等しい。
【００８９】
そして、スイッチＱ２の電流Ｑ２ｉが減少して、時刻ｔ１４から時刻ｔ１５までほぼゼロとなる。この時刻ｔ１４から時刻ｔ１５までは、可飽和リアクトルＳＬ１は、非飽和である。
【００９０】
時刻ｔ１５において、可飽和リアクトルＳＬ１は飽和し、スナバコンデンサＣ３に蓄積されたエネルギーにより、Ｃ３→Ｑ２→ＳＬ１→Ｄ１→Ｃ１→Ｃ３で電流が流れて、負荷ＲＬに還流される。このため、図１６及び図１８では、ダイオードＤ１の電流Ｄ１ｉは、スイッチＱ２の電流Ｑ２ｉが加算されてより大きい電流となっている。
【００９１】
このとき、可飽和リアクトルＳＬ１の磁束は、図１４のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）となり、飽和電流（図１６に示すＰ２）が流れる。
【００９２】
そして、スイッチＱ２をオフすると、共振用コンデンサＣ２の電圧が下降し、ゼロとなった時刻ｔ２１（図１８）に、ダイオードＤ２を導通させる。すると、Ｄ２→ＳＬ１→Ｄ１→Ｃ１→Ｄ２で電流が流れて、負荷ＲＬに還流される。そして、ダイオードＤ２に電流が流れている期間中の時刻ｔ２２において、スイッチＱ１をオンさせると、これにより、スイッチＱ１はゼロ電圧スイッチングを達成することができる。
【００９３】
このように第２の実施の形態に係る力率改善回路によれば、スイッチＱ１のゲートには、ＰＷＭコンパレータ１１６からのパルス信号が直接印加され、スイッチＱ２のゲートには、ＰＷＭコンパレータ１１６からのパルス信号がインバータ回路１１７及びハイサイドドライバ１１８を介して印加される。即ち、交流電源電圧に応じてスイッチＱ１，Ｑ２のスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチＱ１，Ｑ２のスイッチング周波数を低下又はスイッチング動作を停止させるので、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる。即ち、第１の実施の形態の効果と同様な効果が得られる。
【００９４】
また、ダイオードＤ１とスイッチＱ１との間に可飽和リアクトルＳＬ１が挿入されているので、スイッチＱ１をオンした時にダイオードリカバリーによるスパイク電流ＲＣ（図３、図２４に示す。）が流れなくなる。また、共振用コンデンサＣ２によりスイッチＱ１をオフした時にスパイク電圧ＳＰ（図３、図２４に示す。）が発生しなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。
【００９５】
また、スイッチＱ２と可飽和リアクトルＳＬ１と共振用コンデンサＣ２及びスナバコンデンサＣ３を用い、スイッチＱ１及びスイッチＱ２のゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。
【００９６】
また、可飽和リアクトルＳＬ１を用いているので、通常のリアクトルを用いるよりもスイッチＱ２に流れる電流Ｑ２ｉをより少なくできる。
【００９７】
（変形例）
次に第２の実施の形態に係る力率改善回路の変形例を説明する。この変形例では、昇圧リアクトルと可飽和リアクトルを一体化した例である。
【００９８】
図１９は可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。図１９に示すリアクトルは、日の字型のコア２０Ａを有し、このコア２０Ａは、Ａ脚２０ａとＢ脚２０ｂと中央脚２０ｃとからなる。中央脚２０ｃにはギャップ２３が形成され、中央脚２０ｃには巻線５ａからなる昇圧リアクトルＬ２が巻回されている。
【００９９】
Ａ脚２０ａには、巻線５ｂが巻回されているとともに、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として兼用したときにはコア損失を低減できる。
【０１００】
図２０は図１９に示す一体化したリアクトルの磁束の流れを示す図である。図２０に示すように、中央脚２０ｃに巻回された巻線５ａによる磁束φａは、２０ｃ→２０ａ→２０ｃの反時計方向閉ループと、２０ｃ→２０ｂ→２０ｃの時計方向ループとに形成される。また、Ａ脚２０ａに巻回された巻線５ｂによる磁束φｂは、２０ａ→２０ｂ→２０ａの反時計方向閉ループに形成される。
【０１０１】
図２１は図１９に示す一体化したリアクトルの磁束分布のタイミングチャートである。図２１におけるタイミングチャートの各時刻は、図１６におけるタイミングチャートの各時刻に対応している。図２１に示すように、Ａ脚２０ａの磁束は、−φｍ〜＋φｍまで変化している。図２１からもわかるように、Ｂ脚２０ｂを貫く磁束は、φａ−φｂとなる。
【０１０２】
即ち、Ｂ脚２０ｂの磁束をキャンセルするように、巻線５ａと巻線５ｂとを接続したので、Ｂ脚２０ｂの磁束は、増大せず、コアを小型化できる。
【０１０３】
【発明の効果】
以上説明したように、本発明によれば、交流電源電圧値に応じてスイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる力率改善回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る力率改善回路の第１実施例を示す回路構成図である。
【図２】第１の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。
【図３】図２に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。
【図４】図２に示すタイミングチャートのＢ部における２０ＫＨｚのスイッチング波形を示す図である。
【図５】第１の実施の形態に係る力率改善回路の第１実施例に設けられたＶＣＯの詳細な回路構成図である。
【図６】第１の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
【図７】第１の実施の形態に係る力率改善回路の第１実施例のＶＣＯの特性を示す図である。
【図８】第１の実施の形態に係る力率改善回路の第１実施例のＶＣＯの周波数の変化に応じてＰＷＭコンパレータのパルス周波数が変化した様子を示す図である。
【図９】第１の実施の形態に係る力率改善回路の第２実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
【図１０】第１の実施の形態に係る力率改善回路の第３実施例のＶＣＯの詳細な回路構成図である。
【図１１】第１の実施の形態に係る力率改善回路の第３実施例の交流電源電圧波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
【図１２】第２の実施の形態に係る力率改善回路を示す回路構成図である。
【図１３】第２の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。
【図１４】第２の実施の形態に係る力率改善回路に設けられた可飽和リアクトルのＢ−Ｈ特性を示す図である。
【図１５】第２の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図１６】第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図１７】第２の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。
【図１８】第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【図１９】可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。
【図２０】図１９に示す一体化したリアクトルの磁束の流れを示す図である。
【図２１】図１９に示す一体化したリアクトルの磁束分布のタイミングチャートである。
【図２２】従来の力率改善回路を示す回路構成図である。
【図２３】従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図２４】図２３に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。
【図２５】図２３に示すタイミングチャートのＢ部における１００ＫＨｚのスイッチング波形を示す図である。
【符号の説明】
Ｖａｃ１ 交流電源
Ｂ１ 全波整流回路
１０，１０ａ，１００ 制御回路
Ｑ１，Ｑ２ スイッチ
ＲＬ 負荷
Ｒ，Ｒ１〜Ｒ９ 抵抗
Ｌ１，Ｌ２ 昇圧リアクトル
ＳＬ１ 可飽和リアクトル
Ｃ１ 平滑コンデンサ
Ｃ２ 共振用コンデンサ
Ｃ３ スナバコンデンサ
Ｃ コンデンサ
Ｄ１〜Ｄ３，Ｄ ダイオード
ＺＤ ツェナーダイオード
Ｒ 電流検出抵抗
１１１ 誤差増幅器
１１２ 乗算器
１１３ 誤差増幅器
１１５ 電圧制御発振器（ＶＣＯ）
１１５ａ ヒステリシスコンパレータ
１１５ｂ，１１５ｃ コンパレータ
１１６ ＰＷＭコンパレータ
１１７ インバータ回路
１１８ ハイサイドドライバ
【発明の属する技術分野】
本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。
【０００２】
【従来の技術】
図２２に従来の力率改善回路の回路構成図を示す（特許文献１）。図２２に示す力率改善回路において、交流電源Ｖａｃ１の交流電源電圧を整流する全波整流回路Ｂ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチＱ１と電流検出抵抗Ｒとからなる直列回路が接続されている。スイッチＱ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。スイッチＱ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。
【０００３】
電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。
【０００４】
制御回路１００は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、発振器（ＯＳＣ）１１４、ＰＷＭコンパレータ１１６を有して構成される。
【０００５】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【０００６】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【０００７】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【０００８】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。
【０００９】
図２３は従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートを示す図である。図２４では、図２３に示すタイミングチャートのＡ部の詳細、即ち交流電源電圧の最大値付近における１００ＫＨｚのスイッチング波形を示している。図２５では、図２３に示すタイミングチャートのＢ部の詳細、即ち、交流電源電圧の低い部分における１００ＫＨｚのスイッチング波形を示している。
【００１０】
次に、このように構成された力率改善回路の動作を図２４に示すタイミングチャートを参照しながら説明する。なお、図２４では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。
【００１１】
まず、時刻ｔ３１において、スイッチＱ１がオンし、全波整流回路Ｂ１から昇圧リアクトルＬ１を介してスイッチＱ１に電流Ｑ１ｉが流れる。この電流は、時刻ｔ３２まで時間の経過とともに直線的に増大していく。なお、時刻ｔ３１から時刻ｔ３２では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００１２】
次に、時刻ｔ３２において、スイッチＱ１は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルＬ１に誘起された励磁エネルギーによりスイッチＱ１の電圧Ｑ１ｖが上昇する。また、時刻ｔ３２〜時刻ｔ３３では、スイッチＱ１がオフであるため、スイッチＱ１に流れる電流Ｑ１ｉは零になる。なお、時刻ｔ３２から時刻ｔ３３では、Ｌ１→Ｄ１→Ｃ１で電流Ｄ１ｉが流れて、負荷ＲＬに電力が供給される。
【００１３】
【特許文献１】
特開２０００−３７０７２号（図１）
【００１４】
【発明が解決しようとする課題】
ところで、通常、昇圧リアクトルＬ１を小型化するためには、周波数を高周波数（例えば１００ｋＨｚ）とするが、このような高周波数であっても、交流電源電圧の最大値付近のような電流の大きいＡ部では、昇圧リアクトルＬ１に蓄えられたエネルギーは、スイッチＱ１がオフした時に、ダイオードＤ１を介して負荷ＲＬに供給される。
【００１５】
しかし、Ｂ部のような電圧の低い部分では、電流も少なくスイッチＱ１がオフした時の電流が低い。また、ＭＯＳＦＥＴからなるスイッチＱ１には図示しない内部容量（寄生容量）を有し、スイッチＱ１は、内部容量Ｃ０とスイッチＱ１に印加された電圧Ｖとにより決定された分（Ｃ０Ｖ２／２）だけ電力損失が発生する。この電力損失は周波数に比例して増大する。
【００１６】
また、スイッチＱ１の内部容量により、昇圧リアクトルＬ１に蓄えられるエネルギーが少ないため、スイッチＱ１をオフした時の電圧Ｑ１ｖは、図２５に示すように、正弦波状となり、出力電圧まで上昇せず、電力損失が増大する。即ち、効率が低下してしまう。
【００１７】
本発明は、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御する制御手段を有することを特徴とする。
【００１９】
請求項１の発明によれば、制御手段が主スイッチのスイッチング周波数を入力交流電源電圧に基づいて制御するので、入力交流電源電圧の低い部分には、主スイッチのスイッチング周波数を低くすることで、主スイッチのオン時間が増加して電流も増加し負荷に電力を供給でき、また、スイッチング回数が減少するため、損失も低減できる。
【００２０】
請求項２の発明では、前記制御手段は、前記出力電圧と基準電圧との誤差を増幅して第１誤差電圧信号を生成する第１誤差電圧生成手段と、この第１誤差電圧生成手段の第１誤差電圧信号と前記整流回路の整流電圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、前記整流回路に流れる入力電流を検出する電流検出手段と、この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電圧生成手段の乗算出力電圧との誤差を増幅して第２誤差電圧信号を生成する第２誤差電圧生成手段と、前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記第２誤差電圧生成手段の第２誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。
【００２１】
請求項３の発明では、前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする。
【００２２】
請求項４の発明では、前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする。
【００２３】
請求項５の発明では、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルと第１整流素子と平滑コンデンサと前記電流検出手段とからなる第１直列回路と、前記昇圧リアクトルと前記第１整流素子との接続点と前記電流検出抵抗の一端との間に接続され、可飽和リアクトルと前記主スイッチとからなる第２直列回路と、前記主スイッチに並列に接続され、補助スイッチとスナバコンデンサとからなる第３直列回路と、前記主スイッチに並列に接続された第２整流素子及びコンデンサと、前記補助スイッチに並列に接続された第３整流素子とを有し、前記制御手段は、前記パルス幅制御手段の出力を反転して反転出力を前記補助スイッチに印加する反転手段を有し、前記主スイッチ及び前記補助スイッチを交互にオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御することを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。
【００２５】
（第１の実施の形態）
第１の実施の形態に係る力率改善回路は、交流電源電圧値に応じてスイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。
【００２６】
（第１実施例）
第１実施例では、交流電源電圧が下限設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、交流電源電圧が上限設定電圧以上の場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定し、交流電源電圧が下限設定電圧から上限設定電圧までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。
【００２７】
図１は第１の実施の形態に係る力率改善回路の第１実施例を示す回路構成図である。図２は第１の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。図２では、交流電源電圧Ｖｉが零から最大値まで変化した場合に、主スイッチＱ１のスイッチング周波数ｆが零から例えば１００ＫＨｚまで変化することを示している。
【００２８】
図３では、図２に示すタイミングチャートのＡ部（交流電源電圧Ｖｉが最大値付近）における１００ＫＨｚのスイッチング波形を示している。図３に示すタイミングチャートは、スイッチング周波数ｆが１００ＫＨｚであるので、図２４に示すタイミングチャートと同じである。図４では、図２に示すタイミングチャートのＢ部（交流電源電圧Ｖｉが低い部分）における２０ＫＨｚのスイッチング波形を示している。
【００２９】
図１に示す第１の実施の形態の第１実施例の力率改善回路は、図２２に示す従来の力率改善回路に対して、制御回路１０の構成のみが異なる。
【００３０】
なお、図１に示すその他の構成は、図２２に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
【００３１】
制御回路１０は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、電圧制御発振器（ＶＣＯ）１１５、ＰＷＭコンパレータ１１６を有して構成される。なお、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３及びＰＷＭコンパレータ１１６は、図２２に示すものと同じであるので、それらの説明は省略する。
【００３２】
ＶＣＯ１１５（本発明の周波数制御手段に対応）は、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じて主スイッチＱ１のスイッチング周波数ｆを変化させた三角波信号（本発明の周波数制御信号に対応）を生成するもので、全波整流回路Ｂ１からの全波整流電圧が増加するに従って主スイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性を有している。
【００３３】
図５は第１の実施の形態に係る力率改善回路の第１実施例に設けられたＶＣＯの詳細な回路構成図である。ＶＣＯ１１５において、全波整流回路Ｂ１の正極側出力端Ｐ１に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点にはツェナーダイオードＺＤのカソードが接続され、ツェナーダイオードＺＤのアノードは制御電源ＥＢの正極及びヒステリシスコンパレータ１１５ａの電源端子ｂに接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点はヒステリシスコンパレータ１１５ａの入力端子ａに接続され、ヒステリシスコンパレータ１１５ａの接地端子ｃは制御電源ＥＢの負極と抵抗Ｒ２の他端に接続されている。ヒステリシスコンパレータ１１５ａの出力端子ｄはＰＷＭコンパレータ１１６の一端子に接続されている。ヒステリシスコンパレータ１１５ａは、図７に示すように、入力端子ａに印加される電圧Ｅａが増加するに従って主スイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性ＣＶを有した三角波信号を発生する。
【００３４】
図５に示すＶＣＯ１１５では、図２に示す交流電源電圧Ｖｉが最大値付近（Ａ部）に達したとき、ツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧ＶＺと制御電源電圧ＥＢとの合計電圧（ＶＺ＋ＥＢ）、即ち上限設定電圧に設定される。また、交流電源電圧Ｖｉが低い部分（Ｂ部）に達したとき、制御電源ＥＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧ＥＢ、即ち下限設定電圧に設定される。さらに、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（ＶＺ＋ＥＢ）と制御電源電圧ＥＢとの範囲で徐々に変化する。
【００３５】
このため、図７に示すように、交流電源電圧Ｖｉが下限設定電圧ＥＢ以下の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定し、交流電源電圧Ｖｉが上限設定電圧（ＶＺ＋ＥＢ）以上の場合に主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１（例えば１００ＫＨｚ）に設定し、交流電源電圧Ｖｉが下限設定電圧ＥＢから上限設定電圧（ＶＺ＋ＥＢ）までの範囲の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２から上限周波数ｆ１１まで徐々に変化させるようになっている。
【００３６】
ＰＷＭコンパレータ１１６（本発明のパルス幅制御手段に対応）は、ＶＣＯ１１５からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、図８に示すように、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチＱ１に印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御する。
【００３７】
また、ＰＷＭコンパレータ１１６は、平滑コンデンサＣ１の出力電圧が基準電圧Ｅ１に達して、フィードバック信号ＦＢが低下すると、フィードバック信号ＦＢの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。
【００３８】
なお、ＶＣＯ１１５からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器１１３のフィードバック信号ＦＢにより、周波数に関係なく、パルス信号のオン／オフのデューティ比が決定されるようになっている。また、スイッチング周波数ｆが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン／オフのデューティ比は変わらない。
【００３９】
次に、このように構成された第１の実施の形態に係る力率改善回路の第１実施例の動作を図１乃至図８を参照しながら説明する。ここでは、制御回路１０の動作についてのみ説明する。
【００４０】
まず、誤差増幅器１１１は、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差を増幅して、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【００４１】
次に、誤差増幅器１１３は、電流検出抵抗Ｒ（本発明の電流検出抵抗に対応）による電圧と乗算出力電圧との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。
【００４２】
一方、ＶＣＯ１１５は、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じて主スイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。
【００４３】
ここで、図６のタイミングチャートを用いて説明すると、交流電源電圧Ｖｉが最大値付近（例えば時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７）に達したときには、図５に示すツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧ＶＺと制御電源電圧ＥＢとの合計電圧（ＶＺ＋ＥＢ）、即ち上限設定電圧に設定される。このため、交流電源電圧Ｖｉが上限設定電圧（ＶＺ＋ＥＢ）以上の場合には、ＶＣＯ１１５により、主スイッチＱ１のスイッチング周波数ｆは、上限周波数ｆ１１（例えば１００ＫＨｚ）に設定される。
【００４４】
次に、交流電源電圧Ｖｉが低い部分（例えば時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５）に達したときには、図５に示す制御電源ＥＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧ＥＢ、即ち下限設定電圧に設定される。このため、交流電源電圧Ｖｉが下限設定電圧ＥＢ以下の場合には、ヒステリシスコンパレータ１１５ａにより、主スイッチＱ１のスイッチング周波数ｆは、下限周波数ｆ１２（例えば２０ＫＨｚ）に設定される。
【００４５】
さらに、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲（例えば時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（ＶＺ＋ＥＢ）と制御電源電圧ＥＢとの範囲で徐々に変化する。このため、交流電源電圧Ｖｉが下限設定電圧ＥＢから上限設定電圧（ＶＺ＋ＥＢ）までの範囲の場合には、主スイッチＱ１のスイッチング周波数ｆは下限周波数ｆ１２から上限周波数ｆ１１まで徐々に変化する。
【００４６】
次に、交流電源電圧Ｖｉが最大値付近（例えば時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７）の場合には、ＰＷＭコンパレータ１１６は、図８に示すように、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ１１を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。
【００４７】
一方、交流電源電圧Ｖｉが低い部分（例えば時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５）の場合には、ＰＷＭコンパレータ１１６は、図８に示すように、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ１２を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。
【００４８】
また、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲（例えば時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）の場合には、ＰＷＭコンパレータ１１６は、下限周波数ｆ１２から上限周波数ｆ１１までの範囲で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。
【００４９】
このように、第１実施例によれば、交流電源電圧Ｖｉに応じて主スイッチＱ１のスイッチング周波数ｆを変化させ、交流電源電圧Ｖｉの低い部分でのスイッチング周波数ｆを低下させることで、図４に示すように、主スイッチＱ１のオン時間も長くなり、電流も増加し負荷ＲＬに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。
【００５０】
特に、主スイッチＱ１のスイッチング周波数ｆとして例えば１００ｋＨｚを上限周波数とし、人間の聞こえない周波数、例えば２０ｋＨｚを下限周波数とし、他の部分を交流電源電圧Ｖｉにスイッチング周波数ｆを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。
【００５１】
また、磁束は電流に比例するため、交流電源電圧Ｖｉの最大値の時（電流も最大）に最大周波数とし、他の部分は交流電源電圧Ｖｉに比例させて周波数を変化させても、昇圧リアクトルＬ１の磁束は最大値を上回ることはなく、昇圧リアクトルＬ１は大型化せず、スイッチング損失を低減できる。
【００５２】
また、主スイッチＱ１のスイッチング周波数ｆが下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。
【００５３】
（第２実施例）
図９は第１の実施の形態に係る力率改善回路の第２実施例の交流電源電圧波形とＶＣＯに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
【００５４】
図６に示す第１実施例では、交流電源電圧Ｖｉが低い部分に達したときに、ＶＣＯ１１５により、主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定したが、図９に示す第２実施例では、交流電源電圧Ｖｉが低い部分の場合で、下限周波数ｆ１２未満では、ＶＣＯ１１５により、主スイッチＱ１の動作を停止させたことを特徴とする。この停止部分では、交流電源電流も少ないため、入力電流波形の歪みも最低限に抑えられる。
【００５５】
（第３実施例）
第３実施例では、交流電源電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定したことを特徴とする。
【００５６】
図１０は第１の実施の形態に係る力率改善回路の第３実施例のＶＣＯの詳細な回路構成図である。図１０に示すＶＣＯ１１５Ａにおいて、全波整流回路Ｂ１の正極側出力端Ｐ１に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。コンパレータ１１５ｂは、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を＋端子に入力し、基準電圧Ｅｒ１を−端子に入力し、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧が基準電圧Ｅｒ１よりも大きいときＨレベルをトランジスタＴＲ１のベースに出力する。この場合、基準電圧Ｅｒ１を前記設定電圧に設定する。
【００５７】
トランジスタＴＲ１のエミッタは接地され、トランジスタＴＲ１のコレクタは、抵抗Ｒ３を介してトランジスタＴＲ２のベースと抵抗Ｒ４の一端と抵抗Ｒ５の一端とに接続されている。抵抗Ｒ４の他端は電源ＶＢに接続され、抵抗Ｒ５の他端は接地されている。トランジスタＴＲ２のエミッタは抵抗Ｒ６を介して電源ＶＢに接続され、トランジスタＴＲ２のコレクタはコンデンサＣを介して接地されている。
【００５８】
コンパレータ１１５ｃにヒステリシスを持たせるために、＋端子と出力端子との間には、抵抗Ｒ９を接続し、＋端子は、抵抗Ｒ８を介して接地されている。
【００５９】
コンパレータ１１５ｃは、コンデンサＣの電圧を−端子に入力している。また、コンデンサＣの放電に、出力端子からダイオードＤ及び抵抗Ｒ７の直列回路が−端子に接続されている。図１１に示すように、交流電源電圧Ｖｉが設定電圧以下の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２に設定した三角波信号を生成し、交流電源電圧が設定電圧を超えた場合に主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１に設定した三角波信号を生成する。
【００６０】
次に、このように構成された第１の実施の形態に係る力率改善回路の第３実施例の動作を図１０及び図１１を参照しながら説明する。ここでは、ＶＣＯ１１５Ａの動作についてのみ説明する。
【００６１】
まず、ＶＣＯ１１５Ａは、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じて主スイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。
【００６２】
ここで、図１１のタイミングチャートを用いて説明すると、交流電源電圧Ｖｉが設定電圧を超えた場合（例えば時刻ｔ２〜ｔ３、時刻ｔ５〜ｔ６）、コンパレータ１１５ｂからのＨレベルによりトランジスタＴＲ１がオンする。このため、電源ＶＢから抵抗Ｒ４及びトランジスタＴＲ２のベースを介して抵抗Ｒ３に電流が流れるため、トランジスタＴＲ２のコレクタ電流が増大する。すると、トランジスタＴＲ２のコレクタに流れる電流によりコンデンサＣが短時間で充電される。即ち、コンデンサＣの電圧Ｅｃが上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１（例えば１００ＫＨｚ）に設定した三角波信号を生成する。
【００６３】
一方、交流電源電圧Ｖｉが設定電圧以下の場合（例えば時刻ｔ０〜ｔ２、時刻ｔ３〜ｔ５）、コンパレータ１１５ｂからＨレベルは出力されないため、トランジスタＴＲ１はオフとなる。このため、トランジスタＴＲ２のコレクタ電流が減少するため、コンデンサＣの充電時間が長くなる。即ち、コンデンサＣの電圧Ｅｃはゆるやかに上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定した三角波信号を生成する。
【００６４】
次に、交流電源電圧Ｖｉが設定電圧を超えた場合（例えば時刻ｔ２〜ｔ３、時刻ｔ５〜ｔ６）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ１１を持つパルス信号を生成し、パルス信号を主スイッチＱ１に印加する。
【００６５】
一方、交流電源電圧Ｖｉが設定電圧以下の場合（例えば時刻ｔ０〜ｔ２、時刻ｔ３〜ｔ５）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ１２を持つパルス信号を生成し、パルス信号を主スイッチＱ１に印加する。
【００６６】
このように第３実施例によれば、交流電源電圧が設定電圧以下の場合に主スイッチＱ１のスイッチング周波数を下限周波数に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチＱ１のスイッチング周波数を上限周波数に設定しても、第１実施例の効果とほぼ同等な効果が得られる。
【００６７】
（第２の実施の形態）
第２の実施の形態に係る力率改善回路は、第１の実施の形態の構成に加えて、さらに、補助スイッチと可飽和リアクトルを用い、主スイッチ及び補助スイッチのゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズも低減させ、高効率、低ノイズ化を図ることを特徴とする。また、昇圧リアクトルと可飽和リアクトルを一体化して、部品点数を削減して、小型化を図ることを特徴とする。
【００６８】
図１２は第２の実施の形態に係る力率改善回路の回路構成図である。図１２において、全波整流回路Ｂ１は、交流電源Ｖａｃ１に接続され、交流電源Ｖａｃ１からの交流電源電圧を整流して正極側出力端Ｐ１及び負極側出力端Ｐ２に出力する。
【００６９】
全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ２とダイオードＤ１と平滑コンデンサＣ１と電流検出抵抗Ｒ（本発明の電流検出手段に対応）とからなる第１直列回路が接続されている。
【００７０】
また、昇圧リアクトルＬ２とダイオードＤ１との接続点と電流検出抵抗Ｒの一端との間には、可飽和リアクトルＳＬ１とＭＯＳＦＥＴからなるスイッチＱ１（主スイッチ）とからなる第２直列回路が接続されている。スイッチＱ１の両端にはダイオードＤ２と共振用コンデンサＣ２とが並列に接続されている。
【００７１】
スイッチＱ１の両端には、ＭＯＳＦＥＴからなるスイッチＱ２（補助スイッチ）とスナバコンデンサＣ３とからなる第３直列回路が接続されている。スイッチＱ２の両端にはダイオードＤ３が並列に接続されている。なお、ダイオードＤ３と並列にコンデンサを付加しても良い。
【００７２】
また、ダイオードＤ２はスイッチＱ１の寄生ダイオードであってもよく、ダイオードＤ３は、スイッチＱ２の寄生ダイオードであってもよい。共振用コンデンサＣ２はスイッチＱ１の寄生容量であってもよい。
【００７３】
スイッチＱ１，Ｑ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１０ａのＰＷＭ制御により交互にオン／オフする。
【００７４】
ダイオードＤ１と平滑コンデンサＣ１とで整流平滑回路を構成する。平滑コンデンサＣ１には並列に負荷ＲＬが接続され、平滑コンデンサＣ１はダイオードＤ１の整流電圧を平滑して直流出力を負荷ＲＬに出力する。
【００７５】
電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。
【００７６】
制御回路１０ａは、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＶＣＯ１１５、ＰＷＭコンパレータ１１６、インバータ回路１１７、及びハイサイドドライバ１１８を有して構成される。誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＶＣＯ１１５及びＰＷＭコンパレータ１１６は、図１に示すものと同じであるので、それらの説明は省略する。
【００７７】
また、インバータ回路１１７は、ＰＷＭコンパレータ１１６の出力を反転し、ハイサイドドライバ１１８は、インバータ回路１１７の出力（ローサイドレベル）をハイサイドレベルに変換してスイッチＱ２のゲートに印加する。
【００７８】
図１３は第２の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。図１３に示す可飽和リアクトルＳＬ１は、口の字型のコア（鉄心）２０を有し、コア２０のＢ脚２０ｂには、巻線５ｂが巻回されている。コア２０のＡ脚２０ａには、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として使用したときにはコア損失を低減できる。
【００７９】
可飽和リアクトルＳＬ１は、コア２０の飽和特性を用いている。可飽和リアクトルＳＬ１には、大きさの等しい交流電流が流れるため、磁束は、図１４に示すＢ−Ｈカーブ上のゼロを中心にして、第１象限と第３象限とに等しく増減する。
【００８０】
また、一定の正磁界Ｈに対して磁束Ｂが飽和し、一定の負磁界Ｈに対して磁束Ｂが飽和する。磁界Ｈは電流ｉの大きさに比例して発生する。凹部２１を有した可飽和リアクトルＳＬ１では、Ｂ−Ｈカーブ上を磁束ＢがＢａ→Ｂｂ→Ｂｃ→Ｂｄ→Ｂｅと移動し、磁束の動作範囲が広範囲となっている。Ｂ−Ｈカーブ上のＢａ−Ｂｂ間及びＢｄ−Ｂｅ間は飽和状態である。凹部２１を設けることにより、飽和時の磁束が減少し、凹部２１以外の部分は飽和しない。従って、損失の上昇も凹部２１のみとなり、全体のコア損失は低減する。
【００８１】
次にこのように構成された第２の実施の形態に係る力率改善回路の動作を図１５乃至図１８に示すタイミングチャートを参照しながら説明する。図１５は第２の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。図１６は第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図１７は第２の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。図１８は第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【００８２】
なお、図１５では、交流電源電圧Ｖｉ、整流出力電流Ｉ０を示している。図１６では、図１５のＡ部の詳細を示している。図１６乃至図１８では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、スイッチＱ２の両端間の電圧Ｑ２ｖ、スイッチＱ２に流れる電流Ｑ２ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。Ｑ１制御信号Ｑ１ｇはスイッチＱ１のゲートに印加される信号、Ｑ２制御信号Ｑ２ｇはスイッチＱ２のゲートに印加される信号を示している。
【００８３】
まず、時刻ｔ０において、スイッチＱ１をオンさせると、交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→Ｌ２→ＳＬ１→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。
【００８４】
このとき、インピーダンスの高い可飽和リアクトルＳＬ１に電圧が印加されて、可飽和リアクトルＳＬ１が飽和する。この飽和により、可飽和リアクトルＳＬ１のインピーダンスは略零となるため、可飽和リアクトルＳＬ１の電圧は、消失して、昇圧リアクトルＬ２に電圧が移動する。この電圧により、時刻ｔ０から時刻ｔ１において、スイッチＱ１に流れる電流Ｑ１ｉが直線的に増加していく。なお、時刻ｔ０から時刻ｔ１では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００８５】
また、スイッチＱ１をオンさせた時に、可飽和リアクトルＳＬ１にも電流が流れて、可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【００８６】
次に、時刻ｔ１において、スイッチＱ１をオフさせると、Ｌ２→ＳＬ１→Ｃ２と電流が流れて、共振用コンデンサＣ２の電圧が上昇し、スイッチＱ１の電圧Ｑ１ｖが上昇する。
【００８７】
そして、共振用コンデンサＣ２の電位と平滑コンデンサＣ１の電位とが同電位となったとき、Ｌ２→Ｄ１→Ｃ１と電流が流れる。即ち、ダイオードＤ１が導通し、負荷ＲＬに電力が供給される。
【００８８】
また、図１７に示すように、時刻ｔ１１において、ＳＬ１→Ｄ３→Ｃ３と電流が流れて、スナバコンデンサＣ３が充電される。ダイオードＤ３に電流が流れると、スイッチＱ２の電圧Ｑ２ｖは略零となる。そして、ダイオードＤ３に電流が流れている期間中の時刻ｔ１２において、スイッチＱ２をオンさせる。これにより、スイッチＱ２はゼロ電圧スイッチングを達成することができる。さらに、時刻ｔ１４まで、ＳＬ１→Ｑ２→Ｃ３と電流が流れる。
このとき、可飽和リアクトルＳＬ１の磁束は、図１４のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）からマイナス（−）の飽和に向けて降下しマイナスの飽和状態（Ｂａ−Ｂｂ）となり、飽和電流（図１６に示すＰ１）が流れる。この飽和電流の電流値ＬＶ２は図１６に示すように、スイッチＱ１の電流Ｑ１ｉの電流値ＬＶ１とほぼ等しい。
【００８９】
そして、スイッチＱ２の電流Ｑ２ｉが減少して、時刻ｔ１４から時刻ｔ１５までほぼゼロとなる。この時刻ｔ１４から時刻ｔ１５までは、可飽和リアクトルＳＬ１は、非飽和である。
【００９０】
時刻ｔ１５において、可飽和リアクトルＳＬ１は飽和し、スナバコンデンサＣ３に蓄積されたエネルギーにより、Ｃ３→Ｑ２→ＳＬ１→Ｄ１→Ｃ１→Ｃ３で電流が流れて、負荷ＲＬに還流される。このため、図１６及び図１８では、ダイオードＤ１の電流Ｄ１ｉは、スイッチＱ２の電流Ｑ２ｉが加算されてより大きい電流となっている。
【００９１】
このとき、可飽和リアクトルＳＬ１の磁束は、図１４のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）となり、飽和電流（図１６に示すＰ２）が流れる。
【００９２】
そして、スイッチＱ２をオフすると、共振用コンデンサＣ２の電圧が下降し、ゼロとなった時刻ｔ２１（図１８）に、ダイオードＤ２を導通させる。すると、Ｄ２→ＳＬ１→Ｄ１→Ｃ１→Ｄ２で電流が流れて、負荷ＲＬに還流される。そして、ダイオードＤ２に電流が流れている期間中の時刻ｔ２２において、スイッチＱ１をオンさせると、これにより、スイッチＱ１はゼロ電圧スイッチングを達成することができる。
【００９３】
このように第２の実施の形態に係る力率改善回路によれば、スイッチＱ１のゲートには、ＰＷＭコンパレータ１１６からのパルス信号が直接印加され、スイッチＱ２のゲートには、ＰＷＭコンパレータ１１６からのパルス信号がインバータ回路１１７及びハイサイドドライバ１１８を介して印加される。即ち、交流電源電圧に応じてスイッチＱ１，Ｑ２のスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチＱ１，Ｑ２のスイッチング周波数を低下又はスイッチング動作を停止させるので、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる。即ち、第１の実施の形態の効果と同様な効果が得られる。
【００９４】
また、ダイオードＤ１とスイッチＱ１との間に可飽和リアクトルＳＬ１が挿入されているので、スイッチＱ１をオンした時にダイオードリカバリーによるスパイク電流ＲＣ（図３、図２４に示す。）が流れなくなる。また、共振用コンデンサＣ２によりスイッチＱ１をオフした時にスパイク電圧ＳＰ（図３、図２４に示す。）が発生しなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。
【００９５】
また、スイッチＱ２と可飽和リアクトルＳＬ１と共振用コンデンサＣ２及びスナバコンデンサＣ３を用い、スイッチＱ１及びスイッチＱ２のゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。
【００９６】
また、可飽和リアクトルＳＬ１を用いているので、通常のリアクトルを用いるよりもスイッチＱ２に流れる電流Ｑ２ｉをより少なくできる。
【００９７】
（変形例）
次に第２の実施の形態に係る力率改善回路の変形例を説明する。この変形例では、昇圧リアクトルと可飽和リアクトルを一体化した例である。
【００９８】
図１９は可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。図１９に示すリアクトルは、日の字型のコア２０Ａを有し、このコア２０Ａは、Ａ脚２０ａとＢ脚２０ｂと中央脚２０ｃとからなる。中央脚２０ｃにはギャップ２３が形成され、中央脚２０ｃには巻線５ａからなる昇圧リアクトルＬ２が巻回されている。
【００９９】
Ａ脚２０ａには、巻線５ｂが巻回されているとともに、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として兼用したときにはコア損失を低減できる。
【０１００】
図２０は図１９に示す一体化したリアクトルの磁束の流れを示す図である。図２０に示すように、中央脚２０ｃに巻回された巻線５ａによる磁束φａは、２０ｃ→２０ａ→２０ｃの反時計方向閉ループと、２０ｃ→２０ｂ→２０ｃの時計方向ループとに形成される。また、Ａ脚２０ａに巻回された巻線５ｂによる磁束φｂは、２０ａ→２０ｂ→２０ａの反時計方向閉ループに形成される。
【０１０１】
図２１は図１９に示す一体化したリアクトルの磁束分布のタイミングチャートである。図２１におけるタイミングチャートの各時刻は、図１６におけるタイミングチャートの各時刻に対応している。図２１に示すように、Ａ脚２０ａの磁束は、−φｍ〜＋φｍまで変化している。図２１からもわかるように、Ｂ脚２０ｂを貫く磁束は、φａ−φｂとなる。
【０１０２】
即ち、Ｂ脚２０ｂの磁束をキャンセルするように、巻線５ａと巻線５ｂとを接続したので、Ｂ脚２０ｂの磁束は、増大せず、コアを小型化できる。
【０１０３】
【発明の効果】
以上説明したように、本発明によれば、交流電源電圧値に応じてスイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる力率改善回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る力率改善回路の第１実施例を示す回路構成図である。
【図２】第１の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。
【図３】図２に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。
【図４】図２に示すタイミングチャートのＢ部における２０ＫＨｚのスイッチング波形を示す図である。
【図５】第１の実施の形態に係る力率改善回路の第１実施例に設けられたＶＣＯの詳細な回路構成図である。
【図６】第１の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
【図７】第１の実施の形態に係る力率改善回路の第１実施例のＶＣＯの特性を示す図である。
【図８】第１の実施の形態に係る力率改善回路の第１実施例のＶＣＯの周波数の変化に応じてＰＷＭコンパレータのパルス周波数が変化した様子を示す図である。
【図９】第１の実施の形態に係る力率改善回路の第２実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
【図１０】第１の実施の形態に係る力率改善回路の第３実施例のＶＣＯの詳細な回路構成図である。
【図１１】第１の実施の形態に係る力率改善回路の第３実施例の交流電源電圧波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
【図１２】第２の実施の形態に係る力率改善回路を示す回路構成図である。
【図１３】第２の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。
【図１４】第２の実施の形態に係る力率改善回路に設けられた可飽和リアクトルのＢ−Ｈ特性を示す図である。
【図１５】第２の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図１６】第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図１７】第２の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。
【図１８】第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【図１９】可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。
【図２０】図１９に示す一体化したリアクトルの磁束の流れを示す図である。
【図２１】図１９に示す一体化したリアクトルの磁束分布のタイミングチャートである。
【図２２】従来の力率改善回路を示す回路構成図である。
【図２３】従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図２４】図２３に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。
【図２５】図２３に示すタイミングチャートのＢ部における１００ＫＨｚのスイッチング波形を示す図である。
【符号の説明】
Ｖａｃ１ 交流電源
Ｂ１ 全波整流回路
１０，１０ａ，１００ 制御回路
Ｑ１，Ｑ２ スイッチ
ＲＬ 負荷
Ｒ，Ｒ１〜Ｒ９ 抵抗
Ｌ１，Ｌ２ 昇圧リアクトル
ＳＬ１ 可飽和リアクトル
Ｃ１ 平滑コンデンサ
Ｃ２ 共振用コンデンサ
Ｃ３ スナバコンデンサ
Ｃ コンデンサ
Ｄ１〜Ｄ３，Ｄ ダイオード
ＺＤ ツェナーダイオード
Ｒ 電流検出抵抗
１１１ 誤差増幅器
１１２ 乗算器
１１３ 誤差増幅器
１１５ 電圧制御発振器（ＶＣＯ）
１１５ａ ヒステリシスコンパレータ
１１５ｂ，１１５ｃ コンパレータ
１１６ ＰＷＭコンパレータ
１１７ インバータ回路
１１８ ハイサイドドライバ
Claims (5)
- 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、
前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御する制御手段を有することを特徴とする力率改善回路。 - 前記制御手段は、
前記出力電圧と基準電圧との誤差を増幅して第１誤差電圧信号を生成する第１誤差電圧生成手段と、
この第１誤差電圧生成手段の第１誤差電圧信号と前記整流回路の整流電圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、
前記整流回路に流れる入力電流を検出する電流検出手段と、
この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電圧生成手段の乗算出力電圧との誤差を増幅して第２誤差電圧信号を生成する第２誤差電圧生成手段と、
前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、
前記第２誤差電圧生成手段の第２誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
を有することを特徴とする請求項１記載の力率改善回路。 - 前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項１又は請求項２記載の力率改善回路。
- 前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする請求項３記載の力率改善回路。
- 前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルと第１整流素子と平滑コンデンサと前記電流検出手段とからなる第１直列回路と、
前記昇圧リアクトルと前記第１整流素子との接続点と前記電流検出手段の一端との間に接続され、可飽和リアクトルと前記主スイッチとからなる第２直列回路と、
前記主スイッチに並列に接続され、補助スイッチとスナバコンデンサとからなる第３直列回路と、
前記主スイッチに並列に接続された第２整流素子及びコンデンサと、
前記補助スイッチに並列に接続された第３整流素子とを有し、
前記制御手段は、前記パルス幅制御手段の出力を反転して反転出力を前記補助スイッチに印加する反転手段を有し、前記主スイッチ及び前記補助スイッチを交互にオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御することを特徴とする請求項１乃至請求項４のいずれか１項記載の力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074159A JP4363067B2 (ja) | 2003-03-18 | 2003-03-18 | 力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074159A JP4363067B2 (ja) | 2003-03-18 | 2003-03-18 | 力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282958A true JP2004282958A (ja) | 2004-10-07 |
| JP4363067B2 JP4363067B2 (ja) | 2009-11-11 |
Family
ID=33289879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074159A Expired - Fee Related JP4363067B2 (ja) | 2003-03-18 | 2003-03-18 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4363067B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129145A (ja) * | 2004-10-29 | 2006-05-18 | Daito Electron Co Ltd | アクティブフィルタ回路 |
| JP2007124886A (ja) * | 2005-09-29 | 2007-05-17 | Clarion Co Ltd | スイッチング電源装置 |
| WO2009008197A1 (ja) | 2007-07-09 | 2009-01-15 | Murata Manufacturing Co., Ltd. | Ｐｆｃコンバータ |
| JP2009071904A (ja) * | 2007-09-10 | 2009-04-02 | Toyo Denso Co Ltd | インバータ発電機の制御装置 |
| JP2009177857A (ja) * | 2008-01-21 | 2009-08-06 | Daihen Corp | Ｐｗｍ信号生成回路、このｐｗｍ信号生成回路を備えた系統連系インバータシステム、及びこのｐｗｍ信号生成回路を実現するためのプログラム |
| WO2010023978A1 (ja) * | 2008-09-01 | 2010-03-04 | 三菱電機株式会社 | コンバータ回路、並びにそれを備えたモータ駆動制御装置、空気調和機、冷蔵庫、及び誘導加熱調理器 |
| JP2010183726A (ja) * | 2009-02-05 | 2010-08-19 | Tdk-Lambda Corp | 力率改善コンバータおよび力率改善コンバータ制御器 |
| JP2010233368A (ja) * | 2009-03-27 | 2010-10-14 | Fuji Electric Systems Co Ltd | スイッチング電源 |
| WO2010131496A1 (ja) * | 2009-05-15 | 2010-11-18 | 株式会社村田製作所 | Ｐｆｃコンバータ |
| JP2011229255A (ja) * | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 電源装置および半導体装置 |
| CN102332814A (zh) * | 2011-09-14 | 2012-01-25 | 杭州矽力杰半导体技术有限公司 | 一种降低emi的功率因数校正控制电路 |
| US8213200B2 (en) | 2008-11-04 | 2012-07-03 | Fuji Electric Co., Ltd. | Switching power supply apparatus |
| US8228696B2 (en) | 2008-11-25 | 2012-07-24 | Murata Manufacturing Co., Ltd. | Power factor correction converter |
| CN102698974A (zh) * | 2012-05-09 | 2012-10-03 | 江苏苏美达五金工具有限公司 | 一种高压清洗机 |
| US8395366B2 (en) | 2008-11-25 | 2013-03-12 | Murata Manufacturing Co., Ltd. | Power factor correction converter including input current detecting circuit |
| JP2013219989A (ja) * | 2012-04-12 | 2013-10-24 | Mitsubishi Electric Corp | コンバータ制御装置及びコンバータ制御装置を備えた空気調和機 |
| JP2014082156A (ja) * | 2012-10-18 | 2014-05-08 | Eye Lighting Syst Corp | 点灯装置 |
| JP2020096398A (ja) * | 2018-12-10 | 2020-06-18 | 三菱電機株式会社 | 力率補償電源装置およびｌｅｄ照明装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101465129B1 (ko) * | 2013-07-22 | 2014-11-26 | 인하대학교 산학협력단 | 역률개선 장치 및 방법 |
| KR20160061907A (ko) | 2013-10-01 | 2016-06-01 | 후지 덴키 가부시키가이샤 | 역률 개선 회로 |
-
2003
- 2003-03-18 JP JP2003074159A patent/JP4363067B2/ja not_active Expired - Fee Related
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129145A (ja) * | 2004-10-29 | 2006-05-18 | Daito Electron Co Ltd | アクティブフィルタ回路 |
| JP2007124886A (ja) * | 2005-09-29 | 2007-05-17 | Clarion Co Ltd | スイッチング電源装置 |
| EP2166657A4 (en) * | 2007-07-09 | 2014-10-29 | Murata Manufacturing Co | PFC CONVERTER |
| EP2166657A1 (en) * | 2007-07-09 | 2010-03-24 | Murata Manufacturing Co. Ltd. | Pfc converter |
| WO2009008197A1 (ja) | 2007-07-09 | 2009-01-15 | Murata Manufacturing Co., Ltd. | Ｐｆｃコンバータ |
| JPWO2009008197A1 (ja) * | 2007-07-09 | 2010-09-02 | 株式会社村田製作所 | Ｐｆｃコンバータ |
| US7919950B2 (en) | 2007-07-09 | 2011-04-05 | Murata Manufacturing Co., Ltd. | Power factor correction converter |
| JP5170096B2 (ja) * | 2007-07-09 | 2013-03-27 | 株式会社村田製作所 | Ｐｆｃコンバータ |
| JP2009071904A (ja) * | 2007-09-10 | 2009-04-02 | Toyo Denso Co Ltd | インバータ発電機の制御装置 |
| JP2009177857A (ja) * | 2008-01-21 | 2009-08-06 | Daihen Corp | Ｐｗｍ信号生成回路、このｐｗｍ信号生成回路を備えた系統連系インバータシステム、及びこのｐｗｍ信号生成回路を実現するためのプログラム |
| WO2010023978A1 (ja) * | 2008-09-01 | 2010-03-04 | 三菱電機株式会社 | コンバータ回路、並びにそれを備えたモータ駆動制御装置、空気調和機、冷蔵庫、及び誘導加熱調理器 |
| US8817506B2 (en) | 2008-09-01 | 2014-08-26 | Mitsubishi Electric Corporation | Converter circuit, and motor drive control apparatus, air-conditioner, refrigerator, and induction heating cooker provided with the circuit |
| US8213200B2 (en) | 2008-11-04 | 2012-07-03 | Fuji Electric Co., Ltd. | Switching power supply apparatus |
| US8228696B2 (en) | 2008-11-25 | 2012-07-24 | Murata Manufacturing Co., Ltd. | Power factor correction converter |
| US8395366B2 (en) | 2008-11-25 | 2013-03-12 | Murata Manufacturing Co., Ltd. | Power factor correction converter including input current detecting circuit |
| JP2010183726A (ja) * | 2009-02-05 | 2010-08-19 | Tdk-Lambda Corp | 力率改善コンバータおよび力率改善コンバータ制御器 |
| US8289738B2 (en) | 2009-03-27 | 2012-10-16 | Fuji Electric Co., Ltd. | Switching power supply |
| JP2010233368A (ja) * | 2009-03-27 | 2010-10-14 | Fuji Electric Systems Co Ltd | スイッチング電源 |
| US8232780B2 (en) | 2009-05-15 | 2012-07-31 | Murata Manufacturing Co., Ltd. | Power factor correction converter |
| JP5182375B2 (ja) * | 2009-05-15 | 2013-04-17 | 株式会社村田製作所 | Ｐｆｃコンバータ |
| WO2010131496A1 (ja) * | 2009-05-15 | 2010-11-18 | 株式会社村田製作所 | Ｐｆｃコンバータ |
| US8810230B2 (en) | 2010-04-19 | 2014-08-19 | Renesas Electronics Corporation | Power supply device and semiconductor device |
| US9755543B2 (en) | 2010-04-19 | 2017-09-05 | Renesas Electronics Corporation | Power supply device and semiconductor device |
| JP2011229255A (ja) * | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 電源装置および半導体装置 |
| CN102332814A (zh) * | 2011-09-14 | 2012-01-25 | 杭州矽力杰半导体技术有限公司 | 一种降低emi的功率因数校正控制电路 |
| JP2013219989A (ja) * | 2012-04-12 | 2013-10-24 | Mitsubishi Electric Corp | コンバータ制御装置及びコンバータ制御装置を備えた空気調和機 |
| US8941347B2 (en) | 2012-04-12 | 2015-01-27 | Mitsubishi Electric Corporation | Converter control device and air conditioner including converter control device |
| CN102698974A (zh) * | 2012-05-09 | 2012-10-03 | 江苏苏美达五金工具有限公司 | 一种高压清洗机 |
| JP2014082156A (ja) * | 2012-10-18 | 2014-05-08 | Eye Lighting Syst Corp | 点灯装置 |
| JP2020096398A (ja) * | 2018-12-10 | 2020-06-18 | 三菱電機株式会社 | 力率補償電源装置およびｌｅｄ照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4363067B2 (ja) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4363067B2 (ja) | 力率改善回路 | |
| JP3966351B2 (ja) | 力率改善回路 | |
| JP2006067730A (ja) | 力率改善回路 | |
| US6396717B2 (en) | Switching power supply having an improved power factor by voltage feedback | |
| US7656686B2 (en) | Switching power supply circuit | |
| US20050281059A1 (en) | Switching power supply circuit | |
| US20070035971A1 (en) | Switching power supply circuit | |
| US20080025052A1 (en) | Switching power supply circuit | |
| JP2014060895A (ja) | 電源装置 | |
| JP2002252983A (ja) | 交流直流変換回路 | |
| JP5424031B2 (ja) | 力率改善回路 | |
| JPH06209574A (ja) | 電源回路 | |
| JP2004242491A (ja) | スイッチング電源回路 | |
| JP4289000B2 (ja) | 力率改善回路 | |
| JP2005245127A (ja) | 力率改善回路 | |
| JP2005045961A (ja) | 直流変換装置 | |
| JP2000197351A (ja) | 力率改善型電源装置 | |
| JP4396108B2 (ja) | 力率改善回路 | |
| JP2007043787A (ja) | スイッチング電源回路 | |
| JP2007014139A (ja) | スイッチング電源回路 | |
| JP3326660B2 (ja) | スイッチング電源回路 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2007043875A (ja) | スイッチング電源回路 | |
| JP2000232789A (ja) | 電源装置 | |
| JP2007020252A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |