JP2020096398A - 力率補償電源装置およびｌｅｄ照明装置 - Google Patents

Abstract

【課題】スイッチング損失の増加を抑制しつつ高力率を実現することができる力率補償電源装置およびＬＥＤ照明装置を得ることを目的とする。【解決手段】力率補償電源装置１の電源制御部３は、出力電圧ｖｏに基づいてスイッチング素子７の基準オン時間ｔｏｎ１を決定するとともに、交流電源５からの交流入力電流と交流入力電圧との位相差および脈流電圧｜ｖａｃ｜の位相に基づいて補正量を算出し、この補正量により基準オン時間ｔｏｎ１を補正して得たスイッチング素子７のオン時間に基づいてスイッチング素子７を制御する電源制御部３であって、予め定められた上限閾値および下限閾値と補正量を比較し、補正量が上限閾値以上となる場合および補正量が下限閾値以下となる場合はオン時間をゼロとしてスイッチング素子７のスイッチングを停止させる。【選択図】図１

Description

本願は、力率補償電源装置およびＬＥＤ照明装置に関するものである。

従来、力率改善（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）機能を有し交流電力を直流電力に変換する力率補償電源装置は、全波整流回路とコンバータを有する力率改善回路を備え、コンバータの出力電圧検出値から基準オン時間を算出するとともに、全波整流後の入力電圧の位相情報をもとに補正信号を生成し、この補正信号により補正された基準オン時間を用いてコンバータを構成するスイッチング素子のオン／オフ制御を行っていた（例えば、特許文献１参照）。

国際公開第２０１８−０８７９６０号公報

上記のような力率改善機能においては、入力される交流電圧の位相により、力率改善に寄与する期間と寄与しない期間が存在する。しかしながら、特許文献１に記載の力率補償電源装置では、全期間においてスイッチング素子のオン／オフ制御を行うため、力率改善に寄与しない領域でもスイッチング損失を発生させてしまい、スイッチング損失の増加により効率が低下するという問題点がある。
本願は、上記のような課題を解決するための技術を開示するものであり、スイッチング損失の増加を抑制しつつ高力率を実現することができる力率補償電源装置およびＬＥＤ照明装置を得ることを目的とする。

本願に開示される力率補償電源装置は、電源主回路部と、電源主回路部を制御する電源制御部とを備え、電源主回路部は、交流電源から供給される交流電圧を全波整流する全波整流回路と、スイッチング素子を有し、全波整流回路によって全波整流された交流電圧が入力電圧として入力され、入力電圧を目標の出力電圧に変換するコンバータと、スイッチング素子のスイッチングにより発生するノイズが交流電源へ伝導することを抑制する入力コンデンサと、入力電圧を検出する入力電圧検出部と、出力電圧を検出する出力電圧検出部とを有し、電源制御部は、出力電圧に基づいてスイッチング素子の基準オン時間を決定し、交流電源からの入力電流と入力電圧との位相差および入力電圧の位相に基づいて算出される補正量により基準オン時間を補正してスイッチング素子のオン時間を算出し、オン時間に基づいてスイッチング素子を制御する電源制御部であって、電源制御部は、予め定められた上限閾値および下限閾値と補正量を比較して、補正量が上限閾値以上の場合および補正量が下限閾値以下の場合はオン時間をゼロとしてスイッチング素子のスイッチングを停止させるものである。

また、本願に開示されるＬＥＤ照明装置は、出力側にＬＥＤモジュールが接続された電源主回路部と、電源主回路部を制御する電源制御部とを備え、電源主回路部は、交流電源から供給される交流電圧を全波整流する全波整流回路と、スイッチング素子を有し、全波整流回路が交流電圧を全波整流することにより得られる入力電流を目標の出力電流に変換するコンバータと、スイッチング素子のスイッチングにより発生するノイズが交流電源へ伝導することを抑制する入力コンデンサと、全波整流回路が交流電圧を全波整流することにより得られる入力電圧を検出する入力電圧検出部と、出力電流を検出する出力電流検出部とを有し、電源制御部は、出力電流に基づいてスイッチング素子の基準オン時間を決定し、交流電源からの入力電流と入力電圧との位相差および入力電圧の位相に基づいて算出される補正量により基準オン時間を補正してスイッチング素子のオン時間を算出し、オン時間に基づいてスイッチング素子を制御する電源制御部であって、電源制御部は、予め定められた上限閾値および下限閾値と補正量を比較して、補正量が上限閾値以上の場合および補正量が下限閾値以下の場合はオン時間をゼロとしてスイッチング素子のスイッチングを停止させるものである。

本願に開示される力率補償電源装置によれば、スイッチング損失の増加を抑制しつつ高力率を実現することができる。

実施の形態１における力率補償電源装置の構成を示すブロック図である。 実施の形態１から５に係る脈流電圧と入力電圧位相の関係を示す図である。 実施の形態１に係る基準オン時間の決定について説明する図である。 脈流電圧の位相の検出について説明する図である。 実施の形態１に係るスイッチ制御部によるスイッチング素子のオン／オフ制御の例を説明する図である。 実施の形態１に係るスイッチ制御部によるスイッチング素子のオン／オフ制御の他の例を説明する図である。 実施の形態１に係る入力フィルタとコンバータの等価回路を示す図である。 交流入力電圧と交流入力電流の位相差を調整しない場合における交流入力電圧と交流入力電流のベクトル図である。 交流入力電圧と交流入力電流の位相差を調整する場合における交流入力電圧と交流入力電流のベクトル図である。 実施の形態１に係る入力コイルの構成例を示す図である。 実施の形態１に係る入力コイルの構成例を示す図である。 実施の形態１に係る入力コイルの構成例を示す図である。 実施の形態１に係るコンバータの入力電圧を示す図である。 参考例のシミュレーション結果を示す波形図である。 実施の形態１のシミュレーション結果を示す波形図である。 実施の形態２における、それぞれの位相差に対応する上限閾値と下限閾値の例を示す図である。 位相進みがある場合の交流入力電流の波形を示す波形図である。 位相遅れがある場合の交流入力電流の波形を示す波形図である。 交流入力電流に位相進みがある場合のリミッタ補正量を示す図である。 交流入力電流に位相遅れがある場合のリミッタ補正量を示す図である。 交流入力電圧と交流入力電流の位相差を変化させた場合における交流入力電圧の位相とリミッタ補正量の関係を示す図である。 出力電力と、交流入力電圧と交流入力電流の位相差との関係を示す図である。 交流入力電圧と、交流入力電圧と交流入力電流の位相差との関係を示す図である。 交流入力電圧周波数と、交流入力電圧と交流入力電流の位相差との関係を示す図である。 出力電力が５０Ｗのときの参考例のシミュレーション結果を示す波形図である。 出力電力が５０Ｗのときの実施の形態３のシミュレーション結果を示す波形図である。 出力電力が５０Ｗのときの実施の形態１のシミュレーション結果を示す波形図である。 出力電力が５Ｗのときの参考例のシミュレーション結果を示す波形図である。 出力電力が５Ｗのときの実施の形態３のシミュレーション結果を示す波形図である。 出力電力が５Ｗのときの実施の形態１のシミュレーション結果を示す波形図である。 実施の形態４におけるＬＥＤ照明装置の構成を示すブロック図である。 実施の形態５におけるＬＥＤ照明装置の構成を示すブロック図である。

実施の形態１．
以下に、実施の形態１を図１から図１０に基づいて説明する。図１は、実施の形態１における力率補償電源装置の構成を示すブロック図である。実施の形態１における力率補償電源装置１は、直流に電源主回路部２と電源制御部３とを備えている。
まず、電源主回路部２について説明する。電源主回路部２は、全波整流回路１４、入力フィルタ２１、ＤＣ／ＤＣコンバータ（以下、単にコンバータという）４、および出力コンデンサ１５を主体に構成されている。
全波整流回路１４は、図示省略したダイオードブリッジにより構成されており、交流電源５から供給される交流入力電圧ｖａｃを全波整流して全波整流電圧｜ｖａｃ｜（以下、脈流電圧という）を出力する。入力フィルタ２１は、入力コイル２０と入力コンデンサ６ａ、および静電容量がＣｉｎである入力コンデンサ６で構成されており、後述するスイッチング素子７による交流電源５へのスイッチングに起因して発生するノイズが交流電源５に伝導することを抑制する。

コンバータ４は、全波整流回路１４により全波整流された脈流電圧｜ｖａｃ｜を直流化するとともに目標の電圧に調整して出力する。静電容量がＣｏである出力コンデンサ１５は、コンバータ４が出力する電圧の脈動を平滑させ、直流の出力電圧ｖｏとして電源主回路部２の出力側に出力する。直流電力の出力側には負荷８が接続されており、この負荷８に出力電圧ｖｏが印加される。

コンバータ４は、実施の形態１では昇圧チョッパ回路で構成されている。より具体的には、コンバータ４において、全波整流回路１４の一端と入力コンデンサ６の一端との接続点がインダクタンス素子としてのリアクトル１８の一端と接続され、リアクトル１８の他端がダイオード１７のアノードと接続されている。また、ダイオード１７のカソード端子が出力コンデンサ１５の一端と負荷８の一端との接続点に接続されている。また、リアクトル１８とダイオード１７の接続点がスイッチング素子７の一端に接続され、スイッチング素子７の他端が出力コンデンサ１５の他端と負荷８の他端との接続点に接続されている。なお、リアクトル１８のインダクタンスはＬである。

スイッチング素子７は、電源制御部３で生成した素子駆動信号Ｖｇにより駆動されるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）素子、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子などが適用される。スイッチング素子７がＦＥＴである場合、上記したスイッチング素子７の一端および他端は、ＦＥＴ素子の場合はドレイン端子およびソース端子となる。

なお、ダイオード１７をＦＥＴ素子、ＩＧＢＴ素子などのスイッチング素子１７１（図示なし）に変更し、スイッチング素子７、１７１のオンオフを逆論理で動作させる同期整流方式とすることもできる。

電源主回路部２には、上記で説明した構成に加え、ゼロ電流検出部１６、入力電圧検出部１０、および出力電圧検出部９が設けられている。入力電圧検出部１０は、直列に接続された複数の分圧抵抗など（図示なし）で構成され、脈流電圧｜ｖａｃ｜の電圧値を検出して電気信号である入力電圧検出値ｖｉｎｓｅｎとして出力する。出力電圧検出部９は、直列に接続された複数の分圧抵抗など（図示なし）で構成され、直流化された出力電圧ｖｏの電圧値を検出して出力電圧検出値ｖｏｓｅｎとして出力する。

ゼロ電流検出部１６は、例えば電流検出抵抗を有し、この電流検出抵抗の両端間に発生する電位差に基づいてリアクトル１８に流れる電流ｉＬを検出する。またゼロ電流検出部１６は、上記した電流検出抵抗の両端間の電位差を電圧変換値ｉＬｓｅｎとして出力する。電圧変換値ｉＬｓｅｎは、リアクトル電流ｉＬに対応する電圧値である。なお、ゼロ電流検出部１６は、図１に示すように低電位側で検出する方法に限らず、電流検出抵抗をリアクトル１８と直列に接続して高電位側でリアクトル電流ｉＬに対応した電圧変換値ｉＬｓｅｎを検出する方法を採用することもできる。さらに、電流検出抵抗を用いずに、リアクトル１８に逆極性の補助巻線を設け、補助巻線から得られる電圧を電圧変換値ｉＬｓｅｎとして検出する構成とすることもできる。電圧変換値ｉＬｓｅｎは、後述するようにスイッチング素子７のターンオンのタイミングを決定するために用いられる。

次に、電源制御部３について説明する。電源制御部３は、入力電圧位相検出部１２、出力電圧制御部１１、およびスイッチ制御部１３を備えている。入力電圧位相検出部１２は、入力電圧検出値ｖｉｎｓｅｎから脈流電圧｜ｖａｃ｜の位相ｖｉｎｐｈａｓｅ（以下、これをθと表記する場合もある）を検出する。なお、以降では位相θ（＝ｖｉｎｐｈａｓｅ）を入力電圧位相θと称する。実施の形態１および後述する実施の形態２から５において、入力電圧位相θは、図２に示すように脈流電圧｜ｖａｃ｜のボトムを基準として表現する。脈流電圧｜ｖａｃ｜は交流入力電圧ｖａｃの２倍の周波数を持つため、脈流電圧｜ｖａｃの１周期は０度から１８０度（０からπ）で表現される。

出力電圧制御部１１は、出力電圧検出値ｖｏｓｅｎと予め設定された目標電圧値ｖｏｒｅｆを取得し、両者の差分を求めて制御演算を実施することによりスイッチング素子７のオン時間の基準となる時間（以下、基準オン時間という）ｔｏｎ１を決定する。出力電圧制御部１１による基準オン時間ｔｏｎ１の決定は、入力電圧位相検出部１２が脈流電圧｜ｖａｃ｜のボトムを検出したタイミングで行われる。

スイッチ制御部１３は、スイッチング素子７を駆動するための素子駆動信号Ｖｇのオン時間ｔｏｎ２を算出する。具体的には、まず、スイッチ制御部１３は基準オン時間ｔｏｎ１を出力電圧制御部１１から取得するとともに、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を入力電圧位相検出部１２から取得する。次に、スイッチ制御部１３は入力電圧位相θに応じた補正量Ｋｐｈａｓｅを決定し、さらに、補正量Ｋｐｈａｓｅに対してリミッタ処理を行うことよりリミッタ補正量Ｋｐｈａｓｅ＊を決定する。リミッタ補正量Ｋｐｈａｓｅ＊の決定後、スイッチ制御部１３は基準オン時間ｔｏｎ１にリミッタ補正量Ｋｐｈａｓｅ＊を乗じることにより素子駆動信号Ｖｇのオン時間ｔｏｎ２を決定する。補正量Ｋｐｈａｓｅおよびリミッタ補正量Ｋｐｈａｓｅ＊については後述する。

また、スイッチ制御部１３は、ゼロ電流検出部１６で検出されるリアクトル電流ｉＬに対応した電圧変換値ｉＬｓｅｎに応じて素子駆動信号Ｖｇのオンタイミングを決定する。このように素子駆動信号Ｖｇのオン時間ｔｏｎ２とオンタイミングを決定することにより、スイッチ制御部１３はスイッチング素子７を制御する。

電源制御部３の各機能部の実現については、ＩＣを含むデジタル回路を用いてもよいし、ＩＣを含まないデジタル制御回路（同機能をもつソフトウェアによる回路も含まれる）を用いてもよい。また、構成要素の一部または全部がアナログ制御回路であってもよい。なお、実施の形態１ではマイコンを用いるデジタル制御回路により構成にする場合を一例として記載している。

次に、電源制御部３を構成する出力電圧制御部１１、入力電圧位相検出部１２、スイッチ制御部１３の処理動作に関してさらに具体的に説明する。
まず、出力電圧制御部１１による基準オン時間ｔｏｎ１の決定の仕方について説明する。出力電圧制御部１１は、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）が０、πのタイミング、すなわち、商用周波数が５０Ｈｚ（周期２０ｍｓ）の場合は全波整流後の脈流電圧｜ｖａｃ｜の周波数である１００Ｈｚ（周期１０ｍｓ）の間隔で基準オン時間ｔｏｎ１を決定する。これにより、リアクトル電流ｉＬの単位時間あたりの平均電流ｉＬｍｅａｎを脈流電圧｜ｖａｃ｜と同位相に制御することが可能となるので、力率改善制御を行うことができる。例えばコンバータ４が昇圧チョッパ回路の場合、スイッチング素子７のオン期間ｔｏｎにおいて、容量Ｌをもつリアクトル１８に流れるリアクトル電流ｉＬの変化分ΔｉＬは、下記の（１）式に示すように脈流電圧｜ｖａｃ｜に比例する関係にある。このことを利用し、脈流電圧｜ｖａｃ｜の１周期間は、図３に示すようにスイッチング素子７の基準オン時間ｔｏｎ１を一定にして電流臨界動作をする。

ΔｉＬ＝ｔｏｎ／Ｌ×｜ｖａｃ｜ （１）

例えば図３において、脈流電圧｜ｖａｃ｜の１周期間Ｔａでは基準オン時間がｔｏｎ１ａに設定され、次の１周期間Ｔｂでは基準オン時間がｔｏｎ１ｂに設定される。このため、それぞれの周期において平均電流ｉＬｍｅａｎは脈流電圧｜ｖａｃ｜と同位相に制御される。なお、脈流電圧｜ｖａｃ｜の入力電圧位相θのボトム０、πは入力電圧位相検出部１２により検出されるが、その検出タイミングの方法については後述する。

出力電圧制御部１１は、出力電圧検出値ｖｏｓｅｎと目標電圧値ｖｏｒｅｆの差分を演算し、その差分がゼロになるようにスイッチング素子７に対する基準オン時間ｔｏｎ１を決定する。具体的には、比例積分（ＰＩ）制御または比例積分微分（ＰＩＤ）制御などの古典制御、あるいはＨ∞（Ｈ−ｉｎｆｉｎｉｔｙ）制御等の現代制御により基準オン時間ｔｏｎ１を決定する。なお、ここでは力率改善制御を行うために、出力電圧制御部１１において入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）が０、πのタイミングで基準オン時間ｔｏｎ１の制御演算をすることとして説明している。しかし、この方法に限らず、例えばスイッチング素子７をターンオンするタイミングごとに制御演算を行ってもよい。この場合は、出力電圧検出部９に設けられる図示しないＲＣフィルタ等の調整により、出力電圧検出値ｖｏｓｅｎの高周波成分を十分に減衰させること、または、制御演算に使用する制御係数（ゲイン）を十分に小さくすることで上述した方法と同等の効果を得ることができる。

入力電圧位相検出部１２は、例えば以下のようにして入力電圧検出値ｖｉｎｓｅｎから脈流電圧｜ｖａｃ｜の位相（０〜π）を検出する。すなわち、ＡＤ変換器等（図示なし）により入力電圧検出値ｖｉｎｓｅｎを一定周期でサンプリングを行い、図４の●印で示すように最新のサンプリング値をｘ（ｎ）、１サンプリング前の値をｘ（ｎ−１）、２サンプリング前の値をｘ（ｎ−２）・・・、としたときに、ｘ（ｎ−２）＞ｘ（ｎ−１）＜ｘ（ｎ）となったタイミングのｘ（ｎ）点を、脈流電圧｜ｖａｃ｜のボトムを検出したタイミングとする。このボトム検出タイミングを「ゼロ」とし、ＡＤ変換器等のサンプリングごとにカウントアップ処理を行いつつ、サンプリング周波数ｆｓａｍｐ、交流電源５の商用周波数ｆｃｏｍ、およびカウントアップ数ｎを用いて、次の（２）式により入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を算出する。

θ＝ｖｉｎｐｈａｓｅ＝２×ｆｃｏｍ×ｎ×π／ｆｓａｍｐ （２）

なお、上述した入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）の検出方法では、最大でサンプリング周期の２周期分の脈流電圧ボトム検出遅延が発生する。この脈流電圧ボトム検出遅延による影響を低減するためには、例えば、平均遅延値である１周期遅延を前提とした次の計算式（３）式を用いて入力電圧位相θを決定してもよい。

θ＝ｖｉｎｐｈａｓｅ＝２×ｆｃｏｍ×（ｎ＋１）×π／ｆｓａｍｐ （３）

スイッチ制御部１３は、上述の方法で算出した入力電圧位相θに応じて、後述の（８）式に示す補正量調整式によってリミッタ補正量Ｋｐｈａｓｅを＊決定する。さらに、後述するリミッタ処理によって、補正量Ｋｐｈａｓｅからリミッタ補正量Ｋｐｈａｓｅ＊を決定する。リミッタ補正量Ｋｐｈａｓｅ＊は、基準オン時間ｔｏｎ１に対する補正信号であり、スイッチ制御部１３は、次の（４）式に示すように基準オン時間ｔｏｎ１にリミッタ補正量Ｋｐｈａｓｅ＊を乗じることにより素子駆動信号Ｖｇのオン時間ｔｏｎ２を決定する。

ｔｏｎ２＝ｔｏｎ１×Ｋｐｈａｓｅ＊ （４）

式（４）に示す補正演算は、素子駆動信号Ｖｇの出力周期、すなわち素子駆動信号Ｖｇが出力されるたびに実施することが好ましい。

次に、スイッチ制御部１３によるスイッチング素子７のオン／オフ制御について説明する。図５Ａは、ゼロ電流検出部１６で得られる電圧変換値ｉＬｓｅｎと素子駆動信号Ｖｇの関係を示す図であり、スイッチ制御部１３によるスイッチング素子７のオン／オフ制御の例を説明する図である。スイッチ制御部１３は、素子駆動信号Ｖｇによりオン制御したスイッチング素子７に対してオン時間ｔｏｎ２の間オン状態を継続させた後、素子駆動信号Ｖｇをゼロにすることでスイッチング素子７をオフにする。スイッチング素子７がオフになると、リアクトル１８に流れる電流ｉＬが次第に減少し、図５Ａに示すようにゼロ電流検出部１６で得られる電圧変換値ｉＬｓｅｎも減少する。スイッチ制御部１３は、コンパレータ（図示なし）に予め設定されたスレッショルド電圧ｉＬｔｈを電圧変換値ｉＬｓｅｎが下回ったタイミングで再び素子駆動信号Ｖｇをオン状態に切り替え、オン時間ｔｏｎ２の間、オン状態を維持する。
なお、電圧変換値ｉＬｓｅｎのスレッショルド電圧ｉＬｔｈとの比較は、ここではコンパレータを用いているが、これに限らず、例えば電圧変換値ｉＬｓｅｎをスイッチング素子７の駆動信号入力端子（ＦＥＴの場合はゲート端子）に入力し、スイッチング素子７の持つオンスレッショルド電圧をｉＬｔｈの代用として構成することで電圧変換値ｉＬｓｅｎがｉＬｔｈを下回るタイミングを検出することもできる。この場合、スレッショルド電圧ｉＬｔｈの調整はゼロ電流検出部１６に含まれるコンデンサ容量および電圧レベルの比較に用いるコンパレータ等の素子遅延を事前に考慮して、臨界動作をするように調整することが好ましい。

上記のように、スイッチング素子７のオン制御のタイミングを電圧変換値ｉＬｓｅｎに基づいて決定するとともに、スイッチング素子７のオン時間ｔｏｎ２を式（４）によって決定することでスイッチング素子７のオン／オフ制御を行うことにより、出力電圧ｖｏを目標値に制御しつつ、臨界動作による効率向上だけでなく補正演算による力率向上を達成することができる。
なお、図５Ａに示した例では図１のようにゼロ電流検出部１６を電流検出抵抗で構成して電圧変換値ｉＬｓｅｎを得ているが、上述したようにリアクトル１８に逆極性の補助巻線を設け、補助巻線から得た電圧を電圧変換値ｉＬｓｅｎとして得る構成とする場合には図５Ｂに示す波形が得られる。この場合でも図５Ａで示した例と同様に、電圧変換値ｉＬｓｅｎとスレッショルド電圧ｉＬｔｈとをコンパレータにより比較して、スイッチング素子７のオン制御のタイミングを決定することができる。

次に、補正量Ｋｐｈａｓｅにおよびリミッタ補正量Ｋｐｈａｓｅ＊について説明する。図６Ａは、入力フィルタ２１とコンバータ４の等価回路である。ここでは、コンバータ４に流れる電流を電流源Ｉ＊で表現しており（以下、電流または電圧に＊印を付すことによりはベクトルであることを示す）、入力フィルタ２１を構成する入力コイル２０はリアクトルＬで、入力コンデンサ６、６ａは合成容量Ｃとして表している。なお、全波整流回路１４は簡略化のために省略している。また、図６Ａに示した入力コイル２０としては、図７Ａに等価回路を示すハイブリッドチョークコイル２０Ａを用いることができる。この場合、入力コイル２０は、コモンモードノイズとノーマルモードノイズを同時に低減する。入力コイル２０は上記したハイブリッドチョークコイル２０Ａに限定されるものではなく、図７Ｂに回路図を示すノーマルモードチョークコイル２０Ｂを用いてもよいし、図７Ｃに回路図を示すコモンモードチョークコイル２０Ｃを用いてもよい。

まず、入力フィルタ２１を構成するコンデンサの合成容量Ｃの影響により、交流入力電流ｉａｃ＊には交流入力電圧ｖａｃ＊に対して進み位相となる位相差Φが発生する。この位相差を調整しない場合、交流入力電流ｉａｃ＊と交流入力電圧ｖａｃ＊のベクトル図は図６Ｂ示すとおりとなる。ここで、コンバータ４に流れる電流Ｉ＊をゼロ（Ｉ＊＝０）とすると、入力フィルタ２１の合成容量Ｃに流れる電流Ｉｃ＊は、次の（５）式で求められる。

入力フィルタ２１のＬＣ共振周波数は、交流電源５の周波数よりも十分に高いので（５）式の分母は「正」となり、合成容量Ｃに流れる電流Ｉｃ＊は進み電流となるため、交流入力電流ｉａｃの位相が交流入力電圧ｖａｃの位相に対して所定の位相差Φ分だけ進んでいることがわかる。

このため、交流入力電流ｉａｃが交流入力電圧ｖａｃと同位相となるように、図６Ｃに示すように、コンバータ４に流れる電流Ｉ＊について、電流Ｉ＊＝Ｉｐ＊−Ｉｃ＊（ただし、Ｉｐ＊は有効電流を示す）を生成することで、コンバータ４に流れる電流Ｉ＊の位相をΦだけ補正して（遅らせて）制御することで、交流入力電流ｉａｃ＊を有効電流Ｉｐ＊成分のみにする。ここで、コンバータ４に対する負荷８を抵抗Ｒと出力電圧ｖｏで表わし、電源回路での損失を無視すれば、エネルギー保存則から有効電流Ｉｐ＊は、次の（６）式で求められる。

上記の（５）式および（６）式より、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相とするために、コンバータ４に流す電流Ｉ＊において補正すべき位相差Φは、次の（７）式で算出することができる。

スイッチ制御部１３は、（７）式で算出される位相差Φを用いて、スイッチング素子７の基準オン時間ｔｏｎ１に対する補正量Ｋｐｈａｓｅを決定する。すなわち、入力電圧位相検出部１２で検出される入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を用いて、次の（８）式に示すように、力率「１」とする理想電流波形（√２・ｉａｃ・ｓｉｎθ）と、（７）式を用いて算出する補正電流波形（√２・ｉａｃ・ｓｉｎ（θ−Φ））との比率を補正量Ｋｐｈａｓｅとする。

Ｋｐｈａｓｅ
＝（√２・ｉａｃ・ｓｉｎ（θ−Φ））／（√２・ｉａｃ・ｓｉｎθ）
＝ｓｉｎ（θ−Φ）／ｓｉｎθ （８）

すなわち、入力コンデンサ６、６ａによる、交流入力電流ｉａｃと、交流入力電圧ｖａｃとの位相差Φに応じた補正電流波形と、上記位相差Φを零とした理想電流波形とを用いて、上記補正電流波形から上記理想電流波形を除算したものが補正量Ｋｐｈａｓｅである。したがって、交流入力電流ｉａｃを交流入力電圧ｖａｃと同位相（Φ＝０）の場合、すなわち力率が「１」の場合には、補正量Ｋｐｈａｓｅ＝１となる。なお、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）は上述した（２）式から求められる。

補正量Ｋｐｈａｓｅを算出した後、リミッタ補正量Ｋｐｈａｓｅ＊を求める。リミッタ補正量Ｋｐｈａｓｅ＊を求める際は、上限閾値と下限閾値を予め定め、補正量Ｋｐｈａｓｅが上限閾値以上である場合、および補正量Ｋｐｈａｓｅが下限閾値以下である場合は、リミッタ補正量Ｋｐｈａｓｅ＊の値をゼロとする。補正量Ｋｐｈａｓｅが下限閾値より大きく、かつ、上限閾値未満である場合は、リミッタ補正量Ｋｐｈａｓｅ＊の値は補正量Ｋｐｈａｓｅの値とする。

例として上限閾値を２、下限閾値を０と定めた場合を（９）式に示す。以降は上限閾値を２、下限閾値を０に設定した場合について説明する。

Ｋｐｈａｓｅ＊＝０（Ｋｐｈａｓｅ≧２のとき）
Ｋｐｈａｓｅ＊＝Ｋｐｈａｓｅ（０＜Ｋｐｈａｓｅ＜２のとき） （９）
Ｋｐｈａｓｅ＊＝０（Ｋｐｈａｓｅ≦０のとき）

以上のようにしてリミッタ補正量Ｋｐｈａｓｅ＊を導出した後、スイッチ制御部１３は、上述の（４）式を用いて基準オン時間ｔｏｎ１をリミッタ補正量Ｋｐｈａｓｅ＊により補正演算し、スイッチング素子７に対する素子駆動信号Ｖｇのオン時間ｔｏｎ２を最終的に決定する。なお、（４）式による基準オン時間ｔｏｎ１の補正は素子駆動信号Ｖｇが出力されるたびに実施されるため、この補正に必要なリミッタ補正量Ｋｐｈａｓｅの算出も素子駆動信号Ｖｇが出力されるたびに実施される。

上述したように、基準オン時間ｔｏｎ１の算出は脈流電圧｜ｖａｃ｜の周期毎に行われる一方で、リミッタ補正量Ｋｐｈａｓｅの算出および（４）式による基準オン時間ｔｏｎ１の補正は素子駆動信号Ｖｇが出力されるたびに実施される。ここで、式（８）式（９）より、補正量Ｋｐｈａｓｅおよびリミッタ補正量Ｋｐｈａｓｅ＊は入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）の関数であり、入力電圧位相θは時間の関数であるため、脈流電圧｜ｖａｃ｜１周期の間には、補正量Ｋｐｈａｓｅの値が上限閾値（＝２）以上、あるいは下限閾値（＝０）以下となり、リミッタ補正量Ｋｐｈａｓｅ＊が０となる期間がある。リミッタ補正量Ｋｐｈａｓｅ＊が０となる期間では、基準オン時間ｔｏｎ１に関わらず素子駆動信号Ｖｇのオン時間ｔｏｎ２が０となり、スイッチング素子７のスイッチングが行われない。このように、実施の形態１においては、リミッタ補正量Ｋｐｈａｓｅ＊による補正により、スイッチング素子７のスイッチングを停止させる期間が存在する。また、このようにスイッチング素子７のスイッチングを停止させる期間ではスイッチング損失は発生しない。なお、リミッタ補正量Ｋｐｈａｓｅ＊によりスイッチングを停止させる期間では、スイッチング素子７はオフで固定されることとなる。

ここで、スイッチング素子７のスイッチングを停止させる期間を設定しても力率改善が実現できる理由について説明する。図８はコンバータ４の入力電圧の説明図であり、交流入力電圧ｖａｃと脈流電圧｜ｖａｃ｜の関係を示している。電源主回路部２は、図１に示したとおり整流回路１４の後段に入力コンデンサ６を備える。このため、コンバータ４に入力される脈流電圧｜ｖａｃ｜は、交流入力電圧ｖａｃが大きい時は交流入力電圧ｖａｃと大きさが同じであるが、交流入力電圧ｖａｃが小さい時は交流入力電圧ｖａｃと大きさが異なる。交流入力電圧ｖａｃと脈流電圧｜ｖａｃ｜の大きさが異なる期間では、コンバータ４に供給されるエネルギーが入力コンデンサ６から送られており、交流電源５に電流が流れない。このため、脈流電圧｜ｖａｃ｜と交流入力電圧ｖａｃの大きさが異なる期間は力率改善に寄与しない期間である。この期間は、交流入力電圧ｖａｃの小さい期間であるから、図８に示すように、入力電圧位相θが０度付近または１８０度付近となる期間である。

実施の形態１では、入力電圧位相θが０度付近、または１８０度付近である期間にスイッチング素子７のスイッチングを停止させる。具体的に説明すると、例えばリミッタ補正量Ｋｐｈａｓｅ＊の算出のための上限閾値を２、下限閾値を０と設定し、（７）式により算出される位相差Φが１０度である場合、（８）式より算出される補正量Ｋｐｈａｓｅが下限閾値以下、または上限閾値以上となる範囲は、入力電圧位相θが０〜１０度、および１７０〜１８０度の範囲である。このように、実施の形態１においてスイッチング素子７のスイッチングが停止される期間は入力電圧位相θが０度付近、または１８０度付近であり、力率改善に寄与しない期間と一致する。このため、リミッタ補正量Ｋｐｈａｓｅ＊によりスイッチング素子７のスイッチングを停止さる期間を設けても、力率改善に与える影響は小さい。

なお、入力コンデンサ６がない場合は、上記した力率改善に寄与しない期間は存在しないが、この場合はスイッチング素子７のスイッチングを停止させる期間は交流入力電圧ｖａｃが小さい期間であり、交流入力電圧ｖａｃが大きい期間に比べて力率改善への寄与が小さい。このため、スイッチング素子７のスイッチングを停止しても力率改善への影響は小さく、力率改善しながらスイッチング損失を低減するという実施の形態１の効果を得ることができる。ただし、入力コンデンサ６がない場合に比べて力率改善の効果は小さいと考えられるので、実施の形態１は入力コンデンサ６がある場合に適用することが望ましいい。

次に、実施の形態１のシミュレーション結果について説明する。なお、シミュレーションはＭｙｗａｙプラス社の回路シミュレーションを使用して行っている。シミュレーション条件は、交流入力電圧ｖａｃ＝２００Ｖ（５０Ｈｚ：脈流電圧｜ｖａｃ｜の周波数は１００Ｈｚ）、出力電圧ｖｏ＝３３０Ｖ、負荷８の抵抗Ｒ＝２０００Ω（電力５４．４５Ｗ）、入力フィルタ２１の入力コイル２０のリアクタンスＬ＝７ｍＨ、入力フィルタ２１の入力コンデンサ６、６ａの合成容量Ｃ＝０．４２ｕＦである。なお、（７）式を用いると、交流入力電流ｉａｃの交流入力電圧ｖａｃに対する位相差ΦはΦ＝１０．９８［度］となったので、（８）式でΦ＝１０．９８度としてシミュレーションを行った。なお、リミッタ補正量Ｋｐｈａｓｅ＊を決定するための上限閾値は２に設定し、下限閾値は０に設定した。

実施の形態１を適用しない参考例のシミュレーション結果を図９に、実施の形態１を適用したシミュレーション結果を図１０に示す。図９および図１０において、上から順番に、出力電圧検出値ｖｏｓｅｎと目標電圧値ｖｏｒｅｆ、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じたリミッタ補正量Ｋｐｈａｓｅ＊、基準オン時間ｔｏｎ１とリミッタ補正量Ｋｐｈａｓｅ＊の乗算値である素子駆動信号Ｖｇのオン時間ｔｏｎ２、および素子駆動信号Ｖｇ、交流入力電圧ｖａｃと交流入力電流ｉａｃの波形をそれぞれ示している。なお、参考例である図９では、図１０との比較の便宜上、リミッタ補正量Ｋｐｈａｓｅ＊の値を１で固定している。また、図９および図１０において、最下段の交流入力電圧ｖａｃと交流入力電流ｉａｃの波形は両者の位相差を比較するためのものであり、比較しやすいように交流入力電流ｉａｃは６００倍した値を表示している。また、素子駆動信号Ｖｇの波形を示す図において、網掛けの領域はスイッチング素子７のスイッチングが行われる領域であることを示している。

図９に示す例と図１０に示す例において、交流入力電圧ｖａｃと交流入力電流ｉａｃとの位相差Φを補正するように素子駆動信号Ｖｇのオン時間ｔｏｎ２が変化する点は共通しており、ともに０．９８を超える力率を実現しているが、素子駆動信号Ｖｇのオン時間ｔｏｎ２の変化の態様は両者で異なる。すなわち、参考例としての図９では、上述したようにリミッタ補正量Ｋｐｈａｓｅ＊の値を１で固定しているので、素子駆動信号Ｖｇのオン時間ｔｏｎ２は基準オン時間ｔｏｎ１をそのまま出力している（ｔｏｎ２＝ｔｏｎ１）。この場合、スイッチング素子７は常にスイッチングを行うことが素子駆動信号Ｖｇの波形から確認できる。一方、実施の形態１のシミュレーション結果を示す図１０では、入力電圧位相θに応じて変化するリミッタ補正量Ｋｐｈａｓｅ＊により基準オン時間ｔｏｎ１を補正して素子駆動信号Ｖｇのオン時間ｔｏｎ２を算出するので、素子駆動信号Ｖｇのオン時間ｔｏｎ２が基準オン時間ｔｏｎ１に対して大きく変化している。

図９および図１０の最下段の波形を確認すると、参考例では交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相進みによる位相差が確認できるが、実施の形態１では交流入力電圧ｖａｃと交流入力電流ｉａｃの位相差はほぼゼロとなることが確認できる。回路シミュレーションで力率を測定すると、参考例の場合は力率＝０．９８５であるのに対して、実施の形態１の場合は力率＝０．９９７に向上していることが分かった。

また、実施の形態１では素子駆動信号Ｖｇが０に固定されている期間、すなわち、スイッチング素子７のスイッチングが停止している期間が存在することが図１０より確認できる。このことから、実施の形態１を適用した場合、参考例と比べてスイッチング損失の増加を抑制できることが確認できる。

なお、ここでは補正量Ｋｐｈａｓｅの算出において、（７）式を用いた計算により位相差Φを求める方法を示したが、図１に示した構成に交流入力電流ｉａｃの位相検出手段を追加し、実測した交流入力電圧ｖａｃと交流入力電流ｉａｃの両者の位相から位相差Φを求めてもよく、さらに、シミュレーションまたは実験により事前に位相差Φを求めてもよい。

実施の形態１によれば、スイッチング損失の増加を抑制しつつ高力率を実現することができる。より具体的には、コンバータのスイッチング素子を駆動する素子駆動信号のオン時間を算出する際に、スイッチング素子出力電圧検出値および目標電圧値から求められる基準オン時間と、脈流電圧の入力電圧位相に基づいて演算される補正量にリミッタ処理を施したリミッタ補正量を算出し、基準オン時間にリミッタ補正量を乗じた結果を素子駆動信号のオン時間とした。そして、このようにして算出されたオン時間を用いてスイッチング素子のオン／オフ制御を行うことにより、交流入力電圧に対する交流入力電流の位相進みの影響を抑制する。この結果、交流入力電流と交流入力電圧を精度よく同位相、同波形とすることができ、従来に比べて力率を改善する。また、上記リミッタ処理により力率改善への寄与が小さい期間はスイッチングを停止させるようにしたため、力率改善に大きな影響を与えることなくスイッチング損失の増加を抑制している。

実施の形態２．
以下に、実施の形態２を図１１に基づいて説明する。
実施の形態２は、リミッタ補正量Ｋｐｈａｓｅ＊を求めるための上限閾値および下限閾値を位相差Φに応じて決定する点が実施の形態１と異なる。図１１は、位相差Φを５度から４５度まで、５度ずつ変化させた場合のそれぞれについての上限閾値および下限閾値を示している。実施の形態２では、図に示すように位相差Φが小さいときほど上限閾値の値を大きくし、スイッチング素子７のスイッチングを停止させる期間を短くしている。位相差Φが小さい場合、図６Ｂに示したとおり、電流Ｉｃ＊が電流Ｉ＊と比べて小さくなるので、コンバータ４に流れる電流が入力フィルタ２１の入力コンデンサ６、６ａに流れる電流と比べて大きく、出力電力が大きい状態にある。このような状態においては、スイッチング素子７のスイッチングを停止させる理想的な期間（例えば入力電圧位相θが０〜１０度、または１７０〜１８０度となる期間）から外れた期間でスイッチング素子７のスイッチングを停止させてしまうと、入力電流ｉａｃに歪みが発生して力率を低下させてしまう虞がある。

上記した力率の低下を防ぐためには、スイッチング素子７のスイッチングを停止させる期間が理想的な期間から外れることを防ぐ必要があるが、補正量Ｋｐｈａｓｅの算出に用いる入力電圧位相θは、入力電圧位相検出部１２により検出される入力電圧位相ｖｉｎｐｈａｓｅであるため、検出誤差などにより交流入力電圧ｖａｃの実際の位相との間にずれが生じる可能性がある。このようなずれが生じていると、（８）式で算出される補正量Ｋｐｈａｓｅが交流入力電圧ｖａｃに対して位相進みまたは位相遅れを有することとなり、補正量Ｋｐｈａｓｅが上限閾値以上または下限閾値以下となる期間が理想的な期間から外れ、（９）式によりリミッタ補正量Ｋｐｈａｓｅ＊がゼロになる期間も理想的な期間から外れるため、理想的な期間から外れた予期せぬ期間でスイッチング素子７のスイッチングを停止させてしまうこととなる。そこで、実施の形態２では位相差Φが小さい場合に上限閾値の値をより大きな値に設定し、スイッチング素子７のスイッチングを停止させる期間がより短くなるようにしている。これにより、補正量Ｋｐｈａｓｅに位相進みまたは位相遅れが生じても、理想的な期間から外れた期間でスイッチングを停止させてしまうことを防ぐことができる。

例えば位相差Φが１０度である場合、図１１に示すとおり上限閾値は２．５である。これに基づいてリミッタ補正量Ｋｐｈａｓｅ＊を算出しスイッチング素子７のスイッチングを停止させる期間を求めると、入力電圧位相θが０〜１０度、または１７４〜１８０度となる期間がスイッチングを停止させる期間となる。このため、４度以下の位相進みであれば、スイッチングを停止させる期間は上記した理想的な期間内に納まる。

位相差Φが大きい場合、図６Ｂに示したとおり、電流Ｉｃ＊が電流Ｉ＊と比べて大きくなるので、コンバータ４に流れる電流が入力フィルタ２１の入力コンデンサ６、６ａに流れる電流と比べて小さく、出力電力が小さい状態にある。このような状態においては、スイッチング素子７のスイッチングを停止できる期間が長く、また、スイッチングを停止したときに発生する入力電流ｉａｃの歪みが小さいので、上限閾値を小さな値に、下限閾値を大きな値に設定し、スイッチングを停止させる期間を長くしている。
その他については実施の形態１と同様であるので、その説明を省略する。

実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、交流入力電流と交流入力電圧の位相差が小さい場合はリミッタ補正量を求めるための上限閾値を大きくし、スイッチング素子のスイッチングを停止させる期間をより短く設定するので、入力電圧位相に検出誤差があり、補正量に位相進みまたは位相遅れがある場合でも、予期せぬ期間においてスイッチングを停止させてしまうことを防ぐことができる。このため、交流入力電流の歪みの発生およびこの歪みによる力率の低下を防ぐことができる。また、交流入力電流と交流入力電圧の位相差が大きい場合は上限閾値を小さくするとともに下限閾値を大きくし、スイッチング素子のスイッチングを停止させる期間をより長く設定するので、スイッチング損失をさらに低減することができる。

なお、図１１で示した上限閾値および下限閾値は一例であり、上限閾値および下限閾値を位相差Φにより変化させればよい。例えば、位相差Φが小さい場合に上限閾値を小さく設定することも考えられる。ただし、図１１で示したように設定することが望ましい。

実施の形態３．
以下に、実施の形態３を図１２Ａから図２１に基づいて説明する。実施の形態３は、入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）に応じた補正量Ｋｐｈａｓｅの決定方法が実施の形態１と異なる。すなわち、実施の形態１では、入力電圧検出値ｖｉｎｓｅｎから得られる入力電圧位相θ（＝ｖｉｎｐｈａｓｅ）を利用し、（８）式に基づいて補正量Ｋｐｈａｓｅを決定したが、実施の形態３では、スイッチ制御部１３において（８）式の演算を近似式化して補正量Ｋｐｈａｓｅを決定する。

まず、（８）式を近似式化することを考える。入力電圧位相θを度数表示（脈流電圧｜ｖａｃ｜の周期を０度〜１８０度）として、図１２Ａでは、力率が「１」となる理想の交流入力電流の波形、すなわち交流入力電圧ｖａｃと同位相である理想交流入力電流ｉａｃｒｅｆの波形を実線で示し、理想交流入力電流ｉａｃｒｅｆに対して位相が１０度進んだ状態の位相進み交流入力電流ｉａｃｌｅａｄの波形を破線で示す。また、図１２Ｂでは、理想交流入力電流ｉａｃｒｅｆの波形を実線で示し、理想交流入力電流ｉａｃｒｅｆに対して位相が１０度遅れた状態の位相遅れ交流入力電流ｉａｃｌａｇの波形を破線で示す。

図１３Ａには、（８）式に基づいて図１２Ａにおける位相進み交流入力電流ｉａｃｌｅａｄを理想交流入力電流ｉａｃｒｅｆで除算し、（９）式によるリミッタ処理を施して求めたリミッタ補正量Ｋｐｈａｓｅ＊を示す。また、図１３Ｂには、（８）式に基づいて図１２Ｂにおける位相遅れ交流入力電流ｉａｃｌａｇを理想交流入力電流ｉａｃｒｅｆで除算し、（９）式によるリミッタ処理して求めたリミッタ補正量Ｋｐｈａｓｅ＊を示す。なお、図１３Ａおよび図１３Ｂにおいて、リミッタ補正量Ｋｐｈａｓｅ＊を求めるための上限閾値、下限閾値は、それぞれ２、０に設定している。

交流入力電圧ｖａｃに対して交流入力電流ｉａｃが進相となる場合、すなわち、（５）式の分母が「正」となる場合は、進相分を遅らせるように補正を行うため、図１３Ａに示すように、入力電圧位相θの増加に伴ってリミッタ補正量Ｋｐｈａｓｅ＊は増加する。一方、交流入力電圧ｖａｃに対して交流入力電流ｉａｃが遅相となる場合、すなわち、（５）式の分母が「負」となる場合は、遅相分を進めるように補正を行うため、図１３Ｂに示すように、入力電圧位相θの増加に伴ってリミッタ補正量Ｋｐｈａｓｅ＊は減少する。
なお、以降の説明では、入力コンデンサ６、６ａの影響を考慮して、交流入力電流ｉａｃが交流入力電圧ｖａｃに対して進相である場合（すなわち、図１２Ａの状態）を前提として記述する。

出力電力等により交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φが変化した場合を考える。交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φを「５度」、「１０度」、「１５度」、「２０度」、「２５度」とそれぞれ変化させた場合に、（８）（９）式に基づいて入力電圧位相θに対するリミッタ補正量Ｋｐｈａｓｅ＊を求めた結果を図１４において実線で示す。また、実線で示したそれぞれのリミッタ補正量Ｋｐｈａｓｅ＊を簡単な一次関数にそれぞれ近似した場合のリミッタ補正量Ｋｐｈａｓｅ＊を破線で示す。なお、図１４においてリミッタ補正量Ｋｐｈａｓｅ＊を求めるための上限閾値２、下限閾値を０としている。近似されたリミッタ補正量Ｋｐｈａｓｅ＊は、図１４において破線で示された各々の一次関数が周期的に繰り返されるものであるから、近似されたリミッタ補正量Ｋｐｈａｓｅ＊は、１８０度の周期を持つ鋸波状の信号となる。このような近似は、下記の（１０）式に示すような、入力電圧位相θに応じて単純に補正量Ｋｐｈａｓｅが増加する一次関数式に（８）式を近似することであり、補正量Ｋｐｈａｓｅの算出、ひいてはリミッタ補正量Ｋｐｈａｓｅ＊の算出に要する時間を短縮する。

Ｋｐｈａｓｅ＝Ａ・θ＋Ｂ （１０）

なお、図１４を参考にすると、（１０）式で示す一次関数式の傾きＡと切片Ｂの設定は、以下の条件のもとに設定することができる。
（ｉ）傾きＡを「正」の値に設定する。
（ｉｉ）交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φが大きいほど、入力電圧位相θの変化に対する補正量Ｋｐｈａｓｅの変化を大きく、すなわち、傾きＡを「大きく」設定する。
（ｉｉｉ）切片Ｂの決め方として、図１４により、入力電圧位相θが９０度のときに補正量Ｋｐｈａｓｅが「１」となるように切片Ｂを設定する。すなわち、Ｂ＝１−Ａ×（９０度）となるように切片Ｂを決定する。

上記の（ｉｉ）に関して、交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φが大きくなる条件を（７）式から考察する。
（７）式で使用する各定数を、交流入力電圧ｖａｃ＝２００Ｖ（５０Ｈｚ：脈流電圧の周波数は１００Ｈｚ）、出力電圧ｖｏ＝４００Ｖ、負荷Ｒ＝２９３８Ω（電力５４．４５Ｗ）、入力フィルタ２１の入力コイル２０のリアクトルＬ＝７ｍＨ、入力フィルタ２１の入力コンデンサ６、６ａの合成容量Ｃ＝０．４２ｕＦを基準として、電源主回路部２の負荷８への出力電力Ｐｏ、交流入力電圧ｖａｃ、交流入力電圧周波数ｆをそれぞれパラメータとして、それらを変化させたときの、交流入力電圧ｖａｃに対する交流入力電流ｉａｃの位相差Φの算出結果を図１５Ａから図１５Ｃに示す。

出力電力Ｐｏが小さいほど位相差Φは大きくなることが図１５Ａより分かり、交流入力電圧ｖａｃが大きいほど位相差Φが大きくなることが図１５Ｂより分かる。また、交流入力電圧周波数ｆが大きいほど位相差Φが大きくなることが図１５Ｃより分かる。このように、負荷８への出力電力Ｐｏが小さくなる、交流入力電圧ｖａｃが大きくなる、または交流入力電圧周波数ｆが大きくなるといった変化に伴って位相差Φが大きくなるので、これに従い、入力電圧位相θの変化に対する補正量Ｋｐｈａｓｅの変化を大きく、すなわち、（１０）式の傾きＡが大きくなるように設定する。

なお、補正量Ｋｐｈａｓｅは、各種パラメータの組み合わせ毎に事前に決定した傾きＡと切片Ｂの値をテーブルメモリから読み出して決定してもよく、事前に各種パラメータの組み合わせ毎に計算した補正量Ｋｐｈａｓｅの値をテーブルメモリから読み出すようにしてもよい。他の方法として、例えば力率を検出する構成または交流入力電流ｉａｃを検出する構成のいずれか一方もしくはその両方を検出可能な手段を図１の構成に追加し、力率が向上、または交流入力電流歪みが低減するように、脈流電圧｜ｖａｃ｜の１周期毎に傾きＡおよび切片Ｂを変化させる制御を行うことで、より力率が改善されるようにこれらの値Ａ、Ｂを調整することができる。
リミッタ補正量Ｋｐｈａｓｅ＊は、実施の形態１と同様、補正量Ｋｐｈａｓｅの演算後に（９）式に一例を示すようなリミッタ処理を行い、素子駆動信号Ｖｇのオン時間ｔｏｎ２の導出に用いる。

実施の形態３についても、実施の形態１の場合と同様に、Ｍｙｗａｙプラス社の回路シミュレーションを使用して、シミュレーションによる効果確認を行った。シミュレーション条件は、交流入力電圧ｖａｃ＝２４２Ｖ（５０Ｈｚ：脈流電圧｜ｖａｃ｜の周波数は１００Ｈｚ）、負荷８への出力電圧ｖｏ＝３９０Ｖ、入力フィルタ２１の入力コイル２０のリアクタンスＬ＝７ｍＨ、入力フィルタ２１の入力コンデンサ６、６ａの合成容量Ｃ＝０．４２ｕＦ、リミッタ補正量Ｋｐｈａｓｅ＊を求める際の上限閾値を２、下限閾値を０とした。また、負荷８への出力電力Ｐｏは（ｉ）Ｐｏ＝５０Ｗ（負荷抵抗Ｒ＝３０４２Ω）と、（ｉｉ）Ｐｏ＝５Ｗ（負荷抵抗Ｒ＝３０ｋΩ）の２通りでそれぞれ確認を行った。

（ｉ）出力電力Ｐｏ＝５０Ｗのとき
実施の形態３および実施の形態１のいずれも適用しない参考例のシミュレーション結果を図１６に、実施の形態３のシミュレーション結果を図１７に、実施の形態１のシミュレーション結果を図１８に示す。図１６、図１７、および図１８において、上段が入力電圧位相θに応じたリミッタ補正量Ｋｐｈａｓｅ＊を、中段が素子駆動信号Ｖｇを、下段が交流入力電圧ｖａｃと交流入力電流ｉａｃの波形をそれぞれ示している。なお、図１６では、図１７および図１８との比較の便宜上、リミッタ補正量Ｋｐｈａｓｅ＊の値を１で固定している。また、図１７では、入力電圧位相θが９０度のときにリミッタ補正量Ｋｐｈａｓｅ＊の値が１となるように、（１０）式の傾きおよび切片を決定している。また、図１６、図１７、および図１８において、最下段の交流入力電圧ｖａｃと交流入力電流ｉａｃの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電流ｉａｃは１０００倍した値を表示している。

回路シミュレーションにより力率を確認すると、図１６に示す参考例では０．９７１、図１７に示す実施の形態３では０．９９５、図１８に示す実施の形態１では０．９９３であり、実施の形態３の（１０）式による近似式を用いることで、参考例よりも大きな力率改善効果があり、実施の形態１で示した（８）式の場合とほぼ同等の効果が得られることが確認できる。なお、出力電力Ｐｏ＝５０Ｗの条件下において、（１０）式で近似的に計算される補正量Ｋｐｈａｓｅは、リミッタ補正量を求めるための上限閾値、下限閾値に達することがないため、スイッチング素子７は全領域でスイッチングを実施している。

（ｉｉ）出力電力Ｐｏ＝５Ｗのとき
実施の形態３および実施の形態１のいずれも適用しない参考例のシミュレーション結果を図１９に、実施の形態３のシミュレーション結果を図２０に、実施の形態１のシミュレーション結果を図２１に示す。図１９、図２０、および図２１において、上段が入力電圧位相θに応じたリミッタ補正量Ｋｐｈａｓｅ＊を、中段が素子駆動信号Ｖｇを、下段が交流入力電圧ｖａｃと交流入力電流ｉａｃの波形をそれぞれ示している。なお、図１９では、図２０および図２１との比較の便宜上、リミッタ補正量Ｋｐｈａｓｅ＊の値を１で固定している。また、図２０では、入力電圧位相θが９０度のときにリミッタ補正量Ｋｐｈａｓｅ＊の値が１となるように、（１０）式の傾きおよび切片を決定している（図１４における２５度進みの状態）。また、図１９、図２０、および図２１において、最下段の交流入力電圧ｖａｃと交流入力電流ｉａｃの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電流ｉａｃは６０００倍した値を表示している。

回路シミュレーションにより力率を確認すると、図１９に示す参考例では０．６７６、図２０に示す実施の形態３では０．８２２、図１９に示す実施の形態１では０．８３４であり、実施の形態３の（１０）式による近似式を用いることで、参考例よりも大きな力率改善効果があり、また実施の形態１で示した（８）式の場合と同等レベルの効果が得られることが確認できる。

なお、図２０に示す実施の形態３では図２１に示す実施の形態１と同様にリミッタ補正量Ｋｐｈａｓｅ＊が０となっている期間があり、素子駆動信号Ｖｇが０に固定されている期間が確認できる。このことから、実施の形態３の（１０）式を用いた場合でも、スイッチング素子７のスイッチングが停止させることでスイッチング損失の増加を抑制していることがわかる。
以上のように、出力電力Ｐｏを５０Ｗ、５Ｗとしたときのシミュレーション結果（図１７、図２０）から、実施の形態３の（１０）式に基づく簡易な一次関数式を用いた場合でも力率改善が可能であることが確認される。さらに、出力電力Ｐｏが５Ｗの場合は、実施の形態１と同様にスイッチング損失の増加を抑制しつつ力率改善が可能であることができることが確認される。

実施の形態３によれば、実施の形態１と同様の効果を得ることができる。また、素子駆動信号のオン時間を決定する補正量の算出に一次関数の近似式を用いるので、補正量およびこれにリミッタ処理を施したリミッタ補正量の算出が容易となっている。このため、実施の形態１では必要だったｓｉｎ演算または除算を行う必要がなく、マイコンなどの演算処理部の実装が容易になっている。

実施の形態４．
以下に、実施の形態４を図２２に基づいて説明する。図２２は、実施の形態４におけるＬＥＤ照明装置の構成を示すブロック図であり、図１と対応する構成部分には同一の符号を付している。ＬＥＤ照明装置１００は、図１に示した力率補償電源装置１の構成に対して、負荷８が複数のＬＥＤ２３を縦列接続してなるＬＥＤモジュール２２に置き換わっている。このため、電源制御部３において、出力電圧検出部９に代えて出力電流検出部２４が設けられるとともに、出力電圧制御部１１に代えて出力電流制御部２６が設けられ、目標電流値ｉｏｒｅｆが設定されるように変更されている。その他の構成は図１に示した力率補償電源装置１と同様である。

出力電流検出部２４は、例えば、図示しない電流検出抵抗を設置し、電流検出抵抗の両端間に発生する電位差をＬＥＤモジュール２２に流れる出力電流に対応した電圧変換値ｉｏｓｅｎとして検出する。また、ＬＥＤモジュール２２の接続構成は、ここではＬＥＤ２３を全て直列に接続したものとしているが、複数のＬＥＤ２３を直列または直並列に接続したものであってもよい。さらに、ここでは光源をＬＥＤ２３としているが、これに限らず有機ＥＬまたはレーザーダイオードに変更することもできる。

実施の形態４では、そのＶＩ特性から通常は電流制御がＬＥＤ２３に適している点を考慮し、実施の形態１に適用した出力電圧制御を出力電流制御に置き換えている。この構成にすることにより、実施の形態１から３と同様の制御を行うことでＬＥＤモジュール２２に流れる電流を制御することができる。また、調光機能を搭載して光量を調整する場合は、外部から入力される目標電流値ｉｏｒｅｆを可変にする構成とすることにより、調光機能を実現することができる。

ＬＥＤモジュール２２を負荷とした場合、調光機能によりＬＥＤモジュール２２に流れる電流を変化させた場合でも出力電圧ｖｏは変化しない。実施の形態１および３では、出力電力Ｐｏが補正量Ｋｐｈａｓｅを決定するための一つのパラメータであったため、理想的には出力電圧ｖｏと出力電流ｉｏを共に検出して電力を算出する必要があった。これに対し、実施の形態４では、図２２に示すように負荷８がＬＥＤモジュール２２となっているため、出力電流検出部２４で出力電流ｉｏを電圧変換値ｉｏｓｅｎとして検出することにより補正量Ｋｐｈａｓｅおよびリミッタ補正量Ｋｐｈａｓｅ＊を調整することができ、出力電圧ｖｏの検出を行う必要がない。なお、補正量Ｋｐｈａｓｅおよびリミッタ補正量Ｋｐｈａｓｅ＊の算出は、実施の形態１から３の場合と同様に行えばよい。

実施の形態４によれば、負荷としてＬＥＤモジュールを適用したＬＥＤ照明装置において、交流入力電流と交流入力電圧を同位相、同波形とすることが可能となり、力率を向上することができる。より具体的には、電源主回路部に出力電流検出部を設けて出力電流を電圧変換値として検出するとともに、出力電流検出値と目標電流値とから基準オン時間を演算する出力電流制御部を電源制御部に設け、入力電圧位相に応じた補正量を基準オン時間に乗算したオン時間を用いてスイッチング素子をオン／オフ制御するので、入力コンデンサによる交流入力電圧に対する交流入力電流の位相進みの影響を補正できる。このため、交流入力電流と交流入力電圧を同位相、同波形にでき、力率を向上することができる。また、実施の形態１から３と同様に力率改善への寄与が小さい期間はスイッチングを停止させるようにしたため、力率改善に大きな影響を与えることなくスイッチング損失の増加を抑制している。

また、ＬＥＤモジュールを負荷としているため、出力電流検出部により出力電流を電圧変換値として検出し、この電圧変換値を用いて補正量を調整することができ、出力電圧ｖｏの検出を行う必要がない。このため、マイコンのピン数削減、処理時間の短縮、配線の削減、およびこれらによる小型化、低コスト化の利点が得られる。
さらに、調光信号は通常外部からマイコンに入力されて調光制御を行うので、調光信号が可変である場合でも、調光後の最適な補正量Ｋｐｈａｓｅを事前に求めることができる。このため、負荷変動に対して応答速度の速い力率改善制御を行うことができる。

実施の形態５．
以下に、実施の形態５を図２３に基づいて説明する。図２３は、実施の形態５におけるＬＥＤ照明装置の構成を示すブロック図であり、図１および図２２と対応する構成部分には同一の符号を付している。ＬＥＤ照明装置１０１は、図１に示した構成に対して、負荷８がＬＥＤモジュール２２であることに加えて、電源主回路部２において、ＬＥＤモジュール２２とコンバータ４との間に出力電流調整用のＤＣ／ＤＣコンバータとしてのＬＥＤ電流調整回路４１、すなわち第２のコンバータが設けられて２段のコンバータが適用されているとともに、ＬＥＤモジュール２２に流れる電流に対応した電圧変換値ｉｏｓｅｎを検出する出力電流検出部２４が設けられている。また、電源制御部３においては、出力電圧制御部１１に加えて、出力電流制御部２６が設けられている。

実施の形態５によれば、実施の形態４と同様の効果を得ることができる。また、２段のコンバータを適用しているので、入力側の力率改善制御と出力側の電流安定制御を同時に実現することができる。すなわち、入力側で力率改善制御をしつつ、交流電源の商用周波数リップルを出力側で除去し、ＬＥＤモジュールにおいて光のちらつきが発生することを防ぐことができる。

なお、上記の実施の形態１から５において、力率補償電源装置またはＬＥＤ照明装置を小型化するために、装置の全て、あるいは一部を１つの集積回路に実装して、１つのパッケージに収めたＩＣとしてもよい。例えば、電源制御部を１つの制御ＩＣのパッケージに収めることが好ましい。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１ 力率補償電源装置、２ 電源主回路部、３ 電源制御部、４ コンバータ、５ 交流電源、６ 入力コンデンサ、７ スイッチング素子、８ 負荷、９ 出力電圧検出部、１０ 入力電圧検出部、１１ 出力電圧制御部、１２ 入力電圧位相検出部、１３ スイッチ制御部、１４ 全波整流回路、１５ 出力コンデンサ、２２ ＬＥＤモジュール、２４ 出力電流検出部、２６ 出力電流制御部、４１ ＬＥＤ電流調整回路、１００、１０１ ＬＥＤ照明装置、ｖａｃ 交流入力電圧、ｉａｃ 交流入力電流、ｖｉｎｓｅｎ 入力電圧検出値、ｖｏ 出力電圧、ｖｏｓｅｎ 出力電圧検出値、ｖｏｒｅｆ 目標電圧値、ｉｏ 出力電流、ｉｏｓｅｎ 電圧変換値、ｉｏｒｅｆ 目標電流値、ｔｏｎ１ 基準オン時間、ｔｏｎ２ オン時間、Ｋｐｈａｓｅ＊ リミッタ補正量

Claims (5)

1. 電源主回路部と、前記電源主回路部を制御する電源制御部とを備え、
   前記電源主回路部は、
   交流電源から供給される交流電圧を全波整流する全波整流回路と、
   スイッチング素子を有し、前記全波整流回路によって全波整流された前記交流電圧が入力電圧として入力され、前記入力電圧を目標の出力電圧に変換するコンバータと、
   前記スイッチング素子のスイッチングにより発生するノイズが前記交流電源へ伝導することを抑制する入力コンデンサと、
   前記入力電圧を検出する入力電圧検出部と、
   前記出力電圧を検出する出力電圧検出部とを有し、
   前記電源制御部は、
   前記出力電圧に基づいて前記スイッチング素子の基準オン時間を決定し、
   前記交流電源からの入力電流と前記入力電圧との位相差および前記入力電圧の位相に基づいて算出される補正量により前記基準オン時間を補正して前記スイッチング素子のオン時間を算出し、
   前記オン時間に基づいて前記スイッチング素子を制御する電源制御部であって、
   前記電源制御部は、予め定められた上限閾値および下限閾値と前記補正量を比較して、前記補正量が前記上限閾値以上の場合および前記補正量が前記下限閾値以下の場合は前記オン時間をゼロとして前記スイッチング素子のスイッチングを停止させることを特徴とする力率補償電源装置。
2. 前記上限閾値および前記下限閾値は、前記位相差に基づいてそれぞれ決定される請求項１に記載の力率補償電源装置。
3. 出力側にＬＥＤモジュールが接続された電源主回路部と、前記電源主回路部を制御する電源制御部とを備え、
   前記電源主回路部は、
   交流電源から供給される交流電圧を全波整流する全波整流回路と、
   スイッチング素子を有し、前記全波整流回路が前記交流電圧を全波整流することにより得られる入力電流を目標の出力電流に変換するコンバータと、
   前記スイッチング素子のスイッチングにより発生するノイズが前記交流電源へ伝導することを抑制する入力コンデンサと、
   前記全波整流回路が前記交流電圧を全波整流することにより得られる入力電圧を検出する入力電圧検出部と、
   前記出力電流を検出する出力電流検出部とを有し、
   前記電源制御部は、
   前記出力電流に基づいて前記スイッチング素子の基準オン時間を決定し、
   前記交流電源からの入力電流と前記入力電圧との位相差および前記入力電圧の位相に基づいて算出される補正量により前記基準オン時間を補正して前記スイッチング素子のオン時間を算出し、
   前記オン時間に基づいて前記スイッチング素子を制御する電源制御部であって、
   前記電源制御部は、予め定められた上限閾値および下限閾値と前記補正量を比較して、前記補正量が前記上限閾値以上の場合および前記補正量が前記下限閾値以下の場合は前記オン時間をゼロとして前記スイッチング素子のスイッチングを停止させることを特徴とするＬＥＤ照明装置。
4. 前記上限閾値および前記下限閾値は、前記位相差に基づいてそれぞれ決定される請求項３に記載のＬＥＤ照明装置。
5. 前記電源主回路部は、前記出力電流を調整する第２のコンバータが前記コンバータと前記ＬＥＤモジュールとの間に接続されている請求項３または４に記載のＬＥＤ照明装置。

Images