WO2015049716A1

WO2015049716A1 - 力率改善回路

Info

Publication number: WO2015049716A1
Application number: PCT/JP2013/076642
Authority: WO
Inventors: 洋樹勝又
Original assignee: 富士電機株式会社
Priority date: 2013-10-01
Filing date: 2013-10-01
Publication date: 2015-04-09
Also published as: JP6075462B2; CN105191104A; KR20160061907A; JPWO2015049716A1; EP3054575A4; EP3054575A1; US9800138B2; US20160036319A1

Abstract

　交流電源１０の電圧を整流する整流回路２０と、整流回路２０の出力端子間に接続されるインダクタ３１と半導体スイッチ３３との直列回路と、半導体スイッチ３３の両端に接続されるダイオード３４と平滑コンデンサ３５との直列回路と、を備え、平滑コンデンサ３５の両端に負荷４０が接続される回路であって、半導体スイッチ３３のスイッチング動作により整流回路２０の入力側の力率を改善する力率改善回路において、半導体スイッチ３３のスイッチング周波数を可変とする制御回路７０を備え、この制御回路７０は、インダクタ３１を流れる電流のリプルが最大となる時に半導体スイッチ３３のスイッチング周波数が最大になるようにスイッチング周波数を制御する。これにより、ノーマルモードノイズを低減してフィルタ回路１５の小型化を可能にする。

Description

力率改善回路

　本発明は、交流電源電圧の整流電圧を負荷に供給する電力変換器において、入力力率を改善するための力率改善回路に関するものである。

　交流電源電圧を全波整流回路により整流すると、入力電流が歪み、力率が低下する。このため、インダクタ（昇圧リアクトル）、半導体スイッチ、整流用ダイオード、平滑コンデンサからなる昇圧チョッパを全波整流回路の出力側に接続し、昇圧チョッパのスイッチング動作によって入力電流の歪みを抑制するようにした力率改善回路が、従来から知られている。

　図８は、この種の力率改善回路を示しており、特許文献１に記載されているものである。
　図８において、１０は交流電源、２０はダイオードブリッジからなる全波整流回路、３１はインダクタ、３２は電流検出抵抗、３３は半導体スイッチ、３４は整流用ダイオード、３５は平滑コンデンサ、４０は負荷である。ここで、インダクタ３１、半導体スイッチ３３、整流用ダイオード３４及び平滑コンデンサ３５は昇圧チョッパを構成しており、半導体スイッチ３３のオン、オフによりインダクタ３１へのエネルギーの蓄積、放出を繰り返し、平滑コンデンサ３５の電圧を全波整流回路２０の出力電圧よりも高い直流電圧に昇圧して負荷４０に供給する。

　また、５０は半導体スイッチ３３を制御する制御回路であり、５１は基準電圧５２と主回路の出力電圧との誤差を増幅する誤差増幅器、５３は誤差増幅器５２の出力と全波整流回路２０の正側端子電圧とを乗算する乗算器、５４は乗算器５３の出力と全波整流回路２０の負側端子電圧（電流検出抵抗３２の一端の電圧）との誤差を増幅する誤差増幅器、５５は全波整流回路２０の正側端子電圧の大きさに応じた三角波信号を出力する電圧制御発振器（ＶＣＯ）、５６は誤差増幅器５４から出力されるフィードバック信号ＦＢとＶＣＯ５５から出力される三角波信号とを比較するＰＷＭコンパレータであり、このコンパレータ５６から出力されるＰＷＭパルスによって半導体スイッチ３３が駆動されるようになっている。

　この従来技術では、ＰＷＭコンパレータ５６が、交流電源電圧及び直流出力電圧の変動を連続的に補償するＰＷＭパルスを発生し、交流電流波形を交流電圧波形に一致させて入力力率を改善している。
　同時に、ＶＣＯ５５の作用により、図９に示すごとく、交流電源電圧ｖ_ｉｎの大きさに比例させて半導体スイッチ３３のスイッチング周波数ｆを変化させることにより、スイッチングに伴って発生するノーマルモードノイズを周波数に対して分散させ、ノイズやスイッチング損失を低減させている。

　図８に示した回路の動作としては、誤差増幅器５１が、基準電圧５２と主回路の直流出力電圧との誤差を増幅し、この誤差電圧と全波整流回路２０の正側端子電圧との乗算結果が誤差増幅器５４の非反転入力端子に入力される。誤差増幅器５４では、上記乗算結果と電流検出抵抗３２の一端の電圧とから誤差電圧を演算し、この誤差電圧がフィードバック信号ＦＢとしてＰＷＭコンパレータ５６の非反転入力端子に入力される。

　一方、ＶＣＯ５５は、図１０に示すように、入力電圧Ｅの下限値Ｅ_１から上限値Ｅ_２に至る範囲で周波数ｆをｆ_１からｆ_２まで変化させる電圧周波数変換特性を有しており、入力電圧Ｅの大きさに応じて、例えば図１１（ａ）の上段に示す上限周波数ｆ_２の三角波信号、または、図１１（ｂ）の上段に示す下限周波数ｆ_１の三角波信号を出力する。
　コンパレータ５６は、上記の三角波信号と、誤差増幅器５４から出力されるフィードバック信号ＦＢとを比較して図１１（ａ），（ｂ）の下段に示すＰＷＭパルスを生成し、このＰＷＭパルスによって半導体スイッチ３３をスイッチングしている。

特許第４３６３０６７号公報（段落［００２６］～［００５２］、図１～図８等）

　特許文献１に記載された従来技術によれば、特に交流電源電圧ｖ_ｉｎが低い範囲ではスイッチング周波数ｆを低下させてスイッチング損失を低減させると共に、前述したごとく、スイッチングに伴うノイズを周波数に対して分散させることでノイズを抑制している。
　しかしながら、この従来技術は、単純に交流電源電圧ｖ_ｉｎの大きさに比例させてスイッチング周波数ｆを変化させるという着想に基づいている。従って、交流電源電圧ｖ_ｉｎの大きさによってはノイズ低減効果が十分に得られない恐れがあり、所定の伝導ノイズ規制をクリアするためにノーマルモードコイル等を備えた大型のフィルタ回路を併用せざるを得ないという問題があった。

　そこで、本発明の解決課題は、力率改善用の半導体スイッチのスイッチング周波数を特許文献１とは異なる方法で変化させることにより、ノーマルモードノイズを大幅に低減し、フィルタ回路の小型化を可能にした力率改善回路を提供することにある。

　上記課題を解決するため、請求項１に係る発明は、交流電源の出力端子間に、インダクタと半導体スイッチとを含む直列回路が接続され、前記半導体スイッチの両端に、ダイオードと平滑コンデンサとの直列回路が接続され、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルが最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御するものである。

　請求項２に係る発明は、交流電源電圧を整流する整流回路と、前記整流回路の出力端子間に接続されるインダクタと半導体スイッチとの直列回路と、前記半導体スイッチの両端に接続されるダイオードと平滑コンデンサとの直列回路と、を備え、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記整流回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルが最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御するものである。

　請求項３に係る発明は、請求項１または２に記載した力率改善回路において、交流電源電圧を入力電圧として検出する電圧検出回路と、平滑コンデンサの両端電圧を出力電圧として検出する電圧検出回路と、を備え、制御回路は、出力電圧に対する入力電圧の比に基づきリプルが最大となる時を検出してスイッチング周波数を最大値に制御するものである。

　請求項４に係る発明は、請求項３に記載した力率改善回路において、制御回路は、出力電圧に対する入力電圧の比が０．５である時にリプルが最大であることを検出するものである。

　請求項５に係る発明は、交流電源の出力端子間に、インダクタと半導体スイッチとを含む直列回路が接続され、前記半導体スイッチの両端に、ダイオードと平滑コンデンサとの直列回路が接続され、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルの３次高調波成分が最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御するものである。

　請求項６に係る発明は、交流電源電圧を整流する整流回路と、前記整流回路の出力端子間に接続されるインダクタと半導体スイッチとの直列回路と、前記半導体スイッチの両端に接続されるダイオードと平滑コンデンサとの直列回路と、を備え、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記整流回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルの３次高調波成分が最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御するものである。

　請求項７に係る発明は、請求項６に記載した力率改善回路において、交流電源電圧を入力電圧として検出する電圧検出回路と、平滑コンデンサの両端電圧を出力電圧として検出する電圧検出回路と、を備え、制御回路は、出力電圧に対する入力電圧の比に基づきリプルの３次高調波成分が最大となる時を検出してスイッチング周波数を最大値に制御するものである。

　なお、請求項８，９に記載するように、請求項７に係る力率改善回路において、制御回路は、出力電圧に対する入力電圧の比が５／６または３／６または１／６である時、あるいは、半導体スイッチをスイッチングするパルスのデューティ比が１／６または３／６または５／６である時に、リプルの３次高調波成分が最大であることを検出すれば良い。

　本発明によれば、力率改善回路の入出力電圧に基づいて半導体スイッチのスイッチング周波数を制御することにより、ノーマルモードノイズを効果的に低減することができ、これによってフィルタ回路ひいては装置全体を小型化することができる。

本発明の実施形態に係る力率改善回路の構成図である。図１における入出力電圧比とインダクタ電流リプルとの関係を示すグラフである。図１における制御回路の第１実施例を示す構成図である。デューティ比とリプルの３次高調波成分との関係を示す図である。図１における制御回路の第２実施例を示す構成図である。デューティ比とリプルの３次高調波成分及びスイッチング周波数との関係を示す図である。本発明の他の実施形態の主要部を示す回路図である。特許文献１に記載された力率改善回路の構成図である。図８における交流電源電圧とスイッチング周波数との関係を示すタイミングチャートである。図８におけるＶＣＯの電圧周波数変換特性の説明図である。図８におけるＶＣＯ及びＰＷＭコンパレータの動作を示すタイミングチャートである。

　以下、図に沿って本発明の実施形態を説明する。図１は、この実施形態に係る力率改善回路の構成図であり、図８と同一部分については同一の参照符号を付してある。
　図１において、１０は交流電源、１５はリアクトルやコンデンサ等からなるフィルタ回路、２０はダイオードブリッジからなる全波整流回路、３１はインダクタ（昇圧リアクトル）、３２は電流検出抵抗、３３はＭＯＳＦＥＴ等の半導体スイッチ、３４は整流用ダイオード、３５は平滑コンデンサ、４０は負荷である。前記同様に、インダクタ３１、半導体スイッチ３３、整流用ダイオード３４及び平滑コンデンサ３５は昇圧チョッパを構成しており、半導体スイッチ３３のオン、オフによりインダクタ３１へのエネルギーの蓄積、放出を繰り返し、平滑コンデンサ３５の電圧を全波整流回路２０の出力電圧よりも高い直流電圧に昇圧して負荷４０に供給する。

　全波整流回路２０の入力端子間には入力電圧（交流電源電圧）検出回路６１が接続され、電流検出抵抗３２の両端には電流検出回路６２が接続されていると共に、ダイオード３４と平滑コンデンサ３５との接続点には出力電圧検出回路６３が接続されている。
　これらの検出回路６１，６２，６３の出力は、電圧制御、電流制御及びＰＷＭ制御を実行するマイコン等の制御回路７０に入力されている。また、制御回路７０からは駆動回路にＰＷＭパルスが入力されており、駆動回路８０はこのＰＷＭパルスに基づいて半導体スイッチ３３をオン、オフするように構成されている。

　さて、図１に示した力率改善回路において、ノーマルモードノイズはインダクタ３１の電流Ｉ_Ｌに含まれるリプルの大きさと相関があり、電流Ｉ_Ｌのリプルが大きいほどノーマルモードノイズも大きくなる。ここで、電流Ｉ_Ｌのリプル（の大きさ）ΔＩ_Ｌは下記の数式１によって表すことができ、ΔＩ_Ｌは、図２に示すように、図１の入出力電圧比（交流電源電圧ｖ_ｉｎ／直流出力電圧ｖ_ｄ）に対して、ｖ_ｉｎ／ｖ_ｄ＝０．５の時に最大となり、ｖ_ｉｎ／ｖ_ｄが０．５から遠ざかるほど小さくなる。

　従って、リプルの大きさΔＩ_Ｌが最大となるｖ_ｉｎ／ｖ_ｄ＝０．５の時にスイッチング周波数Ｆ_ＳＷを最大化するように制御すれば、単位時間当たりのリプルΔＩ_Ｌの変化量も少なくなり、ノーマルモードノイズを効果的に低減することができる。
　そこで、本発明の第１実施例では、図１の制御回路７０において、図３に示すブロック図によりスイッチング周波数指令値Ｆ_ＳＷ ^＊を演算することとした。

　すなわち、図３（ａ）のブロック図に示すように、図１の各検出回路６１，６３により得たｖ_ｉｎ，ｖ_ｄを除算手段７１に入力して除算し、その結果（ｖ_ｉｎ／ｖ_ｄ）を定数乗算手段７２に入力して定数「２」を乗算する。こうして演算した「２×（ｖ_ｉｎ／ｖ_ｄ）」と、減算手段７３により定数「２」から定数乗算手段７２の出力を減算して得た「２－２×（ｖ_ｉｎ／ｖ_ｄ）」とを、セレクタ７４に入力する。

　セレクタ７４では、二つの入力値のうち小さい方を選択して出力し、その出力値とスイッチング周波数変化分最大値「ΔＦ_{ＳＷｍａｘ}」とを乗算手段７５により乗算してスイッチング周波数変化分「ΔＦ_ＳＷ」を算出する。そして、加算手段７６により、スイッチング周波数変化分「ΔＦ_ＳＷ」と最小スイッチング周波数「Ｆ_{ＳＷｍｉｎ}」とを加算し、スイッチング周波数指令値「Ｆ_ＳＷ ^＊」を求める。
　このスイッチング周波数指令値「Ｆ_ＳＷ ^＊」に基づいてＰＷＭ制御に用いるキャリア波の周波数を変化させることにより、図１における半導体スイッチ３３のスイッチング周波数Ｆ_ＳＷを変化させる。

　ここで、上記のスイッチング周波数変化分「ΔＦ_ＳＷ」は、図３（ｂ）に示すように、ｖ_ｉｎ／ｖ_ｄ＝０．５の時に最大値「ΔＦ_{ＳＷｍａｘ}」となり、０≦ｖ_ｉｎ／ｖ_ｄ＜０．５の範囲では０～最大値の間で直線状に増加し、０．５＜ｖ_ｉｎ／ｖ_ｄ≦１．０の範囲では最大値～０の間で直線状に減少するような値となる。
　図３（ａ）の構成によってスイッチング周波数Ｆ_ＳＷを制御することにより、ｖ_ｉｎ／ｖ_ｄ＝０．５の時にセレクタ７４の出力は常に「１」となり、ΔＦ_ＳＷ＝ΔＦ_{ＳＷｍａｘ}となる。このΔＦ_ＳＷを最小スイッチング周波数「Ｆ_{ＳＷｍｉｎ}」に加算することにより、半導体スイッチ３３のスイッチング周波数Ｆ_ＳＷを最大化することができる。

　ｖ_ｉｎ／ｖ_ｄ≠０．５の場合には、セレクタ７４の出力は常に「１」未満となるので、スイッチング周波数指令値「Ｆ_ＳＷ ^＊」はｖ_ｉｎ／ｖ_ｄ＝０．５の時よりも常に小さくなる。
　なお、スイッチング周波数指令値Ｆ_ＳＷ ^＊を決定するに当たっては、半導体スイッチ３３の定格やスイッチング損失等を勘案する必要があるのは言うまでもない。

　このため、第１実施例によれば、電流Ｉ_ＬのリプルΔＩ_Ｌ、言い換えればノーマルモードノイズが最大である時のスイッチング周波数Ｆ_ＳＷが最大になるように制御することができ、単位時間当たりのリプルΔＩ_Ｌの変化量を少なくしてノーマルモードノイズを効果的に低減することができる。
　よって、図１に示したようにフィルタ回路１５を設ける場合でも、リアクトルやコンデンサ等に小型かつ小容量の物を用いることができ、装置全体が大型化するおそれがない。

　次に、制御回路７０の第２実施例について説明する。
　伝導ノイズの規制対象となる周波数は１５０［ｋＨｚ］以上であり、スイッチング周波数を５０［ｋＨｚ］～７０［ｋＨｚ］程度にする場合、規制対象となる周波数はスイッチング周波数の３倍以上となる。このため、スイッチング周波数に対する３次高調波成分を抑制すれば、大きなノイズ低減効果が得られることがある。

　インダクタ３１を流れる電流Ｉ_Ｌのリプルのｎ次高調波成分の大きさは数式２により表される。この数式２によれば、リプルΔＩ_Ｌの３次高調波成分は、ＰＷＭパルスのデューティ比Ｄ（＝Ｔ_ＯＮ／Ｔ_ＳＷ）が１／６，３／６，５／６の時に最大となる。なお、図４はデューティ比ＤとリプルΔＩ_Ｌの３次高調波成分との関係を示したものである。

　従って、デューティ比Ｄ＝１／６，３／６，５／６の時にスイッチング周波数Ｆ_ＳＷが最大となるように変化させることで、リプルΔＩ_Ｌの３次高調波成分に起因するノイズを効果的に低減することができる。
　ここで、前述した数式１により、Ｔ_ＯＮ／Ｔ_ＳＷ＝（ｖ_ｄ－ｖ_ｉｎ）／ｖ_ｄ＝デューティ比Ｄであるから、「デューティ比Ｄ＝１／６，３／６，５／６の時」とは、「（ｖ_ｄ－ｖ_ｉｎ）／ｖ_ｄ＝１／６，３／６，５／６の時、言い換えれば、ｖ_ｉｎ／ｖ_ｄ＝５／６，３／６，１／６の時」に等しい。

　上記の点に基づき、本発明の第２実施例では、図１の制御回路７０において図５に示すブロック図によりスイッチング周波数指令値Ｆ_ＳＷ ^＊を演算する。なお、図５が図３と異なるのは、除算手段７１の出力側から定数乗算手段７７ｇに至る部分であり、その他の構成は図３と同様である。

　すなわち、図５において、除算手段７１による除算結果（ｖ_ｉｎ／ｖ_ｄ）を第１，第２の比較手段７７ａ，７７ｄの非反転入力端子に入力する。第１の比較手段７７ａは、ｖ_ｉｎ／ｖ_ｄが「１／３」より大きい場合に「Ｈｉｇｈ」レベルの信号を出力し、第２の比較手段７７ｄは、ｖ_ｉｎ／ｖ_ｄが「２／３」より大きい場合に「Ｈｉｇｈ」レベルの信号を出力する。
　第１の比較手段７７ａの出力信号は第１の切替手段７７ｂに入力されており、第１の比較手段７７ａの出力信号が「Ｈｉｇｈ」レベルの場合には「１／３」側に、「Ｌｏｗ」レベルの場合には「０」側に切り替わる。また、第２の比較手段７７ｄの出力信号は第２の切替手段７７ｅに入力されており、第２の比較手段７７ｄの出力信号が「Ｈｉｇｈ」レベルの場合には「１／３」側に、「Ｌｏｗ」レベルの場合には「０」側に切り替わる。

　また、二つの減算手段７７ｃ，７７ｆが直列に接続されており、前記除算結果（ｖ_ｉｎ／ｖ_ｄ）から第１の切替手段７７ｂの出力を減算し、その減算結果から第２の切替手段７７ｅの出力を減算するように構成されている。そして、減算手段７７ｆの出力に対し定数乗算手段７７ｇが「６」を乗算し、その乗算結果がセレクタ７４に入力されると共に、減算手段７３により「２」から定数乗算手段７７ｇの出力を減算した値がセレクタ７４に入力されるように構成されている。セレクタ７４以降の構成は、図３と同様である。

　上記構成により、減算手段７７ｆの出力は、ｖ_ｉｎ／ｖ_ｄ＜１／３である場合にはｖ_ｉｎ／ｖ_ｄとなり、１／３＜ｖ_ｉｎ／ｖ_ｄ＜２／３である場合にはｖ_ｉｎ／ｖ_ｄ－１／３となり、ｖ_ｉｎ／ｖ_ｄ＞２／３である場合にはｖ_ｉｎ／ｖ_ｄ－２／３となる。
　このため、定数乗算手段７７ｇの出力は、それぞれ「６×（ｖ_ｉｎ／ｖ_ｄ）」，「６×（ｖ_ｉｎ／ｖ_ｄ－１／３）」，「６×（ｖ_ｉｎ／ｖ_ｄ－２／３）」となる。また、これらの定数乗算手段７７ｇの出力に応じた減算手段７３の出力は、それぞれ、「２－６×（ｖ_ｉｎ／ｖ_ｄ）」，「２－６×（ｖ_ｉｎ／ｖ_ｄ－１／３）」，「２－６×（ｖ_ｉｎ／ｖ_ｄ－２／３）」となる。
　セレクタ７４は、「６×（ｖ_ｉｎ／ｖ_ｄ）」と「２－６×（ｖ_ｉｎ／ｖ_ｄ）」とを比較して小さい方を選択し、または、「６×（ｖ_ｉｎ／ｖ_ｄ－１／３）」と「２－６×（ｖ_ｉｎ／ｖ_ｄ－１／３）」とを比較して小さい方を選択し、または、「６×（ｖ_ｉｎ／ｖ_ｄ－２／３）」と「２－６×（ｖ_ｉｎ／ｖ_ｄ－２／３）」とを比較して小さい方を選択して乗算手段７５に出力する。

　このため、ｖ_ｉｎ／ｖ_ｄ＝１／６である場合、ｖ_ｉｎ／ｖ_ｄ＝３／６である場合、ｖ_ｉｎ／ｖ_ｄ＝５／６である場合には、何れもセレクタ７４の出力は「１」となり、第１実施例と同様に、ΔＦ_ＳＷ＝ΔＦ_{ＳＷｍａｘ}となる。よって、このΔＦ_ＳＷを最小スイッチング周波数「Ｆ_{ＳＷｍｉｎ}」に加算することにより、半導体スイッチ３３のスイッチング周波数Ｆ_ＳＷを最大化することができる。
　つまり、電流Ｉ_ＬのリプルΔＩ_Ｌの３次高調波成分が最大の時にスイッチング周波数Ｆ_ＳＷを最大化することができるので、単位時間当たりのリプルΔＩ_Ｌの変化量を少なくしてノーマルモードノイズを効果的に低減することができる。

　なお、図６は、第２実施例におけるデューティ比ＤとΔＩ_Ｌの３次高調波成分及びスイッチング周波数Ｆ_ＳＷの関係を示したものであり、図示するように、スイッチング周波数Ｆ_ＳＷをデューティ比Ｄに応じて三角波状に変化させれば、所望のノイズ低減効果を得ることができる。

　図７（ａ），（ｂ）は、本発明の他の実施形態の主要部を示す回路図であり、これらの図において、３１ａ，３１ｂはインダクタ、３３ａ，３３ｂは制御回路により交互にオンオフされる半導体スイッチ、３４ａ，３４ｂ，３４ｃ，３４ｄはダイオードである。
　本発明の特徴は、半導体スイッチに直列に接続されたインダクタを流れる電流のリプルが最大となる時に、または、上記インダクタを流れる電流のリプルの３次高調波成分が最大となる時に、半導体スイッチのスイッチング周波数が最大になるようにスイッチング周波数を制御することにある。このため、制御回路の第１実施例（図３）や第２実施例（図５）は、図１の回路に限らず、例えば図７（ａ），（ｂ）に示す構成の力率改善回路にも適用することができる。

　本発明は、例えば、交流電源を整流して昇圧する昇圧型交流－直流変換器、特に、商用電源を用いて電気自動車等のバッテリーを充電する車載用充電器に利用することができる。

１０：交流電源
１５：フィルタ回路
２０：全波整流回路
３１：インダクタ（昇圧リアクトル）
３１ａ，３１ｂ：インダクタ
３２：電流検出抵抗
３３：半導体スイッチ
３３ａ，３３ｂ：半導体スイッチ
３４：ダイオード
３４ａ，３４ｂ，３４ｃ，３４ｄ：ダイオード
３５：平滑コンデンサ
４０：負荷
６１：入力電圧検出回路
６２：電流検出回路
６３：出力電圧検出回路
７０：制御回路
７１：除算手段
７２：定数乗算手段
７３：減算手段
７４：セレクタ
７５：乗算手段
７６：加算手段
７７ａ，７７ｄ：比較手段
７７ｂ，７７ｅ：切替手段
７７ｃ，７７ｆ：減算手段
７７ｇ：定数乗算手段
８０：駆動回路

Claims

　交流電源の出力端子間に、インダクタと半導体スイッチとを含む直列回路が接続され、　前記半導体スイッチの両端に、ダイオードと平滑コンデンサとの直列回路が接続され、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルが最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御することを特徴とする力率改善回路。
　交流電源電圧を整流する整流回路と、前記整流回路の出力端子間に接続されるインダクタと半導体スイッチとの直列回路と、前記半導体スイッチの両端に接続されるダイオードと平滑コンデンサとの直列回路と、を備え、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記整流回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルが最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御することを特徴とする力率改善回路。
　請求項１または２に記載した力率改善回路において、
　交流電源電圧を入力電圧として検出する電圧検出回路と、前記平滑コンデンサの両端電圧を出力電圧として検出する電圧検出回路と、を備え、
　前記制御回路は、前記出力電圧に対する前記入力電圧の比に基づき前記リプルが最大となる時を検出して前記スイッチング周波数を最大値に制御することを特徴とする力率改善回路。
　請求項３に記載した力率改善回路において、
　前記制御回路は、前記出力電圧に対する前記入力電圧の比が０．５である時に前記リプルが最大であることを検出することを特徴とする力率改善回路。
　交流電源の出力端子間に、インダクタと半導体スイッチとを含む直列回路が接続され、前記半導体スイッチの両端に、ダイオードと平滑コンデンサとの直列回路が接続され、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルの３次高調波成分が最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御することを特徴とする力率改善回路。
　交流電源電圧を整流する整流回路と、前記整流回路の出力端子間に接続されるインダクタと半導体スイッチとの直列回路と、前記半導体スイッチの両端に接続されるダイオードと平滑コンデンサとの直列回路と、を備え、前記平滑コンデンサの両端に負荷が接続される回路であって、
　前記半導体スイッチのスイッチング動作により前記整流回路の入力側の力率を改善する力率改善回路において、
　前記半導体スイッチのスイッチング周波数を可変とする制御回路を備え、
　前記制御回路は、前記インダクタを流れる電流のリプルの３次高調波成分が最大となる時に前記スイッチング周波数が最大になるように前記スイッチング周波数を制御することを特徴とする力率改善回路。
　請求項５または６に記載した力率改善回路において、
　交流電源電圧を入力電圧として検出する電圧検出回路と、前記平滑コンデンサの両端電圧を出力電圧として検出する電圧検出回路と、を備え、
　前記制御回路は、前記出力電圧に対する前記入力電圧の比に基づき前記リプルの３次高調波成分が最大となる時を検出して前記スイッチング周波数を最大値に制御することを特徴とする力率改善回路。
　請求項７に記載した力率改善回路において、
　前記制御回路は、前記出力電圧に対する前記入力電圧の比が５／６または３／６または１／６である時に前記リプルの３次高調波成分が最大であることを検出することを特徴とする力率改善回路。
　請求項７に記載した力率改善回路において、
　前記制御回路は、前記半導体スイッチをスイッチングするパルスのデューティ比が１／６または３／６または５／６である時に前記リプルの３次高調波成分が最大であることを検出することを特徴とする力率改善回路。