JP4396108B2 - 力率改善回路 - Google Patents
力率改善回路 Download PDFInfo
- Publication number
- JP4396108B2 JP4396108B2 JP2003054522A JP2003054522A JP4396108B2 JP 4396108 B2 JP4396108 B2 JP 4396108B2 JP 2003054522 A JP2003054522 A JP 2003054522A JP 2003054522 A JP2003054522 A JP 2003054522A JP 4396108 B2 JP4396108 B2 JP 4396108B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- reactor
- power factor
- factor correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。
【０００２】
【従来の技術】
図１４に従来の力率改善回路の回路構成図を示す（特許文献１）。図１４に示す力率改善回路において、交流電源Ｖａｃ１の交流電圧を整流する全波整流回路Ｂ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチＱ１とからなる直列回路が接続されている。スイッチＱ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。スイッチＱ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。
【０００３】
電流検出抵抗Ｒは、全波整流回路Ｂ１の負極側出力端Ｐ２とスイッチＱ１の一端及び平滑コンデンサＣ１の一端との間に接続され、全波整流回路Ｂ１に流れる入力電流を検出する。
【０００４】
制御回路１００は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、発振器（ＯＳＣ）１１４、ＰＷＭコンパレータ１１６を有して構成される。
【０００５】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【０００６】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【０００７】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【０００８】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、入力交流電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、入力交流電流波形が入力交流電圧波形に一致するように制御されて、力率が大幅に改善される。
【０００９】
次に、このように構成された力率改善回路の動作を図１５に示すタイミングチャートを参照しながら説明する。なお、図１５では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。
【００１０】
まず、時刻ｔ３１において、スイッチＱ１がオンし、全波整流回路Ｂ１から昇圧リアクトルＬ１を介してスイッチＱ１に電流Ｑ１ｉが流れる。この電流は、時刻ｔ３２まで時間の経過とともに直線的に増大していく。なお、時刻ｔ３１から時刻ｔ３２では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００１１】
次に、時刻ｔ３２において、スイッチＱ１は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルＬ１に誘起された励磁エネルギーによりスイッチＱ１の電圧Ｑ１ｖが上昇する。また、時刻ｔ３２〜時刻ｔ３３では、スイッチＱ１がオフであるため、スイッチＱ１に流れる電流Ｑ１ｉは零になる。なお、時刻ｔ３２から時刻ｔ３３では、Ｌ１→Ｄ１→Ｃ１で電流Ｄ１ｉが流れて、負荷ＲＬに電力が供給される。
【００１２】
【特許文献１】
特開２０００−３７０７２号（図１）
【００１３】
【発明が解決しようとする課題】
しかしながら、図１４に示す昇圧型の力率改善回路では、スイッチＱ１のターンオン又はターンオフ時において、スイッチＱ１の電圧Ｑ１ｖと電流Ｑ１ｉとの重複部分が生じ、この重複部分により大きなスイッチング損失が発生する欠点があった。
【００１４】
また、スイッチＱ１をオンした時（例えば時刻ｔ３１，ｔ３３，ｔ３５）には、Ｃ１→Ｄ１→Ｑ１の経路にダイオードリカバリーによるスパイク電流ＲＣが流れる。また、スイッチＱ１をオフした時（例えば時刻ｔ３２，ｔ３４，ｔ３６）には、配線のインダクタンスによるスパイク電圧ＳＰが発生する。
【００１５】
リカバリー時間の間は、ダイオードＤ１はショート状態のため、スイッチＱ１の損失は増大する。また、スイッチＱ１がオフ時のスパイク電圧を抑制するために抵抗及びコンデンサからなるＣＲアブソーバ等を追加するため、ＣＲアブソーバによる損失も増大していた。
【００１６】
また、スパイク電圧及びスパイク電流は、ノイズを発生する。このノイズを低減するためにノイズフィルタも大型化し、スイッチング電源の小型、高効率化の妨げとなっていた。
【００１７】
本発明は、スイッチのゼロ電圧スイッチングを可能とし、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、交流を入力して、力率を改善させるとともに直流を出力する力率改善回路であって、交流電源に接続して交流電圧を整流する整流回路と、前記整流回路の正極側出力端と負極側出力端との間に接続され、昇圧リアクトルと第１整流素子と平滑コンデンサとからなる第１直列回路と、前記昇圧リアクトルと前記第１整流素子との接続点と前記整流回路の負極側出力端との間に接続され、可飽和リアクトルと主スイッチとからなる第２直列回路と、前記主スイッチに並列に接続され、補助スイッチとスナバコンデンサとからなる第３直列回路と、前記主スイッチに並列に接続された第２整流素子及びコンデンサと、前記補助スイッチに並列に接続された第３整流素子と、前記主スイッチ及び前記補助スイッチを交互にオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御回路とを有し、前記昇圧リアクトルと前記可飽和リアクトルとを一体化するために、前記昇圧リアクトルの巻線を日の字型コアのギャップが形成された中央脚に巻回し、前記可飽和リアクトルの巻線を前記日の字型コアの凹部が形成された第１側脚に巻回し、前記昇圧リアクトルの巻線が発生する磁束と前記可飽和リアクトルの巻線が発生する磁束とが前記日の字型コアの第２側脚においてキャンセルされるように前記昇圧リアクトルの巻線と前記可飽和リアクトルの巻線とを接続してなる構成としたことを特徴とする。
【００２５】
請求項２の発明は、前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流制限抵抗を有し、前記主スイッチは、ノーマリオンタイプのスイッチからなり、前記制御回路は、前記交流電源がオンされたときに前記突入電流制限抵抗に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充電された後、前記主スイッチをオン／オフさせるスイッチング動作を開始させることを特徴とする。
【００２６】
請求項３の発明では、前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生する電圧を前記制御回路に供給する通常動作電源部を有することを特徴とする。
【００２７】
請求項４の発明は、前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、前記制御回路は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。
【００２９】
（第１の実施の形態）
第１の実施の形態に係る力率改善回路は、補助スイッチと可飽和リアクトルを用い、主スイッチ及び補助スイッチのゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズも低減させ、高効率、低ノイズ化を図ることを特徴とする。また、昇圧リアクトルと可飽和リアクトルを一体化して、部品点数を削減して、小型化を図ることを特徴とする。
【００３０】
図１は第１の実施の形態に係る力率改善回路の回路構成図である。図１において、全波整流回路Ｂ１は、交流電源Ｖａｃ１に接続され、交流電源Ｖａｃ１からの交流電圧を整流して正極側出力端Ｐ１及び負極側出力端Ｐ２に出力する。
【００３１】
全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ２とダイオードＤ１と平滑コンデンサＣ１とからなる第１直列回路が接続されている。
【００３２】
また、昇圧リアクトルＬ２とダイオードＤ１との接続点と全波整流回路Ｂ１の負極側出力端Ｐ２との間には、可飽和リアクトルＳＬ１とＭＯＳＦＥＴ（以下、ＦＥＴと称する。）からなるスイッチＱ１（主スイッチ）とからなる第２直列回路が接続されている。スイッチＱ１の両端にはダイオードＤ２と共振用コンデンサＣ２とが並列に接続されている。
【００３３】
スイッチＱ１の両端には、ＦＥＴからなるスイッチＱ２（補助スイッチ）とスナバコンデンサＣ３とからなる第３直列回路が接続されている。スイッチＱ２の両端にはダイオードＤ３が並列に接続されている。なお、ダイオードＤ３と並列にコンデンサを付加しても良い。
【００３４】
また、ダイオードＤ２はスイッチＱ１の寄生ダイオードであってもよく、ダイオードＤ３は、スイッチＱ２の寄生ダイオードであってもよい。共振用コンデンサＣ２はスイッチＱ１の寄生容量であってもよい。
【００３５】
スイッチＱ１，Ｑ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１０のＰＷＭ制御により交互にオン／オフする。
【００３６】
ダイオードＤ１と平滑コンデンサＣ１とで整流平滑回路を構成する。平滑コンデンサＣ１には並列に負荷ＲＬが接続され、平滑コンデンサＣ１はダイオードＤ１の整流電圧を平滑して直流出力を負荷ＲＬに出力する。
【００３７】
電流検出抵抗Ｒは、全波整流回路Ｂ１の負極側出力端Ｐ２とスイッチＱ１の一端及び平滑コンデンサＣ１の一端との間に接続され、全波整流回路Ｂ１に流れる入力電流を検出する。
【００３８】
制御回路１０は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＯＳＣ１１４、ＰＷＭコンパレータ１１６、インバータ回路１１７、及びハイサイドドライバ１１８を有して構成される。
【００３９】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【００４０】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【００４１】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【００４２】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、入力交流電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、入力交流電流波形が入力交流電圧波形に一致するように制御されて、力率が大幅に改善される。
【００４３】
また、インバータ回路１１７は、ＰＷＭコンパレータ１１６の出力を反転し、ハイサイドドライバ１１８は、インバータ回路１１７の出力（ローサイドレベル）をハイサイドレベルに変換してスイッチＱ２のゲートに印加する。
【００４４】
図２は第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。図２に示す可飽和リアクトルＳＬ１は、口の字型のコア（鉄心）２０を有し、コア２０のＢ脚２０ｂには、巻線５ｂが巻回されている。コア２０のＡ脚２０ａには、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として使用したときにはコア損失を低減できる。
【００４５】
可飽和リアクトルＳＬ１は、コア２０の飽和特性を用いている。可飽和リアクトルＳＬ１には、大きさの等しい交流電流が流れるため、磁束は、図３に示すＢ−Ｈカーブ上のゼロを中心にして、第１象限と第３象限とに等しく増減する。
【００４６】
また、一定の正磁界Ｈに対して磁束Ｂが飽和し、一定の負磁界Ｈに対して磁束Ｂが飽和する。磁界Ｈは電流ｉの大きさに比例して発生する。凹部２１を有した可飽和リアクトルＳＬ１では、Ｂ−Ｈカーブ上を磁束ＢがＢａ→Ｂｂ→Ｂｃ→Ｂｄ→Ｂｅと移動し、磁束の動作範囲が広範囲となっている。Ｂ−Ｈカーブ上のＢａ−Ｂｂ間及びＢｄ−Ｂｅ間は飽和状態である。凹部２１を設けることにより、飽和時の磁束が減少し、凹部２１以外の部分は飽和しない。従って、損失の上昇も凹部２１のみとなり、全体のコア損失は低減する。
【００４７】
次にこのように構成された第１の実施の形態に係る力率改善回路の動作を図４乃至図７に示すタイミングチャートを参照しながら説明する。図４は第１の実施の形態に係る力率改善回路の入力交流電源電圧波形（ａ）と整流出力電流波形（ｂ）のタイミングチャートである。図５は第１の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図６は第１の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。図７は第１の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【００４８】
なお、図４では、入力交流電源電圧Ｖｉ、整流出力電流Ｉ０を示している。図５では、図４のＡ部の詳細を示している。図５乃至図７では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、スイッチＱ２の両端間の電圧Ｑ２ｖ、スイッチＱ２に流れる電流Ｑ２ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。Ｑ１制御信号Ｑ１ｇはスイッチＱ１のゲートに印加される信号、Ｑ２制御信号Ｑ２ｇはスイッチＱ２のゲートに印加される信号を示している。
【００４９】
まず、時刻ｔ０において、スイッチＱ１をオンさせると、入力交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→Ｌ２→ＳＬ１→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。
【００５０】
このとき、インピーダンスの高い可飽和リアクトルＳＬ１に電圧が印加されて、可飽和リアクトルＳＬ１が飽和する。この飽和により、可飽和リアクトルＳＬ１のインピーダンスは略零となるため、可飽和リアクトルＳＬ１の電圧は、消失して、昇圧リアクトルＬ２に電圧が移動する。この電圧により、時刻ｔ０から時刻ｔ１において、スイッチＱ１に流れる電流Ｑ１ｉが直線的に増加していく。なお、時刻ｔ０から時刻ｔ１では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００５１】
また、スイッチＱ１をオンさせた時に、可飽和リアクトルＳＬ１にも電流が流れて、可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【００５２】
次に、時刻ｔ１において、スイッチＱ１をオフさせると、Ｌ２→ＳＬ１→Ｃ２と電流が流れて、共振用コンデンサＣ２の電圧が上昇し、スイッチＱ１の電圧Ｑ１ｖが上昇する。
【００５３】
そして、共振用コンデンサＣ２の電位と平滑コンデンサＣ１の電位とが同電位となったとき、Ｌ２→Ｄ１→Ｃ１と電流が流れる。即ち、ダイオードＤ１が導通し、負荷ＲＬに電力が供給される。
【００５４】
また、図６に示すように、時刻ｔ１１において、ＳＬ１→Ｄ３→Ｃ３と電流が流れて、スナバコンデンサＣ３が充電される。ダイオードＤ３に電流が流れると、スイッチＱ２の電圧Ｑ２ｖは略零となる。そして、ダイオードＤ３に電流が流れている期間中の時刻ｔ１２において、スイッチＱ２をオンさせる。これにより、スイッチＱ２はゼロ電圧スイッチングを達成することができる。さらに、時刻ｔ１４まで、ＳＬ１→Ｑ２→Ｃ３と電流が流れる。
このとき、可飽和リアクトルＳＬ１の磁束は、図３のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）からマイナス（−）の飽和に向けて降下しマイナスの飽和状態（Ｂａ−Ｂｂ）となり、飽和電流（図５に示すＰ１）が流れる。この飽和電流の電流値ＬＶ２は図５に示すように、スイッチＱ１の電流Ｑ１ｉの電流値ＬＶ１とほぼ等しい。
【００５５】
そして、スイッチＱ２の電流Ｑ２ｉが減少して、時刻ｔ１４から時刻ｔ１５までほぼゼロとなる。この時刻ｔ１４から時刻ｔ１５までは、可飽和リアクトルＳＬ１は、非飽和である。
【００５６】
時刻ｔ１５において、可飽和リアクトルＳＬ１は飽和し、スナバコンデンサＣ３に蓄積されたエネルギーにより、Ｃ３→Ｑ２→ＳＬ１→Ｄ１→Ｃ１→Ｃ３で電流が流れて、負荷ＲＬに還流される。このため、図５及び図７では、ダイオードＤ１の電流Ｄ１ｉは、スイッチＱ２の電流Ｑ２ｉが加算されてより大きい電流となっている。
【００５７】
このとき、可飽和リアクトルＳＬ１の磁束は、図３のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）となり、飽和電流（図５に示すＰ２）が流れる。
【００５８】
そして、スイッチＱ２をオフすると、共振用コンデンサＣ２の電圧が下降し、ゼロとなった時刻ｔ２１（図７）に、ダイオードＤ２を導通させる。すると、Ｄ２→ＳＬ１→Ｄ１→Ｃ１→Ｄ２で電流が流れて、負荷ＲＬに還流される。そして、ダイオードＤ２に電流が流れている期間中の時刻ｔ２２において、スイッチＱ１をオンさせると、これにより、スイッチＱ１はゼロ電圧スイッチングを達成することができる。
【００５９】
このように第１の実施の形態に係る力率改善回路によれば、ダイオードＤ１とスイッチＱ１との間に可飽和リアクトルＳＬ１が挿入されているので、スイッチＱ１をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。また、共振用コンデンサＣ２によりスイッチＱ１をオフした時にスパイク電圧が発生しなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。
【００６０】
また、スイッチＱ２と可飽和リアクトルＳＬ１と共振用コンデンサＣ２及びスナバコンデンサＣ３を用い、スイッチＱ１及びスイッチＱ２のゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。
【００６１】
また、可飽和リアクトルＳＬ１を用いているので、通常のリアクトルを用いるよりもスイッチＱ２に流れる電流Ｑ２ｉをより少なくできる。
【００６２】
（変形例）
次に第１の実施の形態に係る力率改善回路の変形例を説明する。この変形例では、昇圧リアクトルと可飽和リアクトルを一体化した例である。
【００６３】
図８は可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。図８に示すリアクトルは、日の字型のコア２０Ａを有し、このコア２０Ａは、Ａ脚２０ａとＢ脚２０ｂと中央脚２０ｃとからなる。中央脚２０ｃにはギャップ２３が形成され、中央脚２０ｃには巻線５ａからなる昇圧リアクトルＬ２が巻回されている。
【００６４】
Ａ脚２０ａには、巻線５ｂが巻回されているとともに、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として兼用したときにはコア損失を低減できる。
【００６５】
図９は図８に示す一体化したリアクトルの磁束の流れを示す図である。図９に示すように、中央脚２０ｃに巻回された巻線５ａによる磁束φａは、２０ｃ→２０ａ→２０ｃの反時計方向閉ループと、２０ｃ→２０ｂ→２０ｃの時計方向ループとに形成される。また、Ａ脚２０ａに巻回された巻線５ｂによる磁束φｂは、２０ａ→２０ｂ→２０ａの反時計方向閉ループに形成される。
【００６６】
図１０は図８に示す一体化したリアクトルの磁束分布のタイミングチャートである。図１０におけるタイミングチャートの各時刻は、図５におけるタイミングチャートの各時刻に対応している。図１０に示すように、Ａ脚２０ａの磁束は、−φｍ〜＋φｍまで変化している。図１０からもわかるように、Ｂ脚２０ｂを貫く磁束は、φａ−φｂとなる。
【００６７】
即ち、Ｂ脚２０ｂの磁束をキャンセルするように、巻線５ａと巻線５ｂとを接続したので、Ｂ脚２０ｂの磁束は、増大せず、コアを小型化できる。
【００６８】
（第２の実施の形態）
次に第２の実施の形態に係る力率改善回路を説明する。第１の実施の形態に係る力率改善回路では、スイッチとして、ノーマリオフタイプのＭＯＳ ＦＥＴ等を用いた。このノーマリオフタイプのスイッチは、電源がオフ時にオフ状態となるスイッチである。
【００６９】
一方、ＳＩＴ（static induction transistor、静電誘導トランジスタ）等のノーマリオンタイプのスイッチは、電源がオフ時にオン状態となるスイッチである。このノーマリオンタイプのスイッチは、スイッチングスピードが速く、オン抵抗も低くスイッチング電源等の電力変換装置に使用した場合、理想的な素子であり、スイッチング損失を減少させ高効率が期待できる。
【００７０】
しかし、ノーマリオンタイプのスイッチング素子にあっては、電源をオンすると、スイッチがオン状態であるため、スイッチが短絡する。このため、ノーマリオンタイプのスイッチを起動できず、特殊な用途以外には使用できない。
【００７１】
そこで、第２の実施の形態に係る力率改善回路は、第１の実施の形態に係る力率改善回路の構成を有すると共に、スイッチＱ１にノーマリオンタイプのスイッチを使用するために、交流電源オン時に、コンデンサの突入電流を軽減する目的で挿入されている突入電流制限抵抗の電圧降下による電圧を、ノーマリオンタイプのスイッチの逆バイアス電圧に使用し、電源オン時の問題をなくす構成を追加したことを特徴とする。
【００７２】
図１１は第２の実施の形態に係る力率改善回路を示す回路構成図である。図１１に示す力率改善回路は、図１に示す第１の実施の形態に係る力率改善回路の構成を有すると共に、交流電源Ｖａｃ１から入力される交流電圧を全波整流回路Ｂ１で整流して、得られた電圧を別の直流電圧に変換して出力するもので、全波整流回路Ｂ１の負極側出力端Ｐ２と電流検出抵抗Ｒとの間には、突入電流制限抵抗Ｒ１が接続されている。
【００７３】
全波整流回路Ｂ１の正極側出力端Ｐ１には、昇圧リアクトルＬ２と可飽和リアクトルＳＬ１を介してＳＩＴ等のノーマリオンタイプのスイッチＱ１ｎが接続され、スイッチＱ１ｎは、制御回路１１のＰＷＭ制御によりオン／オフする。なお、スイッチＱ１ｎ以外のスイッチは、ノーマリオフタイプのスイッチである。
【００７４】
また、突入電流制限抵抗Ｒ１の両端にはスイッチＳ１が接続されている。このスイッチＳ１は、例えばノーマリオフタイプのＭＯＳＦＥＴ，ＢＪＴ（バイポーラ接合トランジスタ）等の半導体スイッチであり、制御回路１１からの短絡信号によりオン制御される。
【００７５】
突入電流制限抵抗Ｒ１の両端には、コンデンサＣ６と抵抗Ｒ２とダイオードＤ５とからなる起動電源部１２が接続されている。この起動電源部１２は、突入電流制限抵抗Ｒ１の両端に発生する電圧を取り出し、コンデンサＣ６の両端電圧をスイッチＱ１ｎのゲートへの逆バイアス電圧として使用するために、制御回路１１に出力する。また、平滑コンデンサＣ１に充電された充電電圧を制御回路１１に供給する。
【００７６】
制御回路１１は、交流電源Ｖａｃ１をオンしたときに、コンデンサＣ６から供給された電圧により起動し、制御信号として端子ｂからスイッチＱ１ｎのゲートに逆バイアス電圧を出力し、スイッチＱ１ｎをオフさせる。この制御信号は、例えば、−１５Ｖと０Ｖとのパルス信号からなり、−１５Ｖの電圧によりスイッチＱ１ｎがオフし、０Ｖの電圧によりスイッチＱ１ｎがオンする。
【００７７】
制御回路１１は、平滑コンデンサＣ１の充電が完了した後、端子ｂから制御信号として０Ｖと−１５Ｖとのパルス信号をスイッチＱ１ｎのゲートに出力し、スイッチＱ１ｎをスイッチング動作させる。また、スイッチＱ１ｎとスイッチＱ２とは交互にオン／オフするようになっている。制御回路１１は、スイッチＱ１ｎをスイッチング動作させた後、所定時間経過後にスイッチＳ１のゲートに短絡信号を出力し、スイッチＳ１をオンさせる。
【００７８】
また、昇圧リアクトルＬ２に設けられた補助巻線５ｃの一端は、スイッチＱ１ｎの一端とコンデンサＣ７の一端と制御回路１１とに接続され、補助巻線５ｃの他端は、ダイオードＤ７のカソードに接続され、ダイオードＤ７のアノードはコンデンサＣ７の他端及び制御回路１１の端子ｃに接続されている。補助巻線５ｃとダイオードＤ７とコンデンサＣ７とは通常動作電源部１３を構成し、この通常動作電源部１３は、補助巻線５ｃで発生した電圧をダイオードＤ７及びコンデンサＣ７を介して制御回路１１に供給する。
【００７９】
なお、制御回路１１は、第１の実施の形態の制御回路１０の機能も有している。ここでは、図面の複雑化を避けるために、制御回路１０を構成している、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＯＳＣ１１４、ＰＷＭコンパレータ１１６、インバータ回路１１７及びハイサイドドライバ１１８を省略した。
【００８０】
次にこのように構成された第２の実施の形態に係る力率改善回路の動作を図１１乃至図１３を参照しながら説明する。
【００８１】
なお、図１３において、Ｖａｃ１は、交流電源Ｖａｃ１の交流電圧を示し、入力電流は、交流電源Ｖａｃ１に流れる電流を示し、Ｒ１電圧は、突入電流制限抵抗Ｒ１に発生する電圧を示し、Ｃ１電圧は、平滑コンデンサＣ１の電圧を示し、Ｃ６電圧は、コンデンサＣ６の電圧を示し、制御信号は、制御回路１１の端子ｂからスイッチＱ１ｎのゲートへ出力される信号を示す。
【００８２】
まず、時刻ｔ０において、交流電源Ｖａｃ１を印加（オン）すると、交流電源Ｖａｃ１の交流電圧は全波整流回路Ｂ１で全波整流される。このとき、ノーマリオンタイプのスイッチＱ１ｎは、オン状態であり、スイッチＱ２とスイッチＳ１は、オフ状態である。このため、全波整流回路Ｂ１からの電圧は、平滑コンデンサＣ１を介して突入電流制限抵抗Ｒ１に印加される（図１２中の▲１▼）。
【００８３】
この突入電流制限抵抗Ｒ１に発生した電圧は、ダイオードＤ５、抵抗Ｒ２を介してコンデンサＣ６に蓄えられる（図１２中の▲２▼）。ここで、コンデンサＣ６の端子ｆ側が例えば零電位となり、コンデンサＣ６の端子ｇ側が例えば負電位となる。このため、コンデンサＣ６の電圧は、図１３に示すように、負電圧（逆バイアス電圧）となる。このコンデンサＣ６の負電圧が端子ａを介して制御回路１１に供給される。
【００８４】
そして、コンデンサＣ６の電圧が、スイッチＱ１ｎのスレッシホールド電圧ＴＨＬになった時点（図１３の時刻ｔ１）で、制御回路１１は、端子ｂから−１５Ｖの制御信号をスイッチＱ１ｎのゲートに出力する（図１２中の▲３▼）。このため、スイッチＱ１ｎは、オフ状態となる。
【００８５】
すると、全波整流回路Ｂ１からの電圧により、平滑コンデンサＣ１は、充電されて（図１２中の▲４▼）、平滑コンデンサＣ１の電圧が上昇していき、平滑コンデンサＣ１の充電が完了する。
【００８６】
次に、時刻ｔ２において、制御回路１１は、スイッチング動作を開始させる。始めに、端子ｂから０Ｖの制御信号をスイッチＱ１ｎのゲートに出力する（図１２中の▲５▼）。このため、スイッチＱ１ｎは、オン状態となるため、全波整流回路Ｂ１の正極側出力端Ｐ１から昇圧リアクトルＬ２と可飽和リアクトルＳＬ１を介してスイッチＱ１ｎに電流が流れて（図１２中の▲６▼）、昇圧リアクトルＬ２と可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【００８７】
また、昇圧リアクトルＬ２と電磁結合している補助巻線５ｃにも電圧が発生し、発生した電圧は、ダイオードＤ７及びコンデンサＣ７を介して制御回路１１に供給される（図１２中の▲７▼）。このため、制御回路１１が動作を継続することができるので、スイッチＱ１ｎのスイッチング動作を継続して行うことができる。
【００８８】
次に、時刻ｔ３において、端子ｂから−１５Ｖの制御信号をスイッチＱ１ｎのゲートに出力する。このため、時刻ｔ３にスイッチＱ１ｎがオフして、Ｌ２→ＳＬ１→Ｃ２と電流が流れて、共振用コンデンサＣ２の電圧が上昇し、スイッチＱ１ｎの電圧Ｑ１ｖが上昇する。そして、共振用コンデンサＣ２の電位と平滑コンデンサＣ１の電位とが同電位となったとき、Ｌ２→Ｄ１→Ｃ１と電流が流れる。即ち、ダイオードＤ１が導通し、負荷ＲＬに電力が供給される。
【００８９】
また、時刻ｔ３に制御回路１１から短絡信号をスイッチＳ１に出力すると、スイッチＳ１がオンして（図１２中の▲８▼）、突入電流制限抵抗Ｒ１の両端が短絡される。このため、突入電流制限抵抗Ｒ１の損失を減ずることができる。
【００９０】
なお、時刻ｔ３は、交流電源Ｖａｃ１をオンしたとき（時刻ｔ０）からの経過時間として設定され、例えば平滑コンデンサＣ１と突入電流制限抵抗Ｒ１との時定数（τ＝Ｃ１・Ｒ１）の約５倍以上の時間に設定される。以後、スイッチＱ１ｎはオン／オフによるスイッチング動作を繰り返す。スイッチＱ１ｎがスイッチング動作を開始した後には、スイッチＱ１ｎ及びスイッチＱ２は、図１に示す第１の実施の形態に係る力率改善回路のスイッチＱ１及びＱ２の動作、即ち、図５乃至図７に示すタイミングチャートに従った動作と同様に動作する。
【００９１】
このように第２の実施の形態に係る力率改善回路によれば、第１の実施の形態の効果が得られるとともに、制御回路１１は、交流電源Ｖａｃ１がオンされたときに突入電流制限抵抗Ｒ１に発生した電圧によりスイッチＱ１ｎをオフさせ、平滑コンデンサＣ１が充電された後、スイッチＱ１ｎをオン／オフさせるスイッチング動作を開始させるので、電源オン時における問題もなくなる。従って、ノーマリオンタイプの半導体スイッチが使用可能となり、損失の少ない、即ち、高効率な力率改善回路を提供することができる。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、主スイッチ及び補助スイッチのゼロ電圧スイッチングを達成でき、スイッチング損失及びスイッチングノイズが低減して、フィルタ等を小型化でき、昇圧リアクトルと可飽和リアクトルとを一体化できる。これにより、小型、低ノイズ、高効率な昇圧型の力率改善回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る力率改善回路を示す回路構成図である。
【図２】第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。
【図３】第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルのＢ−Ｈ特性を示す図である。
【図４】第１の実施の形態に係る力率改善回路の入力交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図５】第１の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図６】第１の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。
【図７】第１の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【図８】可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。
【図９】図８に示す一体化したリアクトルの磁束の流れを示す図である。
【図１０】図８に示す一体化したリアクトルの磁束分布のタイミングチャートである。
【図１１】第２の実施の形態に係る力率改善回路を示す回路構成図である。
【図１２】第２の実施の形態に係る力率改善回路の動作を説明するための図である。
【図１３】第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図１４】従来の力率改善回路を示す回路構成図である。
【図１５】従来の力率改善回路の各部における信号のタイミングチャートである。
【符号の説明】
Ｖａｃ１ 交流電源
Ｂ１ 全波整流回路
１０，１１，１００ 制御回路
Ｑ１，Ｑ２，Ｑ１ｎ スイッチ
ＲＬ 負荷
Ｒ，Ｒ１，Ｒ２ 抵抗
Ｌ１，Ｌ２ 昇圧リアクトル
ＳＬ１ 可飽和リアクトル
Ｃ１ 平滑コンデンサ
Ｃ２ 共振用コンデンサ
Ｃ３ スナバコンデンサ
Ｃ６，Ｃ７ コンデンサ
Ｓ１ スイッチ
５ｃ Ｌ２の補助巻線
１２ 起動電源部
１３ 通常動作電源部
Ｄ１〜Ｄ３，Ｄ５，Ｄ７ ダイオード
Ｒ 電流検出抵抗
１１１ 誤差増幅器
１１２ 乗算器
１１３ 誤差増幅器
１１４ 発振器（ＯＳＣ）
１１６ ＰＷＭコンパレータ
１１７ インバータ回路
１１８ ハイサイドドライバ
【発明の属する技術分野】
本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。
【０００２】
【従来の技術】
図１４に従来の力率改善回路の回路構成図を示す（特許文献１）。図１４に示す力率改善回路において、交流電源Ｖａｃ１の交流電圧を整流する全波整流回路Ｂ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチＱ１とからなる直列回路が接続されている。スイッチＱ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。スイッチＱ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。
【０００３】
電流検出抵抗Ｒは、全波整流回路Ｂ１の負極側出力端Ｐ２とスイッチＱ１の一端及び平滑コンデンサＣ１の一端との間に接続され、全波整流回路Ｂ１に流れる入力電流を検出する。
【０００４】
制御回路１００は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、発振器（ＯＳＣ）１１４、ＰＷＭコンパレータ１１６を有して構成される。
【０００５】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【０００６】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【０００７】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【０００８】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、入力交流電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、入力交流電流波形が入力交流電圧波形に一致するように制御されて、力率が大幅に改善される。
【０００９】
次に、このように構成された力率改善回路の動作を図１５に示すタイミングチャートを参照しながら説明する。なお、図１５では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。
【００１０】
まず、時刻ｔ３１において、スイッチＱ１がオンし、全波整流回路Ｂ１から昇圧リアクトルＬ１を介してスイッチＱ１に電流Ｑ１ｉが流れる。この電流は、時刻ｔ３２まで時間の経過とともに直線的に増大していく。なお、時刻ｔ３１から時刻ｔ３２では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００１１】
次に、時刻ｔ３２において、スイッチＱ１は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルＬ１に誘起された励磁エネルギーによりスイッチＱ１の電圧Ｑ１ｖが上昇する。また、時刻ｔ３２〜時刻ｔ３３では、スイッチＱ１がオフであるため、スイッチＱ１に流れる電流Ｑ１ｉは零になる。なお、時刻ｔ３２から時刻ｔ３３では、Ｌ１→Ｄ１→Ｃ１で電流Ｄ１ｉが流れて、負荷ＲＬに電力が供給される。
【００１２】
【特許文献１】
特開２０００−３７０７２号（図１）
【００１３】
【発明が解決しようとする課題】
しかしながら、図１４に示す昇圧型の力率改善回路では、スイッチＱ１のターンオン又はターンオフ時において、スイッチＱ１の電圧Ｑ１ｖと電流Ｑ１ｉとの重複部分が生じ、この重複部分により大きなスイッチング損失が発生する欠点があった。
【００１４】
また、スイッチＱ１をオンした時（例えば時刻ｔ３１，ｔ３３，ｔ３５）には、Ｃ１→Ｄ１→Ｑ１の経路にダイオードリカバリーによるスパイク電流ＲＣが流れる。また、スイッチＱ１をオフした時（例えば時刻ｔ３２，ｔ３４，ｔ３６）には、配線のインダクタンスによるスパイク電圧ＳＰが発生する。
【００１５】
リカバリー時間の間は、ダイオードＤ１はショート状態のため、スイッチＱ１の損失は増大する。また、スイッチＱ１がオフ時のスパイク電圧を抑制するために抵抗及びコンデンサからなるＣＲアブソーバ等を追加するため、ＣＲアブソーバによる損失も増大していた。
【００１６】
また、スパイク電圧及びスパイク電流は、ノイズを発生する。このノイズを低減するためにノイズフィルタも大型化し、スイッチング電源の小型、高効率化の妨げとなっていた。
【００１７】
本発明は、スイッチのゼロ電圧スイッチングを可能とし、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、交流を入力して、力率を改善させるとともに直流を出力する力率改善回路であって、交流電源に接続して交流電圧を整流する整流回路と、前記整流回路の正極側出力端と負極側出力端との間に接続され、昇圧リアクトルと第１整流素子と平滑コンデンサとからなる第１直列回路と、前記昇圧リアクトルと前記第１整流素子との接続点と前記整流回路の負極側出力端との間に接続され、可飽和リアクトルと主スイッチとからなる第２直列回路と、前記主スイッチに並列に接続され、補助スイッチとスナバコンデンサとからなる第３直列回路と、前記主スイッチに並列に接続された第２整流素子及びコンデンサと、前記補助スイッチに並列に接続された第３整流素子と、前記主スイッチ及び前記補助スイッチを交互にオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御回路とを有し、前記昇圧リアクトルと前記可飽和リアクトルとを一体化するために、前記昇圧リアクトルの巻線を日の字型コアのギャップが形成された中央脚に巻回し、前記可飽和リアクトルの巻線を前記日の字型コアの凹部が形成された第１側脚に巻回し、前記昇圧リアクトルの巻線が発生する磁束と前記可飽和リアクトルの巻線が発生する磁束とが前記日の字型コアの第２側脚においてキャンセルされるように前記昇圧リアクトルの巻線と前記可飽和リアクトルの巻線とを接続してなる構成としたことを特徴とする。
【００２５】
請求項２の発明は、前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流制限抵抗を有し、前記主スイッチは、ノーマリオンタイプのスイッチからなり、前記制御回路は、前記交流電源がオンされたときに前記突入電流制限抵抗に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充電された後、前記主スイッチをオン／オフさせるスイッチング動作を開始させることを特徴とする。
【００２６】
請求項３の発明では、前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生する電圧を前記制御回路に供給する通常動作電源部を有することを特徴とする。
【００２７】
請求項４の発明は、前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、前記制御回路は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。
【００２９】
（第１の実施の形態）
第１の実施の形態に係る力率改善回路は、補助スイッチと可飽和リアクトルを用い、主スイッチ及び補助スイッチのゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズも低減させ、高効率、低ノイズ化を図ることを特徴とする。また、昇圧リアクトルと可飽和リアクトルを一体化して、部品点数を削減して、小型化を図ることを特徴とする。
【００３０】
図１は第１の実施の形態に係る力率改善回路の回路構成図である。図１において、全波整流回路Ｂ１は、交流電源Ｖａｃ１に接続され、交流電源Ｖａｃ１からの交流電圧を整流して正極側出力端Ｐ１及び負極側出力端Ｐ２に出力する。
【００３１】
全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ２とダイオードＤ１と平滑コンデンサＣ１とからなる第１直列回路が接続されている。
【００３２】
また、昇圧リアクトルＬ２とダイオードＤ１との接続点と全波整流回路Ｂ１の負極側出力端Ｐ２との間には、可飽和リアクトルＳＬ１とＭＯＳＦＥＴ（以下、ＦＥＴと称する。）からなるスイッチＱ１（主スイッチ）とからなる第２直列回路が接続されている。スイッチＱ１の両端にはダイオードＤ２と共振用コンデンサＣ２とが並列に接続されている。
【００３３】
スイッチＱ１の両端には、ＦＥＴからなるスイッチＱ２（補助スイッチ）とスナバコンデンサＣ３とからなる第３直列回路が接続されている。スイッチＱ２の両端にはダイオードＤ３が並列に接続されている。なお、ダイオードＤ３と並列にコンデンサを付加しても良い。
【００３４】
また、ダイオードＤ２はスイッチＱ１の寄生ダイオードであってもよく、ダイオードＤ３は、スイッチＱ２の寄生ダイオードであってもよい。共振用コンデンサＣ２はスイッチＱ１の寄生容量であってもよい。
【００３５】
スイッチＱ１，Ｑ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１０のＰＷＭ制御により交互にオン／オフする。
【００３６】
ダイオードＤ１と平滑コンデンサＣ１とで整流平滑回路を構成する。平滑コンデンサＣ１には並列に負荷ＲＬが接続され、平滑コンデンサＣ１はダイオードＤ１の整流電圧を平滑して直流出力を負荷ＲＬに出力する。
【００３７】
電流検出抵抗Ｒは、全波整流回路Ｂ１の負極側出力端Ｐ２とスイッチＱ１の一端及び平滑コンデンサＣ１の一端との間に接続され、全波整流回路Ｂ１に流れる入力電流を検出する。
【００３８】
制御回路１０は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＯＳＣ１１４、ＰＷＭコンパレータ１１６、インバータ回路１１７、及びハイサイドドライバ１１８を有して構成される。
【００３９】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【００４０】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【００４１】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【００４２】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、入力交流電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、入力交流電流波形が入力交流電圧波形に一致するように制御されて、力率が大幅に改善される。
【００４３】
また、インバータ回路１１７は、ＰＷＭコンパレータ１１６の出力を反転し、ハイサイドドライバ１１８は、インバータ回路１１７の出力（ローサイドレベル）をハイサイドレベルに変換してスイッチＱ２のゲートに印加する。
【００４４】
図２は第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。図２に示す可飽和リアクトルＳＬ１は、口の字型のコア（鉄心）２０を有し、コア２０のＢ脚２０ｂには、巻線５ｂが巻回されている。コア２０のＡ脚２０ａには、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として使用したときにはコア損失を低減できる。
【００４５】
可飽和リアクトルＳＬ１は、コア２０の飽和特性を用いている。可飽和リアクトルＳＬ１には、大きさの等しい交流電流が流れるため、磁束は、図３に示すＢ−Ｈカーブ上のゼロを中心にして、第１象限と第３象限とに等しく増減する。
【００４６】
また、一定の正磁界Ｈに対して磁束Ｂが飽和し、一定の負磁界Ｈに対して磁束Ｂが飽和する。磁界Ｈは電流ｉの大きさに比例して発生する。凹部２１を有した可飽和リアクトルＳＬ１では、Ｂ−Ｈカーブ上を磁束ＢがＢａ→Ｂｂ→Ｂｃ→Ｂｄ→Ｂｅと移動し、磁束の動作範囲が広範囲となっている。Ｂ−Ｈカーブ上のＢａ−Ｂｂ間及びＢｄ−Ｂｅ間は飽和状態である。凹部２１を設けることにより、飽和時の磁束が減少し、凹部２１以外の部分は飽和しない。従って、損失の上昇も凹部２１のみとなり、全体のコア損失は低減する。
【００４７】
次にこのように構成された第１の実施の形態に係る力率改善回路の動作を図４乃至図７に示すタイミングチャートを参照しながら説明する。図４は第１の実施の形態に係る力率改善回路の入力交流電源電圧波形（ａ）と整流出力電流波形（ｂ）のタイミングチャートである。図５は第１の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図６は第１の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。図７は第１の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【００４８】
なお、図４では、入力交流電源電圧Ｖｉ、整流出力電流Ｉ０を示している。図５では、図４のＡ部の詳細を示している。図５乃至図７では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、スイッチＱ２の両端間の電圧Ｑ２ｖ、スイッチＱ２に流れる電流Ｑ２ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。Ｑ１制御信号Ｑ１ｇはスイッチＱ１のゲートに印加される信号、Ｑ２制御信号Ｑ２ｇはスイッチＱ２のゲートに印加される信号を示している。
【００４９】
まず、時刻ｔ０において、スイッチＱ１をオンさせると、入力交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→Ｌ２→ＳＬ１→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。
【００５０】
このとき、インピーダンスの高い可飽和リアクトルＳＬ１に電圧が印加されて、可飽和リアクトルＳＬ１が飽和する。この飽和により、可飽和リアクトルＳＬ１のインピーダンスは略零となるため、可飽和リアクトルＳＬ１の電圧は、消失して、昇圧リアクトルＬ２に電圧が移動する。この電圧により、時刻ｔ０から時刻ｔ１において、スイッチＱ１に流れる電流Ｑ１ｉが直線的に増加していく。なお、時刻ｔ０から時刻ｔ１では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００５１】
また、スイッチＱ１をオンさせた時に、可飽和リアクトルＳＬ１にも電流が流れて、可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【００５２】
次に、時刻ｔ１において、スイッチＱ１をオフさせると、Ｌ２→ＳＬ１→Ｃ２と電流が流れて、共振用コンデンサＣ２の電圧が上昇し、スイッチＱ１の電圧Ｑ１ｖが上昇する。
【００５３】
そして、共振用コンデンサＣ２の電位と平滑コンデンサＣ１の電位とが同電位となったとき、Ｌ２→Ｄ１→Ｃ１と電流が流れる。即ち、ダイオードＤ１が導通し、負荷ＲＬに電力が供給される。
【００５４】
また、図６に示すように、時刻ｔ１１において、ＳＬ１→Ｄ３→Ｃ３と電流が流れて、スナバコンデンサＣ３が充電される。ダイオードＤ３に電流が流れると、スイッチＱ２の電圧Ｑ２ｖは略零となる。そして、ダイオードＤ３に電流が流れている期間中の時刻ｔ１２において、スイッチＱ２をオンさせる。これにより、スイッチＱ２はゼロ電圧スイッチングを達成することができる。さらに、時刻ｔ１４まで、ＳＬ１→Ｑ２→Ｃ３と電流が流れる。
このとき、可飽和リアクトルＳＬ１の磁束は、図３のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）からマイナス（−）の飽和に向けて降下しマイナスの飽和状態（Ｂａ−Ｂｂ）となり、飽和電流（図５に示すＰ１）が流れる。この飽和電流の電流値ＬＶ２は図５に示すように、スイッチＱ１の電流Ｑ１ｉの電流値ＬＶ１とほぼ等しい。
【００５５】
そして、スイッチＱ２の電流Ｑ２ｉが減少して、時刻ｔ１４から時刻ｔ１５までほぼゼロとなる。この時刻ｔ１４から時刻ｔ１５までは、可飽和リアクトルＳＬ１は、非飽和である。
【００５６】
時刻ｔ１５において、可飽和リアクトルＳＬ１は飽和し、スナバコンデンサＣ３に蓄積されたエネルギーにより、Ｃ３→Ｑ２→ＳＬ１→Ｄ１→Ｃ１→Ｃ３で電流が流れて、負荷ＲＬに還流される。このため、図５及び図７では、ダイオードＤ１の電流Ｄ１ｉは、スイッチＱ２の電流Ｑ２ｉが加算されてより大きい電流となっている。
【００５７】
このとき、可飽和リアクトルＳＬ１の磁束は、図３のプラス（＋）の飽和状態（Ｂｄ−Ｂｅ）となり、飽和電流（図５に示すＰ２）が流れる。
【００５８】
そして、スイッチＱ２をオフすると、共振用コンデンサＣ２の電圧が下降し、ゼロとなった時刻ｔ２１（図７）に、ダイオードＤ２を導通させる。すると、Ｄ２→ＳＬ１→Ｄ１→Ｃ１→Ｄ２で電流が流れて、負荷ＲＬに還流される。そして、ダイオードＤ２に電流が流れている期間中の時刻ｔ２２において、スイッチＱ１をオンさせると、これにより、スイッチＱ１はゼロ電圧スイッチングを達成することができる。
【００５９】
このように第１の実施の形態に係る力率改善回路によれば、ダイオードＤ１とスイッチＱ１との間に可飽和リアクトルＳＬ１が挿入されているので、スイッチＱ１をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。また、共振用コンデンサＣ２によりスイッチＱ１をオフした時にスパイク電圧が発生しなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。
【００６０】
また、スイッチＱ２と可飽和リアクトルＳＬ１と共振用コンデンサＣ２及びスナバコンデンサＣ３を用い、スイッチＱ１及びスイッチＱ２のゼロ電圧スイッチングを可能とし、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。
【００６１】
また、可飽和リアクトルＳＬ１を用いているので、通常のリアクトルを用いるよりもスイッチＱ２に流れる電流Ｑ２ｉをより少なくできる。
【００６２】
（変形例）
次に第１の実施の形態に係る力率改善回路の変形例を説明する。この変形例では、昇圧リアクトルと可飽和リアクトルを一体化した例である。
【００６３】
図８は可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。図８に示すリアクトルは、日の字型のコア２０Ａを有し、このコア２０Ａは、Ａ脚２０ａとＢ脚２０ｂと中央脚２０ｃとからなる。中央脚２０ｃにはギャップ２３が形成され、中央脚２０ｃには巻線５ａからなる昇圧リアクトルＬ２が巻回されている。
【００６４】
Ａ脚２０ａには、巻線５ｂが巻回されているとともに、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線５ｂを、可飽和リアクトルＳＬ１として兼用したときにはコア損失を低減できる。
【００６５】
図９は図８に示す一体化したリアクトルの磁束の流れを示す図である。図９に示すように、中央脚２０ｃに巻回された巻線５ａによる磁束φａは、２０ｃ→２０ａ→２０ｃの反時計方向閉ループと、２０ｃ→２０ｂ→２０ｃの時計方向ループとに形成される。また、Ａ脚２０ａに巻回された巻線５ｂによる磁束φｂは、２０ａ→２０ｂ→２０ａの反時計方向閉ループに形成される。
【００６６】
図１０は図８に示す一体化したリアクトルの磁束分布のタイミングチャートである。図１０におけるタイミングチャートの各時刻は、図５におけるタイミングチャートの各時刻に対応している。図１０に示すように、Ａ脚２０ａの磁束は、−φｍ〜＋φｍまで変化している。図１０からもわかるように、Ｂ脚２０ｂを貫く磁束は、φａ−φｂとなる。
【００６７】
即ち、Ｂ脚２０ｂの磁束をキャンセルするように、巻線５ａと巻線５ｂとを接続したので、Ｂ脚２０ｂの磁束は、増大せず、コアを小型化できる。
【００６８】
（第２の実施の形態）
次に第２の実施の形態に係る力率改善回路を説明する。第１の実施の形態に係る力率改善回路では、スイッチとして、ノーマリオフタイプのＭＯＳ ＦＥＴ等を用いた。このノーマリオフタイプのスイッチは、電源がオフ時にオフ状態となるスイッチである。
【００６９】
一方、ＳＩＴ（static induction transistor、静電誘導トランジスタ）等のノーマリオンタイプのスイッチは、電源がオフ時にオン状態となるスイッチである。このノーマリオンタイプのスイッチは、スイッチングスピードが速く、オン抵抗も低くスイッチング電源等の電力変換装置に使用した場合、理想的な素子であり、スイッチング損失を減少させ高効率が期待できる。
【００７０】
しかし、ノーマリオンタイプのスイッチング素子にあっては、電源をオンすると、スイッチがオン状態であるため、スイッチが短絡する。このため、ノーマリオンタイプのスイッチを起動できず、特殊な用途以外には使用できない。
【００７１】
そこで、第２の実施の形態に係る力率改善回路は、第１の実施の形態に係る力率改善回路の構成を有すると共に、スイッチＱ１にノーマリオンタイプのスイッチを使用するために、交流電源オン時に、コンデンサの突入電流を軽減する目的で挿入されている突入電流制限抵抗の電圧降下による電圧を、ノーマリオンタイプのスイッチの逆バイアス電圧に使用し、電源オン時の問題をなくす構成を追加したことを特徴とする。
【００７２】
図１１は第２の実施の形態に係る力率改善回路を示す回路構成図である。図１１に示す力率改善回路は、図１に示す第１の実施の形態に係る力率改善回路の構成を有すると共に、交流電源Ｖａｃ１から入力される交流電圧を全波整流回路Ｂ１で整流して、得られた電圧を別の直流電圧に変換して出力するもので、全波整流回路Ｂ１の負極側出力端Ｐ２と電流検出抵抗Ｒとの間には、突入電流制限抵抗Ｒ１が接続されている。
【００７３】
全波整流回路Ｂ１の正極側出力端Ｐ１には、昇圧リアクトルＬ２と可飽和リアクトルＳＬ１を介してＳＩＴ等のノーマリオンタイプのスイッチＱ１ｎが接続され、スイッチＱ１ｎは、制御回路１１のＰＷＭ制御によりオン／オフする。なお、スイッチＱ１ｎ以外のスイッチは、ノーマリオフタイプのスイッチである。
【００７４】
また、突入電流制限抵抗Ｒ１の両端にはスイッチＳ１が接続されている。このスイッチＳ１は、例えばノーマリオフタイプのＭＯＳＦＥＴ，ＢＪＴ（バイポーラ接合トランジスタ）等の半導体スイッチであり、制御回路１１からの短絡信号によりオン制御される。
【００７５】
突入電流制限抵抗Ｒ１の両端には、コンデンサＣ６と抵抗Ｒ２とダイオードＤ５とからなる起動電源部１２が接続されている。この起動電源部１２は、突入電流制限抵抗Ｒ１の両端に発生する電圧を取り出し、コンデンサＣ６の両端電圧をスイッチＱ１ｎのゲートへの逆バイアス電圧として使用するために、制御回路１１に出力する。また、平滑コンデンサＣ１に充電された充電電圧を制御回路１１に供給する。
【００７６】
制御回路１１は、交流電源Ｖａｃ１をオンしたときに、コンデンサＣ６から供給された電圧により起動し、制御信号として端子ｂからスイッチＱ１ｎのゲートに逆バイアス電圧を出力し、スイッチＱ１ｎをオフさせる。この制御信号は、例えば、−１５Ｖと０Ｖとのパルス信号からなり、−１５Ｖの電圧によりスイッチＱ１ｎがオフし、０Ｖの電圧によりスイッチＱ１ｎがオンする。
【００７７】
制御回路１１は、平滑コンデンサＣ１の充電が完了した後、端子ｂから制御信号として０Ｖと−１５Ｖとのパルス信号をスイッチＱ１ｎのゲートに出力し、スイッチＱ１ｎをスイッチング動作させる。また、スイッチＱ１ｎとスイッチＱ２とは交互にオン／オフするようになっている。制御回路１１は、スイッチＱ１ｎをスイッチング動作させた後、所定時間経過後にスイッチＳ１のゲートに短絡信号を出力し、スイッチＳ１をオンさせる。
【００７８】
また、昇圧リアクトルＬ２に設けられた補助巻線５ｃの一端は、スイッチＱ１ｎの一端とコンデンサＣ７の一端と制御回路１１とに接続され、補助巻線５ｃの他端は、ダイオードＤ７のカソードに接続され、ダイオードＤ７のアノードはコンデンサＣ７の他端及び制御回路１１の端子ｃに接続されている。補助巻線５ｃとダイオードＤ７とコンデンサＣ７とは通常動作電源部１３を構成し、この通常動作電源部１３は、補助巻線５ｃで発生した電圧をダイオードＤ７及びコンデンサＣ７を介して制御回路１１に供給する。
【００７９】
なお、制御回路１１は、第１の実施の形態の制御回路１０の機能も有している。ここでは、図面の複雑化を避けるために、制御回路１０を構成している、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＯＳＣ１１４、ＰＷＭコンパレータ１１６、インバータ回路１１７及びハイサイドドライバ１１８を省略した。
【００８０】
次にこのように構成された第２の実施の形態に係る力率改善回路の動作を図１１乃至図１３を参照しながら説明する。
【００８１】
なお、図１３において、Ｖａｃ１は、交流電源Ｖａｃ１の交流電圧を示し、入力電流は、交流電源Ｖａｃ１に流れる電流を示し、Ｒ１電圧は、突入電流制限抵抗Ｒ１に発生する電圧を示し、Ｃ１電圧は、平滑コンデンサＣ１の電圧を示し、Ｃ６電圧は、コンデンサＣ６の電圧を示し、制御信号は、制御回路１１の端子ｂからスイッチＱ１ｎのゲートへ出力される信号を示す。
【００８２】
まず、時刻ｔ０において、交流電源Ｖａｃ１を印加（オン）すると、交流電源Ｖａｃ１の交流電圧は全波整流回路Ｂ１で全波整流される。このとき、ノーマリオンタイプのスイッチＱ１ｎは、オン状態であり、スイッチＱ２とスイッチＳ１は、オフ状態である。このため、全波整流回路Ｂ１からの電圧は、平滑コンデンサＣ１を介して突入電流制限抵抗Ｒ１に印加される（図１２中の▲１▼）。
【００８３】
この突入電流制限抵抗Ｒ１に発生した電圧は、ダイオードＤ５、抵抗Ｒ２を介してコンデンサＣ６に蓄えられる（図１２中の▲２▼）。ここで、コンデンサＣ６の端子ｆ側が例えば零電位となり、コンデンサＣ６の端子ｇ側が例えば負電位となる。このため、コンデンサＣ６の電圧は、図１３に示すように、負電圧（逆バイアス電圧）となる。このコンデンサＣ６の負電圧が端子ａを介して制御回路１１に供給される。
【００８４】
そして、コンデンサＣ６の電圧が、スイッチＱ１ｎのスレッシホールド電圧ＴＨＬになった時点（図１３の時刻ｔ１）で、制御回路１１は、端子ｂから−１５Ｖの制御信号をスイッチＱ１ｎのゲートに出力する（図１２中の▲３▼）。このため、スイッチＱ１ｎは、オフ状態となる。
【００８５】
すると、全波整流回路Ｂ１からの電圧により、平滑コンデンサＣ１は、充電されて（図１２中の▲４▼）、平滑コンデンサＣ１の電圧が上昇していき、平滑コンデンサＣ１の充電が完了する。
【００８６】
次に、時刻ｔ２において、制御回路１１は、スイッチング動作を開始させる。始めに、端子ｂから０Ｖの制御信号をスイッチＱ１ｎのゲートに出力する（図１２中の▲５▼）。このため、スイッチＱ１ｎは、オン状態となるため、全波整流回路Ｂ１の正極側出力端Ｐ１から昇圧リアクトルＬ２と可飽和リアクトルＳＬ１を介してスイッチＱ１ｎに電流が流れて（図１２中の▲６▼）、昇圧リアクトルＬ２と可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【００８７】
また、昇圧リアクトルＬ２と電磁結合している補助巻線５ｃにも電圧が発生し、発生した電圧は、ダイオードＤ７及びコンデンサＣ７を介して制御回路１１に供給される（図１２中の▲７▼）。このため、制御回路１１が動作を継続することができるので、スイッチＱ１ｎのスイッチング動作を継続して行うことができる。
【００８８】
次に、時刻ｔ３において、端子ｂから−１５Ｖの制御信号をスイッチＱ１ｎのゲートに出力する。このため、時刻ｔ３にスイッチＱ１ｎがオフして、Ｌ２→ＳＬ１→Ｃ２と電流が流れて、共振用コンデンサＣ２の電圧が上昇し、スイッチＱ１ｎの電圧Ｑ１ｖが上昇する。そして、共振用コンデンサＣ２の電位と平滑コンデンサＣ１の電位とが同電位となったとき、Ｌ２→Ｄ１→Ｃ１と電流が流れる。即ち、ダイオードＤ１が導通し、負荷ＲＬに電力が供給される。
【００８９】
また、時刻ｔ３に制御回路１１から短絡信号をスイッチＳ１に出力すると、スイッチＳ１がオンして（図１２中の▲８▼）、突入電流制限抵抗Ｒ１の両端が短絡される。このため、突入電流制限抵抗Ｒ１の損失を減ずることができる。
【００９０】
なお、時刻ｔ３は、交流電源Ｖａｃ１をオンしたとき（時刻ｔ０）からの経過時間として設定され、例えば平滑コンデンサＣ１と突入電流制限抵抗Ｒ１との時定数（τ＝Ｃ１・Ｒ１）の約５倍以上の時間に設定される。以後、スイッチＱ１ｎはオン／オフによるスイッチング動作を繰り返す。スイッチＱ１ｎがスイッチング動作を開始した後には、スイッチＱ１ｎ及びスイッチＱ２は、図１に示す第１の実施の形態に係る力率改善回路のスイッチＱ１及びＱ２の動作、即ち、図５乃至図７に示すタイミングチャートに従った動作と同様に動作する。
【００９１】
このように第２の実施の形態に係る力率改善回路によれば、第１の実施の形態の効果が得られるとともに、制御回路１１は、交流電源Ｖａｃ１がオンされたときに突入電流制限抵抗Ｒ１に発生した電圧によりスイッチＱ１ｎをオフさせ、平滑コンデンサＣ１が充電された後、スイッチＱ１ｎをオン／オフさせるスイッチング動作を開始させるので、電源オン時における問題もなくなる。従って、ノーマリオンタイプの半導体スイッチが使用可能となり、損失の少ない、即ち、高効率な力率改善回路を提供することができる。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、主スイッチ及び補助スイッチのゼロ電圧スイッチングを達成でき、スイッチング損失及びスイッチングノイズが低減して、フィルタ等を小型化でき、昇圧リアクトルと可飽和リアクトルとを一体化できる。これにより、小型、低ノイズ、高効率な昇圧型の力率改善回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る力率改善回路を示す回路構成図である。
【図２】第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。
【図３】第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルのＢ−Ｈ特性を示す図である。
【図４】第１の実施の形態に係る力率改善回路の入力交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図５】第１の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図６】第１の実施の形態に係る力率改善回路のスイッチＱ２のターンオン時の各部における信号のタイミングチャートである。
【図７】第１の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部ににおける信号のタイミングチャートである。
【図８】可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。
【図９】図８に示す一体化したリアクトルの磁束の流れを示す図である。
【図１０】図８に示す一体化したリアクトルの磁束分布のタイミングチャートである。
【図１１】第２の実施の形態に係る力率改善回路を示す回路構成図である。
【図１２】第２の実施の形態に係る力率改善回路の動作を説明するための図である。
【図１３】第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図１４】従来の力率改善回路を示す回路構成図である。
【図１５】従来の力率改善回路の各部における信号のタイミングチャートである。
【符号の説明】
Ｖａｃ１ 交流電源
Ｂ１ 全波整流回路
１０，１１，１００ 制御回路
Ｑ１，Ｑ２，Ｑ１ｎ スイッチ
ＲＬ 負荷
Ｒ，Ｒ１，Ｒ２ 抵抗
Ｌ１，Ｌ２ 昇圧リアクトル
ＳＬ１ 可飽和リアクトル
Ｃ１ 平滑コンデンサ
Ｃ２ 共振用コンデンサ
Ｃ３ スナバコンデンサ
Ｃ６，Ｃ７ コンデンサ
Ｓ１ スイッチ
５ｃ Ｌ２の補助巻線
１２ 起動電源部
１３ 通常動作電源部
Ｄ１〜Ｄ３，Ｄ５，Ｄ７ ダイオード
Ｒ 電流検出抵抗
１１１ 誤差増幅器
１１２ 乗算器
１１３ 誤差増幅器
１１４ 発振器（ＯＳＣ）
１１６ ＰＷＭコンパレータ
１１７ インバータ回路
１１８ ハイサイドドライバ
Claims (4)
- 交流を入力して、力率を改善させるとともに直流を出力する力率改善回路であって、
交流電源に接続して交流電圧を整流する整流回路と、
前記整流回路の正極側出力端と負極側出力端との間に接続され、昇圧リアクトルと第１整流素子と平滑コンデンサとからなる第１直列回路と、
前記昇圧リアクトルと前記第１整流素子との接続点と前記整流回路の負極側出力端との間に接続され、可飽和リアクトルと主スイッチとからなる第２直列回路と、
前記主スイッチに並列に接続され、補助スイッチとスナバコンデンサとからなる第３直列回路と、
前記主スイッチに並列に接続された第２整流素子及びコンデンサと、
前記補助スイッチに並列に接続された第３整流素子と、
前記主スイッチ及び前記補助スイッチを交互にオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御回路とを有し、
前記昇圧リアクトルと前記可飽和リアクトルとを一体化するために、前記昇圧リアクトルの巻線を日の字型コアのギャップが形成された中央脚に巻回し、前記可飽和リアクトルの巻線を前記日の字型コアの凹部が形成された第１側脚に巻回し、前記昇圧リアクトルの巻線が発生する磁束と前記可飽和リアクトルの巻線が発生する磁束とが前記日の字型コアの第２側脚においてキャンセルされるように前記昇圧リアクトルの巻線と前記可飽和リアクトルの巻線とを接続してなる構成としたことを特徴とする力率改善回路。 - 前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流制限抵抗を有し、
前記主スイッチは、ノーマリオンタイプのスイッチからなり、
前記制御回路は、前記交流電源がオンされたときに前記突入電流制限抵抗に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充電された後、前記主スイッチをオン／オフさせるスイッチング動作を開始させることを特徴とする請求項１記載の力率改善回路。 - 前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生する電圧を前記制御回路に供給する通常動作電源部を有することを特徴とする請求項２記載の力率改善回路。
- 前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、
前記制御回路は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする請求項２又は請求項３記載の力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054522A JP4396108B2 (ja) | 2003-02-28 | 2003-02-28 | 力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054522A JP4396108B2 (ja) | 2003-02-28 | 2003-02-28 | 力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266936A JP2004266936A (ja) | 2004-09-24 |
| JP4396108B2 true JP4396108B2 (ja) | 2010-01-13 |
Family
ID=33118842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003054522A Expired - Fee Related JP4396108B2 (ja) | 2003-02-28 | 2003-02-28 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4396108B2 (ja) |
-
2003
- 2003-02-28 JP JP2003054522A patent/JP4396108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004266936A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3966351B2 (ja) | 力率改善回路 | |
| JP3861871B2 (ja) | スイッチング電源装置 | |
| JP4363067B2 (ja) | 力率改善回路 | |
| US20070195560A1 (en) | Switching power supply circuit | |
| US20080025052A1 (en) | Switching power supply circuit | |
| US6839245B2 (en) | Switching power supply circuit | |
| JP2001095247A (ja) | スイッチング電源回路 | |
| JP2003088114A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH06209574A (ja) | 電源回路 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US20060239039A1 (en) | Switching power supply circuit | |
| US9001540B2 (en) | Power source apparatus | |
| JP4123231B2 (ja) | 直流変換装置 | |
| JP4396108B2 (ja) | 力率改善回路 | |
| JP4289000B2 (ja) | 力率改善回路 | |
| JP4329450B2 (ja) | 直流変換装置 | |
| JP4269588B2 (ja) | スイッチング電源装置 | |
| JP2008079488A (ja) | 直流変換装置 | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JP4265199B2 (ja) | 直流変換装置 | |
| US11258353B2 (en) | Power converter | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2000125544A (ja) | スイッチングレギュレータ | |
| JPH10225119A (ja) | スイッチング電源 | |
| JP2004320916A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |