JPH06165498A

JPH06165498A - 電源装置

Info

Publication number: JPH06165498A
Application number: JP4312489A
Authority: JP
Inventors: Yukio Yamanaka; 幸男山中
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1992-11-20
Filing date: 1992-11-20
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】チョッパー回路を用いた電源装置において、入
力電流波形が正弦波に顕著に追従できない区間につい
て、入力電流波形の正弦波への追従を改善する。【構成】交流電源ＡＣを全波整流器ＤＢで整流し、イン
ダクタＬ₁とスイッチング素子Ｑ₁及びダイオードＤ₁
を備えるチョッパー回路により平滑する電源装置におい
て、全波整流波形の谷の部分では、インダクタＬ₁に流
れる電流が無くなるのを検出するレベルを高くする。又
は、その検出後にスイッチング素子Ｑ₁をオンさせるま
での遅延時間を短くする。【効果】スイッチング素子Ｑ₁の制御回路の遅延時間に
よって生じるスイッチング素子Ｑ₁の負方向の電流量を
全波整流波形の山の部分でも谷の部分でも同程度とし、
入力電流波形を正弦波に追従させて入力電流の高調波成
分を低減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チョッパー回路を用い
た電源装置に関するものであり、商用電源からの入力電
流を休止区間の少ない正弦波に近い波形としながら直流
出力を得るような用途に利用されるものである。

【０００２】

【従来の技術】従来、商用電源の交流電圧を整流平滑し
た直流電圧をインバータ等によって高周波に変換して、
負荷（例えば放電灯）に電力を供給する装置が広く用い
られている。この種の装置において、商用交流電圧の整
流出力を平滑しているのは、放電灯負荷のような場合、
供給される高周波電流の包絡線が商用交流周期で変動し
ないようにすることにより、放電灯の再点弧現象を実質
的に無くし、放電灯の発光効率を向上させて装置の消費
電力を少なくし、光のちらつきも無くして性能を向上さ
せるためである。しかしながら、商用交流電圧を整流平
滑すると、商用電源から平滑コンデンサへ流入する電流
が商用交流電圧のピーク値付近のみで流れることにな
り、商用交流電圧の半サイクル毎に休止期間を持つピー
ク値の高い電流となるため、入力力率が悪く、また交流
基本波に対して多くの高次高調波電流成分を含むことに
なり、同じ交流配電系に継がれる他の機器への高調波ノ
イズの混入等の悪影響があった。そのため、入力電流の
力率を高くすると共に、高調波成分を低減し、且つ可能
な限り平坦な直流平滑電圧を供給するために、以下に述
べるような工夫がなされている。

【０００３】図８は従来例の回路図である。以下、その
回路構成について説明する。交流電源ＡＣは全波整流器
ＤＢの交流入力端子に接続されている。全波整流器ＤＢ
の直流出力端子には、パワーＭＯＳＦＥＴよりなるスイ
ッチング素子Ｑ₁を介してインダクタＬ₁が接続されて
いる。スイッチング素子Ｑ₁の両端には、逆流阻止用の
ダイオードＤ₁を介して平滑用のコンデンサＣ₁が接続
されている。平滑用のコンデンサＣ₁の両端には、負荷
Ｚが接続されている。インダクタＬ₁とスイッチング素
子Ｑ₁及びダイオードＤ₁は昇圧型のチョッパー回路Ｃ
ＨＰを構成している。交流電源ＡＣの一端と全波整流器
ＤＢの接地された出力端子の間には、半波整流用のダイ
オードＤ₂と限流用の抵抗Ｒ₂を介して平滑用のコンデ
ンサＣ₂と電圧規制用のツェナーダイオードＺＤ₁が接
続されている。コンデンサＣ₂に得られる直流電圧は、
タイマー回路ＩＣ₁の電源端子（８番ピン）と接地端子
（１番ピン）の間に印加されている。タイマー回路ＩＣ
₁は汎用のタイマーＩＣ（例えば、日本電気株式会社製
造のμＰＣ１５５５）よりなり、そのトリガ端子（２番
ピン）とスレッショルド端子（６番ピン）及び放電端子
（７番ピン）には、抵抗Ｒ₄，Ｒ₅とコンデンサＣ₄よ
りなる時定数回路が図示されたように接続されて、無安
定マルチバイブレータとして使用されている。コンデン
サＣ₂の両端には、抵抗Ｒ₃とコンデンサＣ₃の直列回
路よりなる遅延回路が接続されており、コンデンサＣ₃
の電位は周波数制御端子（５番ピン）に入力されてい
る。出力端子（３番ピン）に得られる高周波の矩形波信
号は、バッファ回路ＩＣ₂（例えば、日本電気株式会社
製造のμＰＤ４０５０）を介してスイッチング素子Ｑ₁
の制御電極に入力されている。スイッチング素子Ｑ₁が
ＯＮすると、インダクタＬ ₁にエネルギーが蓄積され、
スイッチング素子Ｑ₁がＯＦＦすると、インダクタＬ₁
に自己誘導起電力が発生し、これが商用電源ＡＣの全波
整流出力電圧に重畳されて平滑用のコンデンサＣ₁に充
電されるものである。

【０００４】図８の従来例において、インダクタＬ₁に
流れる電流、スイッチング素子Ｑ₁に印加される電圧の
波形を図９に示す。時刻ｔ₁でスイッチング素子Ｑ₁が
ＯＮして、インダクタＬ₁に流れる電流が徐々に増えて
行き、時刻ｔ₂でスイッチング素子Ｑ₁がＯＦＦする
と、以後、インダクタＬ₁に蓄積されたエネルギーを放
出して行き、電流が徐々に減少して行く。そして、時刻
ｔ₃にインダクタＬ₁の電流が０になると、図１０の破
線で示すように、スイッチング素子Ｑ₁やダイオードＤ
₁の浮遊容量Ｃ₆，Ｃ₇に蓄えられた電荷により、イン
ダクタＬ₁に逆方向の電流が流れて、全波整流器ＤＢの
浮遊容量Ｃ₅を通じてＬＣ共振が生じる。このため、時
刻ｔ₃〜ｔ₄の間、スイッチング素子Ｑ₁には共振電圧
が印加され、スイッチング素子Ｑ₁や全波整流器ＤＢへ
のストレスが大きくなるという問題があった。また、時
刻ｔ₃〜ｔ₄のような電流休止期間が長いと、高調波成
分の多い入力電流となる。つまり、入力電圧が正弦波の
場合、入力電圧のピーク値付近では時刻ｔ₃〜ｔ₄のよ
うな電流休止期間は短くなり、逆に、入力電圧の低い区
間では電流休止期間が長くなるため、図１１に示すよう
に、入力電圧のピーク値付近での入力電流は多く、入力
電圧の低い区間での入力電流は少なくなるという問題が
あり、何らかの波形補正回路が必要であった。

【０００５】そこで、図１２に示すように、電流休止期
間を完全に無くして、インダクタＬ ₁のエネルギーが完
全に放出される前に、スイッチング素子Ｑ₁をＯＮさせ
てインダクタＬ₁に電流を流す方法が考えられるが、こ
の場合、ダイオードＤ₁に電流が流れている状態でコン
デンサＣ₁の逆電圧が印加されるため、ダイオードＤ ₁
のリカバリー電流Ｉｒが流れ、ダイオードＤ₁のストレ
スも大きくなる。また、インダクタＬ₁に電流ｉが流れ
続けるので、インダクタＬ₁の蓄積エネルギー（Ｌ₁×
ｉ² ／２）が増えて行き、インダクタＬ₁が飽和する等
の問題がある。したがって、図１３の回路に示すよう
に、インダクタＬ₁のエネルギーを完全に放出して、か
つ休止期間を無くす制御が必要とされる。

【０００６】以下、図１３の回路構成について説明す
る。交流電源ＡＣは全波整流器ＤＢの交流入力端子に接
続されている。全波整流器ＤＢの直流出力端子には、小
容量のコンデンサＣ₈ が接続されている。コンデンサＣ
₈ の両端には、パワーＭＯＳＦＥＴよりなるスイッチン
グ素子Ｑ₁ を介してインダクタＬ₁ が接続されている。
Ｄｓはスイッチング素子Ｑ₁ の逆方向寄生ダイオードで
ある。スイッチング素子Ｑ₁ の両端には、逆流阻止用の
ダイオードＤ₁ を介して平滑コンデンサＣ₁ が接続され
ている。平滑コンデンサＣ₁ の両端には、負荷Ｚが接続
されている。負荷Ｚの両端には、電圧検出用の抵抗Ｒ
₆ ，Ｒ₇ の直列回路が接続されている。抵抗Ｒ₆ ，Ｒ₇
の接続点の電位は、差動増幅器ＩＣ₃ に入力されて基準
電位Ｖｒｅｆとの差に相当する電圧が増幅されて電圧比
較器ＩＣ₄ の負入力端子に接続される。差動増幅器ＩＣ
₃ には帰還インピーダンスとしてコンデンサＣ₁₀が接続
されている。電圧比較器ＩＣ₄ の正入力端子にはコンデ
ンサＣ₉ が接続されている。コンデンサＣ₉ の両端に
は、トランジスタＱ₂ が並列的に接続されている。トラ
ンジスタＱ₂ のベースには、フリップフロップＦＦの反
転出力端子Ｑ’が接続されている。フリップフロップＦ
Ｆの出力端子Ｑは、抵抗Ｒ₁ を介してスイッチング素子
Ｑ₁ の制御電極に接続されている。フリップフロップＦ
Ｆのリセット端子Ｒは電圧比較器ＩＣ₄ の出力端子に接
続されており、セット端子Ｓは検出器ＩＣ₅の出力端子
に接続されている。スイッチング素子Ｑ₁ に流れる電流
は、抵抗Ｒ₈により電圧に変換されて検出器ＩＣ₅ に入
力されている。トランジスタＱ₃ には抵抗Ｒ₉ を介して
一定の電流が流れて、これと同じ電流がトランジスタＱ
₄ を介してコンデンサＣ₉ に流れる。

【０００７】この回路のタイムチャートを図１４に示
す。まず、時刻ｔ₁では、検出器ＩＣ ₅ がインダクタＬ
₁とスイッチング素子Ｑ₁あるいはダイオードＤ₁と平
滑用コンデンサＣ₁を通って抵抗Ｒ₈ に流れる電流が０
になることを検出してＨｉｇｈレベルの信号を出力す
る。これにより、フリップフロップＦＦのセット端子Ｓ
に信号が入り、その出力端子ＱからはＨｉｇｈレベルの
信号が、また、反転出力端子Ｑ’からはＬｏｗレベルの
信号が出てスイッチング素子Ｑ₁をオン、トランジスタ
Ｑ₂をオフする。次に、時刻ｔ₁〜ｔ₂の期間では、ト
ランジスタＱ₂がオフされており、トランジスタＱ₃，
Ｑ₄によるカレントミラー回路で制御電源電圧Ｖｃｃと
抵抗Ｒ₉によって決まる電流がコンデンサＣ₉を充電
し、コンデンサＣ₉の両端電圧が直線的に増加して行
く。抵抗Ｒ₆ ，Ｒ₇ による分圧電位は、基準電位Ｖｒｅ
ｆと共に差動増幅器ＩＣ₃に入力されて、差動増幅器Ｉ
Ｃ₃の出力は或るレベルで一定となっている。その電圧
レベルにコンデンサＣ₉の両端電圧が達すると、時刻ｔ
₂で電圧比較器ＩＣ₄からＨｉｇｈレベルの信号が出力
され、リセット端子Ｒに入力される。これにより、フリ
ップフロップＦＦの出力端子ＱからＬｏｗレベルの信号
が、また、反転出力端子Ｑ’からはＨｉｇｈレベルの信
号が出力されて、スイッチング素子Ｑ₁はオフ、トラン
ジスタＱ₂はオンとなる。さらに、時刻ｔ₂〜ｔ₃の期
間では、スイッチング素子Ｑ₁がオンしている間にイン
ダクタＬ₁、スイッチング素子Ｑ₁、抵抗Ｒ₈を通じて
流れていた電流によりインダクタＬ₁に蓄えられたエネ
ルギーが、スイッチング素子Ｑ₁がオフしたときに放出
され、インダクタＬ₁からダイオードＤ₁、コンデンサ
Ｃ₁、抵抗Ｒ₈へと電流が流れて、コンデンサＣ₁が充
電される。また、上述のようにコンデンサＣ₁が充電さ
れている間は、トランジスタＱ₂がオンするため、コン
デンサＣ₉の電位は上昇しない。そして、インダクタＬ
₁のエネルギーによる電流が流れ終えると、時刻ｔ
₃（又はｔ₁）で、抵抗Ｒ₈を流れる電流がゼロとな
り、以下、同じ動作を繰り返す。このように、時刻ｔ₁
〜ｔ₂の区間を一定にして、インダクタＬ₁に流れる電
流がゼロになることを検出して、スイッチング素子Ｑ₁
のオン信号が入るタイミングを制御することにより、イ
ンダクタＬ₁に流れる電流の休止区間を無くすことがで
きる。このため、高調波成分の比較的少ない入力電流波
形となる。

【０００８】

【発明が解決しようとする課題】ところが、図１３の従
来例においても入力電圧を全波整流した脈流波形の電圧
の低い部分（谷の部分）においては、図１５に示すよう
に、入力電流波形が正弦波に顕著に追従できない区間Ｔ
ｘ（追従不可区間）を生じる。すなわち、上述の制御動
作のうち、抵抗Ｒ₈を流れる電流がゼロになるのを検出
してからスイッチング素子Ｑ₁にＯＮ信号を出すまでの
間に、実際には回路動作上、遅延時間ｔｓが生じてしま
う。そのために、図１６や図１７に示すように、インダ
クタＬ₁を流れる電流がゼロになった後に、遅延時間ｔ
ｓの間だけ図１０で述べたような浮遊容量とインダクタ
Ｌ₁の共振電流が流れてしまい、スイッチング素子Ｑ₁
がオンしてもスイッチング素子Ｑ₁の電流が負の向きか
ら流れ出すことになる。ところで、インダクタＬ₁の充
放電電流の増加の度合い（傾き）は、充電時にはＶｉｎ
／Ｌ₁となり、放電時には（Ｖｏｕｔ−Ｖｉｎ）／Ｌ₁
となる。ここで、Ｖｉｎはチョッパーの入力電圧、Ｖｏ
ｕｔはチョッパーの出力電圧である。出力電圧Ｖｏｕｔ
は略一定であるので、スイッチング素子Ｑ₁のスイッチ
ング時の入力電圧Ｖｉｎの値により充電時と放電時にイ
ンダクタＬ₁を流れる電流の傾きは異なり、入力電圧Ｖ
ｉｎが大きいとき（脈流の山の部分）においては、充電
時の傾きは大きく、放電時の傾きは小さい。また、入力
電圧Ｖｉｎが小さいとき（脈流の谷の部分）において
は、充電時の傾きは小さく、放電時の傾きは大きい。し
たがって、前述のように制御回路の遅延時間ｔｓが生じ
たときに、同じ遅延時間ｔｓであっても、図１６、図１
７に示すように、スイッチング素子Ｑ₁を流れる電流の
負方向の電流量Ｊ₁が異なってしまう。図１６は入力電
圧Ｖｉｎが小さいときにインダクタＬ₁を流れる電流波
形、図１７は入力電圧Ｖｉｎが大きいときにインダクタ
Ｌ₁を流れる電流波形である。したがって、スイッチン
グ素子Ｑ₁のオン区間Ｔ₁（＝ｔ₂−ｔ₁）を一定にす
るように制御しても、実際のオン区間Ｔ ₂は入力電圧Ｖ
ｉｎが小さいときと大きいときで異なってしまう。ここ
で、図１６に示すようにスイッチング素子Ｑ₁のオン時
に流れる負方向の電流量（斜線部Ｊ₁）と正方向の電流
量（横線部Ｊ₂）がＪ₁＞Ｊ₂となるとき、図１５に示
したような入力電流波形が正弦波に追従できない追従不
可区間Ｔｘが顕著に生じてしまう。このために入力波形
に高調波成分が生ずることになる。以上のように、チョ
ッパー回路のスイッチング素子のオン区間を一定に制御
する方式では、入力電流波形が正弦波に顕著に追従でき
ない部分が生じる。これにより、入力電流波形に高調波
成分が生じてしまう。

【０００９】本発明はこのような点に鑑みてなされたも
のであり、チョッパー回路を用いた電源装置において、
少なくとも入力電流波形が正弦波に顕著に追従できない
区間において、入力電流波形の正弦波への追従を改善す
ることを目的とするものである。

【００１０】

【課題を解決するための手段】本発明の電源装置にあっ
ては、上記の課題を解決するために、交流電源ＡＣと、
交流電源ＡＣの交流電圧を全波整流する全波整流器ＤＢ
と、全波整流器ＤＢの整流出力をスイッチング素子Ｑ₁
により断続させることによりインダクタＬ₁に断続的に
エネルギーを蓄積し、このインダクタＬ₁の蓄積エネル
ギーを逆流阻止用のダイオードＤ₁を介して放出するよ
うに構成されたチョッパー回路と、前記インダクタＬ₁
に流れる電流が無くなるのを検出してから一定期間にわ
たり前記スイッチング素子Ｑ₁をオンするように制御す
る制御回路とを有する電源装置において、インダクタＬ
₁に流れる電流がゼロになったときにスイッチング素子
Ｑ ₁がオンするように、全波整流後の脈流波形に基づい
てスイッチング素子Ｑ₁のオン時点を補正する補正手段
を付加したことを特徴とするものである。

【００１１】

【作用】上述のように、入力電流波形が正弦波に顕著に
追従できない区間は、制御回路等による遅延時間により
生じる負方向の電流（図１０参照）に起因する。これを
改善するために、本発明では、インダクタＬ₁の電流が
無くなるのを検出するレベルを入力電源電圧の位相に応
じて変化させたり、あるいは、インダクタＬ₁の電流が
無くなるのを検出してからスイッチング素子Ｑ₁をオン
させるまでの遅延時間を変化させている。従来、インダ
クタＬ₁の電流が無くなるのを検出するレベルは、入力
電源電圧の位相にかかわらず一定であった。ところが、
同じレベルで検出した場合に、入力電源電圧の山の部分
ではインダクタＬ₁の放電電流の傾きが小さいので、遅
延時間ｔｓが生じても負方向の電流は小さいが、入力電
圧の谷の部分ではインダクタの放電電流の傾きが大きい
ので、同じ遅延時間ｔｓが生じるものとすると、負方向
の電流が大きくなる。そこで、例えば、図１〜３の実施
例に示すように、インダクタＬ₁の電流が無くなるのを
検出するレベルＶｚを入力電源電圧Ｖｉｎの位相に応じ
て変化させる。つまり、入力電源電圧Ｖｉｎの山の部分
では、インダクタＬ₁の電流が無くなるのを検出するレ
ベルＶｚを小さくしておき、逆に入力電源電圧Ｖｉｎの
谷の部分では、インダクタＬ₁の電流が無くなるのを検
出するレベルＶｚを大きくする。これにより、同じ遅延
時間ｔｓが生じても負方向に流れる電流を小さくするこ
とができ、正弦波への追従性を改善できるものである。

【００１２】

【実施例】図１は本発明の第１実施例の回路図である。
本実施例は、図１３の従来例に本発明を適用したもので
ある。図１３の従来例では、抵抗Ｒ₈の両端電圧を或る
一定の基準電圧と比較することにより、インダクタＬ₁
に流れる電流が無くなるのを検出していた。本実施例に
おいては、抵抗Ｒ₁₁，Ｒ₁₂とトランジスタＱ₅，Ｑ ₆の
カレントミラー回路を用いることにより、検出器ＩＣ₅
の基準電圧Ｖｋを入力電源電圧の位相に応じて変化させ
て、インダクタＬ₁に流れる電流がゼロになる時点を検
出している。つまり、図２（ａ）に示す入力電源電圧Ｖ
ｉｎの山の部分では、抵抗Ｒ₁₁を通じてトランジスタＱ
₅に流れる電流Ｉｃが多くなるので、制御電源Ｖｃｃか
ら抵抗Ｒ₁₂を通じてトランジスタＱ₆に流れる電流Ｉｃ
も多くなる。このため、抵抗Ｒ₁₂での電圧降下が大きく
なり、図２（ｂ）に示すように、検出器ＩＣ₅のプラス
側の入力端子に与えられる基準電圧Ｖｋは小さくなる。
逆に、図２（ａ）に示す入力電源電圧Ｖｉｎの谷の部分
では、抵抗Ｒ₁₁を通じてトランジスタＱ₅に流れる電流
Ｉｃが少なくなるので、制御電源Ｖｃｃから抵抗Ｒ₁₂を
通じてトランジスタＱ₆に流れる電流Ｉｃも少ない。し
たがって、抵抗Ｒ ₁₂での電圧降下は小さくなり、図２
（ｂ）に示すように、検出器ＩＣ₅のプラス側の入力端
子に与えられる基準電圧Ｖｋは大きくなる。よって、入
力電源電圧の谷の部分でインダクタＬ₁の放電電流の傾
きが大きいときには、図３（ｂ）に示すように、インダ
クタＬ₁の電流のゼロ検出レベルＶｚが高くなり、イン
ダクタＬ₁に未だ電流が流れている状態で同期信号が入
り、遅延時間ｔｓの期間にインダクタＬ₁の電流が完全
に放電して、やがてチョッパーのスイッチング素子Ｑ₁
がオンするので、負方向の電流が小さくなる。また、入
力電源電圧の山の部分でインダクタＬ₁の放電電流の傾
きが小さいときには、図３（ａ）に示すように、インダ
クタＬ₁の電流のゼロ検出レベルＶｚが低くなり、その
動作は図８の従来例と同様となる。このように、入力電
源電圧の谷の部分でインダクタＬ₁の電流が無くなるの
を検出するタイミングを早くすることにより、スイッチ
ング素子Ｑ ₁のオン・タイミングの遅れによる負方向の
電流を小さくすることができる。

【００１３】図４は本発明の第２の実施例の回路図であ
る。この実施例においては、抵抗Ｒ ₈の両端電圧を一定
の基準電圧Ｖｋと比較することにより、インダクタＬ₁
に流れる電流が０になるタイミングを検出している。そ
して、検出器ＩＣ₅の出力に抵抗Ｒ₁₃とコンデンサＣ₁₁
よりなる積分回路を設けて、その積分出力をフリップフ
ロップＦＦのセット入力端子Ｓに与えている。さらに、
抵抗Ｒ₁₁、トランジスタＱ₅，Ｑ₆のカレントミラー回
路により、全波整流器ＤＢの出力電圧に応じてトランジ
スタＱ₆を通じての引き抜き電流Ｉｃを変化させてい
る。つまり、インダクタＬ₁に流れる電流が無くなるの
を検出して、検出器ＩＣ₅の出力がＬｏｗレベルからＨ
ｉｇｈレベルに変化すると、抵抗Ｒ₁₃を通じてコンデン
サＣ₁₁が充電されるが、入力電源電圧の位相に応じてト
ランジスタＱ₆を通じての引き抜き電流Ｉｃの大きさが
変化するので、コンデンサＣ₁₁の充電カーブが変化し、
図５に示すように、入力電源電圧の谷の部分での充電カ
ーブＶｂは急となり、検出器ＩＣ₅がＨｉｇｈレベルの
信号を出力してからフリップフロップＦＦのセット入力
端子ＳにスレショルドレベルＶｔｈの信号が入力される
までの伝達遅延時間ｔｂが短い。逆に、入力電源電圧の
山の部分での充電カーブＶａはなだらかとなり、伝達遅
延時間ｔａは長くなる。このように、インダクタＬ₁に
流れる電流が無くなるのを検出して、スイッチング素子
Ｑ₁がオンするまでに生じる遅延時間ｔｓを入力電源電
圧に応じて変化させることにより、図６に示すように、
入力電源電圧の山の部分（同図（ａ）参照）でも谷の部
分（同図（ｂ）参照）でも負方向に流れる電流が略同じ
程度となるものである。

【００１４】図７は本発明の第３実施例の回路図であ
り、図４の第２実施例において、インダクタＬ₁に流れ
る電流が無くなるのを検出するのに、抵抗Ｒ₈の両端電
圧を検出する代わりに、インダクタＬ₁の２次巻線の電
圧を抵抗Ｒ₁₄とダイオードＤ₃を介して検出した例であ
り、この場合にも図４の第２実施例と同様の動作を行
う。

【００１５】

【発明の効果】本発明によれば、インダクタに流れる電
流が無くなるのを検出してから一定期間にわたりスイッ
チング素子をオンするチョッパー回路において、入力電
源電圧の位相に応じてインダクタの電流が無くなるのを
検出する電圧レベルを変化させたり、インダクタの電流
が無くなるのを検出した後、スイッチング素子をオンさ
せるまでの遅延時間を変化させることにより、インダク
タの負方向の電流を入力電源電圧の谷の部分と山の部分
とで同じ程度の割合とすることができ、これによって、
入力電流歪みを改善し、入力電流の高調波成分を減らす
ことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図である。

【図２】本発明の第１実施例の低周波的な動作波形図で
ある。

【図３】本発明の第１実施例の高周波的な動作波形図で
ある。

【図４】本発明の第２実施例の回路図である。

【図５】本発明の第２実施例の伝達遅延時間の説明図で
ある。

【図６】本発明の第２実施例の高周波的な動作波形図で
ある。

【図７】本発明の第３実施例の回路図である。

【図８】第１の従来例の回路図である。

【図９】第１の従来例の高周波的な動作波形図である。

【図１０】第１の従来例の動作説明のための回路図であ
る。

【図１１】第１の従来例の低周波的な動作波形図であ
る。

【図１２】第２の従来例の高周波的な動作波形図であ
る。

【図１３】第３の従来例の回路図である。

【図１４】第３の従来例の高周波的な動作波形図であ
る。

【図１５】第３の従来例の低周波的な動作波形図であ
る。

【図１６】第３の従来例の脈流波形の谷の部分での高周
波的な動作波形図である。

【図１７】第３の従来例の脈流波形の山の部分での高周
波的な動作波形図である。

【符号の説明】

ＡＣ交流電源ＤＢ全波整流器Ｄ₁ ダイオードＬ₁ インダクタＱ₁ スイッチング素子

Claims

【特許請求の範囲】

【請求項１】交流電源と、交流電源の交流電圧を全
波整流する全波整流器と、全波整流器の整流出力をスイ
ッチング素子により断続させることによりインダクタに
断続的にエネルギーを蓄積し、このインダクタの蓄積エ
ネルギーを逆流阻止用のダイオードを介して放出するよ
うに構成されたチョッパー回路と、前記インダクタに流
れる電流が無くなるのを検出してから一定期間にわたり
前記スイッチング素子をオンするように制御する制御回
路とを有する電源装置において、インダクタに流れる電
流がゼロになったときにスイッチング素子がオンするよ
うに、全波整流後の脈流波形に基づいてスイッチング素
子のオン時点を補正する補正手段を付加したことを特徴
とする電源装置。
【請求項２】前記補正手段は、インダクタの電流が
無くなるのを検出するレベルを交流電源電圧の瞬時値に
応じて変化させる手段であることを特徴とする請求項１
記載の電源装置。
【請求項３】前記補正手段は、インダクタの電流が
無くなるのを検出してからスイッチング素子をオンさせ
るまでの遅延時間を交流電源電圧の瞬時値に応じて変化
させる手段であることを特徴とする請求項１記載の電源
装置。