JP5933418B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に係り、特に使用される変圧器の偏磁を抑制することのできる電力変換装置に関する。

電力変換装置において、使用される変圧器の偏磁を抑制する技術に関しては、特許文献１が知られている。この文献には、変圧器の偏磁量を検出し、検出した偏磁量に応じて、インバータ部を構成するスイッチング素子の内、一対の上下アームを構成するスイッチング素子に供給するスイッチング信号（オン、オフ信号）のデューティ比を変化させることにより、偏磁量を減少させることが記載されている。

特開２００３−３７９７３号公報

しかしながら、前記特許文献１記載の技術は、偏磁量に応じて一対の上下アームを構成するスイッチング素子に供給するオン、オフ信号のデューティ比だけを変化させている。

このため、電力変換装置が出力する電圧は、電圧指令値に正確に追従しない。すなわち、このような偏磁抑制方式では、電力変換装置の出力電圧の制御応答性や安定性などが劣化することがある
本発明はこのような問題点に鑑みてなされたもので、出力電圧の制御応答性や安定性を劣化させることなく、偏磁を抑制することができる電力変換装置を提供するものである。

本発明は上記課題を解決するため、次のような手段を採用した。

その手段の１つは、上アーム及び下アームから成るスイッチング素子を順次切り替えて変圧器の１次巻線に一方向及び逆方向の電圧を印加するスイッチング回路と、変圧器の２次巻線に発生する交流出力を整流する整流回路と、複数のスイッチング素子をオンオフ制御する制御装置と、を備え、制御装置は、変圧器の偏磁を検出する検出器を備えると共に、当該検出器の出力に従って一方向に印加する電圧の印加時間を所定量増加し、逆方向に印加する電圧の印加時間を所定量減少して当該偏磁を低減する電力変換装置であって、制御装置は、スイッチングの１周期毎に検出器から入力された偏磁量に基づいて一方向及び逆方向に印加する電圧の印加時間の補正量を演算し、補正量が負の値である場合、第１相の上アームをオンするタイミング、第１相の下アームをオフするタイミング、第２相の上アームをオフするタイミング、及び第２相の下アームをオンするタイミングをそれぞれ所定量だけ遅延させ、補正量が正の値である場合、第１相の上アームをオフするタイミング、第１相の下アームをオンするタイミング、第２相の上アームをオンするタイミング、及び第２相の下アームをオフするタイミングをそれぞれ所定量だけ遅延させることを特徴とする。

本発明は、以上の構成を備えるため、出力電圧の制御応答性あるいは安定性を劣化させることなく、電力変換装置の偏磁を抑制することができる。

第１の実施形態にかかる電力変換装置を説明する図である。 電力変換装置の制御装置を説明する図である。 位相シフトＰＷＭ制御の概略を説明する図である。 正の偏磁量Ｖ２１とデューティ補正量Ｄｃｏｍｐの関係を示す概略図である。 負の偏磁量Ｖ２１とデューティ補正量Ｄｃｏｍｐの関係を示す概略図である。 デューティ補正量Ｄｃｏｍｐが負の値である場合のスイッチング指令Ｈ１〜Ｈ４とスイッチング指令補正値Ｈ１’〜Ｈ４’の関係を示す図である。 デューティ補正量Ｄｃｏｍｐが正の値である場合のスイッチング指令Ｈ１〜Ｈ４とスイッチング指令補正値Ｈ１’〜Ｈ４’の関係を示す図である。 電位差Ｖ２０が正の値である場合に供給するゲート電圧Ｖ３０〜Ｖ６０と変圧器５０の１次側巻線４０に印加される電圧の関係を示す図である。 電位差Ｖ２０が負の値である場合に供給するゲート電圧Ｖ３０〜Ｖ６０と変圧器５０の１次側巻線４０に印加される電圧の関係を示す図である。 センタータップ型のトランスとアクティブクランプ回路を用いたＤＣ−ＤＣコンバータを説明する図である。 カレントダブラ型のＤＣ−ＤＣコンバータを説明する図である。 第２の実施形態にかかる電力変換装置を説明する図である。 第３の実施形態にかかる電力変換装置を説明する図である。

以下、本発明の実施形態を図面参照しながら説明する。

(実施形態１）
図１は、本発明の第１の実施形態にかかる電力変換装置（直流−直流コンバータ）を説明する図である。

(一次側回路の説明）
電力変換装置の１次側(高圧側）は、平滑用キャパシタ２０の一端と第１相の上アームのＭＯＳＦＥＴ２１０のドレインとダイオード２５０のカソードとスナバキャパシタ１４０の一端が接続された中点と、第２相の上アームのＭＯＳＦＥＴ２７０のドレインとダイオード２７０のカソードとスナバキャパシタ１６０の一端が接続された中点に接続される。

第１相の上アームのＭＯＳＦＥＴ２１０のソースとダイオード２５０のアノードとスナバキャパシタ１４０の一端が接続された中点は、第１相の下アームのＭＯＳＦＥＴ２２０のドレインとダイオード２６０のカソードとスナバキャパシタ１５０の一端が接続された中点と、共振用インダクタ３０の一端に接続される。

共振用インダクタ３０の他端は、変圧器５０の１次側巻線４０の一端に接続され、変圧器５０の１次側巻線４０の他端は、第２相の上アームのＭＯＳＦＥＴ２３０のソースとダイオード２７０のアノードとスナバキャパシタ１６０の一端が接続された中点と、第２相の下アームのＭＯＳＦＥＴ２４０のソース側とダイオード２８０のカソード側とスナバキャパシタ１７０の一端が接続された中点に接続される。

ここで、共振インダクタ３０は、変圧器５０の漏れインダクタンスあるいは配線インダクタンスで代替してもよい。

第１相の下アームのＭＯＳＦＥＴ２２０のソースとダイオード２６０のアノードとスナバキャパシタ１５０の一端が接続された中点は、第２相の下アームのＭＯＳＦＥＴ２４０のソースとダイオード２８０のアノードとスナバキャパシタ１７０の一端が接続された中点と、平滑キャパシタ２０の一端と、直流電源１０の低電位側に接続される。

（２次側回路の説明）
電力変換装置の２次側（低圧側)の直流電源１００の高電位側は、負荷１１０の一端と、平滑キャパシタ９０の一端と、平滑インダクタ８０の一端に接続される。

平滑インダクタ８０の他端は、電流センサ２００を介して変圧器５０の２次側巻線６０と２次側巻線７０の中点に接続される。

ここで、電流センサ２００には、ホール電流センサあるいはシャント抵抗などが用いられる。

変圧器５０の２次側巻線６０の他端は、ローパスフィルタ１３５の抵抗１２０の一端と、整流ダイオード３００のカソード側に接続される。

変圧器５０の２次側巻線７０の他端は、ローパスフィルタ１３５のキャパシタ１３０の一端と、整流ダイオード２９０のカソード側に接続される。

２次側の整流ダイオード２９０のアノードは、整流ダイオード３００のアノードと、平滑キャパシタ９０の一端と、直流電源１００の低電位側と、負荷１１０の一端に接続される。

ローパスフィルタ１３５の抵抗１２０の他端は、ローパスフィルタ１３５のキャパシタ１３０の他端に接続される。

ここで、ローパスフィルタ１３５のカットオフ周波数は、一次側のＭＯＳＦＥＴ２１０〜２４０のスイッチング周波数成分を十分に減衰できる値とする。

具体的には、ローパスフィルタ１３５のカットオフ周波数を一次側のＭＯＳＦＥＴ２１０〜２４０のスイッチング周波数の１／１０以下に設定することが望ましい。

電圧センサ１８０は、ローパスフィルタ１３５のキャパシタ１３０の両端に接続され、ローパスフィルタ１３５のキャパシタ１３０の両端の電位差を検出し、制御装置３１０に入力する。

ここで、電圧センサ１８０で検出したローパスフィルタ１３５のキャパシタ１３０の両端の電位差は、変圧器５０の偏磁量となる。

変圧器５０の偏磁は、一次側のＭＯＳＦＥＴ２１０〜２４０のオン抵抗のばらつき、あるいは、ＭＯＳＦＥＴ２１０〜２４０のスイッチング時の立ち上がり時間あるいは立ち下り時間のばらつきあるいは、主回路配線のインピーダンスのばらつきあるいは、一次側の直流電源１０の電圧変動などにより発生する。

電圧センサ１９０は、２次側の平滑キャパシタ９０の両端に接続され、平滑キャパシタ９０の両端の電位差を検出し、制御装置３１０に入力する。

ここで、電圧センサ１８０、１９０には、オペアンプで構成された非反転増幅回路などが用いられる。

電流センサ２００は、変圧器５０の２次側巻線６０と２次側巻線７０の中点と、平滑インダクタ８０を接続している配線に取り付け、平滑インダクタ８０に流れる電流を検出し、制御装置３１０に入力する。

電流センサ２００を取り付ける位置は、２次側の整流ダイオード３００のアノードと平滑キャパシタ９０の一端を接続する配線部分であってもよい。また、２次側の整流素子として整流ダイオード２９０、３００を用いているが、ＭＯＳＦＥＴに変更しても問題ない。

（制御装置の説明）
図２は、本発明の第１の実施形態にかかる電力変換装置の制御装置を説明する図である。

制御装置３１０は、Ａ／Ｄ変換器３２０、デューティ指令生成部３３０、スイッチング指令生成部３４０、デューティ補正量Ｄｃｏｍｐを演算する補正量演算部３５０、スイッチング指令補正部３６０、ゲートドライブ回路３７０を備える。

デューティ指令生成部３３０は、出力電圧指令Ｖｒｅｆ（２次側の平滑キャパシタ９０への電圧指令）、およびアナログ値をデジタル値に変換するＡ／Ｄ変換器３２０の出力、すなわち電圧センサ１９０で検出した平滑キャパシタ９０の両端の電位の差Ｖ１０を表すデジタル値Ｖ１１、および電流センサ２００で検出した平滑インダクタ２００に流れる電流Ｉ１０を表すデジタル値Ｉ１１とを用いてデューティ指令Ｄｒｅｆを生成する。

また、スイッチング指令生成部３４０は、デューティ指令Ｄｒｅｆに基づいてスイッチング指令Ｈ１〜Ｈ４を生成する。

補正量演算部３５０は、電圧センサ１８０で検出したローパスフィルタ１３５を構成するキャパシタ１８０の両端の電位差Ｖ２０のデジタル値Ｖ２１に基づいてスイッチング指令Ｈ１〜Ｈ４のデューティ補正量Ｄｃｏｍｐを演算する。

更に、スイッチング指令補正部３６０はデューティ補正量Ｄｃｏｍｐに基づきスイッチング指令Ｈ１〜Ｈ４のデューティを補正する。ゲートドライブ回路３７０は、補正されたスイッチング指令Ｈ１’〜Ｈ４’を１次側のＭＯＳＦＥＴ２１０〜２４０のゲート電圧Ｖ３０〜Ｖ６０に変換する。

（制御装置を構成する各ブロックの説明）
（Ａ／Ｄ変換器の説明）
Ａ／Ｄ変換器３２０は、電圧センサ１９０で検出した平滑キャパシタ９０の両端の電位差Ｖ１０をデジタル値Ｖ１１に変換し、変換したデジタル値Ｖ１１（以下、出力電圧Ｖ１１と記載する）をデューティ指令生成部３３０に入力する。

また、Ａ／Ｄ変換器３２０は、電流センサ２００で検出した平滑インダクタ８０に流れる電流Ｉ１０をデジタル値Ｉ１１に変換し、変換したデジタル値Ｉ１１（以下、平滑インダクタ電流Ｉ１１と記載する）をデューティ指令生成部３３０に入力する。

また、Ａ／Ｄ変換器３２０は、電圧センサ１８０で検出したローパスフィルタ１３５のキャパシタ１３０の両端の電位差Ｖ２０をデジタル値Ｖ２１に変換し、変換したデジタル値Ｖ２１（以下、偏磁量Ｖ２１と記載する）を補正量演算部３５０に入力する。

（デューティ指令生成部の説明）
デューティ指令生成部３３０は、出力電圧指令Ｖｒｅｆと出力電圧Ｖ１１を比較して電圧偏差を算出し、算出した電圧偏差を比例積分制御などにより平滑インダクタ２００の電流指令に変換し、変換した電流指令と平滑インダクタ電流Ｉ１１を比較して電流偏差を算出し、算出した電流偏差を比例積分制御などによりデューティ指令Ｄｒｅｆに変換し、変換したデューティ指令Ｄｒｅｆをスイッチング指令生成部３４０に入力する。

なお、デューティ指令生成部３３０は、出力電圧指令Ｖｒｅｆと出力電圧Ｖ１１を比較して電圧偏差を算出し、算出した電圧偏差を比例積分制御などによりデューティ指令Ｄｒｅｆに直接変換してもよい
（スイッチング指令生成部の説明）
スイッチング指令生成部３４０は、入力されたデューティ指令Ｄｒｅｆに基づきスイッチング指令Ｈ１〜Ｈ４を生成する。スイッチング指令Ｈ１〜Ｈ４は、それぞれ１次側のＭＯＳＦＥＴ２１０〜２４０をオンオフするスイッチング指令である。

デューティ指令Ｄｒｅｆからスイッチング指令Ｈ１〜Ｈ４を生成する方法として、例えば位相シフトＰＷＭ制御がある。

図３は、第１の実施形態における位相シフトＰＷＭ制御の概略を説明する図である。

位相シフトＰＷＭ制御は、オン時間とオフ時間の割合を５０％に固定し、各スイッチング信号Ｈ１〜Ｈ４の位相差を変化させる方法であり、Ｈ１とＨ４のオン重なり期間と、Ｈ２とＨ３のオン重なり期間を調整し、デューティ指令Ｄｒｅｆに対応した電圧を出力する。

ここでは、一例として１次側のＭＯＳＦＥＴ２４０のスイッチング指令Ｈ４を基準とした場合のスイッチング指令Ｈ１〜Ｈ４の生成方法を説明する。

まず、スイッチング指令Ｈ４は、オン時間とオフ時間の割合を５０％に固定したパルス信号で生成する。例えば、スイッチング周波数を１００ｋＨｚとした場合、オン時間とオフ時間はそれぞれ５μｓとなる。

スイッチング指令Ｈ３は、スイッチング指令Ｈ４のオン、オフ信号を反転させて生成する。これによって、スイッチング指令Ｈ３は、スイッチング指令Ｈ４のオン期間にオフし、スイッチング指令Ｈ４のオフ期間にオンする。

スイッチング指令Ｈ２は、スイッチング指令Ｈ３とスイッチング指令Ｈ２のオン重なり期間がデューティ指令と一致するタイミングでオンし、オンした瞬間からスイッチング１周期の５０％の時間が経過した時にオフする。

スイッチング指令Ｈ１は、スイッチング指令Ｈ４とスイッチング指令Ｈ１のオン重なり期間がデューティ指令と一致するタイミングでオンし、オンした瞬間からスイッチング１周期の５０％の時間が経過した時にオフする。

上述したように、スイッチング指令Ｈ１〜Ｈ４を生成することで、電力変換装置は、デューティ指令に対応した電圧を出力することができる。

なお、各相上下アームのＭＯＳＦＥＴの短絡を防止するため、スイッチング指令Ｈ１〜Ｈ４にそれぞれデッドタイムを設けることが望ましいが、ここでは、デッドタイムを省略して説明する。

（補正量演算部の説明）
補正量演算部３５０は、スイッチングの１周期毎に、入力された偏磁量Ｖ２１に基づいてスイッチング指令Ｈ１〜Ｈ４のデューティ補正量Ｄｃｏｍｐを演算し、演算したデューティ補正量Ｄｃｏｍｐをスイッチング指令補正部３６０に入力する。

図４は、第１の実施例における、正の偏磁量Ｖ２１とデューティ補正量Ｄｃｏｍｐの関係を示す概略図である。

図５は、第１の実施例における、負の偏磁量Ｖ２１とデューティ補正量Ｄｃｏｍｐの関係を示す概略図である。

補正量演算部３５０は、スイッチング指令Ｈ３の立ち下り時に、入力された偏磁量Ｖ２１と指令値ゼロを比較して偏差を算出し、算出した偏差を比例積分制御などによりデューティ補正量Ｄｃｏｍｐに変換する。

偏磁量Ｖ２１が正の値である場合には、デューティ補正量Ｄｃｏｍｐを負の値となるように変換し、偏磁量Ｖ２１が負の値である場合には、デューティ補正量Ｄｃｏｍｐを正の値となるように変換する。

そして、補正量演算部３５０は、変換したデューティ補正量Ｄｃｏｍｐをスイッチング指令補正部３６０に入力する。

なお、ここでは、スイッチング指令Ｈ３の立ち下り時に、デューティ補正量Ｄｃｏｍｐを演算するように設定しているが、スイッチング指令Ｈ１〜Ｈ４のいずれかの立ち上がり時、もしくは、立ち下り時に演算してもよい。

（スイッチング指令補正部の説明）
スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐに基づきスイッチング指令Ｈ１〜Ｈ４のデューティを補正する。

図６は、第１の実施形態において、デューティ補正量Ｄｃｏｍｐが負の値である場合のスイッチング指令Ｈ１〜Ｈ４とスイッチング指令補正値Ｈ１’〜Ｈ４’の関係を示す図である。

スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが負の値である場合、第１相の上アームのＭＯＳＦＥＴ２１０のスイッチング指令Ｈ１のオンするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ１’を生成する。

また、スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが負の値である場合、第１相の下アームのＭＯＳＦＥＴ２２０のスイッチング指令Ｈ２のオフするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ２’を生成する。

また、スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが負の値である場合、第２相の上アームのＭＯＳＦＥＴ２３０のスイッチング指令Ｈ３のオフするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ３’を生成する。

また、スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが負の値である場合、第２相の下アームのＭＯＳＦＥＴ２４０のスイッチング指令Ｈ４のオンするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ４’を生成する。

図７は、第１の実施例において、デューティ補正量Ｄｃｏｍｐが正の値である場合のスイッチング指令Ｈ１〜Ｈ４とスイッチング指令補正値Ｈ１’〜Ｈ４’の関係を示す。

スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが正の値である場合、第１相の上アームのＭＯＳＦＥＴ２１０のスイッチング指令Ｈ１のオフするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ１’を生成する。

また、スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが正の値である場合、第１相の下アームのＭＯＳＦＥＴ２２０のスイッチング指令Ｈ２のオンするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ２’を生成する。

また、スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが正の値である場合、第２相の上アームのＭＯＳＦＥＴ２３０のスイッチング指令Ｈ３のオンするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ３’を生成する。

また、スイッチング指令補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが正の値である場合、第２相の下アームのＭＯＳＦＥＴ２４０のスイッチング指令Ｈ４のオフするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング指令補正値Ｈ４’を生成する。

（ゲートドライブ回路の説明）
ゲートドライブ回路３７０は、入力されたスイッチング指令補正値Ｈ１’〜Ｈ４’をゲート電圧Ｖ３０〜Ｖ６０に変換し、変換したゲート電圧Ｖ３０〜Ｖ６０をＭＯＳＦＥＴ２１０〜２４０のゲートに入力する。

これによって、ＭＯＳＦＥＴ２１０〜２４０は、ゲート電圧Ｖ３０〜Ｖ６０のオン、オフ信号に従って駆動される。

（偏磁抑制法の説明）
変圧器５０の偏磁は、電力変換装置のＭＯＳＦＥＴ２１０〜２４０のスイッチングを上述したように制御することで抑制できる。

図８は、第１の実施例において、電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が正の値であった場合に供給するゲート電圧Ｖ３０〜Ｖ６０と変圧器５０の１次側巻線４０に印加される電圧の関係を示す図である。

電力変換装置のＭＯＳＦＥＴ２１０〜２４０のスイッチングを上述したようにオンオフ制御することにより、（１）電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が正の値である場合には、ゲート信号Ｖ３０のオン時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ３０のオフ時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ４０のオン時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ４０のオフ時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ５０のオン時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ５０のオフ時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ６０のオン時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ６０のオフ時間は、スイッチング１周期の５０％以上となる。

（２）このため、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間は、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間に対して短くなるため、変圧器５０の１次側巻線４０に印加される電圧は、正の電圧に対して負の電圧が印加される期間が長くなる。

（３）変圧器５０の２次側巻線６０、７０には、変圧器５０の巻数比によって、変圧器５０の１次側巻線４０に印加された電圧が変圧されて出力されるため、ローパスフィルタ１３０の両端の電位差は、負の方向に増加していく。

すなわち、図８に示した電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が、ゼロに近づいていくため、変圧器５０の偏磁が抑制される。

なお、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間は、デューティ指令値Ｄｒｅｆよりデューティ補正量Ｄｃｏｍｐ分だけ短くなるため、電力変換装置が出力する電圧は、電圧指令値より小さな値となる。しかし、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間が、デューティ指令値Ｄｒｅｆよりデューティ補正量Ｄｃｏｍｐ分だけ長くなるため、電力変換装置が出力する電圧は、電圧指令値より大きな値となる。

すなわち、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間が短くなった分だけゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間が長くなるため、スイッチング１周期において、電力変換装置が出力する電圧は電圧指令値と一致する。

これにより、電力変換装置の出力電圧の制御応答性あるいは安定性を劣化させることなく、偏磁を抑制することができる。なお、図８に記載したＶｈｉｇｈは、１次側の直流電源１０の電圧値である。

図９は、第１の実施例において、電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が負の値であった場合のゲート電圧Ｖ３０〜Ｖ６０と変圧器５０の１次側巻線４０に印加される電圧の関係を示す図である。

電力変換装置のＭＯＳＦＥＴ２１０〜２４０のスイッチングを上述したようにオンオフ制御することによって、（１）電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が負の値である場合には、ゲート信号Ｖ３０のオン時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ３０のオフ時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ４０のオン時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ４０のオフ時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ５０のオン時間は、スイッチング１周期の５０％未満となり、ゲート信号Ｖ５０のオフ時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ６０のオン時間は、スイッチング１周期の５０％以上となり、ゲート信号Ｖ６０のオフ時間は、スイッチング１周期の５０％未満となる。

（２）このため、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間は、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間に対して短くなるため、変圧器５０の１次側巻線４０に印加される電圧は、正の電圧に対して負の電圧が印加される期間が短くなる。

（３）変圧器５０の２次側巻線６０、７０には、変圧器５０の巻数比によって、変圧器５０の１次側巻線４０に印加された電圧が変圧されて出力されるため、ローパスフィルタ１３０の両端の電位差は、正の方向に増加していく。

すなわち、図９に示した電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が、ゼロに近づいていくため、変圧器５０の偏磁が抑制される。

なお、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間は、デューティ指令値Ｄｒｅｆよりデューティ補正量Ｄｃｏｍｐ分だけ長くなるため、電力変換装置が出力する電圧は、電圧指令値より大きな値となる。しかし、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間が、デューティ指令値Ｄｒｅｆよりデューティ補正量Ｄｃｏｍｐ分だけ短くなるため、電力変換装置が出力する電圧は、電圧指令値より小さな値となる。

すなわち、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間が長くなった分だけゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間が短くなるため、スイッチング１周期において、電力変換装置が出力する電圧は電圧指令値と一致する。

これにより、電力変換装置の出力電圧の制御応答性あるいは安定性を劣化させることなく、偏磁を抑制することができる。

なお、上述した偏磁抑制法は、図１に示すセンタータップ型のトランスを用いたＤＣ−ＤＣコンバータに限らず、図１０に示すセンタータップ型のトランスとアクティブクランプ回路を用いたＤＣ−ＤＣコンバータ、あるいは図１１に示すカレントダブラ型のＤＣ−ＤＣコンバータに適用することができる。

（実施形態２）
図１２は、第２の実施形態にかかる電力変換装置を説明する図である。

前述した第１の実施例では、変圧器５０の２次側巻線６０、７０で発生する電圧をローパスフィルタ１３５を介して、電圧センサ１８０で検出し、変圧器５０の偏磁を抑制したが、本実施形態では、変圧器５０の１次側巻線４０に印加される電圧をローパスフィルタ１３５を介して、電圧センサ１８０で検出し、上述した偏磁抑制法により、変圧器５０の偏磁を抑制する。

なお、電力変換装置の回路方式と制御装置３１０は、実施形態１と同じであるため、説明を省略する。

ローパスフィルタ１３５の抵抗１２０の一端は、共振用インダクタ３０の一端と変圧器５０の１次側巻線４０の一端が接続された中点に接続され、ローパスフィルタ１３５の抵抗１２０の他端は、ローパスフィルタ１３５のキャパシタ１３０の一端に接続され、ローパスフィルタ１３５のキャパシタ１３０の他端は、変圧器５０の１次巻線４０の他端に接続される。

電圧センサ１８０は、ローパスフィルタ１３５のキャパシタ１３０の両端に接続され、ローパスフィルタ１３５のキャパシタ１３０の両端の電位差を検出し、検出した電圧Ｖ２０を制御装置３１０に入力する。

制御装置３１０は、実施形態１と同様な方法でＭＯＳＦＥＴ２１０〜２４０のゲート電圧Ｖ３０〜Ｖ６０を生成し、生成したゲート電圧Ｖ３０〜Ｖ６０をＭＯＳＦＥＴ２１０〜２４０のゲートにそれぞれ入力し、ＭＯＳＦＥＴ２１０〜２４０をオン、オフする。これにより、変圧器５０の偏磁が抑制される。

(実施形態３）
図１３は、第３の実施形態にかかる電力変換装置を説明する図である。

上述した第１の実施形態では、ローパスフィルタ１３５を介して、変圧器５０の２次側巻線６０、７０で発生する電圧を電圧センサ１８０で検出し、変圧器５０の偏磁を抑制した。本実施形態では、共振用インダクタ３０に流れる電流を電流センサ６００で検出し、検出した電流値をローパスフィルタ１３５介して電圧値に変換し、変換した電圧値を電圧センサ１８０で検出し、検出した電圧を制御装置３１０に入力する。制御装置３１０は、実施形態１と同様な方法で変圧器５０の偏磁を抑制する。

なお、電力変換装置の回路方式と制御装置３１０は、実施形態１と同じであるため、説明を省略する。

なお、電流センサ６００の第１の端子は、共振用インダクタ３０の一端と接続され、電流センサ６００の第２の端子は変圧器５０の１次側巻線４０の一端と接続され、電流センサ６００の第３の端子は、ローパスフィルタ１３５の抵抗１２０の一端に接続される。

ローパスフィルタ１３５を構成する抵抗１２０の他端は、ローパスフィルタ１３５のキャパシタ１３０の一端に接続され、ローパスフィルタ１３５のキャパシタ１３０の他端は、グラウンドに接続される。

電圧センサ１８０は、ローパスフィルタ１３５のキャパシタ１３０の両端に接続され、ローパスフィルタ１３５のキャパシタ１３０の両端の電位差を検出し、検出した電圧Ｖ２０を制御装置３１０に入力する。

制御装置３１０は、実施形態１と同様な方法でＭＯＳＦＥＴ２１０〜２４０のゲート電圧Ｖ３０〜Ｖ６０を生成する。生成したゲート電圧Ｖ３０〜Ｖ６０をＭＯＳＦＥＴ２１０〜２４０のゲートにそれぞれ入力し、ＭＯＳＦＥＴ２１０〜２４０をオン、オフすることによって、変圧器５０の偏磁が抑制される。

以上説明したように、本発明の実施形態によれば、オン時間とオフ時間の割合を、５０％に固定し、各スイッチング指令（Ｈ１（ゲート電圧Ｖ３０），Ｈ２（ゲート電圧Ｖ４０），Ｈ３（ゲート電圧Ｖ５０），Ｈ４（ゲート電圧Ｖ６０））の位相差を変化させる位相シフトＰＷＭ制御装置を備えた電力変換装置において、キャパシタ１３０の両端の電位差Ｖ２０が正の値である場合、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間を、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間に対して短くなるように補正する。このため、変圧器５０の１次側巻線４０に印加される電圧は、正の電圧に対して負の電圧が印加される期間が長くなる。このため、ローパスフィルタ１３０の両端の電位差は、負の方向に増加していく。

一方キャパシタ１３０の両端の電位差Ｖ２０が負の値である場合、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間を、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間に対して長くなるように補正する。このため、変圧器５０の１次側巻線４０に印加される電圧は、正の電圧に対して負の電圧が印加される期間が短くなる。このため、ローパスフィルタ１３０の両端の電位差は、正の方向に増加していく。このようにして電圧センサ１８０で検出したローパスフィルタのキャパシタ１３０の両端の電位差Ｖ２０が、ゼロに近づいてゆき変圧器５０の偏磁は抑制される
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。

また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、ファイル等の情報は、メモリあるいは、ハードディスク、S S D（Solid State Drive）等の記録装置、または、I Cカード、ＳＤカード、ＤＶＤ等の記録媒体に置くことができる。また、制御線あるいは情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線あるいは情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１０…１次側の直流電源、２０、９０…平滑キャパシタ、３０…共振用インダクタ、
４０…変圧器の１次側巻線、５０…変圧器、６０、７０…変圧器の２次側巻線、
８０、４９０、５００…平滑インダクタ、１００…２次側の直流電源、１１０…負荷、
１２０…ローパスフィルタの抵抗、１３０…ローパスフィルタのキャパシタ、
１３５…ローパスフィルタ、１４０、１５０、１６０、１７０…スナバキャパシタ、
１８０、１９０…電圧センサ、２００、６００…電流センサ、
２１０、２２０、２３０、２４０、４００、４１０、４２０、４３０…ＭＯＳＦＥＴ、
２５０、２６０、２７０、２８０、２９０、３００、４４０、４５０、４６０、４７０…ダイオード、３１０…制御装置、３２０…Ａ／Ｄ変換器、３３０…デューティ指令生成部、
３４０…スイッチング指令生成部、３５０…補正量演算部、
３６０…スイッチング指令補正部、３７０…ゲートドライブ回路、
４８０…クランプキャパシタ

Claims (8)

1. 上アーム及び下アームから成るスイッチング素子を順次切り替えて変圧器の１次巻線に一方向及び逆方向の電圧を印加するスイッチング回路と、前記変圧器の２次巻線に発生する交流出力を整流する整流回路と、前記複数のスイッチング素子をオンオフ制御する制御装置と、を備え、
   前記制御装置は、前記変圧器の偏磁を検出する検出器を備えると共に、当該検出器の出力に従って前記一方向に印加する電圧の印加時間を所定量増加し、前記逆方向に印加する電圧の印加時間を前記所定量減少して当該偏磁を低減する電力変換装置であって、
   前記制御装置は、スイッチングの１周期毎に前記検出器から入力された偏磁量に基づいて前記一方向及び前記逆方向に印加する電圧の印加時間の補正量を演算し、
   前記補正量が負の値である場合、第１相の前記上アームをオンするタイミング、第１相の前記下アームをオフするタイミング、第２相の前記上アームをオフするタイミング、及び第２相の前記下アームをオンするタイミングをそれぞれ所定量だけ遅延させ、
   前記補正量が正の値である場合、第１相の前記上アームをオフするタイミング、第１相の前記下アームをオンするタイミング、第２相の前記上アームをオンするタイミング、及び第２相の前記下アームをオフするタイミングをそれぞれ所定量だけ遅延させることを特徴とする電力変換装置。
2. 上アーム及び下アームから成る第１相のスイッチング素子と上アーム及び下アームから成る第２相のスイッチング素子とを備えると共に、直流入力をスイッチングして変圧器の１次巻線に供給するブリッジ型のスイッチング回路と、前記変圧器の２次巻線に発生する交流出力を整流する整流回路と、同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動すると共に、第１相と第２相とを構成するスイッチング素子に対して位相差を持たせて駆動する制御装置と、を備え、
   前記制御装置は、前記変圧器の偏磁を検出する検出器を備えると共に、当該検出器の出力に従ってブリッジ接続された第１相の前記上アームと第２相の前記下アームとを構成するスイッチング素子により生成されるスイッチング出力のデューティ比、及びブリッジ接続された第２相の前記上アームと第１相の前記下アームとを構成するスイッチング素子により生成されるスイッチング出力のデューティ比の何れか一方を増加させ、他方を減少させる電力変換装置であって、
   前記制御装置は、スイッチングの１周期毎に前記検出器から入力された偏磁量に基づいて前記デューティ比の補正量を演算し、
   前記補正量が負の値である場合と正の値である場合とで第１相及び第２相の前記上アームと前記下アームとをオンするタイミングとオフするタイミングとを当該補正量に応じて所定量遅延させることを特徴とする電力変換装置。
3. 請求項２記載の電力変換装置において、
   前記制御装置は、第１相の前記上アームをオンするタイミング及び第２相の前記下アームをオンするタイミングを前記所定量遅延させ、
   第２相の前記上アームをオフするタイミング及び第１相の前記下アームをオフするタイミングを前記所定量遅延させることを特徴とする電力変換装置。
4. 請求項２記載の電力変換装置において、
   前記制御装置は、第１相の前記上アームをオフするタイミング及び第２相の前記下アームをオフするタイミングを前記所定量遅延させ、
   第２相の前記上アームをオンするタイミング及び第１相の前記下アームをオンするタイミングを前記所定量遅延させることを特徴とする電力変換装置。
5. 請求項１〜４の何れか１項記載の電力変換装置において、
   前記変圧器の偏磁量は、前記変圧器の１次側の交流電圧に含まれる直流分をもとに演算することを特徴とする電力変換装置。
6. 請求項１〜４の何れか１項記載の電力変換装置において、
   前記変圧器の偏磁量は、前記変圧器の２次側の交流電圧に含まれる直流分をもとに演算することを特徴とする電力変換装置。
7. 請求項１〜４の何れか１項記載の電力変換装置において、
   前記変圧器の偏磁量は、前記変圧器の１次側に挿入した共振インダクタに流れる電流の直流分をもとに演算することを特徴とする電力変換装置。
8. 請求項２〜４の何れか１項記載の電力変換装置において、
   第１相の前記上アームを構成するスイッチング素子と第２相の前記下アームを構成するスイッチング素子とのオン時間は、第１相の前記下アームを構成するスイッチング素子と第２相の前記上アームを構成するスイッチング素子とのオン時間の増加分だけ減少させ、また、第１相の前記下アームのスイッチング素子と第２相の前記上アームを構成するスイッチング素子とのオン時間の減少分だけ増加させることを特徴とする電力変換装置。

Images