JP2019103200A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2019103200A JP2019103200A JP2017229797A JP2017229797A JP2019103200A JP 2019103200 A JP2019103200 A JP 2019103200A JP 2017229797 A JP2017229797 A JP 2017229797A JP 2017229797 A JP2017229797 A JP 2017229797A JP 2019103200 A JP2019103200 A JP 2019103200A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching
- correction amount
- transformer
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】出力電圧の安定性を劣化させることなく偏磁を抑制することができる電力変換装置を提供する。【解決手段】上アーム及び下アームから成る第1相のスイッチング素子210、220と、上アーム及び下アームから成る第2相のスイッチング素子230、240と、を備え、直流入力をスイッチングして変圧器の1次巻線に供給するブリッジ型のスイッチング回路と、変圧器の2次巻線に発生する交流出力を整流する整流回路と、同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動するとともに第1相と第2相のスイッチング素子に対して位相差を持たせて駆動する制御部310と、を備える。制御部は、変圧器の偏磁を検出する検出器200から入力される偏磁量に基いて補正量を算出し、第2相の上下アームのスイッチング素子のオンとオフの時間を、補正量に応じて所定量補正すると共に、位相差の制御量も補正量に応じて所定量補正する。【選択図】図1
Description
本発明は、電力変換装置に係り、特に変圧器を用いる電力変換装置に関する。
電力変換装置において、使用される変圧器の偏磁を抑制する技術に関しては、特許文献1が知られている。この文献には、変圧器の偏磁量を検出し、検出した偏磁量に応じて、インバータ部を構成するスイッチング素子の内、一対の上下アームを構成するスイッチング素子に供給するスイッチング信号(オン、オフ信号)のデューティ比を変化させることにより、偏磁量を減少させることが記載されている。
しかしながら、特許文献1記載の偏磁抑制方式は、電力変換装置の出力電圧の制御安定性を劣化させる恐れがあり、特許文献2ではこの問題点を解決するための手段を提供している。
また、特許文献2記載の技術では、二対の上下アームすべてのスイッチング素子のオン、オフ信号のデューティ比を調整することになる。また偏磁補正量の正負に応じて各スイッチング素子のオンタイミング側を補正するかオフタイミング側を補正するかを切り替える必要もあるため、制御が複雑化している。
本発明はこのような問題点を鑑みてなされたものであり、出力電圧の安定性を劣化させることなく偏磁を抑制することができる電力変換装置を提供するものである。
本発明に係る電力変換装置は、上アーム及び下アームから成る第1相のスイッチング素子と、上アーム及び下アームから成る第2相のスイッチング素子と、を備えるとともに直流入力をスイッチングして変圧器の1次巻線に供給するブリッジ型のスイッチング回路と、前記変圧器の2次巻線に発生する交流出力を整流する整流回路と、同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動するとともに前記第1相と前記第2相のスイッチング素子に対して位相差を持たせて駆動する制御部と、を備え、 前記制御部は、前記変圧器の偏磁を検出する検出器から入力される偏磁量に基いて補正量を算出し、前記第2相の上下アームのスイッチング素子のオンとオフの時間を前記補正量に応じて所定量補正すると共に前記位相差の制御量も前記補正量に応じて所定量補正する。
本発明により、出力電圧安定性を劣化させることなく、電力変換装置の偏磁を抑制することができる。
以下、本発明の実施形態を図面参照しながら説明する。
図1は、本実施形態にかかる電力変換装置400(DCDCコンバータ)を説明するブロック構成図である。
(1次側回路の説明)
電力変換装置400の1次側(高圧側)は直流電源10に接続される。また当該直流電源は代わりに高圧バッテリなども用いられる。
電力変換装置400の1次側(高圧側)は直流電源10に接続される。また当該直流電源は代わりに高圧バッテリなども用いられる。
平滑用キャパシタ20は、一端が第1相の上アームのMOSFET210と、第2相の上アームのMOSFET230のドレインに接続され、他端が直流電源10の低電位側と、第1相の下アームのMOSFET220と、第2相の下アームのMOSFET240のソースに接続される。
共振用インダクタ30の一端は、MOSFET210のソース及びMOSFET220のドレインに接続され、当該共振用インダクタの他端は変圧器50の1次側巻線40の一端に接続される。
共振インダクタ30は、変圧器50の漏れインダクタンスあるいは配線インダクタンスで代替してもよい。
1次側巻線40の他端は、電流センサ200の一端へ接続され、当該電流センサ200の他端はMOSFET230のソースと、MOSFET240のドレインに接続される。ここで電流センサ200には、ホール電流センサあるいはシャント抵抗などが用いられる。
電流センサ200で検出された電流値は、ローパスフィルタ135を介して制御装置310へ入力される。ここで、ローパスフィルタ135のカットオフ周波数は、1次側のMOSFET210ないし240のスイッチング周波数成分を十分に減衰できる値とする。
具体的には、ローパスフィルタ135のカットオフ周波数を1次側のMOSFET210〜240のスイッチング周波数の1/10以下に設定することが望ましい。
(2次側回路の説明)
電力変換装置の2次側(低圧側)の低圧側直流電源100の高電位側は、負荷110の一端と、平滑キャパシタ90の一端と、平滑インダクタ80の一端に接続される。また、当該低圧側直流電源100は代わりに低電圧用バッテリなどが用いられる。
電力変換装置の2次側(低圧側)の低圧側直流電源100の高電位側は、負荷110の一端と、平滑キャパシタ90の一端と、平滑インダクタ80の一端に接続される。また、当該低圧側直流電源100は代わりに低電圧用バッテリなどが用いられる。
変圧器50の2次側巻線60は、当該2次側巻線60の一端が、2次側の整流ダイオード260のカソード側に接続され、当該2次側巻線60の他端は、変圧器50の2次側巻線70の一端及び平滑用インダクタ80の他端に接続される。
変圧器50の2次側巻線70は、当該2次側巻線70の一端が、変圧器50の2次側巻線60の他端及び平滑用インダクタ80の他端に接続され、当該2次側巻線70の他端は、2次側の整流ダイオード250のカソードに接続される。
2次側の整流ダイオード250のアノードは、2次側の整流ダイオード260のアノードと、平滑キャパシタ90の他端と、低圧側直流電源100の低電位側と、負荷110の一端に接続される。
電圧センサ190は、平滑キャパシタ90の両端に接続され、平滑キャパシタ90の両端の電位差を検出し、制御装置310に入力する。ここで、電圧センサ190には、オペアンプで構成された非反転増幅回路などが用いられる。
なお本実施形態では、2次側の整流素子として整流ダイオード250及び260を用いているが、MOSFETに変更しても問題ない。
(制御装置310の説明)
図2は、本実施形態にかかる電力変換装置の制御装置310を説明するブロック構成図である。
(制御装置310の説明)
図2は、本実施形態にかかる電力変換装置の制御装置310を説明するブロック構成図である。
制御装置310は、A/D変換器320と、デューティ指令生成部330と、スイッチング信号生成部340と、補正量生成部350と、スイッチング信号補正部360と、ゲートドライブ回路370と、を備える。
A/D変換器320は、電圧センサ190で検出した電力変換装置400の出力電圧V10のアナログ値をデジタル値VD10に変換する。また、当該A/D変換器320は、電流センサ200で検出しローパスフィルタ135を介した電流I10のアナログ値をデジタル値ID10に変換する。
図3は、デューティ生成部330と補正量生成部350の制御ブロックを示すブロック構成図である。
補正量生成部350は、電流指令Irefと検出電流値ID10を比較して偏差を算出しPI制御などによりデューティ補正量Dcompを算出する。ここで、電流指令Irefは、検出電流値ID10が0Aになるよう設定された補正量生成部350の内部設定値である。
算出したデューティ補正量Dcompはデューティ生成部とスイッチング信号補正部へ入力することにより出力電圧制御量とスイッチング信号の両方へ補正をかけている。
デューティ生成部330は、外部制御装置から受信した出力電圧指令Vref(2次側の平滑キャパシタ90への電圧指令)と電圧センサ190で検出した平滑キャパシタ90の両端の電位差V10を表すデジタル値VD10を比較して電圧偏差を算出し、算出した電圧偏差をPI制御などによりデューティ指令Dref_Preを算出する。さらにDref_Preに補正量生成部350から出力されるデューティ補正量Dcompの1/2の値を減算したデューティ指令Drefを算出し、スイッチング生成部340へ入力される。
スイッチング指令生成部340は、入力されたデューティ指令Drefに基づきスイッチング指令H1〜H4を生成する。スイッチング指令H1〜H4は、それぞれ1次側のMOSFET210〜240をオンオフするスイッチング指令である。
デューティ指令Drefからスイッチング指令H1〜H4を生成する方法として、例えば位相シフトPWM制御がある。
図4は、本実施形態における位相シフトPWM制御の概略を説明する図である。
位相シフトPWM制御は、オン時間とオフ時間の割合を50%に固定し、各スイッチング信号H1〜H4の位相差を変化させる方法であり、H1とH4のオン重なり期間と、H2とH3のオン重なり期間をデューティ指令Drefに従って調整することにより、出力電圧指令Vrefに対応した電圧を出力する。
ここでは、一例として1次側のMOSFET210のスイッチング信号H1を基準とした場合のスイッチング指令H1〜H4の生成方法を説明する。
まず、スイッチング信号H1は、オン時間とオフ時間の割合を50%に固定したパルス信号で生成する。
例えば、スイッチング周波数を100kHzとした場合、オン時間とオフ時間はそれぞれ5usとなる。
スイッチング信号H2は、スイッチング指令H1と逆位相の信号を生成する。すなわち、スイッチング指令H1のオン、オフ信号を反転させた信号を生成する。これによって、スイッチング指令H2は、スイッチング指令H1のオン期間にオフし、スイッチング信号H1のオフ期間にオンする。
スイッチング信号H3は、スイッチング信号H1と同様に、オン時間とオフ時間の割合を50%に固定したパルス信号で生成する。またH1のオンタイミングを基準にデューティ指令Drefだけ位相差を持たせてスイッチング信号を生成する。
スイッチング信号H4は、スイッチング信号H3と逆位相の信号を生成する。すなわち、スイッチング信号H3のオン、オフ信号を反転させた信号を生成する。
上述のようにスイッチング信号H1〜H4を生成することにより、スイッチング信号H1〜H2とH3〜H4とに位相差を持たせることができる。
この位相差により、H1とH4のオン重なり期間と、H2とH3のオン重なり期間を調整できるため、デューティ指令Drefに従って前期位相差を調整することで出力電圧指令Vrefに対応した電圧が出力できる。
なお、各相上下アームのMOSFETの短絡を防止するため、スイッチング信号H1〜H4にそれぞれデッドタイムを設けることが望ましいが、ここでは、デッドタイムを省略して説明する。
スイッチング信号補正部360は、入力されたデューティ補正量Dcompに基づきスイッチング信号H3〜H4のデューティを補正し、H3’〜H4’を生成する。
図5は、本実施形態における、デューティ補正量Dcompが正の値である場合のスイッチング信号H3〜H4とH3’〜H4’の関係図である。
スイッチング信号補正部360は、入力されたデューティ補正量Dcompが正の値である場合、MOSFET230のスイッチング信号H3のオフするタイミングを、デューティ補正量Dcomp分だけ遅らせることによって、スイッチング補正信号H3’を生成し、MOSFET240のスイッチング信号H4のオンするタイミングを、デューティ補正量Dcomp分だけ遅らせることによって、スイッチング補正信号H4’を生成する。
図6は、本実施形態における、デューティ補正量Dcompが負の値である場合のスイッチング信号H3〜H4とH3’〜H4’の関係図である。
スイッチング信号補正部360は、入力されたデューティ補正量Dcompが負の値である場合、MOSFET230のスイッチング信号H3のオフするタイミングを、デューティ補正量Dcomp分だけ進めることによって、スイッチング信号補正値H3’を生成し、MOSFET240のスイッチング信号H4のオンするタイミングを、デューティ補正量Dcomp分だけ進めることによって、スイッチング信号補正値H4’を生成する。
すなわち、スイッチング信号補正部360はデューティ補正量Dcompに基づき、スイッチング信号H3のオフタイミングおよびスイッチング信号H4のオンタイミングを補正するのみである。
ゲートドライブ回路370は、スイッチング信号H1〜H2と、補正されたスイッチング信号H3’〜H4’を1次側のMOSFET210〜240のゲート電圧V30〜V60に変換する。
(偏磁抑制方法の説明)
変圧器50の偏磁は、1次側のMOSFET210〜240のオン抵抗のばらつき、あるいは、MOSFET210〜240のスイッチング時の立ち上がり時間あるいは立ち下り時間のばらつきあるいは、主回路配線のインピーダンスのばらつきあるいは、1次側の直流電源10の電圧変動などにより発生する。
これによりトランス電流の平均値はゼロとならず、直流成分が発生し偏磁状態となってしまう。偏磁状態により、直流成分が増加し続けると、やがてトランス50のコアが磁気飽和を起こし、1次側のMOSFET210〜240に過電流が流れ、MOSFETの故障を招く恐れがある。
変圧器50の偏磁は、1次側のMOSFET210〜240のオン抵抗のばらつき、あるいは、MOSFET210〜240のスイッチング時の立ち上がり時間あるいは立ち下り時間のばらつきあるいは、主回路配線のインピーダンスのばらつきあるいは、1次側の直流電源10の電圧変動などにより発生する。
これによりトランス電流の平均値はゼロとならず、直流成分が発生し偏磁状態となってしまう。偏磁状態により、直流成分が増加し続けると、やがてトランス50のコアが磁気飽和を起こし、1次側のMOSFET210〜240に過電流が流れ、MOSFETの故障を招く恐れがある。
この偏磁状態を防止するために、偏磁量の検出手段としてトランス電流(平均値)を検出し、当該電流が0Aとなるよう補正をかけている。
具体的には、電流センサ200で検出しローパスフィルタ135を介したI10をA/D変換器320を介して変換したデジタル値ID10を基に、補正量生成部350でデューティ補正量Dcompを生成し、電力変換装置のMOSFET210〜240のスイッチングを上述したように制御することで抑制できる。
図7は、本実施形態において、偏磁のない状態から電流センサ200で検出したI10が正の値であった場合に供給するゲート電圧V30〜V60の関係を示す図である。
電力変換装置のMOSFET210〜240のスイッチングを上述したようにオンオフ制御することにより、電流センサ200で検出した電流I10が正の値である場合には、偏磁前の状態に対して、ゲート電圧V30とゲート電圧V60のオン重なり期間は、ゲート電圧V40とゲート電圧V50のオン重なり期間に対して短くなるため、変圧器50の1次側巻線40に印加される電圧は、正の電圧に対して負の電圧が印加される期間が長くなる。
具体的には、補正量生成部350によるデューティ補正量Dcompの生成により、偏磁前のゲート電圧V30とゲート電圧V60のオン重なり期間であるTon1と、偏磁ありのゲート電圧V30とゲート電圧V60のオン重なり期間であるTon1’は、Ton1’=Ton1−DComp/2となり、偏磁前のゲート電圧V40とゲート電圧V50のオン重なり期間Ton2と、偏磁ありのゲート電圧V40とゲート電圧V50のオン重なり期間Ton2’は、Ton2’=Ton2+ DComp/2となる。
すなわちTon2’−Ton1’=DComp分だけ偏磁なしに対して期間が長くなっている。
すなわちTon2’−Ton1’=DComp分だけ偏磁なしに対して期間が長くなっている。
これにより変圧器50の1次側巻線40の電流は負の方向へ増加するため、ゼロへ近づいていき変圧器50の偏磁が抑制される。
また、ゲート電圧V30とゲート電圧V60のオン重なり期間は、偏磁前の状態に対しデューティ補正量DComp/2だけ短くなるが、ゲート電圧V40とゲート電圧V50のオン重なり期間では、デューティ補正量Dcomp/2分だけ長くなるため、Ton2’+Ton1’=Ton2+Ton1の関係となる。すなわち、変圧器50の1次側巻線40への電圧印加時間の合計が補正前と後で同じであるため、電力変換装置が出力する電圧の変動を抑えることができる。
これにより、電力変換装置の出力電圧の安定性を劣化させることなく、偏磁を抑制することができる。また、偏磁抑制のための補正処理としては電圧制御量(デューティ指令)への補正と、スイッチング信号H3のオフタイミングおよびスイッチング信号H4のオンタイミングを補正するのみでよいため、単純な構造で制御することができる。
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例
えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであ
り、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集
積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等
は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソ
フトウェアで実現してもよい。
えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであ
り、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集
積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等
は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソ
フトウェアで実現してもよい。
また、制御線あるいは情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線あるいは情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
10…直流電源、20…平滑キャパシタ、30…共振用インダクタ、40…1次側巻線、50…変圧器、60…2次側巻線、70…2次側巻線、80…平滑インダクタ、90…平滑キャパシタ、100…低圧側直流電源、110…負荷、135…ローパスフィルタ、190…電圧センサ、200…電流センサ、210…MOSFET、220…MOSFET、230…MOSFET、240…MOSFET、250…整流ダイオード、260…整流ダイオード、310…制御装置、320…A/D変換器、330…デューティ指令生成部、340…スイッチング信号生成部、350…補正量生成部、360…スイッチング信号補正部、370…ゲートドライブ回路、400…電力変換装置
Claims (2)
- 上アーム及び下アームから成る第1相のスイッチング素子と、上アーム及び下アームから成る第2相のスイッチング素子と、を備えるとともに直流入力をスイッチングして変圧器の1次巻線に供給するブリッジ型のスイッチング回路と、
前記変圧器の2次巻線に発生する交流出力を整流する整流回路と、
同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動するとともに前記第1相と前記第2相のスイッチング素子に対して位相差を持たせて駆動する制御部と、を備え、
前記制御部は、前記変圧器の偏磁を検出する検出器から入力される偏磁量に基いて補正量を算出し、前記第2相の上下アームのスイッチング素子のオンとオフの時間を前記補正量に応じて所定量補正すると共に前記位相差の制御量も前記補正量に応じて所定量補正する電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記補正量は、前記第2相の上下アームのスイッチング素子のオンとオフの時間への補正量の絶対値と前記位相差制御量への補正量の絶対値の比率が 2: 1 で補正される電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229797A JP2019103200A (ja) | 2017-11-30 | 2017-11-30 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229797A JP2019103200A (ja) | 2017-11-30 | 2017-11-30 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019103200A true JP2019103200A (ja) | 2019-06-24 |
Family
ID=66977286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229797A Pending JP2019103200A (ja) | 2017-11-30 | 2017-11-30 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019103200A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021058007A (ja) * | 2019-09-30 | 2021-04-08 | 株式会社エヌエフホールディングス | 電力変換装置 |
-
2017
- 2017-11-30 JP JP2017229797A patent/JP2019103200A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021058007A (ja) * | 2019-09-30 | 2021-04-08 | 株式会社エヌエフホールディングス | 電力変換装置 |
JP7336137B2 (ja) | 2019-09-30 | 2023-08-31 | 株式会社エヌエフホールディングス | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6386549B2 (ja) | 高効率共振変換器のための装置および方法 | |
WO2015004989A1 (ja) | 双方向dc/dcコンバータ | |
US8711579B2 (en) | Switching power supply apparatus with overcurrent limiting and prolonged holding time | |
US20140334195A1 (en) | Managing leakage inductance in a power supply | |
KR102116705B1 (ko) | 컨버터 및 그 구동 방법 | |
EP3282571A1 (en) | Power converter with extended hold-up time | |
JP6559081B2 (ja) | 電力変換装置 | |
JP2013021831A (ja) | 力率改善回路 | |
JP5858217B2 (ja) | 交流−交流変換回路 | |
JP5933418B2 (ja) | 電力変換装置 | |
JP6458235B2 (ja) | スイッチング電源装置 | |
JP2019103200A (ja) | 電力変換装置 | |
US20190229604A1 (en) | Waveform shaping circuit, semiconductor device, and switching power supply device | |
JP6443652B2 (ja) | 電力変換装置 | |
JP5510846B2 (ja) | 共振型dcdcコンバータ | |
JP2005348567A (ja) | Dc−dcコンバータ | |
JP4105606B2 (ja) | スイッチング電源装置 | |
JP4406929B2 (ja) | スイッチング電源装置 | |
US10404160B2 (en) | Auxiliary converter circuit and its method of operation | |
US20170093269A1 (en) | Zero-Voltage-Switching Scheme for Phase Shift Converters | |
KR20220092510A (ko) | 전력 컨버터의 전압 모드 제어를 위한 디지털 비선형 변환 | |
JP5729762B2 (ja) | スイッチング電源装置 | |
JP6822824B2 (ja) | スイッチング電源装置 | |
JP2006158137A (ja) | スイッチング電源装置 | |
JP5665704B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171201 |