JP4406929B2

JP4406929B2 - スイッチング電源装置

Info

Publication number: JP4406929B2
Application number: JP2005031880A
Authority: JP
Inventors: 寿市村山
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2005-02-08
Filing date: 2005-02-08
Publication date: 2010-02-03
Anticipated expiration: 2025-02-08
Also published as: JP2006223021A

Description

スイッチング素子のデューティ比（オン・オフの時間比）を制御することにより、入力電力を所望の電圧値を有する出力電力に変換するスイッチング電源装置に関する。

従来のスイッチング電源装置としては、特許文献１に開示されるような２石フォワード方式のもの、いわゆるカスケードフォワードコンバータが広く知られている。図３に一般的なカスケードフォワードコンバータの回路構成を示す。

２はカスケードフォワードコンバータ１に入力電圧Ｖｉを入力する直流電源であり、その正極側には例えばＭＯＳ型ＦＥＴからなるスイッチング素子６のドレインが接続され、一方、負極側には例えばＭＯＳ型ＦＥＴからなるスイッチング素子７のソースが接続される。スイッチング素子６のソースは一次巻線10ａのドット側と接続され、スイッチング素子７のドレインは一次巻線10ａの非ドット側と接続されている。また、スイッチング素子６のドレインと一次巻線10ａの非ドット側との間にはダイオード８が接続され、スイッチング素子６のドレイン側がダイオード８のカソード、一次巻線10ａの非ドット側がダイオード８のアノードとなっている。同様に、スイッチング素子７のソースと一次巻線10ａのドット側との間にはダイオード９が接続され、スイッチング素子７のソース側がダイオード９のアノード、一次巻線10ａのドット側がダイオード９のカソードとなっている。スイッチング素子６，７のゲートには、パルス駆動信号を供給するスイッチング制御手段11が接続されている。スイッチング制御手段11は、出力電圧Ｖｏを安定化させるために、出力電圧Ｖｏの変動に応じてスイッチング素子６，７に供給するパルス駆動信号のパルス導通幅を可変制御するものである。５は入力電圧Ｖｉの脈流を除去するためのコンデンサであり、直流電源２に並列接続される。

トランス10の二次巻線10ｂには、該二次巻線10ｂに誘起された誘起電圧を整流平滑するための、整流ダイオード15と、フライホイールダイオード16と、チョークコイル17と、平滑コンデンサ18とからなる整流平滑回路が接続される。より詳細には、二次巻線10ｂのドット側に整流ダイオード15のアノードが接続され、二次巻線10ｂの非ドット側にフライホイールダイオード16のアノードが接続され、そして整流ダイオード15のカソードとフライホイールダイオード16のカソードとが接続されている。フライホイールダイオード16の両端間には、チョークコイル17と平滑コンデンサ18とが逆Ｌ形に接続されており、この平滑コンデンサ18の両端間に、負荷21に出力電圧Ｖｏを供給するための一対の出力端子19，20が設けられている。

カスケードフォワードコンバータ１では、スイッチング素子６，７が同時にオン・オフすることにより出力電圧Ｖｏが負荷21へ出力される。すなわち、カスケードフォワードコンバータ１の運転時には、スイッチング制御手段11が同期したパルス駆動信号をスイッチング素子６，７のゲートにそれぞれ供給し、スイッチング素子６，７を同時にスイッチングさせることにより、直流電源２から入力電圧Ｖｉがトランス10の一次巻線10ａに断続的に印加される。そして、トランス10の二次巻線10ｂに誘起された電圧は、整流ダイオード15とフライホイールダイオード16で整流された後、チョークコイル17と平滑コンデンサ18とにより平滑され、出力端子19，20間に接続された負荷21へ直流出力電圧Ｖｏとして出力される。

図４は、カスケードフォワードコンバータ１が運転している際に、ローサイド側のスイッチング素子７のドレイン−ソース間電圧Ｖdsと、ハイサイド側のダイオード８に流れるリセット電流Ｉｒとを示した波形図である。スイッチング素子６，７がオンしているオン期間Ｔonでは、ドレイン−ソース間電圧Ｖdsが略０Ｖとなり、すなわちスイッチング素子６，７のドレイン−ソース間が導通し、直流電源２から入力電圧Ｖｉがトランス10の一次巻線10ａに印加される。一方、スイッチング素子６，７がオフしているオフ期間Ｔoffでは、一次巻線10ａ間にはトランス10に蓄えられた磁気エネルギーによる電圧が発生し、ドレイン−ソース間電圧Ｖdsが急激に上昇する。ドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉに達すると、ダイオード８，９がターンオンし、直流電源２の負極側→ダイオード９→一次巻線10ａ→ダイオード８→直流電源２の正極側に至る経路をリセット電流Ｉｒが流れ、トランス10の磁気エネルギーが直流電源２に回生される。このとき、ドレイン−ソース間電圧Ｖdsは入力電圧Ｖｉにクランプされており、リセット電流Ｉｒによるトランス10の磁気エネルギーの回生が進むと、当該磁気エネルギーの減少に伴いリセット電流Ｉｒが時間と共に減少していく。そして、リセット電流が０になると、ドレイン−ソース間電圧Ｖdsが次第に減少していき、最終的には、ダイオード８，９の寄生容量等のバランスによりドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉの１／２付近まで減少することとなる。
特開平７−１７７７４１号公報

しかし、カスケードフォワードコンバータ１のような従来のスイッチング電源装置では、通常、スイッチング素子６，７に供給されるパルス駆動信号の最大デューティＤmax（１周期における最大オン比率）が５０％までに制限されるため、図５で示すような入力電圧Ｖｉが低い低入力時（又は入力遮断時等）に、出力電圧Ｖｏの定格値が保持できなくなるという問題があった。一般に、カスケードフォワードコンバータ１などのコンバータでは、トランス10へ印加する電圧が一方向であるため、スイッチング素子６，７のオフ期間Ｔoffにトランス10の磁束をリセットしないとコアが磁気飽和を起こして、一次側回路に過電流が流れてしまう。そこで、トランスの磁束密度を表すＥＴ積（印加電圧とその印加時間との積）から導き出されるリセット条件Ｖｉ・Ｄmax＜Ｖｒ（１−Ｄmax）を満たす必要がある。なお、Ｖｒはスイッチング素子６，７のオフ時に一次巻線10ａに発生するリセット電圧である。カスケードフォワードコンバータ１では、リセット電圧Ｖｒがスイッチング素子６，７のオフ期間Ｔoffにおけるドレイン−ソース間電圧Ｖdsとなるが、前述したようにドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉでクランプされてしまうため、リセット電圧Ｖｒを入力電圧Ｖｉ以上にすることができない。従って、当該リセット条件においてＶｒ＝ＶｉとするとＤmax＜０．５となり、最大デューティＤmaxが５０％までに制限されていた。低入力時には出力電圧Ｖｏを維持するために、当該デューティを高くする必要があるが、当該デューティを５０％以上にすることができず、出力電圧Ｖｏを維持することが困難であった。

そこで本発明は上記問題点に鑑み、最大デューティの制限を緩和して、出力電圧の保持時間を長く延ばすことが可能なスイッチング電源装置を提供することを目的とする。

本発明における請求項１のスイッチング電源装置では、一次巻線と二次巻線を有するトランスと、前記一次巻線とこの一次巻線の一端に接続された第１のスイッチング素子と前記一次巻線の他端に接続された第２のスイッチング素子とからなる直列回路と、正極側が前記第１のスイッチング素子となる一方、負極側が前記第２のスイッチング素子となり、前記直列回路に入力電圧を供給する直流電源と、前記一次巻線の他端から前記直流電源の正極側へ電流をバイパスする第１の整流素子と、前記直流電源の負極側から前記一次巻線の一端へ電流をバイパスする第２の整流素子とを備え、前記第１のスイッチング素子及び前記第２のスイッチング素子をオン・オフ動作させることにより前記一次巻線に断続的に前記入力電圧を印加し、前記二次巻線から出力電圧を取り出すスイッチング電源装置において、前記第１のスイッチング素子及び前記第２のスイッチング素子のオフ時に前記一次巻線に発生するリセット電圧のクランプ電圧値を、前記入力電圧に所望の電圧を加えた電圧値に移すクランプ電圧シフト手段と、前記クランプ電圧シフト手段に並列接続されるスイッチ素子と、前記入力電圧を監視する低入力電圧検知手段とを設け、前記入力電圧が高い通常時に、前記低入力電圧検知手段が前記スイッチ素子をオンにする信号を出力し、前記クランプ電圧シフト手段を短絡状態にする一方、前記入力電圧が低い低入力時に、前記低入力電圧検知手段が前記スイッチ素子をオフにする信号を出力し、前記クランプ電圧シフト手段を機能させる構成としている。

本発明は、リセット電圧を高くすることにより、最大デューティの制限を緩和できることに着目してなされたものであり、クランプ電圧シフト手段がリセット電圧のクランプ電圧値を入力電圧より高い電圧値にシフトさせることにより、当該リセット電圧を入力電圧以上とすることができるため、スイッチング素子の最大デューティが５０％に制限されず、低入力時でも出力電圧の保持時間を長く延ばすことができる。

また、大きなディーティを必要としない入力電圧の高い通常時には、スイッチ素子がオンすることでクランプ電圧シフト手段が短絡されるため、クランプ電圧シフト手段における損失を少なくすることができる。

本発明における請求項２のスイッチング電源装置では、前記クランプ電圧シフト手段が定電圧素子である。

このようにすると、簡単な回路構成でリセット電圧のクランプ電圧値を所定の値に容易に調整することができ、リセット電圧がスイッチング素子の耐圧を超えることによる破損を防止することができる。

本発明の請求項１によると、最大デューティの制限を緩和して、出力電圧の保持時間を長く延ばすことが可能であり、しかも低入力時にのみクランプ電圧シフト手段を機能させて、無駄な損失を抑えるスイッチング電源装置を提供することができる。

本発明の請求項２によると、スイッチング素子が破損しない範囲内でリセット電圧を上昇させて、最大デューティの制限を緩和することができる。

以下、添付図面を参照しながら、本発明におけるスイッチング電源装置の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。

図１は、本実施例におけるカスケードフォワードコンバータ１の回路構成を示したものである。本実施例においてもスイッチング電源装置としての基本構成は従来のものと同じである。すなわち、カスケードフォワードコンバータ１に入力電圧Ｖｉを入力する直流電源２の両端間には、ハイサイド側となるスイッチング素子６とトランス10の一次巻線10ａとローサイド側となるスイッチング素子７とからなる直列回路が接続されると共に、コンデンサ５が並列接続されており、スイッチング素子６，７のゲートには、パルス駆動信号を供給するスイッチング制御手段11が接続されている。また、トランス10の二次巻線10ｂには、該二次巻線10ｂに誘起された誘起電圧を整流平滑するための、整流ダイオード15と、フライホイールダイオード16と、チョークコイル17と、平滑コンデンサ18とからなる整流平滑回路が接続され、この平滑コンデンサ18の両端間に、負荷21に出力電圧Ｖｏを供給するための一対の出力端子19，20が設けられている。

本実施例においても、スイッチング素子６のドレインと一次巻線10ａの非ドット側との間には、スイッチング素子６のドレイン側がダイオード８のカソード、一次巻線10ａの非ドット側がダイオード８のアノードとなるよう、ダイオード８が接続されると共に、スイッチング素子７のソースと一次巻線10ａのドット側との間には、スイッチング素子７のソース側がダイオード９のアノード、一次巻線10ａのドット側がダイオード９のカソードとなるよう、ダイオード９が接続されるが、本実施例ではスイッチング素子６のドレインとダイオード８のカソードとの間に、クランプ電圧シフト手段としてのツェナーダイオード30とスイッチ素子31とからなる並列回路が挿入されている。

ツェナーダイオード30は、アノードがスイッチング素子６のドレインと、カソードがダイオード８のカソードとそれぞれ接続されており、後述するようにダイオード８をリセット電流Ｉｒが流れると所定のツェナー電圧Ｖｚを生じる。スイッチ素子31は、例えばトランジスタやリレーなどであり、低入力電圧検知手段32からのオン・オフ信号に応じてオン・オフ動作を行う。この低入力電圧検知手段32は、直流電源２の両端間に接続され、入力電圧Ｖｉの電圧監視を行うものであり、通常時にはスイッチ素子31へオン信号を出力する一方、入力電圧Ｖｉが所定の値まで低下した低入力時にはスイッチ素子31へオフ信号を出力する。すなわち、入力電圧Ｖｉが高い通常時にはスイッチ素子31がオン（導通）し、ツェナーダイオード30が短絡状態となる一方、入力電圧Ｖｉが低い低入力時にはスイッチ素子31がオフ（開放）し、ツェナーダイオード30が機能することとなる。

次に上記構成についてカスケードフォワードコンバータ１の動作と共にその作用を説明する。

カスケードフォワードコンバータ１の運転時には、スイッチング制御手段11が同期したパルス駆動信号をスイッチング素子６，７のゲートにそれぞれ供給し、スイッチング素子６，７を同時にスイッチングさせることにより、直流電源２から入力電圧Ｖｉがトランス10の一次巻線10ａに断続的に印加される。そして、トランス10の二次巻線10ｂに誘起された電圧は、整流ダイオード15とフライホイールダイオード16で整流された後、チョークコイル17と平滑コンデンサ18とにより平滑され、出力端子19，20間に接続された負荷21へ直流出力電圧Ｖｏとして出力される。

入力電圧Ｖｉが高い通常時にはツェナーダイオード30が短絡状態となっているため、トランス10のリセット動作は従来例で示した図４と同様となる。すなわち、オフ期間Ｔoffでは、オン期間Ｔonにトランス10に蓄えられた磁気エネルギーによるリセット電圧Ｖｒ（ドレイン−ソース間電圧Ｖds）が発生し、直流電源２の負極側→ダイオード９→一次巻線10ａ→ダイオード８→直流電源２の正極側に至る経路をリセット電流Ｉｒが流れ、トランス10の磁気エネルギーが直流電源２に回生される。このとき、リセット電圧Ｖｒとなるドレイン−ソース間電圧Ｖdsは入力電圧Ｖｉにクランプされているため、最大デューティが５０％に制限されている。

何らかの原因で入力電圧Ｖｉが所定の値まで低下して低入力時になると、当該低入力状態を低入力電圧検知手段32が検知し、スイッチ素子31へオフ信号を出力する。このオフ信号によりスイッチ素子31がオフし、ツェナーダイオード30へリセット電流Ｉｒが流れるようになる。オフ期間Ｔoffにリセット電流Ｉｒが流れると、ツェナーダイオード30にツェナー電圧Ｖｚが発生するが、このツェナー電圧Ｖｚは、一次巻線10ａの非ドット側に対して、入力電圧Ｖｉに重畳する方向に発生するため、図２に示すように、ドレイン−ソース間電圧Ｖdsは入力電圧Ｖｉとツェナー電圧Ｖｚの和（Ｖds＝Ｖｉ＋Ｖｚ）となる。すなわち、ツェナーダイオード30は、リセット電圧Ｖｒをクランプするクランプ電圧値を入力電圧Ｖｉから、それより高い電圧値となる電圧値Ｖｉ＋Ｖｚにシフトさせる作用をする。従って、ドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉ以上となり、トランス10の一次巻線10ａに入力電圧Ｖｉ以上のリセット電圧Ｖｒを印加することができる。ここで、リセット条件Ｖｉ・Ｄmax＜Ｖｒ（１−Ｄmax）を検討する。当該条件式をＤmaxについて変形すると、Ｖｒ＝Ｖds＝Ｖｉ＋Ｖｚを用いて、Ｄmax＜（Ｖｉ＋Ｖｚ）／（２Ｖｉ＋Ｖｚ）と表される。図２の場合では、Ｖｉ＝２７０Ｖ，Ｖｚ＝８０Ｖであるため、Ｄmax＜３５０／６２０≒０．５６５となり、理論的には最大デューティＤmaxを約５６．５％まで広くとることができる。なお、図２での実際のデューティは約５３．７％となっている。よって、５０％までとなる最大デューティＤmaxの制限を緩和して、出力電圧Ｖｏの保持時間を長く延ばすことが可能となる。

本実施例におけるスイッチング素子６，７の耐圧は、通常時では入力電圧Ｖｉでよいが、低入力時には大きく変化することとなる。すなわち、スイッチング素子６の電圧ストレスは変化しないため同じ耐圧でよいが、スイッチング素子７にはＶds＝Ｖｉ＋Ｖｚの電圧が印加されるため、それに応じた耐圧が必要となる。そのため、スイッチング素子７の耐圧を考慮してそれに応じたツェナー電圧Ｖｚを有するツェナーダイオード30を選定しなければならない。

本実施例の変形例としては、ツェナーダイオード30の代わりに例えばトランジスタなどを用いてリセット電圧Ｖｒのクランプ電圧値をリニアに制御するものも考えられる。要するに、リセット電圧Ｖｒのクランプ電圧値をシフトさせるクランプ電圧シフト手段としては、リセット電流Ｉｒを通し、所望の電圧を発生させることが可能なものであればよい。この場合でも、スイッチング素子７の耐圧を考慮して、リセット電圧Ｖｒとなるドレイン−ソース間電圧Ｖdsを破損しない程度のレベルに抑える必要がある。その点、本実施例のようにツェナーダイオード30をクランプ電圧シフト手段として用いた場合には、簡単な回路構成でリセット電圧Ｖｒのクランプ電圧値を所定の値Ｖｉ＋Ｖｚに容易に調整することができ、リセット電圧Ｖｒがスイッチング素子７の耐圧を超えることによる破損を防止することができる。

また、本実施例では、ツェナーダイオード30に並列にスイッチ素子31を接続することで、低入力時にのみ最大デューティＤmaxの制限を緩和するようにしているが、通常時でも最大デューティＤmaxを５０％以上にする必要がある場合には、スイッチ素子31を設けなくても良い。但し、この場合、デューティは広くとれるがダイオード８とツェナーダイオード30での損失が大きくなる。言い換えれば、スイッチ素子31を設けて、入力電圧の定常時にツェナーダイオード30を短絡することにより、ツェナーダイオード30における損失を少なくすることができる。

以上のように本実施例では、一次巻線10ａと二次巻線10ｂを有するトランス10と、一次巻線10ａとこの一次巻線10ａの一端に接続された第１のスイッチング素子６と一次巻線10ａの他端に接続された第２のスイッチング素子７とからなる直列回路と、正極側がスイッチング素子６となる一方、負極側がスイッチング素子７となり、前記直列回路に入力電圧Ｖｉを供給する直流電源２と、一次巻線10ａの他端から直流電源２の正極側へリセット電流Ｉｒをバイパスする第１の整流素子たるダイオード８と、直流電源２の負極側から一次巻線10ａの一端へリセット電流Ｉｒをバイパスする第２の整流素子たるダイオード９とを備え、スイッチング素子６及びスイッチング素子７をオン・オフ動作させることにより一次巻線10ａに断続的に入力電圧Ｖｉを印加し、二次巻線10ｂから出力電圧Ｖｏを取り出すスイッチング電源装置たるカスケードフォワードコンバータ１において、スイッチング素子６，７のオフ時に一次巻線10ａに発生するリセット電圧Ｖｒのクランプ電圧値を、入力電圧Ｖｉに所望の電圧としてのツェナー電圧Ｖｚを加えた電圧値に移すクランプ電圧シフト手段としてのツェナーダイオード30と、ツェナーダイオード30に並列接続されるスイッチ素子31と、入力電圧Ｖｉを監視する低入力電圧検知手段32とを設け、入力電圧Ｖｉが高い通常時に、低入力電圧検知手段32がスイッチ素子31をオンにする信号を出力し、ツェナーダイオード30を短絡状態にする一方、入力電圧Ｖｉが低い低入力時に、前記低入力電圧検知手段32がスイッチ素子31をオフにする信号を出力し、ツェナーダイオード30を機能させる構成としている。

本発明は、リセット電圧Ｖｒを高くすることにより、最大デューティＤmaxの制限を緩和できることに着目してなされたものであり、ツェナーダイオード30がリセット電圧Ｖｒのクランプ電圧値を入力電圧Ｖｉより高い電圧値にシフトさせることにより、当該リセット電圧Ｖｒを入力電圧Ｖｉ以上とすることができるため、スイッチング素子６，７の最大デューティＤmaxが５０％に制限されず、低入力時でも出力電圧Ｖｏの保持時間を長く延ばすことができる。従って、最大デューティＤmaxの制限を緩和して、出力電圧Ｖｏの保持時間を長く延ばすことが可能なスイッチング電源装置を提供することができる。

さらに、大きなディーティを必要としない入力電圧Ｖｉの高い通常時には、スイッチ素子31がオンすることでツェナーダイオード30が短絡されるため、ツェナーダイオード30における損失を少なくすることができる。従って、低入力時にのみツェナーダイオード30を機能させて、無駄な損失を抑えることができる。

また本実施例のカスケードフォワードコンバータ１では、前記クランプ電圧シフト手段が定電圧素子としてのツェナーダイオード30である。

このようにすると、簡単な回路構成でリセット電圧Ｖｒのクランプ電圧値を所定の値Ｖｉ＋Ｖｚに容易に調整することができ、リセット電圧Ｖｒがスイッチング素子７の耐圧を超えることによる破損を防止することができる。従って、スイッチング素子７が破損しない範囲内でリセット電圧Ｖｒを上昇させて、最大デューティＤmaxの制限を緩和することができる。

なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。クランプ電圧シフト手段は、リセット電圧Ｖｒの基準電位となる一次巻線10ａの一端から見た相対的なクランプ電圧値をシフトさせることができればよく、例えばローサイド側などリセット電流Ｉｒが流れる経路上にツェナーダイオード30を設けてもよい。ツェナーダイオード30をローサイド側に設ける場合には、例えば、ツェナーダイオード30のカソードを直流電源２の負極側に接続し、ツェナーダイオード30のアノードをダイオード９のアノードに接続すればよい。

本発明の第１実施例におけるスイッチング電源装置の構成を示す回路図である。同上、スイッチング電源装置の低入力時（入力電圧Ｖｉ＝２７０Ｖ）でのリセット電圧Ｖｒ及びリセット電流Ｉｒを示す波形図である。従来例におけるスイッチング電源装置の構成を示す回路図である。同上、スイッチング電源装置の通常時（入力電圧Ｖｉ＝３００Ｖ）でのリセット電圧Ｖｒ及びリセット電流Ｉｒを示す波形図である。同上、スイッチング電源装置の低入力時（入力電圧Ｖｉ＝２７０Ｖ）でのリセット電圧Ｖｒ及びリセット電流Ｉｒを示す波形図である。

１カスケードフォワードコンバータ（スイッチング電源装置）
２直流電源
６スイッチング素子（第１のスイッチング素子）
７スイッチング素子（第２のスイッチング素子）
８ダイオード（第１の整流素子）
９ダイオード（第２の整流素子）
10 トランス
10ａ一次巻線
10ｂ二次巻線
30 ツェナーダイオード（クランプ電圧シフト手段，定電圧素子）
31 スイッチ素子
32 低入力電圧検知手段

Claims

一次巻線と二次巻線を有するトランスと、前記一次巻線とこの一次巻線の一端に接続された第１のスイッチング素子と前記一次巻線の他端に接続された第２のスイッチング素子とからなる直列回路と、
正極側が前記第１のスイッチング素子となる一方、負極側が前記第２のスイッチング素子となり、前記直列回路に入力電圧を供給する直流電源と、
前記一次巻線の他端から前記直流電源の正極側へ電流をバイパスする第１の整流素子と、前記直流電源の負極側から前記一次巻線の一端へ電流をバイパスする第２の整流素子とを備え、前記第１のスイッチング素子及び前記第２のスイッチング素子をオン・オフ動作させることにより前記一次巻線に断続的に前記入力電圧を印加し、前記二次巻線から出力電圧を取り出すスイッチング電源装置において、
前記第１のスイッチング素子及び前記第２のスイッチング素子のオフ時に前記一次巻線に発生するリセット電圧のクランプ電圧値を、前記入力電圧に所望の電圧を加えた電圧値に移すクランプ電圧シフト手段と、
前記クランプ電圧シフト手段に並列接続されるスイッチ素子と、
前記入力電圧を監視する低入力電圧検知手段とを設け、
前記入力電圧が高い通常時に、前記低入力電圧検知手段が前記スイッチ素子をオンにする信号を出力し、前記クランプ電圧シフト手段を短絡状態にする一方、前記入力電圧が低い低入力時に、前記低入力電圧検知手段が前記スイッチ素子をオフにする信号を出力し、前記クランプ電圧シフト手段を機能させる構成としたことを特徴とするスイッチング電源装置。
前記クランプ電圧シフト手段が定電圧素子であることを特徴とする請求項１記載のスイッチング電源装置。