JP2009232662A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】出力電圧と発振周波数とを調整することにより、インダクタンス素子に対する負荷を増大させることなく入力電圧の低電圧側の動作範囲を拡張することが可能なＤＣ／ＤＣコンバータを提供すること。
【解決手段】所定周波数でスイッチング動作を繰り返すことにより出力電圧を基準電圧に応じた電圧値に維持するものであり、入力電圧の電圧値と所定電圧値とを比較する電圧比較器と、電圧比較器による比較結果に応じて、基準電圧の電圧値を、所定電圧値に対して入力電圧の電圧値が高電圧である場合に比して低電圧である場合に、低い電圧値に切り替える基準電圧器と、電圧比較器による比較結果に応じて、発振周波数を、所定電圧値に対して入力電圧の電圧値が高電圧である場合に比して低電圧である場合に低い周波数に切り替える発振器とを備えている。
【選択図】図１

Description

本発明は、スイッチング制御で動作するＤＣ／ＤＣコンバータに関するものであり、特に、低入力電圧時の制御に関するものである。

特許文献１に開示されているスイッチング電源は、入力電圧を所定の電圧に変換するトランスと、所定の発振周波数で発振動作する発振器と、トランスの一次巻線ＴＮ１に接続されたスイッチング素子と、発振器の発振周波数出力を入力し、この発振周波数をスイッチング素子の駆動周波数とするとともに、出力電圧検出信号に基づいて出力電圧を一定値に制御する制御回路を有している。このスイッチング電源では、入力電圧に応じて発振器の発振周波数を可変に制御する。具体的には、入力電圧が小さいとする検出信号が入力されると、発振インピーダンスを大きい方向に可変させて、発振器の発振周波数を低くさせる。これにより、スイッチング素子の動作周波数を低く制御でき、スイッチング損失を低減するものである。

特開２０００−１６６２３１号公報

上記特許文献１に例示される一般的なスイッチング電源では、一定の発振周波数でスイッチング素子の導通期間が制御される。いわゆるパルス幅変調（以下、ＰＷＭ（Pulse Width Modulation）と記す）制御が行われる。発振周波数の１周期におけるスイッチング素子の導通期間の時間割合はオンデューティと称される。オンデューティは、入力電圧、出力電圧、トランスまたはインダクタといったインダクタンス素子等の各種回路パラメータにより決定される。一般的に入力電圧が低電圧になるほど、オンデューティは大きな値とする必要がある。低電圧の入力電圧から同じ電力を出力側に供給するためには、スイッチング素子を導通する期間を長くする必要があるからである。

入力電圧の低電圧化に伴いオンデューティが増大するところ、更に発振周波数を低周波数化することにより一周期は長くなる。このため、一周期においてインダクタンス素子にエネルギーが蓄積される実時間は長くなってしまい、インダクタンス素子の磁束密度が増大する。

このため、入力電圧の低電圧範囲においてインダクタンス素子のコアが磁気飽和することを防止する必要性から、インダクタンス素子のコアサイズは、通常動作範囲で必要とされるコアサイズより更に余裕をもったサイズとすることが必要となる。つまり、通常動作範囲で必要とされるインダクタンス素子に比して大きな体格を有するインダクタンス素子を備える必要がある。インダクタンス素子の体格に制約がある場合には、入力電圧の低電圧側の動作範囲が制約されることとなる。

以上のように、特許文献１のスイッチング電源では、回路の体格が大きなものとなってしまうか、あるいは入力電圧の低電圧側の動作範囲に制約を受けてしまうおそれがあり問題である。

本発明は、上記の課題に鑑み提案されたものであって、インダクタンス素子の体格の増大も入力電圧の低電圧側の動作範囲の制約もなく入力電圧の低電圧側の動作範囲を拡張することが可能なＤＣ／ＤＣコンバータを提供することを目的とする。

本発明に係るＤＣ／ＤＣコンバータは、所定周波数でスイッチング素子を制御することにより出力電圧を基準電圧に応じた電圧値に維持するものであり、ＤＣ／ＤＣコンバータに入力される入力電圧の電圧値と所定電圧値とを比較する電圧比較器と、入力電圧の電圧値が前記所定電圧値より高い場合、第１の基準電圧を出力すると共に入力電圧の電圧値が前記所定電圧値より低い場合、第１の基準電圧より低い電圧の第２の基準電圧を出力する基準電圧器と、入力電圧の電圧値が所定電圧値より高い場合、第１の周波数を出力すると共に入力電圧の電圧値が所定電圧値より低い場合、第１の周波数より低い周波数の第２の周波数を出力する発振器と、出力電圧を基準電圧部から出力される基準電圧に維持するように発振器から出力される周波数でスイッチング素子を制御する制御部とを備えている。

本発明に係るＤＣ／ＤＣコンバータでは、電圧比較器が入力電圧の電圧値をモニタして所定電圧値との電圧値の大小関係を比較する。電圧比較器による比較結果の大小関係に応じて、基準電圧器が基準電圧の電圧値を切り替え、発振器が発振周波数を切り替える。具体的には、所定電圧値に対して入力電圧の電圧値が高電圧である場合には、基準電圧を第１の基準電圧にし、発振周波数を第１の周波数にする。所定電圧値に対して入力電圧の電圧値が低電圧である場合には、基準電圧を第１の基準電圧より低い電圧の第２の基準電圧にし、発振周波数を第２の周波数にする。

これにより、インダクタンス素子の体格増大も入力電圧の低電圧側の動作範囲の制約もなく入力電圧の低電圧側の動作範囲を拡張することができる。

また、上記本発明に係るＤＣ／ＤＣコンバータにおいては、所定電圧値は、入力電圧の電圧値が所定電圧値と等しい場合、第１の周波数における最大のオンデューティでスイッチング素子を制御すると出力電圧として第１の基準電圧より低い値を出力するような値である。

これにより、入力電圧が所定電圧値である場合は、出力側が要求している電力を供給できない状態であることがわかり、ＤＣ／ＤＣコンバータが電力供給の限界にある状態を検出することができる。

また、上記本発明に係るＤＣ／ＤＣコンバータにおいては、第１の基準電圧と第１の周波数の周期との積は、第２の基準電圧と第２の周波数の周期との積と同じであることが好ましい。

磁束密度は出力電圧と発振周期との積に比例した特性を有しているため、第２の基準電圧を出力電圧として出力するときの磁束密度を第１の基準電圧を出力電圧として出力するときの磁束密度と同じにすることができる。この磁束密度を最大磁束密度に設定してやれば、小型のトランスを効率よく使用して動作を行なわせることができる。

また、上記本発明に係るＤＣ／ＤＣコンバータにおいては、電圧比較器は、電圧値の異なる複数の所定電圧値ごとに備えられ、複数の所定電圧値ごとに入力電圧の電圧値と比較を行い、ＤＣ／ＤＣコンバータに入力される入力電圧の電圧値と所定電圧値より低い電圧値の第２の所定電圧値とを比較する第２の電圧比較器を有し、基準電圧器は、入力電圧の電圧値が第２の所定電圧値より低い場合、第２の基準電圧より低い電圧の第３の基準電圧を出力し、発振器は、入力電圧の電圧値が第２の所定電圧値より低い場合、第２の周波数より低い周波数の第３の周波数を出力することが好ましい。

これにより、入力電圧の低減に従って、基準電圧および発振周波数を段階的に切り替えることができる。多段階に切り替えることにより、入力電圧の低電圧側の動作範囲を拡張することができる。また、出力電圧の電圧値および発振周波数を段階的に低減させることができる。切り替え前後の動作条件で、出力電圧および発振周波数の急激な変化を抑制することができる。

本発明のＤＣ／ＤＣコンバータによれば、インダクタンス素子の体格の増大も入力電圧の低電圧側の動作範囲の制約もなく入力電圧の低電圧側の動作範囲を拡張することができる。

図１に示す第１実施形態のＤＣ／ＤＣコンバータの回路ブロック図について、回路構成を以下に示す。第１実施形態のＤＣ／ＤＣコンバータは、一次巻線ＴＮ１と二次巻線ＴＮ２とを有するトランスＴと、一次側回路と、二次側回路とを備えている。
一次側回路は、一次巻線ＴＮ１、電源コンデンサＣＩ、およびブリッジ回路とを備えている。電源コンデンサＣＩは、入力端子ＶＩＮの両端子間に接続されている。ブリッジ回路は、４つのスイッチングトランジスタＴ１乃至Ｔ４からなり、スイッチングトランジスタＴ１乃至Ｔ４としてＭＯＳＦＥＴが使用されている。スイッチングトランジスタＴ１は、ドレインが入力端子ＶＩＮのプラス端子に接続され、ソースがスイッチングトランジスタＴ２のドレインに接続されている。スイッチングトランジスタＴ２のソースは入力端子ＶＩＮのマイナス端子に接続され、スイッチングトランジスタＴ１のソースとスイッチングトランジスタＴ２のドレインとの中点がトランスＴの一次巻線ＴＮ１の一方の端子に接続されている。スイッチングトランジスタＴ３は、ドレインが入力端子ＶＩＮのプラス端子に接続され、ソースがスイッチングトランジスタＴ４のドレインに接続されている。スイッチングトランジスタＴ４のソースは入力端子ＶＩＮのマイナス端子に接続され、スイッチングトランジスタＴ３のソースとスイッチングトランジスタＴ４のドレインとの中点がトランスＴの一次巻線ＴＮ１の他方の端子に接続されている。すなわち、ブリッジ回路はＨブリッジ回路を構成する。

二次側回路は、二次巻線ＴＮ２、ダイオードＤ１、ダイオードＤ２、容量素子Ｃ１、容量素子Ｃ２、チョークコイルＬ１、および平滑コンデンサＣＯを備えている。
二次巻線ＴＮ２は、センタータップと巻線両端のタップの３端子を備えている。二次巻線ＴＮ２のセンタータップは、ＤＣ／ＤＣコンバータが収納されている筐体などの接地電位に接続されている。二次巻線ＴＮ２の巻線両端のタップのうち一方のタップは、ダイオードＤ１のアノード端子が接続されている。ダイオードＤ１のアノード・カソード間には、容量素子Ｃ１が並列に接続されている。また、二次巻線ＴＮ２の巻線両端のタップのうち他方のタップは、ダイオードＤ２のアノード端子が接続されている。ダイオードＤ２のアノード・カソード間には、容量素子Ｃ２が並列に接続されている。ダイオードＤ１、Ｄ２のカソード端子は互いに接続されている。

互いに接続されたダイオードＤ１、Ｄ２のカソード端子は、チョークコイルＬ１の一端に接続されている。チョークコイルＬ１の他端は、出力端子ＶＯＵＴに接続されている。出力端子ＶＯＵＴと基準端子との間には平滑コンデンサＣＯが接続されている。出力端子ＶＯＵＴの基準端子は、接地電位である。

尚、トランスＴは、一次巻線ＴＮ１と二次巻線ＴＮ２とで巻線方向が同一方向である。第１実施形態のＤＣ／ＤＣコンバータはフォワードコンバータを構成する。

電圧比較器１は、一方の入力端子が入力端子ＶＩＮに接続され、他方の入力端子が所定電圧値ＶＢを出力する所定電圧源２に接続されている。電圧比較器１の出力端子は、発振器３および基準電圧器４に接続されている。

発振器３は、電圧比較器１からの出力に基づいて出力する発振周波数を決める。本実施の形態では、図２に示すように入力電圧ＶIＮの電圧値が所定電圧値ＶＢより大きいときは第１の周波数ｆｌの発振信号ｆＯＳＣを出力し、入力電圧ＶＩＮの電圧値が所定電圧値ＶＢ以下のときは第２の周波数ｆ２の発振信号ｆＯＳＣを出力する。

基準電圧器４は、電圧比較器１からの出力に基づいて出力する基準電圧Ｖｒｅｆを決める。本実施の形態では、入力電圧ＶＩＮの電圧値が所定電圧値のＶＢより大きいときは第１の電圧値ＶＯ１の基準電圧Ｖｒｅｆを出力し、入力電圧ＶＩＮの電圧値が所定電圧値ＶＢ以下のときは第２の電圧値ＶＯ２の基準電圧Ｖｒｅｆを出力する。

制御部としてのコントローラ５は、発振器３から出力される発振信号ｆＯＳＣ，基準電圧器４から出力される基準電圧Ｖｒｅｆ，出力端子ＶＯＵＴに繋がる出力電圧線から図示しない絶縁素子を介して出力される出力電圧ＶＯＵＴに基づいてスイッチングトランジスタＴ１乃至Ｔ４をスイッチング制御する信号を生成する。具体的には、トランスＴの磁束が発振信号ｆＯＳＣの１周期ごとにリセットされるとともに出力電圧ＶＯＵＴが基準電圧ＶｒｅｆとなるようにスイッチングトランジスタＴ１乃至Ｔ４のオンデューティ（発振周波数の１周期においてスイッチングトランジスタがオンしている期間の時間割合）を決定する。本実施形態では、発振信号ｆＯＳＣの１周期でスイッチングトランジスタＴ１、Ｔ４がオン（このときスイッチングトランジスタＴ２、Ｔ３はオフ）した後、スイッチングトランジスタＴ１、Ｔ４がオンした時間と同じ時間だけスイッチングトランジスタＴ２、Ｔ３をオン（このときスイッチングトランジスタＴ１、Ｔ４はオフ）することでインダクタンス素子の磁束を発振信号ｆＯＳＣの１周期ごとにリセットする。

次に動作について図１〜図３を使って説明する。
図３は、入力電圧ＶＩＮに対する出力電圧ＶＯＵＴの特性を示す図である。

入力電圧ＶＩＮが電圧値ＶＡ以上の場合、発振器３は、第１の周波数ｆ１の発振信号ｆＯＳＣをコントローラ５に出力し、基準電圧器４は、第１の電圧値ＶＯ１の基準電圧Ｖｒｅｆをコントローラ５に出力する。
コントローラ５は、第１の周波数ｆ１の１周期で出力電圧ＶＯＵＴが第１の電圧値ＶＯ１となるようにスイッチングトランジスタＴ１乃至Ｔ４のオンデューティを決定し、スイッチングトランジスタＴ１乃至Ｔ４を制御する。

入力電圧ＶＩＮが電圧値ＶＡになると、スイッチングトランジスタＴ１乃至Ｔ４は、スイッチングトランジスタＴ１、Ｔ２およびスイッチングトランジスタＴ３、Ｔ４に短絡電流が流れないように設けられるデッドタイム（スイッチングトランジスタＴ１乃至Ｔ４が全てオフの時間）を除いてスイッチングトランジスタＴ１、Ｔ４またはスイッチングトランジスタＴ２、Ｔ３のどちらかがオンしている状態となる。つまり、電圧値ＶＡは、第１の周波数ｆｌにおける最大のオンデューティでスイッチングトランジスタＴ１乃至Ｔ４を制御したとき、出力電圧ＶＯＵＴが第１の電圧値ＶＯ１となるような値である。

入力電圧ＶＩＮが電圧値ＶＡを下回ると、出力電圧ＶＯＵＴの電圧値は入力電圧ＶＩＮの低減に伴い第１の電圧値ＶＯ１から低下していく。

入力電圧ＶＩＮが電圧値ＶＡである場合、第１の周波数ｆ１における最大のオンデューティでスイッチングトランジスタＴ１乃至Ｔ４を制御して第１の電圧値ＶＯ１を出力する状態であり、入力電圧ＶＩＮが電圧値ＶＡより低減した場合、第１の電圧値ＶＯ１を出力するためには電圧値ＶＡの場合より更にスイッチングトランジスタＴ１乃至Ｔ４のオン時間を長くする必要がある。しかしながら、発振器３からは第１の周波数ｆ１の発振信号ｆＯＳＣが出力されているため、これ以上オン時間を長くすることはできない。したがって、入力電圧ＶＩＮの電圧値の低減に従って出力電圧ＶＯＵＴの電圧値は低下する。

入力電圧ＶＩＮが所定電圧値ＶＢになると、電圧比較器１の出力が反転する。これにより、発振器３から出力される発振信号ｆＯＳＣの発振周波数は第１周波数ｆ１から第１周波数ｆ１より低い第２周波数ｆ２に切り替えられ、基準電圧器４から出力される基準電圧Ｖｒｅｆの電圧値は第１の電圧値ＶＯ１から第１の電圧値ＶＯ１より低い第２の電圧値ＶＯ２に切り替えられる。

なお、所定電圧値ＶＢは、第１の周波数ｆｌにおける最大のオンデューティでスイッチングトランジスタＴ１乃至Ｔ４を制御したときに出力電圧ＶＯＵＴが第２の電圧値ＶＯ２となるような値である。

これにより、第２の周波数ｆ２に切り替えられて周期が長くなると共に、基準電圧Ｖｒｅｆの電圧値がより低い電圧値に切り替えられるため、オンデューティは最大ではなくなる。

以降、入力電圧ＶＩＮが所定電圧値ＶＢより小さくなると、発振器３は、第２の周波数ｆ２の発振信号ｆＯＳＣをコントローラ５に出力し、基準電圧器４は、第２の電圧値ＶＯ２の基準電圧Ｖｒｅｆをコントローラ５に出力する。

したがって、コントローラ５は、入力電圧ＶＩＮが電圧値ＶＢ以下のときは出力電圧ＶＯＵＴが第２の電圧値ＶＯ２となるようにスイッチングトランジスタＴ１乃至Ｔ４のオンデューティを決定する。

入力電圧ＶＩＮが更に低減し電圧値ＶＣに至ると、スイッチングトランジスタＴ１乃至Ｔ４は、スイッチングトランジスタＴ１、Ｔ２およびスイッチングトランジスタＴ３、Ｔ４に短絡電流が流れないように設けられるデッドタイム（スイッチングトランジスタＴ１乃至Ｔ４が全てオフの時間）を除いてスイッチングトランジスタＴ１、Ｔ４またはスイッチングトランジスタＴ２、Ｔ３のどちらかがオンしている状態となる。つまり、電圧値ＶＣは、第２の周波数ｆ２における最大のオンデューティでスイッチングトランジスタＴ１乃至Ｔ４を制御したとき、出力電圧ＶＯＵＴが第２の電圧値ＶＯ２となるような値である。

そして、入力電圧ＶＩＮが電圧値ＶＣを下回ると、出力電圧ＶＯＵＴの電圧値は入力電圧ＶＩＮの低減に伴い第２の電圧値ＶＯ２から低下していく。
入力電圧ＶＩＮが電圧値ＶＣである場合、第２の周波数ｆ２における最大のオンデューティでスイッチングトランジスタＴ１乃至Ｔ４を制御して第２の電圧値ＶＯ２を出力する状態であり、入力電圧ＶＩＮが電圧値ＶＣより低減した場合、第２の電圧値ＶＯ２を出力するためには電圧値ＶＣの場合より更にスイッチングトランジスタＴ１乃至Ｔ４のオン時間を長くする必要がある。しかしながら、発振器３からは第２の周波数ｆ２の発振信号ｆＯＳＣが出力されているため、これ以上オン時間を長くすることはできない。したがって、入力電圧ＶＩＮの電圧値の低減に従って出力電圧ＶＯＵＴの電圧値は低下する。

図４には、入力電圧ＶＩＮとトランスＴのコアにおける磁束密度との関係を示す。通常の回路構成においては、最小の回路構成で最大の回路動作を確保するために、トランスＴのコアを貫く磁束密度は最大値に近い状態で回路動作が行われるように設計することが通常である。従って、入力電圧ＶＩＮの電圧値が電圧値ＶＡ以上の領域では、磁束密度が最大値となる条件で動作する。

入力電圧ＶＩＮの電圧値がＶＡを下回り所定電圧値ＶＢに至る領域では、出力電圧ＶＯＵＴが下がるのに発振周波数は変化しないため、磁束密度は低下する。

ここで、磁束密度Ｂは、
Ｂ＝（出力電圧ＶＯＵＴ）×（発振周期）／｛２×（コア断面積）×（二次巻線数）×（効率η）｝で決定されることが知られている。

入力電圧ＶＩＮの電圧値ＶＢ−ＶＣの領域では、発振信号ｆＯＳＣの発振周波数を第１の周波数ｆ１から第１の周波数ｆ１の周波数より低い周波数の第２の周波数にし、基準電圧Ｖｒｅｆを第１の電圧値ＶＯ１から第１の電圧値ＶＯ１より低い電圧値の第２の電圧値ＶＯ２にした状態である。ここで、第２の周波数と第２の電圧値ＶＯ２は、第２の周波数の周期と第２の電圧値ＶＯ２との積と、第１の周波数の周期と第１の電圧値ＶＯ１との積とが同じになるような値に設定されている。これにより、磁束密度Ｂを一定とすることができ、入力電圧ＶＩＮの電圧値ＶＢ−ＶＣの領域でも磁束密度を最大とすることができる。

以上のように、ＶＩＮ≧ＶＡの領域に加えて、ＶＣ≦ＶＩＮ≦ＶＢの領域においても、最大の磁束密度で動作をさせることができる。

なお、入力電圧ＶＩＮの電圧値ＶＣ以下の領域は、電圧値ＶＡ−ＶＢの領域と同様である。

図５に示す第２実施形態は、第１実施形態として説明した入力電圧ＶＩＮの低電圧領域での制御を２段階に行う場合を示している。第１実施形態の回路ブロック図（図１）と同様な構成については記載を省略している。

第２実施形態では、入力電圧ＶＩＮの電圧値が、所定電圧値ＶＢの場合に加えて、所定電圧値ＶＢより低電圧である所定電圧値ＶＤにおいて制御される。

所定電圧値ＶＢを出力する所定電圧源２、および入力電圧ＶＩＮの電圧値を所定電圧値ＶＢと比較する電圧比較器１は、第１実施形態の場合と同様である。第２実施形態では、更に、所定電圧値ＶＤを出力する所定電圧源２１、および入力電圧ＶＩＮの電圧値を所定電圧値ＶＤと比較する電圧比較器１１を備えている。ここで、所定電圧値ＶＤは所定電圧値ＶＢより低電圧の電圧値である。

電圧比較器１、１１の出力端子が、各々、発振器３１および基準電圧器４１に接続され比較結果が入力される。図６に示すように、この比較結果に応じて、発振信号ｆＯＳＣの発振周波数および基準電圧Ｖｒｅfの電圧値が、順次低減する。すなわち、入力電圧ＶＩＮの電圧値が所定電圧値ＶＢを下回る領域、および所定電圧値ＶＤを下回る領域で、発振信号ｆＯＳＣの発振周波数および基準電圧Ｖｒｅfの電圧値が、ステップ状に低減される。

図７は入力電圧ＶＩＮに対する出力電圧ＶＯＵＴの入出力応答を示す特性図である。第１実施形態（図３）の特性と同様の特性である。第２実施形態では、入力電圧ＶＩＮの低減に伴い、所定電圧値ＶＢとさらに低電圧である所定電圧値ＶＤの２段階において、ステップ状に出力電圧ＶＯＵＴが低減する。同時に発振周波数も低減する。これにより、入力電圧ＶＩＮの電圧値が電圧値ＶＡ以上の領域、電圧値ＶＣ〜ＶＢの領域、電圧値ＶＥ〜ＶＤの領域で、その領域ごとに設定されている基準電圧Ｖｒｅfに応じた電圧値に維持される特性を有する。

以上、説明したように、本発明の第１実施形態によれば、電圧比較器１が入力電圧ＶＩＮの電圧値をモニタして所定電圧値ＶＢとの電圧値の大小関係を比較する。所定電圧値ＶＢに対して入力電圧ＶＩＮの電圧値が高電圧である場合には、基準電圧Ｖｒｅｆを高い電圧値に切り替え、発振信号ｆＯＳＣの発振周波数を高い周波数に切り替える。所定電圧値ＶＢに対して入力電圧ＶＩＮの電圧値が低電圧である場合には、基準電圧をＶｒｅｆ低い電圧値に切り替え、発振信号ｆＯＳＣの発振周波数を低い周波数に切り替える。

これにより、入力電圧ＶＩＮの電圧値が低下してオンデューティが増大した場合に、基準電圧Ｖｒｅｆと発振周波数とが低減されるため、広い入力電圧範囲でインダクタンス素子のコアが磁気飽和することなく、最大のオンデューティに至る入力電圧ＶＩＮの電圧値を十分に低い電圧値にすることができるため、入力電圧の低電圧側の動作範囲を拡張することができる。

また、所定電圧値ＶＢは、入力電圧ＶＩＮが所定電圧値ＶＢと等しい場合、第１の周波数ｆ１における最大のオンデューティでスイッチングトランジスタＴ１乃至Ｔ４を制御すると出力電圧ＶＯＵＴとして第２の電圧値ＶＯ２を出力するような値であるため、入力電圧ＶＩＮが所定電圧値ＶＢと等しいと出力側が要求している電力を供給できない状態であることがわかる。したがって、ＤＣ／ＤＣコンバータが電力供給の限界にある状態を検出することができ、この検出に応じて基準電圧Ｖｒｅfと発振周波数を低減することができる。

また、第２の周波数と第２の電圧値ＶＯ２は、第２の周波数の周期と第２の電圧値ＶＯ２との積と、第１の周波数の周期と第１の電圧値ＶＯ１との積とが同じになるように設定されている。よって、磁束密度は出力電圧ＶＯＵＴと発振周期との積に比例した特性を有しているため、第２の電圧値ＶＯ２を出力電圧ＶＯＵＴとして出力するときの磁束密度を第１の電圧値ＶＯ１を出力電圧ＶＯＵＴとして出力するときの磁束密度と同じにすることができる。

また、本発明の第２実施形態によれば、電圧比較器１、１１が２つ備えられており、各々、異なる所定電圧値ＶＢ、ＶＤと入力電圧ＶＩＮとの電圧値を比較する。これにより、ＶＢ＞ＶＤの関係があるので、入力電圧ＶＩＮは２段階に電圧比較されることとなる。入力電圧ＶＩＮの低減に従って、２段階に基準電圧Ｖｒｅｆおよび発振周波数を切り替えることができる。２段階に切り替えることにより、より広い入力電圧範囲で出力電圧ＶＯＵＴの制御を行うことができる。また、入力電圧ＶＩＮの低減に応じた出力電圧ＶＯＵＴの遷移を緩やかなものにすることができる。また、出力電圧ＶＯＵＴの電圧値および発振周波数を段階的に低減させることができる。切り替え前後の動作条件で、出力電圧ＶＯＵＴおよび発振周波数の急激な変化を抑制することができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。

上記実施形態のＤＣ／ＤＣコンバータの入力端子ＶＩＮとトランスＴの一次巻線ＴＮ１との間に設けられる回路は、スイッチングトランジスタＴ１乃至Ｔ４からなるブリッジ構成であるが、トランスＴの一次巻線ＴＮ１に交流を発生させる構成であればどのような構成でもよい。
例えば、第２実施形態では、入力電圧ＶＩＮを低電圧化に伴い２段階に電圧比較する場合を例示したが、本発明は、これに限定されるものではない。３段階以上の多段階での制御が可能であることは言うまでもない。

本発明の第１実施形態の回路ブロック図である。 第１実施形態の入力電圧に対して基準電圧および発振周波数の切り替え特性を示す図である。 第１実施形態の入力電圧に対する出力電圧の特性を示す図である。 第１実施形態の入力電圧に対するトランスのコアの磁束密度の特性を示す図である。 本発明の第２実施形態の回路ブロック図（要部）である。 第２実施形態の入力電圧に対して基準電圧および発振周波数の切り替え特性を示す図である。 第２実施形態の入力電圧に対する出力電圧の特性を示す図である。

符号の説明

１、１１ 電圧比較器
２、２１ 所定電圧源
３、３１ 発振器
４、４１ 基準電圧器
５ コントローラ
Ｔ トランス
ＶＩＮ 入力端子
ＶＯＵＴ 出力端子
ｆＯＳＣ 発振信号
Ｖｒｅｆ 基準電圧
ＶＢ、ＶＤ 所定電圧値

Claims (4)

1. 所定周波数でスイッチング素子を制御することにより出力電圧を基準電圧に応じた電圧値に維持するＤＣ／ＤＣコンバータであって、
   前記ＤＣ／ＤＣコンバータに入力される入力電圧の電圧値と所定電圧値とを比較する電圧比較器と、
   前記入力電圧の電圧値が前記所定電圧値より高い場合、第１の基準電圧を出力すると共に前記入力電圧の電圧値が前記所定電圧値より低い場合、前記第１の基準電圧より低い電圧の第２の基準電圧を出力する基準電圧器と、
   前記入力電圧の電圧値が前記所定電圧値より高い場合、第１の周波数を出力すると共に前記入力電圧の電圧値が前記所定電圧値より低い場合、前記第１の周波数より低い周波数の第２の周波数を出力する発振器と、
   前記出力電圧を前記基準電圧部から出力される基準電圧に維持するように前記発振器から出力される周波数でスイッチング素子を制御する制御部とを備えることを特徴とするＤＣ／ＤＣコンバータ。
2. 前記所定電圧値は、前記入力電圧の電圧値が前記所定電圧値と等しい場合、前記第１の周波数における最大のオンデューティで前記スイッチング素子を制御すると前記出力電圧として前記第１の基準電圧より低い値を出力するような値であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記第１の基準電圧と前記第１の周波数の周期との積は、前記第２の基準電圧と前記第２の周波数の周期との積と同じであることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
4. 前記電圧比較器は、電圧値の異なる複数の所定電圧値ごとに備えられ、前記複数の所定電圧値ごとに前記入力電圧の電圧値と比較を行い、
   前記ＤＣ／ＤＣコンバータに入力される入力電圧の電圧値と前記所定電圧値より低い電圧値の第２の所定電圧値とを比較する第２の電圧比較器を有し、
   前記基準電圧器は、前記入力電圧の電圧値が前記第２の所定電圧値より低い場合、前記第２の基準電圧より低い電圧の第３の基準電圧を出力し、
   前記発振器は、前記入力電圧の電圧値が前記第２の所定電圧値より低い場合、前記第２の周波数より低い周波数の第３の周波数を出力することを特徴とする請求項１乃至３の少なくとも何れか１項に記載のＤＣ／ＤＣコンバータ。
   
   
   

Images