以下、図面を参照して、本発明に係るスイッチング電源装置の実施の形態を説明する。
本実施の形態では、本発明に係るスイッチング電源装置を、POLの降圧型のスイッチング電源装置に適用する。本実施の形態には、コンバータ回路の数の違いにより2つの形態があり、第1の実施の形態が2つのコンバータ回路を並列接続する形態であり、第2の実施の形態が4つのコンバータ回路を並列接続する形態である。
図1を参照して、第1の実施の形態に係るスイッチング電源装置1の構成について説明する。図1は、第1の実施の形態に係るスイッチング電源装置の構成図である。
スイッチング電源装置1は、POLであり、前段のスイッチング電源装置によって降圧された直流の電圧VIを直流の出力電圧VO(<VI)に変換する電源回路である。スイッチング電源装置1は、負荷Lの直近に配設され、負荷Lに対して精度の高い電圧VOを供給する。また、スイッチング電源装置1は、PWM[Pulse Width Modulation]制御によりスイッチング素子をオン/オフするスイッチングレギュレータである。出力電圧VOは、負荷Lに応じて一定の目標電圧(例えば、1V)が設定されている。負荷Lは、例えば、コンピュータやルータ等の通信機器などのCPU、MPU、DSPが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
また、スイッチング電源装置1は、高速応答性と電力変換時の効率性とを両立させるために、第1コンバータ回路2と第2コンバータ回路3とが並列に接続されるとともに2つのコンバータ回路2,3間に2つのトランスが構成される。そして、スイッチング電源装置1では、1つのコントローラIC[Integrated Circuit]4によって各コンバータ回路2,3のスイッチング素子をスイッチング制御している。なお、スイッチング電源装置1では、各コンバータ回路2,3の平滑回路におけるインダクタ電流(出力電流)とインダクタンスとが反比例の関係にあるので、2つのトランスを利用してインダクタンスを変化させることによってインダクタ電流の増減率を変えている。
各コンバータ回路2,3は、主な構成として、FET[Field Effect Transistor]等のスイッチング素子20又は30、ダイオード21又は31、第1インダクタ22又は32、第2インダクタ23又は33、2つの回路で共有されるコンデンサ24を備えている。さらに、コンバータ回路2,3間には、第1インダクタ22と第1インダクタ32とが第1コア25を介して結合され、第1トランス27が形成されるとともに、第2インダクタ23と第2インダクタ33とが第2コア26を介して結合され、第2トランス28が形成される。第1コンバータ回路2では、スイッチング素子20がコントローラIC4からの第1PWM信号PS1がオン信号(ハイ信号)のときにオンする。また、第2コンバータ回路3では、スイッチング素子30がコントローラIC4からの第2PWM信号PS2がオン信号のときにオンする。インダクタ22,23又は32,33及びコンデンサ24は、平滑回路(出力回路)を構成する。スイッチング素子20,30のスイッチング動作によって振幅が入力電圧VIに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラIC4では、出力電圧VOが目標電圧となるように出力電圧VOに基づいてフィードバック制御によりPWM信号PS1,PS2を生成し、スイッチング素子20,30のオン/オフを制御する。
図2も参照して、第1トランス27及び第2トランス28について詳細に説明する。図2は、図1のスイッチング電源装置に構成される第1トランス及び第2トランスの回路モデルである。
第1コンバータ回路2では、第1インダクタ22と第2インダクタ23とが直列に接続されている。第1インダクタ22は第1巻数T1であり、第2インダクタ23は第2巻数T2であり、巻数が異なっている。したがって、第1インダクタ22と第2インダクタ23とは、異なる値の第1インダクタンスL1と第2インダクタンスL2とを有している。また、第2コンバータ回路3では、第1インダクタ32と第2インダクタ33とが直列に接続されている。第1インダクタ32は第2巻数T2であり、第2インダクタ33は第1巻き数T1であり、巻数が異なっている。したがって、第1インダクタ32と第2インダクタ33とは、異なる値の第2インダクタンスL2と第1インダクタンスL1とを有している。つまり、第1インダクタ22と第2インダクタ33とは同じ第1巻数T1であり、第2インダクタ23と第1インダクタ32とは同じ第2巻数T2である。
第1トランス27における巻数比を1:n(nは、0より大きくかつ1以外の数である)(T1:T2)とした場合、第2トランス28の巻数比がn:1(T2:T1)となり、第1トランス27におけるインダクタンス比が1:n2(L1:L2)となり、第2トランス28におけるインダクタンス比がn2:1(L2:L1)となる。このように、スイッチング電源装置1では、コンバータ回路2,3間に、巻数比(インダクタンス比)が逆になる第1トランス27と第2トランス28とが構成される。なお、本実施の形態では、T1<T2(L1<L2)とする。
また、第1インダクタ22と第1インダクタ32とは、相互インダクタンスの極性が負になるように、第1コア25に巻かれている。第1インダクタ22は入力側が相互インダクタンスの正方向であり、第1インダクタ32は出力側が相互インダクタンスの正方向である。第2インダクタ23と第2インダクタ33とは、相互インダクタンスの極性が負になるように、第2コア26に巻かれている。第2インダクタ23は入力側が相互インダクタンスの正方向であり、第2インダクタ33は出力側が相互インダクタンスの正方向である。
図2に示すように、インダクタ22,23に入力される電圧を第1入力電圧V1、インダクタ22,23から出力される電圧を出力電圧VO、インダクタ22,23に流れる電流を第1インダクタ電流I1とする。ちなみに、スイッチング素子20がオンした場合には第1入力電圧V1として入力電圧VIがインダクタ22,23に印加され、スイッチング素子20がオフした場合には第1入力電圧V1は0Vとなる(実際には、ダイオード21のダイオード電圧となる)。また、インダクタ32,33に入力される電圧を第2入力電圧V2、インダクタ32,33から出力される電圧を出力電圧VO、インダクタ32,33に流れる電流を第2インダクタ電流I2とする。ちなみに、スイッチング素子30がオンした場合には第2入力電圧V2として入力電圧VIがインダクタ32,33に印加され、スイッチング素子30がオフした場合には第2入力電圧V2は0Vとなる(実際には、ダイオード31のダイオード電圧となる)。
ここで、第1入力電圧V1の時間変化量をdV1、第2入力電圧V2の時間変化量をdV2、第1インダクタ電流I1の時間変化量をdI1、第2インダクタ電流I2の時間変化量をdI2とすると、その関係は式(1)で表される。
式(1)におけるk
oは、第1トランス27及び第2トランス28における結合係数であり、0以上1以下の値であり、1が理想値である。また、Lt
11は、第1インダクタ22及び第2インダクタ23による第1自己インダクタンスである。Lt
22は、第1インダクタ32及び第2インダクタ33による第2自己インダクタンスである。Lt
12は、第1インダクタ22及び第2インダクタ23と第1インダクタ32及び第2インダクタ33による相互インダクタンスである。
インダクタ22,23に第1入力電圧V1として入力電圧VIが印加され、第2入力電圧V2が0Vの場合について説明する。この場合、インダクタ22,23間には、(第1入力電圧V1[=VI]−出力電圧VO)の電圧がかかる。また、インダクタ32,33間には、出力電圧VOの電圧がかかる。つまり、第1トランス27及び第2トランス28では、インダクタ22,23側のみ強制的に電流が流されることになる。
この場合、第1インダクタ22及び第2インダクタ23による第1自己インダクタンスLt11は、(L1+L2)である。また、インダクタ22,23側では、インダクタ32,33側からの磁束による影響を受けることはない。したがって、第1インダクタ電流I1は、電圧(V1−VO)を第1自己インダクタンスLt11で除算した傾きを持って増加する。
一方、第1インダクタ32及び第2インダクタ33による第2自己インダクタンスLt22は、(L1+L2)である。この際、第1トランス27では、第1インダクタ22に流れる電流によって第1コア25に磁束が発生し、この磁束によって第1インダクタ32に電流が流れる。また、第2トランス28でも、第2インダクタ23に流れる電流によって第2コアに磁束が発生し、この磁束によって第2インダクタ33に電流が流れる。そのため、第2インダクタ電流I2は、このインダクタ32,33に流れる電流の影響により、トランス27,28を構成していない場合に比べて増加する。なお、第2インダクタ電流I2は、VI−VO>VOの場合には増加し、VI−VO=VOの場合には変化せず、VI−VO<VOの場合には減少する。
インダクタ32,33に第2入力電圧V2として入力電圧VIが印加され、第1入力電圧V1が0Vの場合について説明する。この場合、インダクタ32,33間には、(第2入力電圧V2[=VI]−出力電圧VO)の電圧がかかる。また、インダクタ22,23間には、出力電圧VOの電圧がかかる。つまり、第1トランス27及び第2トランス28では、インダクタ32,33側のみ強制的に電流が流されることになる。
この場合、第1インダクタ32及び第2インダクタ33による第2自己インダクタンスLt22は、(L1+L2)である。また、インダクタ32,33側では、インダクタ22,23側からの磁束による影響を受けることはない。したがって、第2インダクタ電流I2は、電圧(V1−VO)を第2自己インダクタンスLt22で除算した傾きを持って増加する。
一方、第1インダクタ22及び第2インダクタ23による第1自己インダクタンスLt11は、(L1+L2)である。この際、第1トランス27では、第1インダクタ32に流れる電流によって第1コア25に磁束が発生し、この磁束によって第1インダクタ22に電流が流れる。また、第2トランス28でも、第2インダクタ33に流れる電流によって第2コアに磁束が発生し、この磁束によって第2インダクタ23に電流が流れる。そのため、第1インダクタ電流I1は、このインダクタ22,23に流れる電流の影響により、トランス27,28を構成していない場合に比べて増加する。なお、第1インダクタ電流I1は、VI−VO>VOの場合には増加し、VI−VO=VOの場合には変化せず、VI−VO<VOの場合には減少する。
この一方側にのみ入力電圧VIを印加した場合、例えば、巻数比1:nが1:2で、L1が1μH、L2が4μHとする。この場合、第1自己インダクタンスLt11は5μHであり、第2自己インダクタンスLt22は5μHである。
インダクタ22,23に第1入力電圧V1として入力電圧VIが印加されるとともに、インダクタ32,33にも第2入力電圧V2として入力電圧VIが印加された場合について説明する。インダクタ22,23間には、(第1入力電圧V1[=VI]−出力電圧VO)の電圧がかかる。また、インダクタ32,33間にも、(第2入力電圧V2[=VI]−出力電圧VO)の電圧がかかる。つまり、第1トランス27及び第2トランス28では、インダクタ22,23側及びインダクタ32,33側の両側に強制的に同じ電流が逆方向から流されることになる。
この場合、第1トランス27では、第1インダクタ22に流れる電流によって第1コア25に磁束が発生するとともに、第1インダクタ32に流れる電流によって第1コア25に磁束が発生する。第1コア25に発生する2つの磁束は、互いに逆向きであり、巻数が少ない(インダクタンスの小さい)側の第1インダクタ22に流れる電流によって発生する磁束の方が大きくなる。というのは、インダクタに流れる電流は、その巻数に反比例するので、巻数が少ないほど(インダクタンスが小さいほど)大きくなる。そして、発生する磁束はインダクタに流れる電流に比例して大きくなるので、巻数が少ない側のインダクタによって発生する磁束の方が大きくなる。したがって、第1トランス27では、逆向きの磁束が打ち消しあって、第1インダクタ22に流れる電流によって発生する磁束と同じ向きの磁束が残留し、その磁束の大きさが(第1インダクタ22に流れる電流によって発生する磁束の大きさ−第1インダクタ32に流れる電流によって発生する磁束の大きさ)となる。この磁束は、逆向きの2つの磁束で打ち消しあっているので、小さい磁束となる。
一方、第2トランス28では、第2インダクタ23に流れる電流によって第2コア26に磁束が発生するとともに第2インダクタ33に流れる電流によって第2コア26に磁束が発生する。第2コアに発生する2つの磁束は、互いに逆向きであり、巻数が少ない側の第2インダクタ33に流れる電流によって発生する磁束の方が大きくなる。したがって、第2トランス28では、逆向きの磁束が打ち消しあって、第2インダクタ33に流れる電流によって発生する磁束と同じ向きの磁束が残留し、その磁束の大きさが(第2インダクタ33に流れる電流によって発生する磁束の大きさ−第2インダクタ23に流れる電流によって発生する磁束の大きさ)となる。この磁束も、逆方向の2つの磁束で打ち消しあっているので、小さい磁束となる。
したがって、第1トランス27と第2トランス28とには、逆向きとなる磁束が各々残留し、その2つの磁束の大きさが同じ大きさとなっている。そのため、第1トランス27と第2トランス28とには、残留した磁束に応じた小さいインダクタンスが各々残留することになる。この影響により、第1インダクタ22及び第2インダクタ23による第1残留インダクタンスは、(L1+L2)より小さな値となる。そのため、第1インダクタ電流I1は、電圧(V1−VO)を小さい第1残留インダクタンスで除算した傾きを持って増加するので、急速に増加する。また、第1インダクタ32及び第2インダクタ33による第2残留インダクタンスも、(L1+L2)より小さい値となる。そのため、第2インダクタ電流I2は、電圧(V1−VO)を小さい第2残留インダクタンスで除算した傾きを持って増加するので、急速に増加する。
この際、第1残留インダクタンスと第2残留インダクタンスとは、同じ値になる。したがって、第1インダクタ電流I1と第2インダクタ電流I2とは、同じ電流値となる。
この両方側に入力電圧VIを印加した場合、例えば、巻数比1:nが1:2で、L1が1μH、L2が4μHとする。この場合、第1残留インダクタンス、第2残留インダクタンスは、共に、(L1+L2)の0.36倍の1.8μHとなる。ただし、結合係数k0が、理想値の1の場合である。
なお、巻数比1:nにおいてnを1に近づけるほど、第1残留インダクタンス、第2残留インダクタンスは、(L1+L2)に対して小さい値になる。したがって、巻数比を調整することによって、第1残留インダクタンス、第2残留インダクタンスを調整することができる(高速応答性を調整することがきできる)。また、第1巻数T1及び第2巻数T2を調整することによって、第1残留インダクタンス、第2残留インダクタンスを調整することができる(電力変換時の効率を調整することがきできる)。
ちなみに、第1入力電圧V1が0Vで、第2入力電圧V2が0Vであり、インダクタ22,23間には出力電圧VOがかかり、インダクタ32,33間には出力電圧VOがかかる場合も、上記と同様の原理により、第1インダクタ22及び第2インダクタ23による第1残留インダクタンス及び第1インダクタ32及び第2インダクタ33による第2残留インダクタンスは、(L1+L2)より小さい値になる。したがって、第1インダクタ電流I1は、電圧VOを第1残留インダクタンスで除算した傾きを持って減少する。また、したがって、第2インダクタ電流I2は、電圧VOを第2残留インダクタンスで除算した傾きを持って減少する。
図3及び図4も参照して、コントローラIC4について説明する。図3は、図1のスイッチング電源回路において第1コンバータ回路のスイッチング素子と第2コンバータ回路のスイッチング素子とを交互にオンさせた場合のタイミングチャートであり、(a)が第1PWM信号であり、(b)が第2PWM信号であり、(c)が第1インダクタ電流であり、(d)が第2インダクタ電流であり、(e)が出力電流である。図4は、図1のスイッチング電源回路において第1コンバータ回路のスイッチング素子と第2コンバータ回路のスイッチング素子とを同時にオンさせた場合のタイミングチャートであり、(a)が第1PWM信号であり、(b)が第2PWM信号であり、(c)が第1インダクタ電流であり、(d)が第2インダクタ電流であり、(e)が出力電流である。
コントローラIC4は、マスタクロック(例えば、10MHz〜100MHz)に基づいて動作するICであり、2つのコンバータ回路2,3を電圧モード制御(又は電流モード制御)する。コントローラIC4では、PID制御等によるフィードバック制御により、出力電圧VOが目標電圧になるように第1PWM信号PS1及び第2PWM信号PS2を生成する。特に、コントローラIC4では、高速応答性と高効率化とを両立させるために、第1PWM信号PS1のオン信号と第2PWMPS2のオン信号との位相を変える。
コントローラIC4では、高速応答が必要か否かを判定する。例えば、負荷電流あるいは入力電圧等を検出し、これらのいずれかが急激に変化した場合に、高速応答が必要と判定する。
高速応答が必要ないと判定した場合、コントローラIC4では、オン信号の位相を180°ずらした第1PWM信号PS1及び第2PWM信号PS2を生成する(図3(a)、(b)参照)。このPWM信号PS1,PS2によって、スイッチング電源装置1では、スイッチング素子20のオンするタイミングとスイッチング素子30のオンするタイミングとが180°位相ずれし、インダクタ22,23とインダクタ32,33とに交互にパルス状の入力電圧VIが印加される。
高速応答が必要と判定した場合、コントローラIC4では、オン信号の位相を一致させた第1PWM信号PS1及び第2PWM信号PS2を生成する(図4(a)、(b)参照)。このPWM信号PS1,PS2によって、スイッチング電源装置1では、スイッチング素子20のオンするタイミングとスイッチング素子30のオンするタイミングとが一致し、インダクタ22,23とインダクタ32,33とに同時にパルス状の入力電圧VIが印加される。
図1〜図4を参照して、コントローラIC4における動作について説明する。ここでは、第1コンバータ回路2のスイッチング素子20と第2コンバータ回路3のスイッチング素子30とを交互にオンさせた場合と第1コンバータ回路2のスイッチング素子20と第2コンバータ回路3のスイッチング素子30とを同時にオンさせた場合の動作について説明する。
交互にオンさせる場合について説明する。コントローラIC4では、高速応答が必要ないと判定すると、オン信号の位相を180°ずらした第1PWM信号PS1及び第2PWM信号PS2を生成する。すると、各コンバータ回路2,3では、コントローラIC4からのPWM信号PS1,PS2に基づいてスイッチング素子20,30が交互にオンし、インダクタ22,23とインダクタ32,33とに交互に入力電圧VIが印加される。さらに、各コンバータ回路2,3では、インダクタ22,23又はインダクタ32,33及びコンデンサ24でスイッチング素子20又はスイッチング素子30のオン期間にパルスとなって出力される入力電圧VIを平均化し、電圧VOを出力する。
ここからは第1コンバータ回路2側の動作について説明するが、第2コンバータ回路3側も位相が180°ずれて同様の動作を行う。
まず、第1PWM信号PS1がオン信号になると、インダクタ22,23にはパルス状の入力電圧VIが印加される。この場合、インダクタ22,23による第1残留インダクタンスは、(L1+L2)であり、大きな値となっている。そのため、第1インダクタ電流I1は、電圧(V1−VO)を第1残留インダクタンスで除算した小さい傾きを持って増加するので、その増加量が少ない(図3(c)参照)。
次に、第1PWN信号PS1がオフ信号になると、インダクタ22,23には出力電圧VOが印加される。そのため、第1インダクタ電流I1は、減少する(図3(c)参照)。
その後、第2PWM信号PS2がオン信号になると、インダクタ32,33にパルス状の入力電圧VIが印加される。そのため、第1インダクタ22には、第1インダクタ32に流れる電流によって第1コア25に発生した磁束により、電流が流れる。また、第2インダクタ23にも、第2インダクタ33に流れる電流によって第2コア26に発生した磁束により、電流が流れる。その電流の影響により、第1インダクタ電流I1は、入力電圧VIと出力電圧VOとの電圧値に応じて、増加、一定あるいは減少する。図3(c)の例では、第1インダクタ電流I1は増加しており、VI−VO>VOの関係にある。
ちなみに、第1インダクタ22と第1インダクタ32及び第2インダクタ23と第2インダクタ33とが結合していない場合、インダクタ22,23にはコア25,26に発生する磁束による電流が流れないので、第1インダクタ電流I1は減少する。このように、第1インダクタ電流I1は、結合していない場合なら減少する領域において、増加、一定あるいは通常より少ない減少量で減少する。したがって、第1インダクタ電流I1は、トランス27,28を形成していない場合より、減少量が少なくなる。
その後、第2PWM信号PS2がオフ信号になると、再び、第1インダクタ電流I1は、減少する(図3(c)参照)。
このように、第1インダクタ電流I1は、トランス27,28を形成していない場合より、最大値と最小値との差が小さくなり、リップルが低減される。そのため、第1コンバータ回路2では、電力ロスが少なく、高効率に電圧変換を行うことができる。同様に、第2インダクタ電流I2も、トランス27,28を形成していない場合より、最大値と最小値との差が小さくなり、リップルが低減される。第2コンバ−タ回路3でも、電力ロスが少なく、高効率に電圧変換を行うことができる。そのため、スイッチング電源装置1では、第1インダクタ電流I1と第2インダクタ電流I2とを足し合わせた出力電流IOの最大値と最小値との差が小さくなり、リップルが低減される(図3(e)参照)。したがって、スイッチング電源装置1では、高速応答が必要ない場合には、高効率に電圧変換を行うことができる。
ちなみに、電流リップルが大きいほど、高周波成分を多く含む。また、高周波ほど、スイッチング素子やインダクタ等の各素子の抵抗が大きくなる。そのため、リップルが大きいほど、抵抗による電力ロスが増加し、電圧変換する際の効率が低下する。したがって、リップルを低減するほど、高効率となる。
同時にオンさせる場合について説明する。コントローラIC4では、高速応答が必要と判定すると、オン信号の位相一致させた第1PWM信号PS1及び第2PWM信号PS2を生成する。すると、各コンバータ回路2,3では、コントローラIC4からのPWM信号PS1,PS2に基づいてスイッチング素子20,30が同時にオンし、インダクタ22,23とインダクタ32,33とに同時にパルス状の入力電圧VIが印加される。そして、各コンバータ回路2,3では、インダクタ22,23又はインダクタ32,33及びコンデンサ24でスイッチング素子20,30のオン期間にパルスとなって出力される入力電圧VIを平均化し、電圧VOを出力する。
まず、第1PWM信号PS1がオン信号かつ第2PWM信号PS2がオン信号になると、インダクタ22,23にはパルス状の入力電圧VIが印加されるとともにインダクタ32,33にもパルス状の入力電圧VIが印加される。この場合、なお、インダクタ22,23による第1残留インダクタンス及びインダクタ32,33による第2残留インダクタンスは、(L1+L2)より小さな値となっている。そのため、第1インダクタ電流I1は、電圧(V1−VO)を第1残留インダクタンスで除算した大きな傾きを持って増加するので、交互にオンした場合に比べてその増加量が多くなる(図3(c)、図4(c)参照)。同様に、第2インダクタ電流I2も、交互にオンした場合に比べてその増加量が多くなる(図3(d)、図4(d)参照)。
次に、第1PWN信号PS1がオフ信号かつ第2PWM信号PS2がオフ信号になると、インダクタ22,23には出力電圧VOが印加されるとともにインダクタ32,33にも出力電圧VOが印加される。そのため、第1インダクタ電流I1は、減少する(図4(c)参照)。また、第2インダクタ電流I2も、減少する(図4(d)参照)。
このように、第1インダクタ電流I1及び第2インダクタ電流I2は、交互にオンした場合に比べて増加率が大きくなり、急速に増加する。そのため、スイッチング電源装置1では、第1インダクタ電流I1と第2インダクタ電流I2とを足し合わせた出力電流IOが急激に増加し、高速応答性が向上する(図4(e)参照)。したがって、スイッチング電源装置1では、高速応答が必要な場合には、負荷電流の急変等に迅速に対応することができる。
スイッチング電源装置1によれば、リーケージインダクタを設けることなく、高速応答性と高効率性とを実現することができる。このようにリーケージインダクタを設けなくてよいので、スイッチング電源装置1は、構成が簡素化するとともに微妙な調整等も必要ないので、低コストである。また、スイッチング電源装置1は、同時にオンした場合でも、インダクタンスが残留するので、リーケージインダクタが無くてもインダクタ電流が無限に流れることはない。
また、スイッチング電源装置1によれば、リーケージインダクタンスのばらつきがなくなり、インダクタの結合も良いので、コンバータ回路2,3間の電流バランスが良い。さらに、スイッチング電源装置1では、トランス27,28の巻数比や第1巻数T1及び第2巻数T2を変えることによって、高速応答性や効率の度合いを簡単に調整することができる。
図5を参照して、第2の実施の形態に係るスイッチング電源装置41について説明する。図5は、第2の実施の形態に係るスイッチング電源装置の構成図である。なお、スイッチング電源装置41では、第1の実施の形態に係るスイッチング電源装置1の同様の構成要素については同一の符号を付し、その説明を省略する。
スイッチング電源装置41も、スイッチング電源装置1と同様のスイッチング電源装置であるが、出力電圧VOのリップルを抑制するために、マルチフェーズ方式である。そのため、スイッチング電源装置41は、4つのコンバータ回路42、43,44,45を備えており、この4つのコンバータ回路42,43,44,45が並列に接続されている。そして、スイッチング電源装置41では、1つのコントローラIC46によって4つのコンバータ回路42,43,44,45の各スイッチング素をスイッチング制御している。
第1コンバータ回路42及び第3コンバータ回路44は、第1の実施の形態に係る第1コンバータ回路2と同様の構成である。また、第2コンバータ回路43及び第4コンバータ回路45は、第1の実施の形態に係る第2コンバータ回路3と同様の構成である。4つの第1インダクタ22,32,22,32は1つの第1コア50によって結合され、2つの第1トランス27,27が形成される。4つの第2インダクタ23,33,23,33は、1つの第2コア51によって結合され、2つの第2トランス28,28が形成される。
コントローラIC46は、第1の実施の形態に係るコントローラIC4と同様のコントローラICであるが、4つのスイッチング素子20,30,20,30をスイッチング制御するので、4つのPWM信号PS1,PS2,PS3,PS4を生成する。
コントローラIC46では、通常、オン信号の位相を90°ずらした第1PWM信号PS1、第2PWM信号PS2、第3PWM信号PS3及び第4PWM信号PS4を生成する。このPWM信号PS1,PS2,PS3,PS4によって、スイッチング電源装置41では、4つのスイッチング素子20,30,20,30のオンするタイミングが90°位相ずれし、4つのコンバータ回路42,43,44,45における各インダクタ22,23、インダクタ32,33、インダクタ22,23、インダクタ32,33に交互にパルス状の入力電圧VIが印加される。
この場合、各コンバータ回路42,43,44,45における各インダクタ電流は、第1の実施の形態と同様に、最大値と最小値との差が小さくなり、リップルが低減される。そのため、各コンバータ回路42,43,44,45では、電力ロスが少なく、高効率に電圧変換を行うことができる。したがって、スイッチング電源装置41では、各インダクタ電流を足し合わせた出力電流の最大値と最小値との差が小さくなり、リップルが低減される。その結果、スイッチング電源装置41では、高速応答が必要ない場合には、リップルを抑えて高効率に電圧変換を行うことができる。また、スイッチング電源装置41では、出力電圧VOのリップルの抑制され、発振することはない。
また、コントローラIC46では、高速応答が必要な場合、オン信号の位相を一致させた第1PWM信号PS1、第2PWM信号PS2、第3PWM信号PS3及び第4PWM信号PS4を生成する。このPWM信号PS1,PS2,PS3,PS4によって、スイッチング電源装置41では、4つのスイッチング素子20,30,20,30のオンするタイミングの位相ずれがなく、4つのコンバータ回路42,43,44,45における各インダクタ22,23、インダクタ32,33、インダクタ22,23、インダクタ32,33に同時にパルス状の入力電圧VIが印加される。
この場合、各コンバータ回路42,43,44,45における各インダクタ電流は、第1の実施の形態と同様に、交互にオンした場合に比べて増加率が大きく、急速に増加する。そのため、スイッチング電源装置41では、各インダクタ電流を足し合わせた出力電流が急激に増加し、高速応答性が向上する。したがって、スイッチング電源装置41では、高速応答が必要な場合には、負荷電流の急変等に迅速に対応することができる。
スイッチング電源装置41によれば、第1の実施の形態に係るスイッチング電源装置1の効果と同様の効果を有する。スイッチング電源装置41では、4つのインダクタに対して1つのコアでトランスを構成するので、実装面積を削減できる。
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
例えば、本実施の形態ではDC/DCのコンバータ回路に適用したが、AC/DCやDC/ACのコンバータ回路にも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータ回路に適用したが、トランスを有する絶縁型のコンバータ回路にも適用可能であり、昇圧型又は昇降圧型のコンバータ回路にも適用可能である。また、プッシュプルコンバータ回路、フルブリッジコンバータ回路、ハーフブリッジコンバータ回路、フライバックコンバータ回路等の様々なコンバータ回路に適用可能である。
また、本実施の形態では各コンバータ回路にスイッチング素子と直列にダイオードを配設する構成としたが、FET等のスイッチング素子を直列に配設する構成でもよい。
また、本実施の形態では各コンバータ回路の平滑回路においてインダクタを2つ設け、コンバータ回路間で2つのトランスを形成する構成としたが、各コンバータ回路の平滑回路においてインダクタを4つ、6つ、・・・と偶数設け、コンバータ回路間に4つ、6つ、・・・と2より大きい偶数のトランスを設ける構成としてもよい。このように、インダクタ(ひいては、トランス)の数を増やすことによって、各インダクタ(各トランス)における巻数を減らすことができる。そこで、少ない巻数を有するトランスの標準品を数種類用意しておけば、この標準品のトランスを接続していくことによって、様々なパターンに対応できる。
また、本実施の形態では第1コンバータ回路と第2コンバータ回路とのスイッチング素子を同時にオンさせるために第1PWM信号と第2PWM信号とのオン信号の位相を一致させる構成としたが、オン信号の位相を180°ずらしたままで、オン信号のパルス幅を広げ、第1PWM信号と第2PWM信号とのオン信号の期間が重なるようにしてもよい。
1,41…スイッチング電源装置、2,42…第1コンバータ回路、3,43…第2コンバータ回路、44…第3コンバータ回路、45…第4コンバータ回路、4,46…コントローラIC、20,30…スイッチング素子、21,31…ダイオード、22,32…第1インダクタ、23,33…第2インダクタ、24…コンデンサ、25,50…第1コア、26,51…第2コア、27…第1トランス、28…第2トランス、