JP2005065384A - スイッチング電源装置 - Google Patents

Abstract

【課題】 リーケージインダクタンスを設けることなく、高速応答性と効率性とを両立させることができるスイッチング電源装置を提供することを課題とする。
【解決手段】 スイッチング素子２０，３０と出力回路とを各々有する一対のコンバータ回路２，３と、スイッチング素子２０，３０を制御する制御手段４とを含み、一対のコンバータ回路２，３は、並列接続され、一方のコンバータ回路２の出力回路では、第１巻数の第１インダクタ２２と第１巻数とは異なる第２巻数の第２インダクタ２３とが直列接続され、他方のコンバータ回路３の出力回路では、第２巻数の第１インダクタ３２と第１巻数の第２インダクタ３３とが直列接続され、一方のコンバータ回路２の第１インダクタ２２と他方のコンバータ回路３の第１インダクタ３２とが結合され、一方のコンバータ回路２の第２インダクタ２３と他方のコンバータ回路３の第２インダクタ３３とが結合されることを特徴とする。
【選択図】 図１

Description

本発明は、高速応答性と電圧変換時の効率性とを両立させるスイッチング電源装置に関する。

スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の負荷の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。

スイッチング電源装置では、負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合、スイッチング電源装置では、安定した状態に迅速に回復しなければならないので、高速応答性が求められる。近年、高速応答性を向上させるために、入力電源と負荷との間にスイッチング電源装置を複数段設け、入力電圧を複数段階で変換する電源システムが開発されている。この電源システムでは、各負荷の直近にＰＯＬ[Point Of Load]となるスイッチング電源装置を各々設け、各ＰＯＬから各負荷に対して高精度な電圧を供給している。一方、負荷電流や入力電圧が安定している場合、スイッチング電源装置では、電圧変換時の変換ロスを低減するために、効率性が求められる。

そこで、スイッチング電源装置には、２つのコンバータ回路を並列接続し、コンバータ回路間において各平滑回路のインダクタをコアで結合してトランスを構成しているスイッチング電源装置がある（特許文献１参照）。このスイッチング電源装置では、高速応答が必要な場合、２つのコンバータ回路のスイッチング素子を同時にオンし、各インダクタに流れる電流（ひいては、出力電流）が急激に増加するようにしている。また、このスイッチング電源装置では、高速応答が不要な場合（電圧変換時の効率性を良くする場合）、２つのコンバータ回路のスイッチング素子を交互にオンし、各インダクタ電流（ひいては、出力電流）のリップルを抑制している。
米国特許６３６２９８６号明細書

しかしながら、コンバータ回路間でトランスが構成されるスイッチング電源装置では、スイッチング素子を同時にオンした場合、インダクタンスが０となり、インダクタ電流が無限大に流れる恐れがあった。そこで、このスイッチング電源装置では、インダクタ電流が無限もしくは大電流に流れるのを防止するために、トランスにリーケージインダクタンスをもたせるか、あるいは、トランスとは別に小さいリーケージインダクタンスをもつインダクタを付加している。リーケージインダクタンスを設ける場合、リーケージインダクタンスが大きいと高速応答性が悪化し、小さいとインダクタ電流が大電流となる。また、２つにコンバータ回路の各リーケージインダクタンスを同じ値にしないと、コンバータ回路間の電流バランスがくずれる。したがって、リーケージインダクタンスを設ける場合には、その値を高精度に調整する必要がある。しかし、リーケージインダクタンスは元々小さい値なので、その調整は困難である。特に、トランスにリーケージインダクタンスをもたせる場合、コアにおいて結合している２つのインダクタを離して配置し、さらに、コアの一部にギャップを設ける必要があった。この離す距離やギャップの大きさを少し調整しただけでもリーケージインダクタンスが変化するので、その調整は非常に困難である。

そこで、本発明は、リーケージインダクタンスを設けることなく、高速応答性と効率性とを両立させることができるスイッチング電源装置を提供することを課題とする。

本発明に係るスイッチング電源装置は、スイッチング素子と当該スイッチング素子によってスイッチングされた電圧を出力する出力回路とを各々有する一対のコンバータ回路と、各コンバータ回路のスイッチング素子を制御する制御手段とを含み、一対のコンバータ回路は、並列接続され、一対のコンバータ回路の一方のコンバータ回路の出力回路では、第１巻数の第１インダクタと第１巻数とは異なる第２巻数の第２インダクタとが直列接続され、一対のコンバータ回路の他方のコンバータ回路の出力回路では、第２巻数の第１インダクタと第１巻数の第２インダクタとが直列接続され、一方のコンバータ回路の第１インダクタと他方のコンバータ回路の第１インダクタとが結合され、一方のコンバータ回路の第２インダクタと他方のコンバータ回路の第２インダクタとが結合されることを特徴とする。

このスイッチング電源装置では、制御手段によって並列接続される一対のコンバータ回路の各スイッチング素子のオン／オフを制御し、各コンバータ回路の出力回路からスイッチング素子によってスイッチングされた電圧を出力する。このスイッチング電源装置では、一方のコンバータ回路の出力回路の第１インダクタと他方のコンバータ回路の出力回路の第１インダクタとが結合し、第１のトランスを構成している。第１トランスでは、第１インダクタが第１巻数であり、第２インダクタが第２巻数であり、巻数（ひいては、インダクタンス）が異なっている。さらに、このスイッチング電源装置では、一方のコンバータ回路の出力回路の第２インダクタと他方のコンバータ回路の出力回路の第２インダクタとが結合し、第２のトランスを構成している。第２トランスでは、第１インダクタが第２巻数であり、第２インダクタが第１巻数であり、巻数（ひいては、インダクタンス）が異なっている。したがって、第１トランスと第２トランスとでは、一方側と他方側との巻数比（インダクタンス比）が逆になっている。そのため、このスイッチング電源装置では、一方の出力回路の第１インダクタ及び第２インダクタと他方の出力回路の第１インダクタ及び第２インダクタとに入力側から電流を流した場合（すなわち、一対のコンバータ回路の両方の出力回路の第１インダクタ及び第２インダクタに入力側から電圧を印加した場合）、第１トランスと第２トランスとには逆向きの磁束が残り、その磁束によるインダクタンス（第１インダクタ及び第２インダクタの見かけ上のインダクタンス）はトランスを構成しない場合に比べて小さくなる。この場合、スイッチング電源装置では、各コンバータ回路においてその小さいインダクタンスによりインダクタ電流が急速に増加するので、出力電流が急激に増加し、高速応答となる。この場合、インダクタンスが０にはならないので、インダクタ電流（出力電流）が無限大になることはなく、リーケージインダクタスを設ける必要がない。また、このスイッチング電源装置では、一方の出力回路の第１インダクタ及び第２インダクタと他方の出力回路の第１インダクタ及び第２インダクタとのいずれか一方に入力側から電流を流した場合（すなわち、一対のコンバータ回路の片方の出力回路の第１インダクタ及び第２インダクタに入力側から電圧を印加した場合）、第１インダクタ及び第２インダクタのインダクタンスは小さくならない。この場合、スイッチング電源装置では、元々の大きなインダクタンスによりインダクタ電流（出力電流）のリップルを抑制し、電圧変換時のロスが少なくなる。したがって、このスイッチング電源装置は、リーケージインダクタンスを設けることなく、高速応答性と電圧変換する際の効率性とを実現できる。

なお、スイッチング電源装置は、一対のコンバータ回路を１つ又は複数含む構成であり、コンバータ回路が２つ、４つ、６つ・・・と偶数のコンバータ回路からなる。また、スイッチング電源装置は、各コンバータ回路の出力回路に第１インダクタと第２インダクタとが直列接続される構成であり、出力回路に第１インダクタと第２インダクタとを１組だけ直列接続される構成でもよいし、１組だけでなく、２組、３組・・・と複数組が直列接続される構成でもよい。

本発明の上記スイッチング電源装置では、制御手段は、一方のコンバータ回路のスイッチング素子と他方のコンバータ回路のスイッチング素子とを同時にオンさせるための駆動信号を生成する構成にすると好適である。

このスイッチング電源装置では、負荷電流の急激な変化等によって高速応答が必要な場合、制御手段が一方のコンバータ回路のスイッチング素子のオン期間と他方のコンバータ回路のスイッチング素子のオン期間とが同時になるように駆動信号を生成する。すると、一方の出力回路の第１インダクタ及び第２インダクタと他方の出力回路の第１インダクタ及び第２インダクタとに、同時に、入力側から電圧が印加される。

本発明の上記スイッチング電源装置では、制御手段は、一方のコンバータ回路のスイッチング素子と他方のコンバータ回路のスイッチング素子とを交互にオンさせるための駆動信号を生成する構成にすると好適である。

このスイッチング電源装置では、負荷電流の安定等によって高速応答が不要な場合、制御手段が一方のコンバータ回路のスイッチング素子のオン期間と他方のコンバータ回路のスイッチング素子のオン期間とが交互になるように駆動信号を生成する。すると、一方の出力回路の第１インダクタ及び第２インダクタと他方の出力回路の第１インダクタ及び第２インダクタとのいずれか一方に、入力側から電圧が印加される。この場合、入力側から電圧が印加されない出力回路の第１インダクタ及び第２インダクタには、入力側から電圧が印加されている出力回路の第１インダクタ及び第２インダクタに流れる電流に応じて発生した磁束の影響により、電流が流れる。この磁束による電流により、入力側から電圧が印加されない出力回路を含むコンバータ回路では、トランスを構成していない場合のように、インダクタ電流が減少しない。そのため、このスイッチング電源装置では、トランスを構成していない場合より、リップルを更に抑制することができる。

なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン／オフするための信号であり、例えば、ＰＷＭ信号である。

本発明によれば、リーケージインダクタンスを設けなくても、高速応答性と電圧変換時の効率性とを両立させることができる。

以下、図面を参照して、本発明に係るスイッチング電源装置の実施の形態を説明する。

本実施の形態では、本発明に係るスイッチング電源装置を、ＰＯＬの降圧型のスイッチング電源装置に適用する。本実施の形態には、コンバータ回路の数の違いにより２つの形態があり、第１の実施の形態が２つのコンバータ回路を並列接続する形態であり、第２の実施の形態が４つのコンバータ回路を並列接続する形態である。

図１を参照して、第１の実施の形態に係るスイッチング電源装置１の構成について説明する。図１は、第１の実施の形態に係るスイッチング電源装置の構成図である。

スイッチング電源装置１は、ＰＯＬであり、前段のスイッチング電源装置によって降圧された直流の電圧Ｖ_Iを直流の出力電圧Ｖ_O（＜Ｖ_I）に変換する電源回路である。スイッチング電源装置１は、負荷Ｌの直近に配設され、負荷Ｌに対して精度の高い電圧Ｖ_Oを供給する。また、スイッチング電源装置１は、ＰＷＭ[Pulse Width Modulation]制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。出力電圧Ｖ_Oは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。

また、スイッチング電源装置１は、高速応答性と電力変換時の効率性とを両立させるために、第１コンバータ回路２と第２コンバータ回路３とが並列に接続されるとともに２つのコンバータ回路２，３間に２つのトランスが構成される。そして、スイッチング電源装置１では、１つのコントローラＩＣ[Integrated Circuit]４によって各コンバータ回路２，３のスイッチング素子をスイッチング制御している。なお、スイッチング電源装置１では、各コンバータ回路２，３の平滑回路におけるインダクタ電流（出力電流）とインダクタンスとが反比例の関係にあるので、２つのトランスを利用してインダクタンスを変化させることによってインダクタ電流の増減率を変えている。

各コンバータ回路２，３は、主な構成として、ＦＥＴ[Field Effect Transistor]等のスイッチング素子２０又は３０、ダイオード２１又は３１、第１インダクタ２２又は３２、第２インダクタ２３又は３３、２つの回路で共有されるコンデンサ２４を備えている。さらに、コンバータ回路２，３間には、第１インダクタ２２と第１インダクタ３２とが第１コア２５を介して結合され、第１トランス２７が形成されるとともに、第２インダクタ２３と第２インダクタ３３とが第２コア２６を介して結合され、第２トランス２８が形成される。第１コンバータ回路２では、スイッチング素子２０がコントローラＩＣ４からの第１ＰＷＭ信号ＰＳ₁がオン信号（ハイ信号）のときにオンする。また、第２コンバータ回路３では、スイッチング素子３０がコントローラＩＣ４からの第２ＰＷＭ信号ＰＳ₂がオン信号のときにオンする。インダクタ２２，２３又は３２，３３及びコンデンサ２４は、平滑回路（出力回路）を構成する。スイッチング素子２０，３０のスイッチング動作によって振幅が入力電圧Ｖ_Iに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラＩＣ４では、出力電圧Ｖ_Oが目標電圧となるように出力電圧Ｖ_Oに基づいてフィードバック制御によりＰＷＭ信号ＰＳ₁，ＰＳ₂を生成し、スイッチング素子２０，３０のオン／オフを制御する。

図２も参照して、第１トランス２７及び第２トランス２８について詳細に説明する。図２は、図１のスイッチング電源装置に構成される第１トランス及び第２トランスの回路モデルである。

第１コンバータ回路２では、第１インダクタ２２と第２インダクタ２３とが直列に接続されている。第１インダクタ２２は第１巻数Ｔ₁であり、第２インダクタ２３は第２巻数Ｔ₂であり、巻数が異なっている。したがって、第１インダクタ２２と第２インダクタ２３とは、異なる値の第１インダクタンスＬ₁と第２インダクタンスＬ₂とを有している。また、第２コンバータ回路３では、第１インダクタ３２と第２インダクタ３３とが直列に接続されている。第１インダクタ３２は第２巻数Ｔ₂であり、第２インダクタ３３は第１巻き数Ｔ₁であり、巻数が異なっている。したがって、第１インダクタ３２と第２インダクタ３３とは、異なる値の第２インダクタンスＬ₂と第１インダクタンスＬ₁とを有している。つまり、第１インダクタ２２と第２インダクタ３３とは同じ第１巻数Ｔ₁であり、第２インダクタ２３と第１インダクタ３２とは同じ第２巻数Ｔ₂である。

第１トランス２７における巻数比を１：ｎ（ｎは、０より大きくかつ１以外の数である）（Ｔ₁：Ｔ₂）とした場合、第２トランス２８の巻数比がｎ：１（Ｔ₂：Ｔ₁）となり、第１トランス２７におけるインダクタンス比が１：ｎ²（Ｌ₁：Ｌ₂）となり、第２トランス２８におけるインダクタンス比がｎ²：１（Ｌ₂：Ｌ₁）となる。このように、スイッチング電源装置１では、コンバータ回路２，３間に、巻数比（インダクタンス比）が逆になる第１トランス２７と第２トランス２８とが構成される。なお、本実施の形態では、Ｔ₁＜Ｔ₂（Ｌ₁＜Ｌ₂）とする。

また、第１インダクタ２２と第１インダクタ３２とは、相互インダクタンスの極性が負になるように、第１コア２５に巻かれている。第１インダクタ２２は入力側が相互インダクタンスの正方向であり、第１インダクタ３２は出力側が相互インダクタンスの正方向である。第２インダクタ２３と第２インダクタ３３とは、相互インダクタンスの極性が負になるように、第２コア２６に巻かれている。第２インダクタ２３は入力側が相互インダクタンスの正方向であり、第２インダクタ３３は出力側が相互インダクタンスの正方向である。

図２に示すように、インダクタ２２，２３に入力される電圧を第１入力電圧Ｖ₁、インダクタ２２，２３から出力される電圧を出力電圧Ｖ_O、インダクタ２２，２３に流れる電流を第１インダクタ電流Ｉ₁とする。ちなみに、スイッチング素子２０がオンした場合には第１入力電圧Ｖ₁として入力電圧Ｖ_Iがインダクタ２２，２３に印加され、スイッチング素子２０がオフした場合には第１入力電圧Ｖ₁は０Ｖとなる（実際には、ダイオード２１のダイオード電圧となる）。また、インダクタ３２，３３に入力される電圧を第２入力電圧Ｖ₂、インダクタ３２，３３から出力される電圧を出力電圧Ｖ_O、インダクタ３２，３３に流れる電流を第２インダクタ電流Ｉ₂とする。ちなみに、スイッチング素子３０がオンした場合には第２入力電圧Ｖ₂として入力電圧Ｖ_Iがインダクタ３２，３３に印加され、スイッチング素子３０がオフした場合には第２入力電圧Ｖ₂は０Ｖとなる（実際には、ダイオード３１のダイオード電圧となる）。

ここで、第１入力電圧Ｖ₁の時間変化量をｄＶ₁、第２入力電圧Ｖ₂の時間変化量をｄＶ₂、第１インダクタ電流Ｉ₁の時間変化量をｄＩ₁、第２インダクタ電流Ｉ₂の時間変化量をｄＩ₂とすると、その関係は式（１）で表される。

式（１）におけるｋ_oは、第１トランス２７及び第２トランス２８における結合係数であり、０以上１以下の値であり、１が理想値である。また、Ｌｔ₁₁は、第１インダクタ２２及び第２インダクタ２３による第１自己インダクタンスである。Ｌｔ₂₂は、第１インダクタ３２及び第２インダクタ３３による第２自己インダクタンスである。Ｌｔ₁₂は、第１インダクタ２２及び第２インダクタ２３と第１インダクタ３２及び第２インダクタ３３による相互インダクタンスである。

インダクタ２２，２３に第１入力電圧Ｖ₁として入力電圧Ｖ_Iが印加され、第２入力電圧Ｖ₂が０Ｖの場合について説明する。この場合、インダクタ２２，２３間には、（第１入力電圧Ｖ₁［＝Ｖ_I］−出力電圧Ｖ_O）の電圧がかかる。また、インダクタ３２，３３間には、出力電圧Ｖ_Oの電圧がかかる。つまり、第１トランス２７及び第２トランス２８では、インダクタ２２，２３側のみ強制的に電流が流されることになる。

この場合、第１インダクタ２２及び第２インダクタ２３による第１自己インダクタンスＬｔ₁₁は、（Ｌ₁＋Ｌ₂）である。また、インダクタ２２，２３側では、インダクタ３２，３３側からの磁束による影響を受けることはない。したがって、第１インダクタ電流Ｉ₁は、電圧（Ｖ₁−Ｖ_O）を第１自己インダクタンスＬｔ₁₁で除算した傾きを持って増加する。

一方、第１インダクタ３２及び第２インダクタ３３による第２自己インダクタンスＬｔ₂₂は、（Ｌ₁＋Ｌ₂）である。この際、第１トランス２７では、第１インダクタ２２に流れる電流によって第１コア２５に磁束が発生し、この磁束によって第１インダクタ３２に電流が流れる。また、第２トランス２８でも、第２インダクタ２３に流れる電流によって第２コアに磁束が発生し、この磁束によって第２インダクタ３３に電流が流れる。そのため、第２インダクタ電流Ｉ₂は、このインダクタ３２，３３に流れる電流の影響により、トランス２７，２８を構成していない場合に比べて増加する。なお、第２インダクタ電流Ｉ₂は、Ｖ_I−Ｖ_O＞Ｖ_Oの場合には増加し、Ｖ_I−Ｖ_O＝Ｖ_Oの場合には変化せず、Ｖ_I−Ｖ_O＜Ｖ_Oの場合には減少する。

インダクタ３２，３３に第２入力電圧Ｖ₂として入力電圧Ｖ_Iが印加され、第１入力電圧Ｖ₁が０Ｖの場合について説明する。この場合、インダクタ３２，３３間には、（第２入力電圧Ｖ₂［＝Ｖ_I］−出力電圧Ｖ_O）の電圧がかかる。また、インダクタ２２，２３間には、出力電圧Ｖ_Oの電圧がかかる。つまり、第１トランス２７及び第２トランス２８では、インダクタ３２，３３側のみ強制的に電流が流されることになる。

この場合、第１インダクタ３２及び第２インダクタ３３による第２自己インダクタンスＬｔ₂₂は、（Ｌ₁＋Ｌ₂）である。また、インダクタ３２，３３側では、インダクタ２２，２３側からの磁束による影響を受けることはない。したがって、第２インダクタ電流Ｉ₂は、電圧（Ｖ₁−Ｖ_O）を第２自己インダクタンスＬｔ₂₂で除算した傾きを持って増加する。

一方、第１インダクタ２２及び第２インダクタ２３による第１自己インダクタンスＬｔ₁₁は、（Ｌ₁＋Ｌ₂）である。この際、第１トランス２７では、第１インダクタ３２に流れる電流によって第１コア２５に磁束が発生し、この磁束によって第１インダクタ２２に電流が流れる。また、第２トランス２８でも、第２インダクタ３３に流れる電流によって第２コアに磁束が発生し、この磁束によって第２インダクタ２３に電流が流れる。そのため、第１インダクタ電流Ｉ₁は、このインダクタ２２，２３に流れる電流の影響により、トランス２７，２８を構成していない場合に比べて増加する。なお、第１インダクタ電流Ｉ₁は、Ｖ_I−Ｖ_O＞Ｖ_Oの場合には増加し、Ｖ_I−Ｖ_O＝Ｖ_Oの場合には変化せず、Ｖ_I−Ｖ_O＜Ｖ_Oの場合には減少する。

この一方側にのみ入力電圧Ｖ_Iを印加した場合、例えば、巻数比１：ｎが１：２で、Ｌ₁が１μＨ、Ｌ₂が４μＨとする。この場合、第１自己インダクタンスＬｔ₁₁は５μＨであり、第２自己インダクタンスＬｔ₂₂は５μＨである。

インダクタ２２，２３に第１入力電圧Ｖ₁として入力電圧Ｖ_Iが印加されるとともに、インダクタ３２，３３にも第２入力電圧Ｖ₂として入力電圧Ｖ_Iが印加された場合について説明する。インダクタ２２，２３間には、（第１入力電圧Ｖ₁［＝Ｖ_I］−出力電圧Ｖ_O）の電圧がかかる。また、インダクタ３２，３３間にも、（第２入力電圧Ｖ₂［＝Ｖ_I］−出力電圧Ｖ_O）の電圧がかかる。つまり、第１トランス２７及び第２トランス２８では、インダクタ２２，２３側及びインダクタ３２，３３側の両側に強制的に同じ電流が逆方向から流されることになる。

この場合、第１トランス２７では、第１インダクタ２２に流れる電流によって第１コア２５に磁束が発生するとともに、第１インダクタ３２に流れる電流によって第１コア２５に磁束が発生する。第１コア２５に発生する２つの磁束は、互いに逆向きであり、巻数が少ない（インダクタンスの小さい）側の第１インダクタ２２に流れる電流によって発生する磁束の方が大きくなる。というのは、インダクタに流れる電流は、その巻数に反比例するので、巻数が少ないほど（インダクタンスが小さいほど）大きくなる。そして、発生する磁束はインダクタに流れる電流に比例して大きくなるので、巻数が少ない側のインダクタによって発生する磁束の方が大きくなる。したがって、第１トランス２７では、逆向きの磁束が打ち消しあって、第１インダクタ２２に流れる電流によって発生する磁束と同じ向きの磁束が残留し、その磁束の大きさが（第１インダクタ２２に流れる電流によって発生する磁束の大きさ−第１インダクタ３２に流れる電流によって発生する磁束の大きさ）となる。この磁束は、逆向きの２つの磁束で打ち消しあっているので、小さい磁束となる。

一方、第２トランス２８では、第２インダクタ２３に流れる電流によって第２コア２６に磁束が発生するとともに第２インダクタ３３に流れる電流によって第２コア２６に磁束が発生する。第２コアに発生する２つの磁束は、互いに逆向きであり、巻数が少ない側の第２インダクタ３３に流れる電流によって発生する磁束の方が大きくなる。したがって、第２トランス２８では、逆向きの磁束が打ち消しあって、第２インダクタ３３に流れる電流によって発生する磁束と同じ向きの磁束が残留し、その磁束の大きさが（第２インダクタ３３に流れる電流によって発生する磁束の大きさ−第２インダクタ２３に流れる電流によって発生する磁束の大きさ）となる。この磁束も、逆方向の２つの磁束で打ち消しあっているので、小さい磁束となる。

したがって、第１トランス２７と第２トランス２８とには、逆向きとなる磁束が各々残留し、その２つの磁束の大きさが同じ大きさとなっている。そのため、第１トランス２７と第２トランス２８とには、残留した磁束に応じた小さいインダクタンスが各々残留することになる。この影響により、第１インダクタ２２及び第２インダクタ２３による第１残留インダクタンスは、（Ｌ₁＋Ｌ₂）より小さな値となる。そのため、第１インダクタ電流Ｉ₁は、電圧（Ｖ₁−Ｖ_O）を小さい第１残留インダクタンスで除算した傾きを持って増加するので、急速に増加する。また、第１インダクタ３２及び第２インダクタ３３による第２残留インダクタンスも、（Ｌ₁＋Ｌ₂）より小さい値となる。そのため、第２インダクタ電流Ｉ₂は、電圧（Ｖ₁−Ｖ_O）を小さい第２残留インダクタンスで除算した傾きを持って増加するので、急速に増加する。

この際、第１残留インダクタンスと第２残留インダクタンスとは、同じ値になる。したがって、第１インダクタ電流Ｉ₁と第２インダクタ電流Ｉ₂とは、同じ電流値となる。

この両方側に入力電圧Ｖ_Iを印加した場合、例えば、巻数比１：ｎが１：２で、Ｌ₁が１μＨ、Ｌ₂が４μＨとする。この場合、第１残留インダクタンス、第２残留インダクタンスは、共に、（Ｌ₁＋Ｌ₂）の０．３６倍の１．８μＨとなる。ただし、結合係数ｋ₀が、理想値の１の場合である。

なお、巻数比１：ｎにおいてｎを１に近づけるほど、第１残留インダクタンス、第２残留インダクタンスは、（Ｌ₁＋Ｌ₂）に対して小さい値になる。したがって、巻数比を調整することによって、第１残留インダクタンス、第２残留インダクタンスを調整することができる（高速応答性を調整することがきできる）。また、第１巻数Ｔ₁及び第２巻数Ｔ₂を調整することによって、第１残留インダクタンス、第２残留インダクタンスを調整することができる（電力変換時の効率を調整することがきできる）。

ちなみに、第１入力電圧Ｖ₁が０Ｖで、第２入力電圧Ｖ₂が０Ｖであり、インダクタ２２，２３間には出力電圧Ｖ_Oがかかり、インダクタ３２，３３間には出力電圧Ｖ_Oがかかる場合も、上記と同様の原理により、第１インダクタ２２及び第２インダクタ２３による第１残留インダクタンス及び第１インダクタ３２及び第２インダクタ３３による第２残留インダクタンスは、（Ｌ₁＋Ｌ₂）より小さい値になる。したがって、第１インダクタ電流Ｉ₁は、電圧Ｖ_Oを第１残留インダクタンスで除算した傾きを持って減少する。また、したがって、第２インダクタ電流Ｉ₂は、電圧Ｖ_Oを第２残留インダクタンスで除算した傾きを持って減少する。

図３及び図４も参照して、コントローラＩＣ４について説明する。図３は、図１のスイッチング電源回路において第１コンバータ回路のスイッチング素子と第２コンバータ回路のスイッチング素子とを交互にオンさせた場合のタイミングチャートであり、（ａ）が第１ＰＷＭ信号であり、（ｂ）が第２ＰＷＭ信号であり、（ｃ）が第１インダクタ電流であり、（ｄ）が第２インダクタ電流であり、（ｅ）が出力電流である。図４は、図１のスイッチング電源回路において第１コンバータ回路のスイッチング素子と第２コンバータ回路のスイッチング素子とを同時にオンさせた場合のタイミングチャートであり、（ａ）が第１ＰＷＭ信号であり、（ｂ）が第２ＰＷＭ信号であり、（ｃ）が第１インダクタ電流であり、（ｄ）が第２インダクタ電流であり、（ｅ）が出力電流である。

コントローラＩＣ４は、マスタクロック（例えば、１０ＭＨｚ〜１００ＭＨｚ）に基づいて動作するＩＣであり、２つのコンバータ回路２，３を電圧モード制御（又は電流モード制御）する。コントローラＩＣ４では、ＰＩＤ制御等によるフィードバック制御により、出力電圧Ｖ_Oが目標電圧になるように第１ＰＷＭ信号ＰＳ₁及び第２ＰＷＭ信号ＰＳ₂を生成する。特に、コントローラＩＣ４では、高速応答性と高効率化とを両立させるために、第１ＰＷＭ信号ＰＳ₁のオン信号と第２ＰＷＭＰＳ₂のオン信号との位相を変える。

コントローラＩＣ４では、高速応答が必要か否かを判定する。例えば、負荷電流あるいは入力電圧等を検出し、これらのいずれかが急激に変化した場合に、高速応答が必要と判定する。

高速応答が必要ないと判定した場合、コントローラＩＣ４では、オン信号の位相を１８０°ずらした第１ＰＷＭ信号ＰＳ₁及び第２ＰＷＭ信号ＰＳ₂を生成する（図３（ａ）、（ｂ）参照）。このＰＷＭ信号ＰＳ₁，ＰＳ₂によって、スイッチング電源装置１では、スイッチング素子２０のオンするタイミングとスイッチング素子３０のオンするタイミングとが１８０°位相ずれし、インダクタ２２，２３とインダクタ３２，３３とに交互にパルス状の入力電圧Ｖ_Iが印加される。

高速応答が必要と判定した場合、コントローラＩＣ４では、オン信号の位相を一致させた第１ＰＷＭ信号ＰＳ₁及び第２ＰＷＭ信号ＰＳ₂を生成する（図４（ａ）、（ｂ）参照）。このＰＷＭ信号ＰＳ₁，ＰＳ₂によって、スイッチング電源装置１では、スイッチング素子２０のオンするタイミングとスイッチング素子３０のオンするタイミングとが一致し、インダクタ２２，２３とインダクタ３２，３３とに同時にパルス状の入力電圧Ｖ_Iが印加される。

図１〜図４を参照して、コントローラＩＣ４における動作について説明する。ここでは、第１コンバータ回路２のスイッチング素子２０と第２コンバータ回路３のスイッチング素子３０とを交互にオンさせた場合と第１コンバータ回路２のスイッチング素子２０と第２コンバータ回路３のスイッチング素子３０とを同時にオンさせた場合の動作について説明する。

交互にオンさせる場合について説明する。コントローラＩＣ４では、高速応答が必要ないと判定すると、オン信号の位相を１８０°ずらした第１ＰＷＭ信号ＰＳ₁及び第２ＰＷＭ信号ＰＳ₂を生成する。すると、各コンバータ回路２，３では、コントローラＩＣ４からのＰＷＭ信号ＰＳ₁，ＰＳ₂に基づいてスイッチング素子２０，３０が交互にオンし、インダクタ２２，２３とインダクタ３２，３３とに交互に入力電圧Ｖ_Iが印加される。さらに、各コンバータ回路２，３では、インダクタ２２，２３又はインダクタ３２，３３及びコンデンサ２４でスイッチング素子２０又はスイッチング素子３０のオン期間にパルスとなって出力される入力電圧Ｖ_Iを平均化し、電圧Ｖ_Oを出力する。

ここからは第１コンバータ回路２側の動作について説明するが、第２コンバータ回路３側も位相が１８０°ずれて同様の動作を行う。

まず、第１ＰＷＭ信号ＰＳ₁がオン信号になると、インダクタ２２，２３にはパルス状の入力電圧Ｖ_Iが印加される。この場合、インダクタ２２，２３による第１残留インダクタンスは、（Ｌ₁＋Ｌ₂）であり、大きな値となっている。そのため、第１インダクタ電流Ｉ₁は、電圧（Ｖ₁−Ｖ_O）を第１残留インダクタンスで除算した小さい傾きを持って増加するので、その増加量が少ない（図３（ｃ）参照）。

次に、第１ＰＷＮ信号ＰＳ₁がオフ信号になると、インダクタ２２，２３には出力電圧Ｖ_Oが印加される。そのため、第１インダクタ電流Ｉ₁は、減少する（図３（ｃ）参照）。

その後、第２ＰＷＭ信号ＰＳ₂がオン信号になると、インダクタ３２，３３にパルス状の入力電圧Ｖ_Iが印加される。そのため、第１インダクタ２２には、第１インダクタ３２に流れる電流によって第１コア２５に発生した磁束により、電流が流れる。また、第２インダクタ２３にも、第２インダクタ３３に流れる電流によって第２コア２６に発生した磁束により、電流が流れる。その電流の影響により、第１インダクタ電流Ｉ₁は、入力電圧Ｖ_Iと出力電圧Ｖ_Oとの電圧値に応じて、増加、一定あるいは減少する。図３（ｃ）の例では、第１インダクタ電流Ｉ₁は増加しており、Ｖ_I−Ｖ_O＞Ｖ_Oの関係にある。

ちなみに、第１インダクタ２２と第１インダクタ３２及び第２インダクタ２３と第２インダクタ３３とが結合していない場合、インダクタ２２，２３にはコア２５，２６に発生する磁束による電流が流れないので、第１インダクタ電流Ｉ₁は減少する。このように、第１インダクタ電流Ｉ₁は、結合していない場合なら減少する領域において、増加、一定あるいは通常より少ない減少量で減少する。したがって、第１インダクタ電流Ｉ₁は、トランス２７，２８を形成していない場合より、減少量が少なくなる。

その後、第２ＰＷＭ信号ＰＳ₂がオフ信号になると、再び、第１インダクタ電流Ｉ₁は、減少する（図３（ｃ）参照）。

このように、第１インダクタ電流Ｉ₁は、トランス２７，２８を形成していない場合より、最大値と最小値との差が小さくなり、リップルが低減される。そのため、第１コンバータ回路２では、電力ロスが少なく、高効率に電圧変換を行うことができる。同様に、第２インダクタ電流Ｉ₂も、トランス２７，２８を形成していない場合より、最大値と最小値との差が小さくなり、リップルが低減される。第２コンバ−タ回路３でも、電力ロスが少なく、高効率に電圧変換を行うことができる。そのため、スイッチング電源装置１では、第１インダクタ電流Ｉ₁と第２インダクタ電流Ｉ₂とを足し合わせた出力電流Ｉ_Oの最大値と最小値との差が小さくなり、リップルが低減される（図３（ｅ）参照）。したがって、スイッチング電源装置１では、高速応答が必要ない場合には、高効率に電圧変換を行うことができる。

ちなみに、電流リップルが大きいほど、高周波成分を多く含む。また、高周波ほど、スイッチング素子やインダクタ等の各素子の抵抗が大きくなる。そのため、リップルが大きいほど、抵抗による電力ロスが増加し、電圧変換する際の効率が低下する。したがって、リップルを低減するほど、高効率となる。

同時にオンさせる場合について説明する。コントローラＩＣ４では、高速応答が必要と判定すると、オン信号の位相一致させた第１ＰＷＭ信号ＰＳ₁及び第２ＰＷＭ信号ＰＳ₂を生成する。すると、各コンバータ回路２，３では、コントローラＩＣ４からのＰＷＭ信号ＰＳ₁，ＰＳ₂に基づいてスイッチング素子２０，３０が同時にオンし、インダクタ２２，２３とインダクタ３２，３３とに同時にパルス状の入力電圧Ｖ_Iが印加される。そして、各コンバータ回路２，３では、インダクタ２２，２３又はインダクタ３２，３３及びコンデンサ２４でスイッチング素子２０，３０のオン期間にパルスとなって出力される入力電圧Ｖ_Iを平均化し、電圧Ｖ_Oを出力する。

まず、第１ＰＷＭ信号ＰＳ₁がオン信号かつ第２ＰＷＭ信号ＰＳ₂がオン信号になると、インダクタ２２，２３にはパルス状の入力電圧Ｖ_Iが印加されるとともにインダクタ３２，３３にもパルス状の入力電圧Ｖ_Iが印加される。この場合、なお、インダクタ２２，２３による第１残留インダクタンス及びインダクタ３２，３３による第２残留インダクタンスは、（Ｌ₁＋Ｌ₂）より小さな値となっている。そのため、第１インダクタ電流Ｉ₁は、電圧（Ｖ₁−Ｖ_O）を第１残留インダクタンスで除算した大きな傾きを持って増加するので、交互にオンした場合に比べてその増加量が多くなる（図３（ｃ）、図４（ｃ）参照）。同様に、第２インダクタ電流Ｉ₂も、交互にオンした場合に比べてその増加量が多くなる（図３（ｄ）、図４（ｄ）参照）。

次に、第１ＰＷＮ信号ＰＳ₁がオフ信号かつ第２ＰＷＭ信号ＰＳ₂がオフ信号になると、インダクタ２２，２３には出力電圧Ｖ_Oが印加されるとともにインダクタ３２，３３にも出力電圧Ｖ_Oが印加される。そのため、第１インダクタ電流Ｉ₁は、減少する（図４（ｃ）参照）。また、第２インダクタ電流Ｉ₂も、減少する（図４（ｄ）参照）。

このように、第１インダクタ電流Ｉ₁及び第２インダクタ電流Ｉ₂は、交互にオンした場合に比べて増加率が大きくなり、急速に増加する。そのため、スイッチング電源装置１では、第１インダクタ電流Ｉ₁と第２インダクタ電流Ｉ₂とを足し合わせた出力電流Ｉ_Oが急激に増加し、高速応答性が向上する（図４（ｅ）参照）。したがって、スイッチング電源装置１では、高速応答が必要な場合には、負荷電流の急変等に迅速に対応することができる。

スイッチング電源装置１によれば、リーケージインダクタを設けることなく、高速応答性と高効率性とを実現することができる。このようにリーケージインダクタを設けなくてよいので、スイッチング電源装置１は、構成が簡素化するとともに微妙な調整等も必要ないので、低コストである。また、スイッチング電源装置１は、同時にオンした場合でも、インダクタンスが残留するので、リーケージインダクタが無くてもインダクタ電流が無限に流れることはない。

また、スイッチング電源装置１によれば、リーケージインダクタンスのばらつきがなくなり、インダクタの結合も良いので、コンバータ回路２，３間の電流バランスが良い。さらに、スイッチング電源装置１では、トランス２７，２８の巻数比や第１巻数Ｔ₁及び第２巻数Ｔ₂を変えることによって、高速応答性や効率の度合いを簡単に調整することができる。

図５を参照して、第２の実施の形態に係るスイッチング電源装置４１について説明する。図５は、第２の実施の形態に係るスイッチング電源装置の構成図である。なお、スイッチング電源装置４１では、第１の実施の形態に係るスイッチング電源装置１の同様の構成要素については同一の符号を付し、その説明を省略する。

スイッチング電源装置４１も、スイッチング電源装置１と同様のスイッチング電源装置であるが、出力電圧Ｖ_Oのリップルを抑制するために、マルチフェーズ方式である。そのため、スイッチング電源装置４１は、４つのコンバータ回路４２、４３，４４，４５を備えており、この４つのコンバータ回路４２，４３，４４，４５が並列に接続されている。そして、スイッチング電源装置４１では、１つのコントローラＩＣ４６によって４つのコンバータ回路４２，４３，４４，４５の各スイッチング素をスイッチング制御している。

第１コンバータ回路４２及び第３コンバータ回路４４は、第１の実施の形態に係る第１コンバータ回路２と同様の構成である。また、第２コンバータ回路４３及び第４コンバータ回路４５は、第１の実施の形態に係る第２コンバータ回路３と同様の構成である。４つの第１インダクタ２２，３２，２２，３２は１つの第１コア５０によって結合され、２つの第１トランス２７，２７が形成される。４つの第２インダクタ２３，３３，２３，３３は、１つの第２コア５１によって結合され、２つの第２トランス２８，２８が形成される。

コントローラＩＣ４６は、第１の実施の形態に係るコントローラＩＣ４と同様のコントローラＩＣであるが、４つのスイッチング素子２０，３０，２０，３０をスイッチング制御するので、４つのＰＷＭ信号ＰＳ₁，ＰＳ₂，ＰＳ₃，ＰＳ₄を生成する。

コントローラＩＣ４６では、通常、オン信号の位相を９０°ずらした第１ＰＷＭ信号ＰＳ₁、第２ＰＷＭ信号ＰＳ₂、第３ＰＷＭ信号ＰＳ₃及び第４ＰＷＭ信号ＰＳ₄を生成する。このＰＷＭ信号ＰＳ₁，ＰＳ₂，ＰＳ₃，ＰＳ₄によって、スイッチング電源装置４１では、４つのスイッチング素子２０，３０，２０，３０のオンするタイミングが９０°位相ずれし、４つのコンバータ回路４２，４３，４４，４５における各インダクタ２２，２３、インダクタ３２，３３、インダクタ２２，２３、インダクタ３２，３３に交互にパルス状の入力電圧Ｖ_Iが印加される。

この場合、各コンバータ回路４２，４３，４４，４５における各インダクタ電流は、第１の実施の形態と同様に、最大値と最小値との差が小さくなり、リップルが低減される。そのため、各コンバータ回路４２，４３，４４，４５では、電力ロスが少なく、高効率に電圧変換を行うことができる。したがって、スイッチング電源装置４１では、各インダクタ電流を足し合わせた出力電流の最大値と最小値との差が小さくなり、リップルが低減される。その結果、スイッチング電源装置４１では、高速応答が必要ない場合には、リップルを抑えて高効率に電圧変換を行うことができる。また、スイッチング電源装置４１では、出力電圧Ｖ_Oのリップルの抑制され、発振することはない。

また、コントローラＩＣ４６では、高速応答が必要な場合、オン信号の位相を一致させた第１ＰＷＭ信号ＰＳ₁、第２ＰＷＭ信号ＰＳ₂、第３ＰＷＭ信号ＰＳ₃及び第４ＰＷＭ信号ＰＳ₄を生成する。このＰＷＭ信号ＰＳ₁，ＰＳ₂，ＰＳ₃，ＰＳ₄によって、スイッチング電源装置４１では、４つのスイッチング素子２０，３０，２０，３０のオンするタイミングの位相ずれがなく、４つのコンバータ回路４２，４３，４４，４５における各インダクタ２２，２３、インダクタ３２，３３、インダクタ２２，２３、インダクタ３２，３３に同時にパルス状の入力電圧Ｖ_Iが印加される。

この場合、各コンバータ回路４２，４３，４４，４５における各インダクタ電流は、第１の実施の形態と同様に、交互にオンした場合に比べて増加率が大きく、急速に増加する。そのため、スイッチング電源装置４１では、各インダクタ電流を足し合わせた出力電流が急激に増加し、高速応答性が向上する。したがって、スイッチング電源装置４１では、高速応答が必要な場合には、負荷電流の急変等に迅速に対応することができる。

スイッチング電源装置４１によれば、第１の実施の形態に係るスイッチング電源装置１の効果と同様の効果を有する。スイッチング電源装置４１では、４つのインダクタに対して１つのコアでトランスを構成するので、実装面積を削減できる。

以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。

例えば、本実施の形態ではＤＣ／ＤＣのコンバータ回路に適用したが、ＡＣ／ＤＣやＤＣ／ＡＣのコンバータ回路にも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータ回路に適用したが、トランスを有する絶縁型のコンバータ回路にも適用可能であり、昇圧型又は昇降圧型のコンバータ回路にも適用可能である。また、プッシュプルコンバータ回路、フルブリッジコンバータ回路、ハーフブリッジコンバータ回路、フライバックコンバータ回路等の様々なコンバータ回路に適用可能である。

また、本実施の形態では各コンバータ回路にスイッチング素子と直列にダイオードを配設する構成としたが、ＦＥＴ等のスイッチング素子を直列に配設する構成でもよい。

また、本実施の形態では各コンバータ回路の平滑回路においてインダクタを２つ設け、コンバータ回路間で２つのトランスを形成する構成としたが、各コンバータ回路の平滑回路においてインダクタを４つ、６つ、・・・と偶数設け、コンバータ回路間に４つ、６つ、・・・と２より大きい偶数のトランスを設ける構成としてもよい。このように、インダクタ（ひいては、トランス）の数を増やすことによって、各インダクタ（各トランス）における巻数を減らすことができる。そこで、少ない巻数を有するトランスの標準品を数種類用意しておけば、この標準品のトランスを接続していくことによって、様々なパターンに対応できる。

また、本実施の形態では第１コンバータ回路と第２コンバータ回路とのスイッチング素子を同時にオンさせるために第１ＰＷＭ信号と第２ＰＷＭ信号とのオン信号の位相を一致させる構成としたが、オン信号の位相を１８０°ずらしたままで、オン信号のパルス幅を広げ、第１ＰＷＭ信号と第２ＰＷＭ信号とのオン信号の期間が重なるようにしてもよい。

第１の実施の形態に係るスイッチング電源装置の構成図である。 図１のスイッチング電源装置に構成される第１トランス及び第２トランスの回路モデルである。 図１のスイッチング電源回路において第１コンバータ回路のスイッチング素子と第２コンバータ回路のスイッチング素子とを交互にオンさせた場合のタイミングチャートであり、（ａ）が第１ＰＷＭ信号であり、（ｂ）が第２ＰＷＭ信号であり、（ｃ）が第１インダクタ電流であり、（ｄ）が第２インダクタ電流であり、（ｅ）が出力電流である。 図１のスイッチング電源回路において第１コンバータ回路のスイッチング素子と第２コンバータ回路のスイッチング素子とを同時にオンさせた場合のタイミングチャートであり、（ａ）が第１ＰＷＭ信号であり、（ｂ）が第２ＰＷＭ信号であり、（ｃ）が第１インダクタ電流であり、（ｄ）が第２インダクタ電流であり、（ｅ）が出力電流である。 第２の実施の形態に係るスイッチング電源装置の構成図である。

符号の説明

１，４１…スイッチング電源装置、２，４２…第１コンバータ回路、３，４３…第２コンバータ回路、４４…第３コンバータ回路、４５…第４コンバータ回路、４，４６…コントローラＩＣ、２０，３０…スイッチング素子、２１，３１…ダイオード、２２，３２…第１インダクタ、２３，３３…第２インダクタ、２４…コンデンサ、２５，５０…第１コア、２６，５１…第２コア、２７…第１トランス、２８…第２トランス、

Claims (3)

1. スイッチング素子と当該スイッチング素子によってスイッチングされた電圧を出力する出力回路とを各々有する一対のコンバータ回路と、
   前記各コンバータ回路のスイッチング素子を制御する制御手段と
   を含み、
   前記一対のコンバータ回路は、並列接続され、
   前記一対のコンバータ回路の一方のコンバータ回路の出力回路では、第１巻数の第１インダクタと第１巻数とは異なる第２巻数の第２インダクタとが直列接続され、
   前記一対のコンバータ回路の他方のコンバータ回路の出力回路では、第２巻数の第１インダクタと第１巻数の第２インダクタとが直列接続され、
   前記一方のコンバータ回路の第１インダクタと前記他方のコンバータ回路の第１インダクタとが結合され、前記一方のコンバータ回路の第２インダクタと前記他方のコンバータ回路の第２インダクタとが結合されることを特徴とするスイッチング電源装置。
2. 前記制御手段は、前記一方のコンバータ回路のスイッチング素子と前記他方のコンバータ回路のスイッチング素子とを同時にオンさせるための駆動信号を生成することを特徴とする請求項１に記載するスイッチング電源装置。
3. 前記制御手段は、前記一方のコンバータ回路のスイッチング素子と前記他方のコンバータ回路のスイッチング素子とを交互にオンさせるための駆動信号を生成することを特徴とする請求項１又は請求項２に記載するスイッチング電源装置。

Images