JP2006340442A - マルチフェーズｄｃ／ｄｃコンバータおよびその制御方法 - Google Patents

Abstract

【課題】 軽負荷時での効率を上げること。
【解決手段】 入力電圧(Ｖｉｎ)を受け、複数のスイッチ（Ｍ１ａ〜Ｍ４ａ）を互いに同一周期かつ異なる位相でオン／オフ動作させることにより、１つの出力電圧（Ｖｏ）を１つの負荷（１４）へ供給するマルチフェーズＤＣ／ＤＣコンバータ（１０Ａ）において、制御回路（３０Ａ）は、負荷１４が軽負荷時に、複数のスイッチをオン／オフ動作させる制御信号（φ１ａ〜φ４ａ）のスイッチング周波数（ｆ_ＳＷ）を下げる。
【選択図】 図９

Description

本発明は、電源装置に関し、特に、１つのＤＣ入力電圧を複数相のスイッチを用いてスイッチングし、１つの負荷へ１つのＤＣ出力電圧を供給するマルチフェーズＤＣ／ＤＣコンバータおよびその制御方法に関する。

直流（ＤＣ）入力電圧をそのＤＣ入力電圧とは異なるＤＣ出力電圧に変換する電源装置として、ＤＣ／ＤＣコンバータが知られている。また、大電流用途のＤＣ／ＤＣコンバータとして、１つのＤＣ入力電圧（以下、単に「入力電圧」とも呼ぶ。）を複数相のスイッチを用いてスイッチングし、１つの負荷へ１つのＤＣ出力電圧（以下、単に「出力電圧」とも呼ぶ。）を供給するＤＣ／ＤＣコンバータがある。このように複数相のスイッチを有するＤＣ／ＤＣコンバータは、マルチフェーズＤＣ／ＤＣコンバータと呼ばれる。換言すれば、マルチフェーズＤＣ／ＤＣコンバータは、複数のスイッチを互いに同一周期かつ異なる位相でオン／オフ動作させることにより、スイッチング周波数を実効的に高めている。

このようなマルチフェーズＤＣ／ＤＣコンバータは、例えば、ＣＰＵ（中央処理装置）の電源装置として使用される。この技術分野において周知のように、ＣＰＵの負荷状態（ＣＰＵへ流れる負荷電流）は変化する。すなわち、通常の使用状態では、ＣＰＵへは大きな負荷電流を流す必要があるので、ＣＰＵは重負荷になっている。一方、例えば、スリープ状態では、ＣＰＵへは少ない負荷電流を流すだけで良いので、ＣＰＵは軽負荷である。

このような負荷状態の変動に対応するために、負荷の大きさによって動作（駆動）させるスイッチの相数を増減させ、小電流出力時（軽負荷時）には１相のみのスイッチを動作（駆動）させるようにしたマルチフェーズＤＣ／ＤＣコンバータが提案されている（例えば、特許文献１参照）。

図１を参照して、従来のマルチフェーズＤＣ／ＤＣコンバータ１０について説明する。本例は、相数Ｎが４の場合を示している。図示のマルチフェーズＤＣ／ＤＣコンバータ１０は、同期整流型マルチフェーズＤＣ／ＤＣコンバータである。

図示のマルチフェーズＤＣ／ＤＣコンバータ１０は、第１乃至第４の通電スイッチＭ１ａ、Ｍ２ａ、Ｍ３ａ、Ｍ４ａと、第１乃至第４の短絡スイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂと、平滑回路１２とを有する。第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａ及び第１乃至第４の短絡スイッチ１ｂ〜Ｍ４ｂの各々は、例えば、ＭＯＳ（金属酸化膜半導体）ＦＥＴで構成されている。尚、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａの各々は、ハイサイド（High-side）のスイッチと呼ばれ、第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂの各々は、ローサイド（Low-side）のスイッチと呼ばれる。

第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａは、共通入力電源１１から供給される入力電圧Ｖｉｎをそれぞれオン／オフ制御する。各通電スイッチＭ１ａ〜Ｍ４ａにてそれぞれオン／オフ制御された電圧（電流）は、平滑回路１２に入力されて集められる。第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａの出力側には、それぞれ、フライホィール回路を形成する第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂが接続されている。

平滑回路１２は、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａの出力側にそれぞれ直列に接続された第１乃至第４のインダクタンス素子Ｌｏ_１、Ｌｏ_２、Ｌｏ_３、Ｌｏ_４と、各インダクタンス素子Ｌｏ_１〜Ｌｏ_４を流れる第１乃至第４の通電電流を集めて充電する共通のキャパシタンス素子（出力コンデンサ）Ｃｏとによって構成されている。平滑回路１２は、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａでオン／オフ制御された第１乃至第４の通電電流を多重合成しながら平滑して、平滑した電圧を負荷１４へ供給する。尚、図１の破線で示されるように、共通入力電源１１と並列に入力コンデンサＣｉが接続されても良い。

第１の通電スイッチＭ１ａと第１の短絡スイッチＭ１ｂと第１のインダクタンス素子Ｌｏ_１とによって第１相回路２０−１が構成されている。第２の通電スイッチＭ２ａと第２の短絡スイッチＭ２ｂと第２のインダクタンス素子Ｌｏ_２とによって第２相回路２０−２が構成されている。第３の通電スイッチＭ３ａと第３の短絡スイッチＭ３ｂと第３のインダクタンス素子Ｌｏ_３とによって第３相回路２０−３が構成されている。第４の通電スイッチＭ４ａと第４の短絡スイッチＭ４ｂと第４のインダクタンス素子Ｌｏ_４とによって第４相回路２０−４が構成されている。

第１乃至第４相回路２０−１〜２０−４は、それぞれ、第１乃至第４のスイッチングされた電流を出力する。出力コンデンサＣｏは、第１乃至第４のスイッチングされた電流を合成して、出力電圧Ｖｏを出力する。

マルチフェーズＤＣ／ＤＣコンバータ１０は制御回路３０を含む。制御回路３０は、後述するように、負荷１４の大きさによって動作（駆動）させるスイッチの相数を増減させるように、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａ及び第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂのオン／オフを制御する。また、第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂは、それぞれ、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａとはオン／オフ動作が逆になるように、そのオン／オフが制御される。

制御回路３０は、負荷１４に流れる負荷電流及び出力コンデンサＣｏの出力電圧Ｖｏに基いて、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａを９０度の位相差でそれぞれオン／オフ動作させる第１乃至第４の正相ＰＷＭ信号φ１ａ、φ２ａ、φ３ａ、φ４ａと、第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂを第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａに対してそれぞれ相補的にオン／オフ動作させる第１乃至第４の逆相ＰＷＭ信号φ１ｂ、φ２ｂ、φ３ｂ、φ４ｂとを出力する。とにかく、制御回路３０は、制御信号として、第１乃至第４の正相ＰＷＭ信号φ１ａ〜φ４ａ及び第１乃至第４の逆相ＰＷＭ信号φ１ｂ〜φ４ｂを出力する。

次に、図１に加えて図２乃至図４をも参照して、従来のマルチフェーズＤＣ／ＤＣコンバータ１０の動作について説明する。図２は負荷１４が重負荷のときのマルチフェーズＤＣ／ＤＣコンバータ１０の動作を説明するためのタイムチャートであり、図３は負荷１４が中負荷のときのマルチフェーズＤＣ／ＤＣコンバータ１０の動作を説明するためのタイムチャートであり、図４は負荷１４が軽負荷のときのマルチフェーズＤＣ／ＤＣコンバータ１０の動作を説明するためのタイムチャートである。

また、図２乃至図４の各々において、（ａ）の実線は第１の通電スイッチＭ１ａのオン／オフ状態を示し、（ａ）の点線は第１の短絡スイッチＭ１ｂのオン／オフ状態を示し、（ｂ）の実線は第２の通電スイッチＭ２ａのオン／オフ状態を示し、（ｂ）の点線は第２の短絡スイッチＭ２ｂのオン／オフ状態を示し、（ｃ）の実線は第３の通電スイッチＭ３ａのオン／オフ状態を示し、（ｃ）の点線は第３の短絡スイッチＭ３ｂのオン／オフ状態を示し、（ｄ）の実線は第４の通電スイッチＭ４ａのオン／オフ状態を示し、（ｄ）の点線は第４の短絡スイッチＭ４ｂのオン／オフ状態を示す。

図２に示されるように、負荷１４が重負荷時には、制御回路３０は、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａ及び第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂのすべてをオン／オフ動作させている。換言すれば、制御回路３０は、第１乃至第４相回路２０−１〜２０−４の全てを駆動する。

図３に示されるように、負荷１４が中負荷時には、制御回路３０は、第１及び第３の通電スイッチＭ１ａ、Ｍ３ａと第１及び第３の短絡スイッチＭ１ｂ、Ｍ３ｂだけをオン／オフ動作させ、第２及び第４の通電スイッチＭ２ａ、Ｍ４ａと第２及び第４の短絡スイッチＭ２ｂ、Ｍ４ｂとを常時オフしている。換言すれば、制御回路３０は、第１及び第３相回路２０−１、２０−３のみを駆動する。

図４に示されるように、負荷１４が軽負荷時には、制御回路３０は、第１の通電スイッチＭ１ａと第１の短絡スイッチＭ１ｂだけをオン／オフ動作させ、第２乃至第４の通電スイッチＭ２ａ〜Ｍ４ａと第２乃至第４の短絡スイッチＭ２ｂ〜Ｍ４ｂとを常時オフしている。換言すれば、制御回路３０は、第１相回路２０−１のみを駆動する。

図５に示されるように、従来のマルチフェーズＤＣ／ＤＣコンバータ１０においては、負荷１４の軽重とは無関係に、個々のスイッチをオン／オフ動作させる制御信号の各相のスイッチング周波数ｆ_ＳＷは常に一定である。図５に於いて、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は各相のスイッチング周波数ｆ_ＳＷ（ｋＨｚ）を示す。尚、本例では、スイッチング周波数ｆ_ＳＷが４００ｋＨｚに等しい場合を示している。また、負荷１４（Ｐｏｕｔ）の重さは、その最大値に対応する１００％から最小値である０％までの間で変動する。

図６に、従来のマルチフェーズＤＣ／ＤＣコンバータ１０における、負荷１４（Ｐｏｕｔ）の重さ（％）と動作させるスイッチの相数ｎ（１≦ｎ≦４）と間の関係を示す。図６において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は動作させるスイッチの相数ｎを示す。図６に示されるように、負荷１４（Ｐｏｕｔ）の重さが５０％〜１００％の範囲にあるときは、負荷１４は「重負荷」であるので、動作させるスイッチの相数ｎは４である。負荷１４（Ｐｏｕｔ）の重さが２５％〜５０％の範囲にあるときは、負荷１４は「中負荷」であるので、動作させるスイッチの相数ｎは２である。負荷１４（Ｐｏｕｔ）の重さが２５％以下の範囲にあるときは、負荷１４は「軽負荷」であるので、動作させるスイッチの相数ｎは１である。

従って、動作させるスイッチの相数ｎに応じて、従来のマルチフェーズＤＣ／ＤＣコンバータ１０における見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、各相のスイッチング周波数ｆ_ＳＷのｎ倍となる。

図７に、従来のマルチフェーズＤＣ／ＤＣコンバータ１０における、負荷１４（Ｐｏｕｔ）の重さ（％）と見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷとの間の関係を示す。図７において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸に見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを示す。

先ず、負荷１４（Ｐｏｕｔ）の重さが５０％〜１００％の範囲にあるとする。この場合、制御回路３０は、負荷１４（Ｐｏｕｔ）が「重負荷」であると判定し、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、各相のスイッチング周波数ｆ_ＳＷの４倍となる（ｎ＊ｆ_ＳＷ＝４ｆ_ＳＷ）。

次に、負荷１４（Ｐｏｕｔ）の重さが２５％〜５０％の範囲にあるとする。この場合、制御回路３０は、負荷１４（Ｐｏｕｔ）が「中負荷」であると判定し、第１及び第３相回路２０−１、２０−３のみを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、各相のスイッチング周波数ｆ_ＳＷの２倍となる（ｎ＊ｆ_ＳＷ＝２ｆ_ＳＷ）。

最後に、負荷１４（Ｐｏｕｔ）の重さが２５％以下の範囲にあるとする。この場合、制御回路３０は、負荷１４（Ｐｏｕｔ）が「軽負荷」であると判定し、第１相回路２０−１のみを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、各相のスイッチング周波数ｆ_ＳＷに等しい（ｎ＊ｆ_ＳＷ＝ｆ_ＳＷ）。

従って、従来のマルチフェーズＤＣ／ＤＣコンバータ１０においては、図５に示されるように、各相のスイッチング周波数ｆ_ＳＷを常に一定に維持しつつ、図６に示されるように、負荷１４（Ｐｏｕｔ）の重さが軽くなるに従って動作させるスイッチの相数ｎを減数して、図７に示されるように、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを段階的に低下させている。

このように、従来のマルチフェーズＤＣ／ＤＣコンバータ１０では、負荷１４（Ｐｏｕｔ）の重さによって動作させる（駆動する）スイッチの相数ｎを増減させ、小電流出力時（軽負荷時）には１相のスイッチのみを動作させて（駆動して）いる。

尚、マルチフェーズＤＣ／ＤＣコンバータではないが、本発明に関連する他の電源装置も種々知られている。例えば、スイッチング素子として半導体スイッチを用い、定周波数可変オン時間制御を行うＤＣ／ＤＣコンバータの制御装置において、直流電源のリップルを検出し、これを設定値と比較してその偏差を増幅し、リップル信号が大きい時にはスイッチング周波数を増加させるように制御する技術的思想が知られている（例えば、特許文献２参照）。

また、スイッチ素子のＯＮ周期とＯＮ時間の双方を同時に制御するようにした「スイッチングレギュレータ」が知られている（例えば、特許文献３参照）。この特許文献３に開示されているスイッチングレギュレータでは、出力負荷容量変動に対して出力容量が大きい際はスイッチ素子のＯＮ周期を減少させると共にＯＮ時間を増加させ、出力容量が少ない際にはＯＮ周期を増加させると共にＯＮ時間を減少させて、急激な負荷変動に対しても出力電圧変動を防いでスイッチ素子のスイッチングロスの増大を防ぎしかも重負荷時に可聴周波数とすることが無い。

尚、負荷が重くなるとスイッチングレギュレータの出力電圧が下がり、負荷が軽くなるとスイッチングレギュレータの出力電圧が上がることも知られている（例えば、特許文献４参照）。

特開２００２−４４９４１号公報 特開昭６３−２６５５６２号公報 特開昭６３−２５７４５９号公報 特開２００５−３３８８８号公報

しかしながら、図１に図示した従来のマルチフェーズＤＣ／ＤＣコンバータ１０において、軽負荷時であっても１相のスイッチのみで駆動させることは、電流の集中を招き、局所的に発熱が大きくなってしまう。その為、熱の偏りによって相間に温度差ができる。その結果、相間の電流バランスが崩れたり、特定の部品の寿命が縮まるなどの問題を引き起こす虞がある。

また、スイッチを構成するＭＯＳＦＥＴのオン抵抗ロスやコイル（インダクタンス素子）の銅損は、それらを流れる電流の２乗に比例する。その結果、１相のスイッチに電流を集中させるのは、損失（ロス）が大きくなって、効率が悪くなる。

図８に、従来のマルチフェーズＤＣ／ＤＣコンバータ１０における、負荷１４（Ｐｏｕｔ）の重さ（％）と損失（Ｗ）との間の関係を示す。図８において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は損失（Ｗ）を示す。図８において、Ｐ_ｏｎ（High-side）はハイサイドのスイッチ（ＭＯＳ）のオン抵抗ロスを示し、Ｐ_ＳＷ（High-side）はハイサイドのスイッチ（ＭＯＳ）のスイッチングロスを示し、Ｐ_Ｄｒ（High-side）はハイサイドのスイッチ（ＭＯＳ）のドライブ損失を示し、Ｐ_ｏｎ（Low-side）はローサイドのスイッチ（ＭＯＳ）のオン抵抗ロスを示し、Ｐ_ＳＷ（Low-side）はローサイドのスイッチ（ＭＯＳ）のスイッチングロスを示し、Ｐ_Ｄｒ（Low-side）はローサイドのスイッチ（ＭＯＳ）のドライブ損失を示し、Ｐ_Ｃｕはインダクタンス素子（コイル）の銅損を示し、Ｐ_Ｆｅはインダクタンス素子（コイル）の鉄損を示す。

下記の数１〜数５に、それぞれ、各損失（ＭＯＳのオン抵抗ロスＰ_ｏｎ、ＭＯＳのスイッチングロスＰ_ＳＷ、ＭＯＳのドライブ損失Ｐ_Ｄｒ、コイルの銅損Ｐ_Ｃｕ、コイルの鉄損Ｐ_Ｆｅ）の計算式を示す。

上記数１〜数５において、Ｉｏは負荷電流を示し、ｎは駆動している相数を示し、Ｒ_ｏｎはＭＯＳのオン抵抗を示し、Ｄｕｔｙはデューティー比を示し、Ｖ_ＩＮは入力電圧を示し、ｔ_ｒはゲート立下り時間を示し、ｔ_ｆはゲート立上り時間を示し、ｆ_ＳＷは各相のスイッチング周波数を示し、Ｑ_ｇはゲートチャージ電荷量を示し、Ｖ_ｇｓはゲート・ソース電圧を示し、Ｒ_ＤＣはコイルの直流抵抗を示し、Ｂは磁束密度を示す。

また、下記の数６〜数９に計算条件を示す。

上記数１及び数４から明らかなように、ＭＯＳのオン抵抗ロスＰ_ｏｎやコイルの銅損Ｐ_Ｃｕは、負荷電流Ｉｏの２乗に比例するので、軽負荷時において、従来のマルチフェーズＤＣ／ＤＣコンバータ１０の損失が大きくなり、効率が悪くなる。

したがって、本発明の課題は、軽負荷時での効率を上げることができる、マルチフェーズＤＣ／ＤＣコンバータを提供することにある。

本発明の他の課題は、発熱を抑えることができる、マルチフェーズＤＣ／ＤＣコンバータを提供することにある。

本発明の更に他の課題は、負荷状態とは無関係に、相間の電流バランスをとることができる、マルチフェーズＤＣ／ＤＣコンバータを提供することにある。

本発明の第１の態様によれば、入力電圧(Ｖｉｎ)を受け、複数のスイッチ（Ｍ１ａ〜Ｍ４ａ；ＳＷ_１１〜ＳＷ_Ｎ１）を互いに同一周期かつ異なる位相でオン／オフ動作させることにより、１つの出力電圧（Ｖｏ）を１つの負荷（１４）へ供給するマルチフェーズＤＣ／ＤＣコンバータにおいて、前記負荷が軽負荷時に、前記複数のスイッチをオン／オフ動作させる制御信号（φ１ａ〜φ４ａ；φ１ａ〜φＮａ）のスイッチング周波数（ｆ_ＳＷ）を下げる制御回路（３０Ａ；３０Ｂ，４０；３０Ｃ）を備えたことを特徴とするマルチフェーズＤＣ／ＤＣコンバータ（１０Ａ；１０Ｂ；１０Ｃ）が得られる。

上記本発明の第１の態様によるマルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ）において、前記制御回路（３０Ｂ，４０；３０Ｃ）は、例えば、前記負荷の重さを判断する判断手段（４０，３１；Ｒ１，Ｒ２，３２，３１Ａ）と、該判断手段の判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数（ｆ_ＳＷ）を下げるように前記スイッチング周波数を可変する周波数可変手段（３１，３３−１〜３３−Ｎ；３１Ａ，３３−１〜３３−Ｎ）とから構成されて良い。前記判断手段は、前記負荷に流れる負荷電流（Ｉｏ）に基づいて、前記負荷の重さを判断する手段（４０，３１）から構成されて良い。又は、前記判断手段は、前記出力電圧（Ｖｏ）に基づいて、前記負荷の重さを判断する手段（Ｒ１，Ｒ２，３２，３１Ａ）から構成されて良い。前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数（ｆ_ＳＷ）を段階的に増減して良い（図１３）。或いは、前記周波数可変手段（３１，３３−１〜３３−Ｎ；３１Ａ，３３−１〜３３−Ｎ）は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を連続的に増減して良い（図１７；図２１；図２２）。スイッチング周波数（ｆ_ＳＷ）は、可聴周波数領域よりも高いことが望ましい（図２１；図２２）。

本発明の第２の態様によれば、入力電圧（Ｖｉｎ）を受け、複数のスイッチ（Ｍ１ａ〜Ｍ４ａ；ＳＷ_１１〜ＳＷ_Ｎ１）を互いに同一周期かつ異なる位相でオン／オフ動作させることにより、１つの出力電圧（Ｖｏ）を１つの負荷（１４）へ供給するマルチフェーズＤＣ／ＤＣコンバータの制御方法において、前記負荷が軽負荷時に、前記複数のスイッチをオン／オフ動作させる制御信号（φ１ａ〜φ４ａ；φ１ａ〜φＮａ）のスイッチング周波数（ｆ_ＳＷ）を下げるように制御するステップ（３０Ａ；３０Ｂ，４０；３０Ｃ）を含むことを特徴とするマルチフェーズＤＣ／ＤＣコンバータ（１０Ａ；１０Ｂ；１０Ｃ）の制御方法が得られる。

上記本発明の第２の実施の形態に係るマルチフェーズＤＣ／ＤＣコンータ（１０Ｂ；１０Ｃ）の制御方法において、前記制御するステップ（３０Ｂ，４０；３０Ｃ）は、前記負荷の重さを判断するステップ（４０，３１；Ｒ１，Ｒ２，３２，３１Ａ）と、該判断するステップの判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数（ｆ_ＳＷ）を下げるように前記スイッチング周波数を可変するステップ（３１，３３−１〜３３−Ｎ；３１Ａ，３３−１〜３３−Ｎ）とを含んで良い。前記判断するステップ（４０，３１）は、前記負荷に流れる負荷電流（Ｉｏ）に基づいて、前記負荷の重さを判断して良い。又は、前記判断するステップ（Ｒ１，Ｒ２，３２，３１Ａ）は、前記出力電圧（Ｖｏ）に基づいて、前記負荷の重さを判断しても良い。前記スイッチング周波数を可変するステップは、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数（ｆ_ＳＷ）を段階的に増減して良い（図１３）。或いは、前記スイッチング周波数を可変するステップは、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を連続的に増減しても良い（図１７；図２１；図２２）。スイッチング周波数（ｆ_ＳＷ）は、可聴周波数領域よりも高いことが望ましい（図２１；図２２）。

本発明の第３の態様によれば、１つの入力電圧（Ｖｉｎ）から１つの出力電圧（Ｖｏ）を生成して、該出力電圧を負荷（１４）へ供給するマルチフェーズＤＣ／ＤＣコンバータにおいて、互いに並列に接続され、それぞれ、第１乃至第Ｎ（Ｎは２以上の整数）のスイッチ（Ｍ１ａ〜Ｍ４ａ；ＳＷ_１１〜ＳＷ_Ｎ１）を含み、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力する第１乃至第Ｎ相回路（２０−１〜２０−Ｎ）と、前記第１乃至第Ｎのスイッチングされた電流を合成して、前記出力電圧を出力する出力コンデンサ（Ｖｏ）と、前記第１乃至第Ｎのスイッチのオン／オフを制御する制御回路（３０Ａ；３０Ｂ，４０；３０Ｃ）とを備え、前記制御回路は、前記負荷が軽負荷時に、前記第１乃至第Ｎのスイッチをオン／オフ動作させる制御信号（φ１ａ〜φ４ａ；φ１ａ〜φＮａ）のスイッチング周波数（ｆ_ＳＷ）を下げることを特徴とするマルチフェーズＤＣ／ＤＣコンバータ（１０Ａ；１０Ｂ；１０Ｃ）が得られる。

上記本発明の第３の態様によるマルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ）において、前記制御回路（４０，３０Ｂ；３０Ｃ）は、前記負荷の重さを判断する判断手段（４０，３１；Ｒ１，Ｒ２，３２，３１Ａ）と、該判断手段の判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数（ｆ_ＳＷ）を下げるように前記スイッチング周波数を可変する周波数可変手段（３１，３３−１〜３３−Ｎ；３１Ａ，３３−１〜３３−Ｎ）とから構成されて良い。前記判断手段は、前記負荷に流れる負荷電流（Ｉｏ）に基づいて、前記負荷の重さを判断する手段（４０，３１）から構成されて良い。又は、前記判断手段は、前記出力電圧（Ｖｏ）に基づいて、前記負荷の重さを判断する手段（Ｒ１，Ｒ２，３２，３１Ａ）から構成されても良い。前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数（ｆ_ＳＷ）を段階的に増減して良い（図１３）。或いは、前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数（ｆ_ＳＷ）を連続的に増減して良い（図１７；図２１；図２２）。スイッチング周波数（ｆ_ＳＷ）は、可聴周波数領域よりも高いことが望ましい（図２１；図２２）。

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。

本発明では、軽負荷時にスイッチング周波数を下げているので、軽負荷時でのマルチフェーズＤＣ／ＤＣコンバータの効率を向上させることができるという効果を奏する。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

図９を参照して、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの原理について説明する。本例は、相数Ｎが４の場合を示している。図示のマルチフェーズＤＣ／ＤＣコンバータ１０Ａは、同期整流型マルチフェーズＤＣ／ＤＣコンバータである。

図示のマルチフェーズＤＣ／ＤＣコンバータ１０Ａは、制御回路の制御動作が後述するように相違する点を除いて、図１に図示した従来のマルチフェーズＤＣ／ＤＣコンバータ１０と同様の構成を有する。したがって、制御回路に３０Ａの参照符号を付してある。また、図１に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のために、それらの説明は省略する。

マルチフェーズＤＣ／ＤＣコンバータ１０Ａにおいて、制御回路３０Ａは、常に全相のスイッチ（第１乃至第４相回路２０−１〜２０−４）を動作させるが、負荷１４の軽重に応じて、個々のスイッチをオン／オフ動作させる制御信号のスイッチング周波数（各相のスイッチング周波数）ｆ_ＳＷを変化させる。具体的には、負荷１４が軽負荷時には、各相のスイッチング周波数ｆ_ＳＷを下げる。

次に、図９に加えて図１０乃至図１２をも参照して、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの動作について説明する。図１０は負荷１４が重負荷のときのマルチフェーズＤＣ／ＤＣコンバータ１０Ａの動作を説明するためのタイムチャートであり、図１１は負荷１４が中負荷のときのマルチフェーズＤＣ／ＤＣコンバータ１０Ａの動作を説明するためのタイムチャートであり、図１２は負荷１４が軽負荷のときのマルチフェーズＤＣ／ＤＣコンバータ１０Ａの動作を説明するためのタイムチャートである。

また、図１０乃至図１２の各々において、（ａ）の実線は第１の通電スイッチＭ１ａのオン／オフ状態を示し、（ａ）の点線は第１の短絡スイッチＭ１ｂのオン／オフ状態を示し、（ｂ）の実線は第２の通電スイッチＭ２ａのオン／オフ状態を示し、（ｂ）の点線は第２の短絡スイッチＭ２ｂのオン／オフ状態を示し、（ｃ）の実線は第３の通電スイッチＭ３ａのオン／オフ状態を示し、（ｃ）の点線は第３の短絡スイッチＭ３ｂのオン／オフ状態を示し、（ｄ）の実線は第４の通電スイッチＭ４ａのオン／オフ状態を示し、（ｄ）の点線は第４の短絡スイッチＭ４ｂのオン／オフ状態を示す。

図１０に示されるように、負荷１４が重負荷時には、制御回路３０Ａは、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａ及び第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂのすべてをオン／オフ動作させている。換言すれば、制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動する。

図１１に示されるように、負荷１４が中負荷時には、制御回路３０Ａは、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／２にして、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａ及び第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂのすべてをオン／オフ動作させている。とにかく、負荷１４が中負荷のときには、制御回路３０Ａは、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／２にして、第１乃至第４相回路２０−１〜２０−４の全てを駆動している。

図１２に示されるように、負荷１４が軽負荷時には、制御回路３０Ａは、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／４にして、第１乃至第４の通電スイッチＭ１ａ〜Ｍ４ａ及び第１乃至第４の短絡スイッチＭ１ｂ〜Ｍ４ｂのすべてをオン／オフ動作させている。とにかく、負荷１４が軽負荷のときには、制御回路３０Ａは、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／４にして、第１乃至第４相回路２０−１〜２０−４の全てを駆動している。

図１０乃至図１２から明らかなように、マルチフェーズＤＣ／ＤＣコンバータ１０Ａにおいては、常に全てのスイッチを動作させつつ、負荷１４の軽重に応じて、各相のスイッチング周波数ｆ_ＳＷを変動させている。また、本例では、スイッチの相数Ｎは４に等しいので、マルチフェーズＤＣ／ＤＣコンバータ１０Ａにおける見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、常に、各相のスイッチング周波数ｆ_ＳＷの４倍である。

本発明においては、各相のスイッチング周波数ｆ_ＳＷを変化させる方法として、次に述べるような二通りの駆動方法（動作モード）のいずれかを採用することができる。第１の駆動方法（動作モード）は、従来のマルチフェーズＤＣ／ＤＣコンバータ１０のように動作させる相数ｎを段階的に変化させる場合と同様に、各相のスイッチング周波数ｆ_ＳＷを負荷１４の軽重に応じて段階的に変化させる方法である。第２の駆動方法（動作モード）は、各相のスイッチング周波数ｆ_ＳＷを負荷１４の軽重に応じて連続的に変化させる方法である。

最初に図１３乃至図１６を参照して、本発明のマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１の駆動方法（動作モード）について説明する。

図１３に、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１の動作モードにおける、負荷１４（Ｐｏｕｔ）の重さ（％）と個々のスイッチをオン／オフ動作させる制御信号の各相のスイッチング周波数ｆ_ＳＷとの間の関係を示す。図１３において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は各相のスイッチング周波数ｆ_ＳＷ（ｋＨｚ）を示す。図１３に示されるように、負荷１４（Ｐｏｕｔ）の重さが５０％〜１００％の範囲にあるときは、負荷１４は「重負荷」であるので、各相のスイッチング周波数ｆ_ＳＷを４００ｋＨｚに設定している。負荷１４（Ｐｏｕｔ）の重さが２５％〜５０％の範囲にあるときは、負荷１４は「中負荷」であるので、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／２である２００ｋＨｚに設定している。負荷１４（Ｐｏｕｔ）の重さが２５％以下の範囲にあるときは、負荷１４は「軽負荷」であるので、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／４である１００ｋＨｚに設定している。

一方、図１４に示されるように、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１の動作モードにおいては、負荷１４の軽重とは無関係に、常に全てのスイッチを動作させている。図１４において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は動作させるスイッチの相数ｎを示す。図１４から明らかように、負荷１４の軽重とは無関係に、動作させるスイッチの相数ｎは常に４である。

従って、マルチフェーズＤＣ／ＤＣコンバータ１０Ａにおける見かけのスイッチング周波数（実効スイッチング周波数）は、常に、各相のスイッチング周波数ｆ_ＳＷの４倍となる。

図１５に、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１の動作モードにおける、負荷１４（Ｐｏｕｔ）の重さ（％）と見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷとの関係を示す。図１５において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸に見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを示す。

図１５と図７とを比較して明らかなように、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、本発明によるマルチフェーズＤＣ／ＤＣコンバータ１０Ａと従来のマルチフェーズＤＣ／ＤＣコンバータ１０の両方とも、負荷１４の軽重に応じて、段階的に変化していることが分かる。

先ず、負荷１４（Ｐｏｕｔ）の重さが５０％〜１００％の範囲にあるとする。この場合、制御回路３０Ａは、負荷１４（Ｐｏｕｔ）が「重負荷」であると判定して、各相のスイッチング周波数ｆ_ＳＷを４００ｋＨｚに設定する。また、制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）するので、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、各相のスイッチング周波数ｆ_ＳＷの４倍に等しい（ｎ＊ｆ_ＳＷ＝４ｆ_ＳＷ）。

次に、負荷１４（Ｐｏｕｔ）の重さが２５％〜５０％の範囲にあるとする。この場合、制御回路３０は、負荷１４（Ｐｏｕｔ）が「中負荷」であると判定して、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／２である２００ｋＨｚに設定する。制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷも、重負荷時の１／２になる。

最後に、負荷１４（Ｐｏｕｔ）の重さが２５％以下の範囲にあるとする。この場合、制御回路３０Ａは、負荷１４（Ｐｏｕｔ）が「軽負荷」であると判定して、各相のスイッチング周波数ｆ_ＳＷを重負荷時の１／４である１００ｋＨｚに設定する。制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷも、重負荷時の１／４になる。

従って、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１の動作モードにおいては、図１４に示されるように、常に全てのスイッチを動作させつつ、図１３に示されるように、負荷１４（Ｐｏｕｔ）の重さが軽くなるに従って、各相のスイッチング周波数ｆ_ＳＷを段階的に低くすることにより、図１５に示されるように、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷも段階的に低下させている。

このように、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１のモードでは、負荷１４（Ｐｏｕｔ）の重さに応じて、各相のスイッチング周波数ｆ_ＳＷを段階的に変動させている。

図１６に、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第１の動作モードにおける、負荷１４（Ｐｏｕｔ）の重さ（大きさ）（％）と損失（Ｗ）との関係を示す。図１６において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は損失（Ｗ）を示す。図１６において、Ｐ_ｏｎ（High-side）はハイサイドのスイッチ（ＭＯＳ）のオン抵抗ロスを示し、Ｐ_ＳＷ（High-side）はハイサイドのスイッチ（ＭＯＳ）のスイッチングロスを示し、Ｐ_Ｄｒ（High-side）はハイサイドのスイッチ（ＭＯＳ）のドライブ損失を示し、Ｐ_ｏｎ（Low-side）はローサイドのスイッチ（ＭＯＳ）のオン抵抗ロスを示し、Ｐ_ＳＷ（Low-side）はローサイドのスイッチ（ＭＯＳ）のスイッチングロスを示し、Ｐ_Ｄｒ（Low-side）はローサイドのスイッチ（ＭＯＳ）のドライブ損失を示し、Ｐ_Ｃｕはインダクタンス素子（コイル）の銅損を示し、Ｐ_Ｆｅはインダクタンス素子（コイル）の鉄損を示す。

尚、各損失（Ｐ_ｏｎ、Ｐ_ＳＷ、Ｐ_Ｄｒ、Ｐ_Ｃｕ、Ｐ_Ｆｅ）の計算式としては、上記数１〜数５に示したものを使用し、計算条件も上記数６〜数９に示したものを使用した。

図１６と図８とを比較すると、次のことが分かる。すなわち、負荷１４が重負荷のときには、従来のマルチフェーズＤＣ／ＤＣコンバータ１０及び本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａとも損失は等しいことが分かる。しかしながら、負荷１４が中負荷或いは軽負荷のときには、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの方が従来のマルチフェーズＤＣ／ＤＣコンバータ１０に比較して損失が低くなっていることが分かる。

この理由は次の通りである。上記数１〜数５に示した各損失の計算式より、負荷１４の軽重とは無関係に、従来のマルチフェーズＤＣ／ＤＣコンバータ１０及び本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａとも、実効スイッチング周波数（ｎ＊ｆ_ＳＷ）は変わらないため、ドライブ損失は変わらない。しかしながら、上記数１〜数５に示した各損失の計算式より、オン抵抗ロス、スイッチングロス、コイルの銅損は、相数ｎが多いほうが損失が少なく、コイルの鉄損はスイッチング周波数ｆ_ＳＷが低いほうが損失が少ないからである。

とにかく、本発明の第１の動作モードによる駆動方法を採用することにより、軽負荷時における損失を従来よりも減少させることができ、効率を向上させることができる。また、常に全てのスイッチを駆動するので、電流が分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、相間の電流バランスをとることができる。

次に、図１７乃至図２０を参照して、本発明のマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の駆動方法（動作モード）について説明する。

図１７に、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードにおける、負荷１４（Ｐｏｕｔ）の重さ（％）と個々のスイッチング回路をオン／オフ動作させる制御信号の各相のスイッチング周波数ｆ_ＳＷとの間の関係を示す。図１７において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は各相のスイッチング周波数ｆ_ＳＷ（ｋＨｚ）を示す。図１９に示されるように、負荷１４（Ｐｏｕｔ）の重さに応じて各相のスイッチング周波数ｆ_ＳＷを連続的に（リニアに）変化させている。すなわち、負荷１４（Ｐｏｕｔ）の重さが最大負荷である１００％のときの各相のスイッチング周波数ｆ_ＳＷを４００ｋＨｚにして、負荷１４（Ｐｏｕｔ）の重さが軽くなるにつれてその重さに比例して各相のスイッチング周波数ｆ_ＳＷを減少させている。尚、負荷１４（Ｐｏｕｔ）の重さが５０％のとき、各相のスイッチング周波数ｆ_ＳＷは最大負荷時の１／２である２００ｋＨｚに等しい。また、負荷１４（Ｐｏｕｔ）の重さが２５％のとき、各相のスイッチング周波数ｆ_ＳＷは最大負荷時の１／４である１００ｋＨｚに等しい。

一方、図１８に示されるように、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードにおいては、負荷１４の軽重とは無関係に、常に全てのスイッチを動作させている。図１８において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は動作させるスイッチの相数ｎを示す。図１８から明らかように、負荷１４の軽重とは無関係に、動作させるスイッチの相数ｎは常に４である。

従って、マルチフェーズＤＣ／ＤＣコンバータ１０Ａにおける見かけのスイッチング周波数（実効スイッチング周波数）は、常に、各相のスイッチング周波数ｆ_ＳＷの４倍となる。

図１９に、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードにおける、負荷１４（Ｐｏｕｔ）の重さ（％）と見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷとの間の関係を示す。図１９において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸に見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを示す。

図１９と図７とを比較して明らかなように、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、本発明によるマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードでは負荷１４の軽重に応じて連続的にリニアに変化しているのに対して、従来のマルチフェーズＤＣ／ＤＣコンバータ１０では負荷１４の軽重に応じて段階的に変化していることが分かる。

先ず、負荷１４（Ｐｏｕｔ）の重さが最大値である１００％であるとする。この場合、制御回路３０Ａは、負荷１４（Ｐｏｕｔ）が最大負荷であると判定して、各相のスイッチング周波数ｆ_ＳＷを４００ｋＨｚに設定する。また、制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）するので、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷは、各相のスイッチング周波数ｆ_ＳＷの４倍に等しい（ｎ＊ｆ_ＳＷ＝４ｆ_ＳＷ）。

次に、負荷１４（Ｐｏｕｔ）の重さが最大値の半分の５０％になったとする。この場合、制御回路３０は、負荷１４（Ｐｏｕｔ）が中負荷であると判定して、各相のスイッチング周波数ｆ_ＳＷを最大負荷時の１／２である２００ｋＨｚに設定する。制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷも、最大負荷時の１／２になる。

最後に、負荷１４（Ｐｏｕｔ）の重さが最大値の１／２の２５％になったとする。この場合、制御回路３０Ａは、負荷１４（Ｐｏｕｔ）が軽負荷であると判定して、各相のスイッチング周波数ｆ_ＳＷを最大負荷時の１／４である１００ｋＨｚに設定する。制御回路３０Ａは、第１乃至第４相回路２０−１〜２０−４の全てを駆動（動作）する。したがって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷも、最大負荷時の１／４になる。

従って、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードにおいては、図１８に示されるように、常に全てのスイッチを動作させつつ、図１７に示されるように、負荷１４（Ｐｏｕｔ）の重さが軽くなるに従って、各相のスイッチング周波数ｆ_ＳＷを連続的にリニアに低くすることにより、図１９に示されるように、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷも連続的にリニアに低下させている。

このように、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードでは、負荷１４（Ｐｏｕｔ）の重さに応じて、各相のスイッチング周波数ｆ_ＳＷを連続的にリニアに変動させている。

図２０に、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードにおける、負荷１４（Ｐｏｕｔ）の重さ（大きさ）（％）と損失（Ｗ）との間の関係を示す。図２０において、横軸は負荷１４（Ｐｏｕｔ）の重さ（％）を示し、縦軸は損失（Ｗ）を示す。図２０において、Ｐ_ｏｎ（High-side）はハイサイドのスイッチ（ＭＯＳ）のオン抵抗ロスを示し、Ｐ_ＳＷ（High-side）はハイサイドのスイッチ（ＭＯＳ）のスイッチングロスを示し、Ｐ_Ｄｒ（High-side）はハイサイドのスイッチ（ＭＯＳ）のドライブ損失を示し、Ｐ_ｏｎ（Low-side）はローサイドのスイッチ（ＭＯＳ）のオン抵抗ロスを示し、Ｐ_ＳＷ（Low-side）はローサイドのスイッチ（ＭＯＳ）のスイッチングロスを示し、Ｐ_Ｄｒ（Low-side）はローサイドのスイッチ（ＭＯＳ）のドライブ損失を示し、Ｐ_Ｃｕはインダクタンス素子（コイル）の銅損を示し、Ｐ_Ｆｅはインダクタンス素子（コイル）の鉄損を示す。

尚、各損失（Ｐ_ｏｎ、Ｐ_ＳＷ、Ｐ_Ｄｒ、Ｐ_Ｃｕ、Ｐ_Ｆｅ）の計算式としては、上記数１〜数５に示したものを使用し、計算条件も上記数６〜数９に示したものを使用した。

図２０と図８とを比較すると、次のことが分かる。すなわち、負荷１４が最大負荷（１００％）のときには、従来のマルチフェーズＤＣ／ＤＣコンバータ１０及び本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａとも損失は等しいことが分かる。しかしながら、負荷１４が軽くなるにつれて、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの方が従来のマルチフェーズＤＣ／ＤＣコンバータ１０に比較して損失が低くなっていることが分かる。

その理由は次の通りである。上記数１〜数５に示した各損失の計算式より、負荷１４の軽重とは無関係に、従来のマルチフェーズＤＣ／ＤＣコンバータ１０及び本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａとも、実効スイッチング周波数（ｎ＊ｆ_ＳＷ）は変わらないため、ドライブ損失は変わらない。しかしながら、上記数１〜数５に示した各損失の計算式より、オン抵抗ロス、スイッチングロス、コイルの銅損は、相数ｎが多いほうが損失が少なく、コイルの鉄損はスイッチング周波数ｆ_ＳＷが低いほうが損失が少なくなるからである。

とにかく、本発明の第２の動作モードによる駆動方法を採用することにより、軽負荷時における損失を従来よりも減少させることができ、マルチフェーズＤＣ／ＤＣコンバータ１０Ａの効率を向上させることができる。また、常に全てのスイッチを駆動するので、電流が分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、相間の電流バランスをとることができる。

尚、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードには、次に述べるような変形例がある。

図２１に、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの第２の動作モードにおける、負荷１４の重さ（％）とスイッチング周波数ｆ_ＳＷとの間の関係の第１の変形例を示す。図２１において、横軸は負荷１４の重さ（％）を示し、縦軸にスイッチング周波数ｆ_ＳＷを示す。尚、負荷１４は、その最大値に相当する１００％から最小値である０％までの間で変動する。

負荷１４が１００％のとき、制御回路３０Ａは、スイッチング周波数ｆ_ＳＷを最大のスイッチング周波数ｆ_ＳＷｍａｘに設定する。負荷１４が軽くなるに従って、制御回路３０Ａは、スイッチング周波数ｆ_ＳＷを徐々に低下させていく。スイッチング周波数ｆ_ＳＷが最小のスイッチング周波数ｆ_ＳＷｍｉｎに等しくなったとき、制御回路３０Ａは、負荷１４が更に軽くなっても、スイッチング周波数ｆ_ＳＷを最小のスイッチング周波数ｆ_ＳＷｍｉｎに維持する。尚、この最小のスイッチング周波数ｆ_ＳＷｍｉｎは、図２１に示されるように、可聴周波数領域より高い。

換言すれば、図２１の例では、０％近傍の軽負荷時を除いて、負荷１４の重さとスイッチング周波数ｆ_ＳＷとは比例している。

とにかく、図２１に示されるように、マルチフェーズＤＣ／ＤＣコンバータ１０Ａにおいては、常に全相のスイッチを動作させつつ、負荷１４が軽くなるに従って、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷ及び各相のスイッチング周波数ｆ_ＳＷを連続的に低下させている。

図２２に、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０の第２の動作モードにおける、負荷１４の重さ（％）とスイッチング周波数ｆ_ＳＷとの間の関係の第２の変形例を示す。図２２において、横軸は負荷１４の重さ（％）を示し、縦軸にスイッチング周波数ｆ_ＳＷを示す。負荷１４は、その最大値に相当する１００％から最小値である０％までの間で変動する。

図２１の例では、０％近傍の軽負荷時において、スイッチング周波数ｆ_ＳＷを最小のスイッチング周波数ｆ_ＳＷｍｉｎに維持しているが、図２２の例では、スイッチング周波数ｆ_ＳＷが可聴周波数領域に入らないように、負荷１４が１００％から０％へ低下するにつれて、スイッチング周波数ｆ_ＳＷを最大のスイッチング周波数ｆ_ＳＷｍａｘから最小のスイッチング周波数ｆ_ＳＷｍｉｎまで徐々に連続的に低下させている。

図２３に、図７に示した特性と図２１に示した特性とを纏めて示す。図２３において、実線は図９に示した本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａの特性を示し、一点鎖線は図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータ１０の特性を示す。

従来のマルチフェーズＤＣ／ＤＣコンバータ１０では、常に各相のスイッチング周波数ｆ_ＳＷを一定に維持して、負荷１４が軽くなるに従って、動作させるスイッチの相数ｎを減数させることにより、結果として、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを段階的に低下させている。

これに対して、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、常に全相のスイッチを動作させ、負荷１４が軽くなるに従って、各相のスイッチング周波数ｆ_ＳＷを低下させることにより、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを連続的にリニアに低下させている。

尚、図２３の例では、負荷１４が軽くなるに従って、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを連続的に低下させているが、図１５に示したように、従来と同様に、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを段階的に低下させても良いのは勿論である。すなわち、従来のマルチフェーズＤＣ／ＤＣコンバータ１０と本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａとの間の本質的な相違点は、従来のマルチフェーズＤＣ／ＤＣコンバータ１０では、動作させるスイッチの相数ｎを減数させることによって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを低下させているのに対して、本発明に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、各相のスイッチング周波数ｆ_ＳＷを低下させることによって、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷを低下させていることにある。

図２４を参照して、本発明の第１の実施の形態に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ｂについて説明する。図示のマルチフェーズＤＣ／ＤＣコンバータ１０Ｂは、入力コンデンサＣｉと、第１相回路２０−１、第２相回路２０−２、…、及び第Ｎ相回路２０−Ｎと、電流検出器４０と、出力コンデンサＣｏと、制御回路３０Ｂとを有する。

入力コンデンサＣｉは、共通入力電源１１に並列に接続されている。

第１相回路２０−１は、第１の通電スイッチＳＷ_１１と、第１の短絡スイッチＳＷ_１２と、第１のインダクタンス素子Ｌｏ_１とから構成されている。同様に、第２相回路２０−２は、第２の通電スイッチＳＷ_２１と、第２の短絡スイッチＳＷ_２２と、第２のインダクタンス素子Ｌｏ_２とから構成されている。第Ｎ相回路２０−Ｎは、第Ｎの通電スイッチＳＷ_Ｎ１と、第Ｎの短絡スイッチＳＷ_Ｎ２と、第Ｎのインダクタンス素子Ｌｏ_Ｎとから構成されている。従って、一般的に、第ｎ（１≦ｎ≦Ｎ）相回路２０−ｎは、第ｎの通電スイッチＳＷ_ｎ１と、第ｎの短絡スイッチＳＷ_ｎ２と、第ｎのインダクタンス素子Ｌｏ_ｎとから構成されている。

第１乃至第Ｎの通電スイッチＳＷ_１１〜ＳＷ_Ｎ１および第１乃至第Ｎの短絡スイッチＳＷ_１２〜ＳＷ_Ｎ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。

第ｎ相回路２０−ｎにおいて、第ｎの通電スイッチＳＷ_ｎ１のドレインは共通入力電源１１の陽極に接続されている。第ｎの通電スイッチＳＷ_ｎ１のソースは、第ｎの短絡スイッチＳＷ_ｎ２のドレインと第ｎのインダクタンス素子Ｌｏ_ｎの一端とに接続されている。第ｎの短絡スイッチＳＷ_ｎ２のソースは接地されている。第ｎのインダクタンス素子Ｌｏ_ｎの他端は、出力コンデンサＣｏの一端に接続されている。第ｎの通電スイッチＳＷ_ｎ１のゲートには、後述する制御回路３０Ｂから第ｎの正相ＰＷＭ信号φｎａが供給される。第ｎの短絡スイッチＳＷ_ｎ２のゲートには、制御回路３０Ｂから第ｎの逆相ＰＷＭ信号φｎｂが供給される。

出力コンデンサＣｏの一端は、電流検出器４０を介して負荷１４に接続されている。出力コンデンサＣｏの他端は接地されている。

電流検出器４０は、負荷１４へ流れる負荷電流Ｉｏを検出して、電流検出信号を制御回路３０Ｂへ送出する。負荷電流Ｉｏが大きければ大きい程、負荷１４が重くなる。図示の電流検出器４０は抵抗器で構成されている。但し、電流検出器４０は抵抗器に限定されないのは勿論である。

制御回路３０Ｂは、負荷１４と並列に接続された、第１及び第２の抵抗器Ｒ１、Ｒ２から成る直列回路（分圧器）と、電流検出器４０に接続された三角波発生器３１と、上記分圧器に接続された誤差増幅器３２と、この誤差増幅器３２と三角波発生器３１とに接続された第１乃至第Ｎの比較器３３−１、３３−２、…、３３−Ｎと、第１乃至第Ｎの比較器３３−１〜３３−Ｎの出力端子にそれぞれ接続された第１乃至第Ｎのインバータ３４−１、３４−２、…、３４−Ｎとから構成されている。

三角波発生器３１は、電流検出器４０からの電流検出信号に基いて、互いに（３６０／Ｎ）度の位相差を持つ第１乃至第Ｎの三角波信号を出力する。負荷電流Ｉｏの大小に応じて、三角波発生器３１は、第１乃至第Ｎの三角波信号の発振周波数を増減する。詳述すると、負荷電流Ｉｏが最大の電流のとき、三角波発生器３１は、第１乃至第Ｎの三角波信号の発振周波数を、最大のスイッチング周波数ｆ_ＳＷｍａｘに設定する。負荷電流Ｉｏが小さくなるに従って、三角波発生器３１は、第１乃至第Ｎの三角波信号の発振周波数を、図２１に示されるように、徐々に低下させる。

従って、電流検出器４０と三角波発生器３１との組み合わせは、負荷１４に流れる負荷電流Ｉｏに基づいて、負荷１４の重さを判断する判断手段として働く。

誤差増幅器３２は、分圧器（Ｒ１、Ｒ２）から出力する分圧電圧と、基準電圧Ｖ_ｒｅｆとを受けて、それらの間の差に対応した誤差電圧を出力する。第１乃至第Ｎの比較器３３−１〜３３−Ｎは、この誤差電圧と第１乃至第Ｎの三角波信号とをそれぞれ比較して、第１乃至第Ｎの比較結果信号を出力する。第１乃至第Ｎの比較結果信号の各々は論理ハイレベルか論理ローレベルのいずれか一方を示す。

第１乃至第Ｎの比較結果信号は、それぞれ、第１乃至第Ｎの正相ＰＷＭ信号φ１ａ〜φＮａとして、第１乃至第Ｎの通電スイッチＳＷ_１１〜ＳＷ_Ｎ１のゲートへ供給される。また、第１乃至第Ｎの比較結果信号は、それぞれ、第１乃至第Ｎのインバータ３４−１〜３４−Ｎの入力端子に供給される。第１乃至第Ｎのインバータ３４−１〜３４−Ｎは、それぞれ、第１乃至第Ｎの比較結果信号を反転して、第１乃至第Ｎの反転した信号を出力する。この第１乃至第Ｎの反転した信号は、それぞれ、第１乃至第Ｎの逆相ＰＷＭ信号φ１ｂ〜φＮｂとして、第１乃至第Ｎの短絡スイッチＳＷ_１２〜ＳＷ_Ｎ２のゲートへ供給される。

このような構成のマルチフェーズＤＣ／ＤＣコンバータ１０Ｂによれば、負荷電流Ｉｏが大きいときに、三角波発生器３１は第１乃至第Ｎの三角波信号の発振周波数を高くし、負荷電流Ｉｏが小さいときに、三角波発生器３１は第１乃至第Ｎの三角波信号の発振周波数を低くする。その結果、第１乃至第Ｎの比較器３３−１〜３３−Ｎから出力される第１乃至第Ｎの正相ＰＷＭ信号φ１ａ〜φＮａ及び第１乃至第Ｎのインバータ３４−１〜３４−Ｎから出力される第１乃至第Ｎの逆相ＰＷＭ信号φ１ｂ〜φＮｂのスイッチング周波数ｆ_ＳＷも、上記発振周波数に応じて変動する。

従って、三角波発生器３１と第１乃至第Ｎの比較器３３−１〜３３−Ｎとの組み合わせは、上記判断手段の判断結果に基づいて、負荷１４が軽くなるにつれて制御信号（第１乃至第Ｎの正相ＰＷＭ信号）φ１ａ〜φＮａのスイッチング周波数ｆ_ＳＷを下げるようにスイッチング周波数ｆ_ＳＷを可変する周波数可変手段として働く。

図示のマルチフェーズＤＣ／ＤＣコンバータ１０Ｂは、前述した第２の動作モードで動作する。したがって、マルチフェーズＤＣ／ＤＣコンバータ１０Ｂにおいては、常に全相のスイッチを動作させつつ、負荷１４が軽くなるに従って、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷ及び各相のスイッチング周波数ｆ_ＳＷを連続的に低下させている。これにより、軽負荷時における損失を従来のマルチフェーズＤＣ／ＤＣコンバータ１０よりも減少させることができ、マルチフェーズＤＣ／ＤＣコンバータ１０Ｂの効率を向上させることができる。また、常に全てのスイッチを駆動するので、電流が分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、相間の電流バランスをとることができる。

図２５を参照して、本発明の第２の実施の形態に係るマルチフェーズＤＣ／ＤＣコンバータ１０Ｃについて説明する。図示のマルチフェーズＤＣ／ＤＣコンバータ１０Ｃは、電流検出器４０が無く、制御回路が後述するように変更されている点を除いて、図２４に図示したマルチフェーズＤＣ／ＤＣコンバータ１０Ｂと同様の構成を有し動作をする。従って、制御回路に３０Ｃの参照符号を付してある。図２４に示されたものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。

制御回路３０Ｃは、三角波発生器の動作が図２４に図示したものと相違する点を除いて、図２４に図示した制御回路３０Ｂと同様の動作をする。従って、三角波発生器に３１Ａの参照符号を付してある。

三角波発生器３１Ａは、誤差増幅器３２から出力される誤差電圧に基づいて、出力する第１乃至第Ｎの三角波信号の発振周波数を増減する。

ここで、この技術分野において周知のように、基準電圧Ｖ_ｒｅｆが分圧器の分圧電圧より高ければ、誤差増幅器３２は高い誤差電圧を出力する。一方、基準電圧Ｖ_ｒｅｆが分圧器の分圧電圧より低ければ、誤差増幅器３２は低い誤差電圧を出力する。従って、出力電圧Ｖｏが所望の電圧より高ければ、誤差増幅器３２から出力される誤差電圧は低くなり、出力電圧Ｖｏが所望の電圧より低ければ、誤差増幅器３２から出力される誤差電圧は高くなる。

一方、例えば前述した特許文献４に記載されているように、負荷１４が重くなると、出力電圧Ｖｏが下がり、負荷１４が軽くなると出力電圧Ｖｏが上がる。このような現象は、この技術分野において「ロードレギュレーション」と呼ばれている。

図２６にそのロードレギュレーションの特性の一例を示す。図２６において、横軸は負荷１４の重さ（％）を表し、縦軸は出力電圧Ｖｏ（Ｖ）を表す。図２６から、負荷１４が重くなれば出力電圧Ｖｏが下がることが分かる。逆に言えば、負荷１４が軽くなれば出力電圧Ｖｏが上がることが分かる。

前述したように、出力電圧Ｖｏが高ければ誤差電圧は低くなり、出力電圧Ｖｏが低ければ誤差電圧は高くなる。従って、誤差増幅器３２から出力される誤差電圧から、三角波発生器３１Ａは負荷１４の重さを判断することができる。すなわち、誤差電圧が高ければ、三角波発生器３１Ａは負荷１４が重いと判断し、誤差電圧が低ければ、電圧制御発振器３１Ａは負荷１４が軽いと判断する。

とにかく、抵抗器Ｒ１、Ｒ２と誤差増幅器３２と三角波発生器３１Ａとの組み合わせは、出力電圧Ｖｏに基づいて、負荷１４の重さを判断する判断手段として働く。

負荷１４が重い場合、三角波発生器３１Ａは第１乃至第Ｎの三角波信号の発振周波数を高くし、負荷１４が軽い場合、三角波発生器３１Ａは第１乃至第Ｎの三角波信号の発振周波数を低くする。

従って、三角波発生器３１Ａと第１乃至第Ｎの比較器３３−１〜３３−Ｎとの組み合わせは、上記判断手段の判断結果に基づいて、負荷１４が軽くなるにつれて制御信号（第１乃至第Ｎの正相ＰＷＭ信号）φ１ａ〜φＮａのスイッチング周波数ｆ_ＳＷを下げるようにスイッチング周波数ｆ_ＳＷを可変する周波数可変手段として働く。

このような構成のマルチフェーズＤＣ／ＤＣコンバータ１０Ｃも、前述した第２の動作モードで動作する。したがって、マルチフェーズＤＣ／ＤＣコンバータ１０Ｃにおいては、常に全相のスイッチを動作させつつ、負荷１４が軽くなるに従って、見かけのスイッチング周波数（実効スイッチング周波数）ｎ＊ｆ_ＳＷ及び各相のスイッチング周波数ｆ_ＳＷを連続的に低下させている。これにより、軽負荷時における損失を従来のマルチフェーズＤＣ／ＤＣコンバータ１０よりも減少させることができ、マルチフェーズＤＣ／ＤＣコンバータ１０Ｃの効率を向上させることができる。また、常に全てのスイッチを駆動するので、電流が分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、相間の電流バランスをとることができる。

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上記実施の形態においては、同期整流型マルチフェーズＤＣ／ＤＣコンバータに適用した例についてのみ説明したが、他のマルチフェーズＤＣ／ＤＣコンバータにも適用可能であるのは勿論である。例えば、短絡スイッチＭ１ｂ〜Ｍ４ｂ、ＳＷ_１２〜ＳＷ_Ｎ２の代わりにダイオードを使用しても良い。また、上記実施の形態では、スイッチング周波数ｆ_ＳＷを変える手段として、負荷１４の軽重に応じて段階的或いは連続的にスイッチング周波数ｆ_ＳＷを変えているが、バースト駆動して見かけ上のスイッチング周波数を変えるようにしても良い。

従来のマルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータの重負荷時での動作を説明するためのタイムチャートである。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータの中負荷時での動作を説明するためのタイムチャートである。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータの軽負荷時での動作を説明するためのタイムチャートである。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータにおける、負荷の重さと各相のスイッチング周波数との間の関係を示す図である。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータにおける、負荷の重さと動作させるスイッチング回路の相数と間の関係を示す図である。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータにおける、負荷の重さと見かけのスイッチング周波数（実効スイッチング周波数）との間の関係を示す図である。 図１に示した従来のマルチフェーズＤＣ／ＤＣコンバータにおける、負荷の重さと損失との間の関係を示す図である。 本発明のマルチフェーズＤＣ／ＤＣコンバータの原理を説明するための回路図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの重負荷時での動作を説明するためのタイムチャートである。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの中負荷時での動作を説明するためのタイムチャートである。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの軽負荷時での動作を説明するためのタイムチャートである。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第１の動作モードにおける、負荷の重さと各相のスイッチング周波数との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第１の動作モードにおける、負荷の重さと動作させるスイッチング回路の相数との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第１の動作モードにおける、負荷の重さと見かけのスイッチング周波数（実効スイッチング周波数）との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第１の動作モードにおける、負荷の重さと損失との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第２の動作モードにおける、負荷の重さと各相のスイッチング周波数との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第２の動作モードにおける、負荷の重さと動作させるスイッチング回路の相数との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第２の動作モードにおける、負荷の重さと見かけのスイッチング周波数（実効スイッチング周波数）との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第２の動作モードにおける、負荷の重さと損失との間の関係を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第２の動作モードにおける、負荷の重さと見かけのスイッチング周波数（実効スイッチング周波数）との間の関係の第１の変形例を示す図である。 図９に示したマルチフェーズＤＣ／ＤＣコンバータの第２の動作モードにおける、負荷の重さと見かけのスイッチング周波数（実効スイッチング周波数）との間の関係の第２の変形例を示す図である。 図７に示した特性と図２１に示した特性とを纏めて示す図である。 本発明の第１の実施の形態に係るマルチフェーズＤＣ／ＤＣコンバータの構成を示すブロック図である。 本発明の第２の実施の形態に係るマルチフェーズＤＣ／ＤＣコンバータの構成を示すブロック図である。 ロードレギュレーションの特性の一例を示す図である。

符号の説明

１０Ａ、１０Ｂ、１０Ｃ マルチフェーズＤＣ／ＤＣコンバータ
１１ 入力電源
１２ 平滑回路
１４ 負荷
２０−１〜２０−Ｎ 相回路
３０Ａ、３０Ｂ、３０Ｃ 制御回路
３１、３１Ａ 三角波発生器
３２ 誤差増幅器
３３−１〜３３−Ｎ 比較器
３４−１〜３４−Ｎ インバータ
４０ 電流検出器
Ｃｉ 入力コンデンサ
Ｍ１ａ〜Ｍ４ａ 通電スイッチ
Ｍ１ｂ〜Ｍ４ｂ 短絡スイッチ
Ｌｏ_１〜Ｌｏ_Ｎ インダクタンス素子
ＳＷ_１１〜ＳＷ_Ｎ１ 通電スイッチ（ＭＯＳＦＥＴ）
ＳＷ_１２〜ＳＷ_Ｎ２ 短絡スイッチ（ＭＯＳＦＥＴ）
ｆ_ＳＷ 各相のスイッチング周波数
ｎ＊ｆ_ＳＷ 実効スイッチング周波数

Claims (21)

1. 入力電圧を受け、複数のスイッチを互いに同一周期かつ異なる位相でオン／オフ動作させることにより、１つの出力電圧を１つの負荷へ供給するマルチフェーズＤＣ／ＤＣコンバータにおいて、前記負荷が軽負荷時に、前記複数のスイッチをオン／オフ動作させる制御信号のスイッチング周波数を下げる制御回路を備えたことを特徴とするマルチフェーズＤＣ／ＤＣコンバータ。
2. 前記制御回路は、前記負荷の重さを判断する判断手段と、該判断手段の判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数を下げるように前記スイッチング周波数を可変する周波数可変手段とを有する、請求項１に記載のマルチフェーズＤＣ／ＤＣコンバータ。
3. 前記判断手段は、前記負荷に流れる負荷電流に基づいて、前記負荷の重さを判断する手段から構成されている、請求項２に記載のマルチフェーズＤＣ／ＤＣコンバータ。
4. 前記判断手段は、前記出力電圧に基づいて、前記負荷の重さを判断する手段から構成されている、請求項２に記載のマルチフェーズＤＣ／ＤＣコンバータ。
5. 前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を段階的に増減する、請求項２乃至４のいずれか１つに記載のマルチフェーズＤＣ／ＤＣコンバータ。
6. 前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を連続的に増減する、請求項２乃至４のいずれか１つに記載のマルチフェーズＤＣ／ＤＣコンバータ。
7. スイッチング周波数が可聴周波数領域よりも高い、請求項６に記載のマルチフェーズＤＣ／ＤＣコンバータ。
8. 入力電圧を受け、複数のスイッチを互いに同一周期かつ異なる位相でオン／オフ動作させることにより、１つの出力電圧を１つの負荷へ供給するマルチフェーズＤＣ／ＤＣコンバータの制御方法において、前記負荷が軽負荷時に、前記複数のスイッチをオン／オフ動作させる制御信号のスイッチング周波数を下げるように制御するステップを含むことを特徴とするマルチフェーズＤＣ／ＤＣコンバータの制御方法。
9. 前記制御するステップは、前記負荷の重さを判断するステップと、該判断するステップの判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数を下げるように前記スイッチング周波数を可変するステップとを含む、請求項８に記載のマルチフェーズＤＣ／ＤＣコンバータの制御方法。
10. 前記判断するステップは、前記負荷に流れる負荷電流に基づいて、前記負荷の重さを判断する、請求項９に記載のマルチフェーズＤＣ／ＤＣコンバータの制御方法。
11. 前記判断するステップは、前記出力電圧に基づいて、前記負荷の重さを判断する、請求項９に記載のマルチフェーズＤＣ／ＤＣコンバータの制御方法。
12. 前記スイッチング周波数を可変するステップは、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を段階的に増減する、請求項９乃至１１のいずれか１つに記載のマルチフェーズＤＣ／ＤＣコンバータの制御方法。
13. 前記スイッチング周波数を可変するステップは、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を連続的に増減する、請求項９乃至１１のいずれか１つに記載のマルチフェーズＤＣ／ＤＣコンバータの制御方法。
14. スイッチング周波数が可聴周波数領域よりも高い、請求項１３に記載のマルチフェーズＤＣ／ＤＣコンバータの制御方法。
15. １つの入力電圧から１つの出力電圧を生成して、該出力電圧を負荷へ供給するマルチフェーズＤＣ／ＤＣコンバータにおいて、
    互いに並列に接続され、それぞれ、第１乃至第Ｎ（Ｎは２以上の整数）のスイッチを含み、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力する第１乃至第Ｎ相回路と、
    前記第１乃至第Ｎのスイッチングされた電流を合成して、前記出力電圧を出力する出力コンデンサと、
    前記第１乃至第Ｎのスイッチのオン／オフを制御する制御回路とを備え、
    前記制御回路は、前記負荷が軽負荷時に、前記第１乃至第Ｎのスイッチをオン／オフ動作させる制御信号のスイッチング周波数を下げることを特徴とするマルチフェーズＤＣ／ＤＣコンバータ。
16. 前記制御回路は、前記負荷の重さを判断する判断手段と、該判断手段の判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数を下げるように前記スイッチング周波数を可変する周波数可変手段とを有する、請求項１５に記載のマルチフェーズＤＣ／ＤＣコンバータ。
17. 前記判断手段は、前記負荷に流れる負荷電流に基づいて、前記負荷の重さを判断する手段から構成されている、請求項１６に記載のマルチフェーズＤＣ／ＤＣコンバータ。
18. 前記判断手段は、前記出力電圧に基づいて、前記負荷の重さを判断する手段から構成されている、請求項１６に記載のマルチフェーズＤＣ／ＤＣコンバータ。
19. 前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を段階的に増減する、請求項１６乃至１８のいずれか１つに記載のマルチフェーズＤＣ／ＤＣコンバータ。
20. 前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を連続的に増減する、請求項１６乃至１８のいずれか１つに記載のマルチフェーズＤＣ／ＤＣコンバータ。
21. スイッチング周波数が可聴周波数領域よりも高い、請求項２０に記載のマルチフェーズＤＣ／ＤＣコンバータ。
    

Images