JP2013081330A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2013081330A JP2013081330A JP2011220833A JP2011220833A JP2013081330A JP 2013081330 A JP2013081330 A JP 2013081330A JP 2011220833 A JP2011220833 A JP 2011220833A JP 2011220833 A JP2011220833 A JP 2011220833A JP 2013081330 A JP2013081330 A JP 2013081330A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control
- supply module
- converter circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる電子機器を提供する。
【解決手段】電子機器は、スイッチング方式のDC−DCコンバータ回路のスイッチングを制御する制御ICが当該DC−DCコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、電源モジュールが実装されているプリント基板と、を備え、プリント基板には、複数のDC−DCコンバータ回路が設けられており、DC−DCコンバータ回路それぞれには、制御ICがそれぞれ対応して設けられており、それぞれの制御ICは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応するDC−DCコンバータ回路を制御する。
【選択図】図1
【解決手段】電子機器は、スイッチング方式のDC−DCコンバータ回路のスイッチングを制御する制御ICが当該DC−DCコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、電源モジュールが実装されているプリント基板と、を備え、プリント基板には、複数のDC−DCコンバータ回路が設けられており、DC−DCコンバータ回路それぞれには、制御ICがそれぞれ対応して設けられており、それぞれの制御ICは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応するDC−DCコンバータ回路を制御する。
【選択図】図1
Description
本発明は、電子機器に関する。
電子機器の小型化の要望に伴い、電子機器に内蔵される電源回路の小型化が要求されている。電源回路の小型化を図る場合、電源回路を構成する部品のうち特にインダクタ等の磁気誘導部品の体積が大きいことが制約となっている。そこで、例えば、フェライト基板にめっき配線を施す等により形成されたインダクタ(コイル導体)を内蔵するとともに、当該フェライト基板の表面上にDC−DCコンバータ回路を制御する制御ICを配置することにより、電源回路を小型化した電源モジュールがある(例えば、特許文献1参照)。
電子機器を動作させるために必要となる複数の電力を供給するために、特許文献1に示すような小型化された複数の電源モジュールを、電子機器に内蔵される電源回路として近接配置させて基板に実装した場合、従来と比較して基板の小型化が可能となり電子機器の小型化が図れる。しかしながら、その反面、複数の電源モジュールが極めて接近して配置されることになるため、それぞれのDC−DCコンバータ回路の出力電圧変動が干渉することによりノイズが発生しやすくなるという問題がある。
本発明は、このような事情に鑑みてなされたもので、その目的は、電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる電子機器を提供することにある。
この発明は上述した課題を解決するためになされたもので、本発明は、スイッチング方式のDC−DCコンバータ回路のスイッチングを制御する制御ICが当該DC−DCコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、前記電源モジュールが実装されているプリント基板と、を備え、前記プリント基板には、複数の前記DC−DCコンバータ回路が設けられており、前記DC−DCコンバータ回路それぞれには、前記制御ICがそれぞれ対応して設けられており、それぞれの前記制御ICは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応する前記DC−DCコンバータ回路を制御することを特徴とする電子機器である。
この発明によれば、電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる。
<第1実施形態>
以下、図面を参照して、本発明の第1実施形態について説明する。図1は、この発明の第1実施形態における電子機器として、撮像装置1を例とした構成の一例を示す概略ブロック図である。
図1に示す撮像装置1は、撮像部2、制御部3、画像処理部4、記憶部5、バッファメモリ部6、記憶装置7、電源部8、操作部9、及びバス15を備えている。
以下、図面を参照して、本発明の第1実施形態について説明する。図1は、この発明の第1実施形態における電子機器として、撮像装置1を例とした構成の一例を示す概略ブロック図である。
図1に示す撮像装置1は、撮像部2、制御部3、画像処理部4、記憶部5、バッファメモリ部6、記憶装置7、電源部8、操作部9、及びバス15を備えている。
撮像部2は、レンズ部21、撮像素子22、及びA/D変換部23を備えており、被写体を撮像して画像データを生成する。この撮像部2は設定された撮像条件(例えば絞り値、露出値等)に基づいて制御部3により制御され、レンズ部21を介して入射した被写体の光学像を撮像素子22の撮像面上に結像させる。また、撮像部2は、撮像素子22から出力されたアナログ信号をA/D変換部23においてデジタル信号に変換し、画像データを生成する。
なお、上述したレンズ部21は、撮像装置1に取り付けられて一体とされていてもよいし、撮像装置1に着脱可能に取り付けられてもよい。
また、撮像素子22は、例えばCCD(Charge Coupled Device)またはCMOS(Complementary Metal Oxide Semiconductor)センサなどを備えている。
なお、上述したレンズ部21は、撮像装置1に取り付けられて一体とされていてもよいし、撮像装置1に着脱可能に取り付けられてもよい。
また、撮像素子22は、例えばCCD(Charge Coupled Device)またはCMOS(Complementary Metal Oxide Semiconductor)センサなどを備えている。
例えば、撮像部2は、操作部9による動画撮像操作に応じて、動画の画像データを出力する。また、撮像部2は、操作部9による静止画撮像操作に応じて、静止画の画像データを出力する。そして、撮像部2によって撮像された動画の画像データ及び静止画の画像データは、制御部3により、バッファメモリ部6や画像処理部4を介して記憶装置7に記録される。また、撮像部2は、静止画撮像を行うための待機状態中、所定の間隔で連続的に得られるスルー画の画像データを出力する。
制御部3は、撮像装置1が有している各部の制御および各種演算処理を行う。画像処理部4は、記憶部5に記憶されている画像処理条件に基づいて、バッファメモリ部6に記憶されている画像データに対して画像処理を実行する。ここで、バッファメモリ部6に記憶されている画像データとは、例えば、撮像部2によって撮像された動画の画像データ、静止画の画像データ、もしくはスルー画の画像データ、または記憶装置7から読み出された画像データである。
記憶部5には、例えば、ROM(Read Only Memory)が備えられており、撮像装置1を制御するための、予め定められた撮像制御条件、画像処理条件、再生制御条件、及び記録制御条件、などが記憶されている。なお、記憶部5には、撮像された動画の画像データ及び静止画の画像データが記録されてもよい。この場合、例えば、記憶部5には、フラッシュメモリ等が備えられていてもよい。
バッファメモリ部6は、制御部3が撮像装置1を制御する際の作業領域として利用される。撮像部2によって撮像された動画の画像データ、スルー画の画像データ、もしくは静止画の画像データ、また記憶装置7から読み出された画像データは、制御部3の制御による画像処理の過程においてバッファメモリ部6に一時的に記憶される。例えば、バッファメモリ部6には、RAM(Random Access Memory)が備えられている。
記憶装置7には、カードメモリ等の着脱可能な記憶媒体71が挿入される。記憶装置7は、この記憶媒体71に画像データの書込み、読み出し、または消去を実行する。
なお、記憶装置7は、ハードディスク装置や光磁気ディスク装置、フラッシュメモリ等の不揮発性のメモリや、CD−ROM等の読み出しのみが可能な記憶媒体、RAMのような揮発性のメモリ、あるいはこれらの組み合わせにより構成されてもよい。
なお、記憶装置7は、ハードディスク装置や光磁気ディスク装置、フラッシュメモリ等の不揮発性のメモリや、CD−ROM等の読み出しのみが可能な記憶媒体、RAMのような揮発性のメモリ、あるいはこれらの組み合わせにより構成されてもよい。
電源部8は、撮像装置1が備えている各部に電力を供給する。例えば、電源部8は、スイッチング方式のDC−DCコンバータ回路を備えており、バッテリ(不図示)から供給された直流電力の電圧を撮像装置1が備えている各部を駆動する電圧に変換する。そして、電源部8は、上述のDC−DCコンバータ回路において電圧を変換した電力を撮像装置1が備えている各部に供給する。また、電源部8が備えているDC−DCコンバータ回路は、当該DC−DCコンバータ回路のスイッチングを制御する制御IC(Integrated Circuit)を有する電源モジュールを備えている。
例えば、図1に示すように、電源部8は、スイッチング方式のDC−DCコンバータ回路として、第1DC−DCコンバータ回路81と、第2DC−DCコンバータ回路82とを備えている。第1DC−DCコンバータ回路81は、第1DC−DCコンバータ回路81のスイッチングを制御する制御IC81aが実装されている第1電源モジュール81mを有している。また、第2DC−DCコンバータ回路82は、第2DC−DCコンバータ回路82のスイッチングを制御する制御IC82aが実装されている第2電源モジュール82mを有している。なお、第1電源モジュール81mおよび第2電源モジュール82mは、それぞれのDC−DCコンバータ回路に含まれるインダクタ(コイル導体)を内蔵するフェライト基板(磁性絶縁基板)を有している。この電源モジュールの構成についての詳細は、図2および図3を用いて後述する。
例えば、第1DC−DCコンバータ回路81は、撮像素子22を駆動するための電圧に変換した電力を撮像素子22に供給する。また、第2DC−DCコンバータ回路82は、例えば、制御部3、画像処理部4、記憶部5、バッファメモリ部6、記憶装置7、操作部9、およびA/D変換部23など、主にシステム制御系回路10を駆動するための電圧に変換した電力をシステム制御系回路10の各部に供給する。なお、このシステム制御系回路10に含まれる各部、またはその一部は、ASIC(Application Specific Integrated Circuit)、CPU(Central Processing Unit)、またはマイコン(マイクロコントローラ)として構成されていてもよい。
なお、電源部8は、上述の第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の他に、レンズ部21が有するズームレンズ、フォーカスレンズ等を駆動するための電力、または、絞り駆動のための電力を供給する電源回路(不図示)を備えている。また、図示していないが、表示部、発光部、音入出力部(例えば、マイクまたはスピーカー)などを撮像装置1が備えている場合、電源部8は、これらの各部を駆動するための電力を供給する電源回路を備えている構成としてもよい。
操作部9は、撮像装置1に対して操作者が操作入力するための操作スイッチを備えている。例えば、操作部9は、電源スイッチ、レリーズスイッチ、モードスイッチ、メニュースイッチ、上下左右選択スイッチ、確定スイッチ、取消スイッチ、及びその他の操作スイッチを備えている。なお、操作部9は、タッチパネルなどの入力デバイスを備えていてもよい。
バス15は、撮像部2、制御部3、画像処理部4、記憶部5、バッファメモリ部6、記憶装置7、電源部8、及び操作部9と接続され、各部から出力された画像データや制御信号等を転送する。
(電源モジュールの構成)
次に、図2および図3を用いて、電源モジュールの構成について説明する。
図2は、電源モジュールの構成の一例を示す模式図である。なお、この図は第1電源モジュール81mとして符号を付しているが、第2電源モジュール82mも同様の構成である。また、図2は、第1電源モジュール81mの側面図である。
次に、図2および図3を用いて、電源モジュールの構成について説明する。
図2は、電源モジュールの構成の一例を示す模式図である。なお、この図は第1電源モジュール81mとして符号を付しているが、第2電源モジュール82mも同様の構成である。また、図2は、第1電源モジュール81mの側面図である。
第1電源モジュール81mは、第1DC−DCコンバータ回路81に含まれるインダクタL1を内蔵するフェライト基板100と、第1DC−DCコンバータ回路81のスイッチングを制御する制御IC81aを有している。すなわち、この図に示す第1電源モジュール81mは、1つの制御IC81aを有している。
フェライト基板100は、例えば、銅箔などのめっき配線により形成されたコイル導体を、インダクタL1として内蔵している。なお、フェライト基板100の一方の表面(上面)には、制御IC81aが実装される実装用のランドが設けられている。また、フェライト基板100の他方の表面(底面)には、プリント基板に実装される際の端子として、第1電源モジュール81mの入出力端子が設けられている。そして、制御IC81aは、フェライト基板100に実装されている。
フェライト基板100は、例えば、銅箔などのめっき配線により形成されたコイル導体を、インダクタL1として内蔵している。なお、フェライト基板100の一方の表面(上面)には、制御IC81aが実装される実装用のランドが設けられている。また、フェライト基板100の他方の表面(底面)には、プリント基板に実装される際の端子として、第1電源モジュール81mの入出力端子が設けられている。そして、制御IC81aは、フェライト基板100に実装されている。
図3は、DC−DCコンバータ回路の構成の一例を示す概略ブロック図である。なお、この図は第1DC−DCコンバータ回路81として符号を付しているが、第2DC−DCコンバータ回路82も同様の構成である。
第1DC−DCコンバータ回路81は、制御IC81a、インダクタL1、入力側の電圧平滑用のコンデンサC1、および、出力側の電圧平滑用のコンデンサC2を備えている。
第1DC−DCコンバータ回路81は、制御IC81a、インダクタL1、入力側の電圧平滑用のコンデンサC1、および、出力側の電圧平滑用のコンデンサC2を備えている。
制御IC81aは、スイッチング方式のDC−DCコンバータ回路のスイッチングを制御するICであり、内部に例えばMOSFETなどのスイッチング素子を有している。
第1DC−DCコンバータ回路81において、制御IC81aの端子inには入力電圧Viが供給され、制御IC81aの端子outからは、インダクタL1を介して出力電圧Voが出力される。また、コンデンサC2の一端は出力電圧Voの電源線に接続され、コンデンサC2の他端はグランド(GND)線に接続されている。また、コンデンサC1の一端は入力電圧Viの電源線に接続され、コンデンサC1の他端はグランド(GND)線に接続されている。さらに、制御IC81aの端子FBは出力電圧Voの電源線に接続され、制御IC81aの端子Gはグランド(GND)線に接続されている。
第1DC−DCコンバータ回路81において、制御IC81aの端子inには入力電圧Viが供給され、制御IC81aの端子outからは、インダクタL1を介して出力電圧Voが出力される。また、コンデンサC2の一端は出力電圧Voの電源線に接続され、コンデンサC2の他端はグランド(GND)線に接続されている。また、コンデンサC1の一端は入力電圧Viの電源線に接続され、コンデンサC1の他端はグランド(GND)線に接続されている。さらに、制御IC81aの端子FBは出力電圧Voの電源線に接続され、制御IC81aの端子Gはグランド(GND)線に接続されている。
この第1DC−DCコンバータ回路81は、制御IC81aの端子inに供給された入力電圧Viを、制御IC81aに内蔵されているスイッチング素子をスイッチングさせ、インダクタL1とコンデンサC2とにより平滑することにより、出力電圧Voを出力する。また、制御IC81aは、端子FBに入力された出力電圧Voに基づいて、スイッチング周波数を一定としてパルス幅を可変するPWM(Pulse Width Modulation)制御をすることによって、出力電圧Voを設定されている電圧に安定させるように制御する。
なお、制御IC81aに内蔵されているスイッチング素子をスイッチングさせる周波数は、例えば、制御IC81aに内蔵されている発振回路に予め設定されている。
また、図3に示す制御IC81aがインダクタL1を内蔵するフェライト基板100に実装されて一体化された構成が、図2に示す第1電源モジュール81mである。
また、図3に示す制御IC81aがインダクタL1を内蔵するフェライト基板100に実装されて一体化された構成が、図2に示す第1電源モジュール81mである。
図4は、DC−DCコンバータ回路の実装面積を比較した図である。図4(a)は、上述の第1電源モジュール81mを用いた第1DC−DCコンバータ回路81の部品配置を示している。これに対して、図4(b)は、電源モジュール(第1電源モジュール81mまたは第2電源モジュール82m)を用いていないDC−DCコンバータ回路80との部品配置を示している。
図4(b)に示すDC−DCコンバータ回路80では、部品面積が大きいインダクタL0が他の部品と並べて配置されている。一方、図4(a)に示す第1DC−DCコンバータ回路81ではインダクタL1と制御IC81aとが重ねて配置されている。そのため、図4(a)に示す第1DC−DCコンバータ回路81の実装面積S1は、図4(b)に示すDC−DCコンバータ回路80の実装面積S2に対して大幅に低減されている。
このように、インダクタL1を内蔵したフェライト基板100に制御IC81aが実装されている第1電源モジュール81mを用いることにより、撮像装置1の電源回路を小型化することができる。
このように、インダクタL1を内蔵したフェライト基板100に制御IC81aが実装されている第1電源モジュール81mを用いることにより、撮像装置1の電源回路を小型化することができる。
なお、図2から図4を用いて説明した第1電源モジュール81mは、制御IC81aがフェライト基板100に実装されている構成であるが、これに限られるものではない。例えば、第1電源モジュール81mは、制御IC81aに加えてコンデンサC1またはコンデンサC2などの制御IC81a以外の部品がフェライト基板100に実装されている構成としてもよい。
(発生するノイズの説明)
次に、DC−DCコンバータ回路の出力電圧において生じるビートノイズについて説明する。
図5は、撮像装置1に内蔵されているプリント基板200の部品配置の一例を示す図である。この図に示すプリント基板200の第1面には、制御部3、画像処理部4、バッファメモリ部6、記憶装置7、第1電源モジュール81m、および第2電源モジュール82mが配置されている。
なお、図5に示されている撮像装置1が備えている各部の配置は、単に一例であってこの配置に限られるものではない。また、この図に示されていない撮像装置1が備えている各部(撮像部2、記憶部5など)は、プリント基板200の第1面、第1面の裏面である第2面、または、プリント基板200以外のプリント基板に配置されていてもよい。
次に、DC−DCコンバータ回路の出力電圧において生じるビートノイズについて説明する。
図5は、撮像装置1に内蔵されているプリント基板200の部品配置の一例を示す図である。この図に示すプリント基板200の第1面には、制御部3、画像処理部4、バッファメモリ部6、記憶装置7、第1電源モジュール81m、および第2電源モジュール82mが配置されている。
なお、図5に示されている撮像装置1が備えている各部の配置は、単に一例であってこの配置に限られるものではない。また、この図に示されていない撮像装置1が備えている各部(撮像部2、記憶部5など)は、プリント基板200の第1面、第1面の裏面である第2面、または、プリント基板200以外のプリント基板に配置されていてもよい。
この図に示すように、プリント基板200には、複数の(2つの)電源モジュールが実装されている。第1電源モジュール81mと第2電源モジュール82mとを近接配置させて基板に実装した場合、上述の電源モジュールを用いない場合と比較してDC−DCコンバータ回路の実装面積が小さいためプリント基板200の小型化が可能となり撮像装置1の小型化が図れる。その反面、第1電源モジュール81mと第2電源モジュール82mとが極めて接近して配置されることになるため、互いの出力電圧変動が干渉しやすくなる。ここで、第1電源モジュール81mと第2電源モジュール82mとは、それぞれ独立した制御IC81aと制御IC82aによって、互いに異なる周波数または非同期の周波数によるスイッチング周波数で、それぞれのDC−DCコンバータ回路をスイッチング制御している場合が一般的である。その場合、それぞれのスイッチング周波数の差に応じて共振して生じるビートノイズが発生しやすくなるという問題がある。
なお、第1電源モジュール81mに実装されている制御IC81aと、第2電源モジュール82mに実装されている制御IC82aとに予め設定されているスイッチング周波数が同じ周波数になるように設定しても、制御ICを構成する内部の部品の定数のばらつきや制御ICに外付けされる部品の定数のばらつきなどによって、それぞれの制御ICのスイッチング周波数には意図しない周波数の差が生じる場合がある。また、それぞれの制御ICのスイッチング周波数が非同期である場合、ビートノイズが発生しやすい。
そして、撮像素子22に電力を供給する第1DC−DCコンバータ回路81の出力電圧にビートノイズが発生した場合、例えば、撮像部2により撮像される画像にノイズが発生する場合がある。そして、この発生したビートノイズの対策は困難であることが多く、多大な対策時間を要するという問題や、対策部品の追加によりコストが増大するという問題がある。
このように、電源モジュールを用いて撮像装置1の小型化を図る場合、ビートノイズが発生しやすくなる。そのため、そのビートノイズの発生を抑制することが望まれている。
このように、電源モジュールを用いて撮像装置1の小型化を図る場合、ビートノイズが発生しやすくなる。そのため、そのビートノイズの発生を抑制することが望まれている。
なお、上述の第1電源モジュール81mと第2電源モジュール82mとの近接配置とは、電源モジュールが互いに隣接されて配置される場合もあれば、互いに配置されている間に少なくとも1つの部品が配置されていて、互いに近い位置に配置されている場合も含む。
(スイッチング周波数の制御の例)
次に、DC−DCコンバータ回路のスイッチング周波数の制御により、ビートノイズの発生を抑制する例を説明する。
例えば、プリント基板200には、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82が設けられており、それぞれのDC−DCコンバータ回路には、制御IC81aと制御IC82aとがそれぞれ対応して設けられている。すなわち、図5を用いて説明したように、プリント基板200には、第1電源モジュール81mと第2電源モジュール82mとが、近接配置されて実装されている。また、第1電源モジュール81mには、第1DC−DCコンバータ回路81を制御する制御IC81aが実装されており、第2電源モジュール82mには、第2DC−DCコンバータ回路82を制御する制御IC82aが実装されている。
次に、DC−DCコンバータ回路のスイッチング周波数の制御により、ビートノイズの発生を抑制する例を説明する。
例えば、プリント基板200には、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82が設けられており、それぞれのDC−DCコンバータ回路には、制御IC81aと制御IC82aとがそれぞれ対応して設けられている。すなわち、図5を用いて説明したように、プリント基板200には、第1電源モジュール81mと第2電源モジュール82mとが、近接配置されて実装されている。また、第1電源モジュール81mには、第1DC−DCコンバータ回路81を制御する制御IC81aが実装されており、第2電源モジュール82mには、第2DC−DCコンバータ回路82を制御する制御IC82aが実装されている。
ここで、制御IC81aと制御IC82aとは、互いに共振しない周波数に基づいてそれぞれ対応するDC−DCコンバータ回路のスイッチングを制御する。すなわち、制御IC81aと制御IC82aとに予め設定されているスイッチング周波数が、互いに共振しない程度に異なる周波数となるようにする。例えば、制御IC81aと制御IC82aとに予め設定されているスイッチング周波数が、それぞれの周波数の整数倍の周波数に近い周波数とならないように設定されている。
つまり、制御IC81aと制御IC82aとは、予め設定されている互いに共振しない周波数に基づいて、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82とのそれぞれのスイッチングを制御する。
一例として、制御IC81aは、800kHzの周波数で第1DC−DCコンバータ回路81のスイッチングを制御し、制御IC82aは、1MHzの周波数で第2DC−DCコンバータ回路82のスイッチングを制御する。
なお、この例において、制御IC81aと制御IC82aとのスイッチング周波数は、上述したような制御ICを構成する内部の部品の定数のばらつきや制御ICに外付けされる部品の定数のばらつきなどを考慮して、互いに共振しない周波数(例えば、それぞれの周波数の整数倍にならない周波数)となるように設定されている。
これにより、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
一例として、制御IC81aは、800kHzの周波数で第1DC−DCコンバータ回路81のスイッチングを制御し、制御IC82aは、1MHzの周波数で第2DC−DCコンバータ回路82のスイッチングを制御する。
なお、この例において、制御IC81aと制御IC82aとのスイッチング周波数は、上述したような制御ICを構成する内部の部品の定数のばらつきや制御ICに外付けされる部品の定数のばらつきなどを考慮して、互いに共振しない周波数(例えば、それぞれの周波数の整数倍にならない周波数)となるように設定されている。
これにより、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
なお、制御IC81aと制御IC82aとのスイッチング周波数は、対応するそれぞれの第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82との出力負荷電流の大きさに応じて設定されてもよい。
例えば、第1DC−DCコンバータ回路81の出力負荷電流は、第2DC−DCコンバータ回路82の出力負荷電流よりも小さいとする。この場合、第2DC−DCコンバータ回路82を制御する制御IC82aのスイッチング周波数は、第1DC−DCコンバータ回路81を制御する制御IC81aのスイッチング周波数に対して高い周波数に設定されている。
すなわち、複数のDC−DCコンバータ回路のうち、第1の出力負荷電流が設定されているDC−DCコンバータ回路を制御する制御ICのスイッチング周波数は、第1の出力負荷電流よりも小さい第2の出力負荷電流が設定されているDC−DCコンバータ回路を制御する制御ICのスイッチング周波数に対して高い周波数に設定されている。
例えば、第1DC−DCコンバータ回路81の出力負荷電流は、第2DC−DCコンバータ回路82の出力負荷電流よりも小さいとする。この場合、第2DC−DCコンバータ回路82を制御する制御IC82aのスイッチング周波数は、第1DC−DCコンバータ回路81を制御する制御IC81aのスイッチング周波数に対して高い周波数に設定されている。
すなわち、複数のDC−DCコンバータ回路のうち、第1の出力負荷電流が設定されているDC−DCコンバータ回路を制御する制御ICのスイッチング周波数は、第1の出力負荷電流よりも小さい第2の出力負荷電流が設定されているDC−DCコンバータ回路を制御する制御ICのスイッチング周波数に対して高い周波数に設定されている。
つまり、制御IC81aと制御IC82aとは、互いに異なるスイッチング周波数でそれぞれのDC−DCコンバータ回路を制御する場合、出力負荷電流が大きいと設定されている方のDC−DCコンバータ回路を高い周波数でスイッチング制御し、出力負荷電流が小さいと設定されている方のDC−DCコンバータ回路を低い周波数でスイッチング制御する。例えば、第1DC−DCコンバータ回路81から供給される撮像素子22の電力が、第2DC−DCコンバータ回路82から供給されるシステム制御系回路10の電力よりも小さいとする。この場合、制御IC81aは、800kHzの周波数で第1DC−DCコンバータ回路81のスイッチングを制御し、制御IC82aは、1MHzの周波数で第2DC−DCコンバータ回路82のスイッチングを制御する。
このように、出力負荷電流の大きさに応じたスイッチング周波数が設定されることにより、DC−DCコンバータ回路の出力電圧を安定させることができる。
このように、出力負荷電流の大きさに応じたスイッチング周波数が設定されることにより、DC−DCコンバータ回路の出力電圧を安定させることができる。
<第2実施形態>
(スイッチング周波数の制御の別の例)
第2実施形態は、制御IC81aおよび制御IC82aのスイッチング周波数が予め設定されている周波数ではなく、制御IC81aおよび制御IC82aに入力されるクロック信号に基づく周波数である点が、第1実施形態と相違する。その他の構成は、第1実施形態と同様である。
(スイッチング周波数の制御の別の例)
第2実施形態は、制御IC81aおよび制御IC82aのスイッチング周波数が予め設定されている周波数ではなく、制御IC81aおよび制御IC82aに入力されるクロック信号に基づく周波数である点が、第1実施形態と相違する。その他の構成は、第1実施形態と同様である。
図6は、第2実施形態におけるDC−DCコンバータ回路の構成の一例を示す概略ブロック図である。同図において図3の各部に対応する部分には同一の符号を付け、その説明を省略する。
制御IC81aの端子clkinには、クロック信号CLKが供給される。制御IC81aは、供給されたクロック信号CLKの周波数に基づいて、第1DC−DCコンバータ回路81のスイッチングを制御する。
制御IC81aの端子clkinには、クロック信号CLKが供給される。制御IC81aは、供給されたクロック信号CLKの周波数に基づいて、第1DC−DCコンバータ回路81のスイッチングを制御する。
例えば、撮像装置1は、設定された周波数のクロック信号を生成して制御ICに供給する発振回路12(後述の図7参照)を備えており、制御IC81aの端子clkinには、発振回路12からクロック信号CLKが供給される。制御IC81aは、発振回路12から供給されたクロック信号CLKの周波数に基づいて、第1DC−DCコンバータ回路81のスイッチングを制御する。すなわち、制御IC81aのスイッチング周波数は、発振回路12から供給されるクロック信号CLKに基づく周波数である。
なお、第2DC−DCコンバータ回路82の構成も、上述の第1DC−DCコンバータ回路81の構成と同様である。
なお、第2DC−DCコンバータ回路82の構成も、上述の第1DC−DCコンバータ回路81の構成と同様である。
図7は、発振回路12から制御IC81aおよび制御IC82aにクロック信号が供給される場合の例を示す図である。
図7(a)は、発振回路12から制御IC81aおよび制御IC82aにそれぞれ互いに異なる周波数のクロック信号が供給される例を示している。発振回路12には、クロック信号CLK1とクロック信号CLK2とがそれぞれ予め設定されている。発振回路12には、クロック信号CLK1とクロック信号CLK2とが互いに共振しない周波数のクロック信号として、例えば、800kHzの周波数のクロック信号CLK1と1MHzの周波数のクロック信号CLK2とが設定されている。発振回路12は、クロック信号CLK1を制御IC81aに供給し、クロック信号CLK2を制御IC82aに供給する。これにより、制御IC81aと制御IC82aとは、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82とを互いに共振しない周波数でスイッチング制御することができる。
図7(a)は、発振回路12から制御IC81aおよび制御IC82aにそれぞれ互いに異なる周波数のクロック信号が供給される例を示している。発振回路12には、クロック信号CLK1とクロック信号CLK2とがそれぞれ予め設定されている。発振回路12には、クロック信号CLK1とクロック信号CLK2とが互いに共振しない周波数のクロック信号として、例えば、800kHzの周波数のクロック信号CLK1と1MHzの周波数のクロック信号CLK2とが設定されている。発振回路12は、クロック信号CLK1を制御IC81aに供給し、クロック信号CLK2を制御IC82aに供給する。これにより、制御IC81aと制御IC82aとは、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82とを互いに共振しない周波数でスイッチング制御することができる。
よって、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
また、発振回路12は、例えば、基準となる周波数から分周回路などにより2種類の周波数のクロック信号を生成して、制御IC81aおよび制御IC82aに供給する。そのため、発振回路12は、制御IC81aおよび制御IC82aそれぞれにおいて独立に周波数が予め設定されている場合に対して、精度のよい周波数のクロック信号を供給することができる。
また、発振回路12は、例えば、基準となる周波数から分周回路などにより2種類の周波数のクロック信号を生成して、制御IC81aおよび制御IC82aに供給する。そのため、発振回路12は、制御IC81aおよび制御IC82aそれぞれにおいて独立に周波数が予め設定されている場合に対して、精度のよい周波数のクロック信号を供給することができる。
なお、第1実施形態において説明したように、発振回路12から制御IC81aおよび制御IC82aにそれぞれ供給されるクロック信号CLK1の周波数とクロック信号CLK2の周波数とは、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82との出力負荷電流の大きさに応じて設定されてもよい。
例えば、第1DC−DCコンバータ回路81の出力負荷電流が第2DC−DCコンバータ回路82の出力負荷電流よりも小さいと設定されている場合、クロック信号CLK1の周波数がクロック信号CLK2の周波数に対して低い周波数に設定されてもよい。
例えば、第1DC−DCコンバータ回路81の出力負荷電流が第2DC−DCコンバータ回路82の出力負荷電流よりも小さいと設定されている場合、クロック信号CLK1の周波数がクロック信号CLK2の周波数に対して低い周波数に設定されてもよい。
図7(b)は、発振回路12から制御IC81aおよび制御IC82aに1種類のクロック信号が供給される例を示している。発振回路12には、所定の周波数(例えば、1MHz)のクロック信号CLK1が予め設定されている。発振回路12は、クロック信号CLK1を制御IC81aおよび制御IC82aに供給する。これにより、制御IC81aと制御IC82aとは、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82とを互いに同期した同じ周波数でスイッチング制御することができる。
よって、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
よって、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
なお、図7(c)は、図7(b)の接続の別の例である。発振回路12は、クロック信号CLK1を制御IC81aに供給する。制御IC81aは、発振回路12から供給されたクロック信号CLK1を出力する出力端子を有し、当該出力端子からクロック信号CLK1を出力して制御IC82aに供給する。これにより、図7(b)に示す例と同様に、制御IC81aと制御IC82aとは、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82とを互いに同期した同じ周波数でスイッチング制御することができる。
よって、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
よって、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
<第3実施形態>
(電源モジュールの配置)
第3実施形態は、プリント基板200に配置されている第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子またはグランド端子との空間的な距離を離すことにより、ビートノイズの発生を抑制する例である。
第3実施形態における撮像装置1の構成は、第1実施形態と同様でありその説明を省略する。
(電源モジュールの配置)
第3実施形態は、プリント基板200に配置されている第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子またはグランド端子との空間的な距離を離すことにより、ビートノイズの発生を抑制する例である。
第3実施形態における撮像装置1の構成は、第1実施形態と同様でありその説明を省略する。
図8は、プリント基板200に実装された第1電源モジュール81mおよび第2電源モジュール82mのそれぞれの端子の配置を説明する図である。
第1電源モジュール81mおよび第2電源モジュール82mは、プリント基板200に実装される端子j1〜j12をそれぞれ有している。また、この端子j1〜j12は、第1電源モジュール81mおよび第2電源モジュール82mのフェライト基板の底面(プリント基板200に実装される側の面)に設けられている。そして、第1電源モジュール81mの外周の4つの辺81e〜81hにおいて、辺81e側に端子j1〜j3、辺81f側にj4〜j6、辺81g側にj7〜j9、辺81h側にj10〜j12が設けられている。また、同様に、第2電源モジュール82mの外周の4つの辺82e〜82hにおいて、辺82e側に端子j1〜j3、辺82f側にj4〜j6、辺82g側にj7〜j9、辺82h側にj10〜j12が設けられている。また、第1電源モジュール81mと第2電源モジュール82mとは、それぞれ電源端子とグランド端子とを有している。そして、第1電源モジュール81mと第2電源モジュール82mとは、それぞれ、端子j1〜j12の中に少なくとも電源端子とグランド端子とが割り当てられている。
第1電源モジュール81mおよび第2電源モジュール82mは、プリント基板200に実装される端子j1〜j12をそれぞれ有している。また、この端子j1〜j12は、第1電源モジュール81mおよび第2電源モジュール82mのフェライト基板の底面(プリント基板200に実装される側の面)に設けられている。そして、第1電源モジュール81mの外周の4つの辺81e〜81hにおいて、辺81e側に端子j1〜j3、辺81f側にj4〜j6、辺81g側にj7〜j9、辺81h側にj10〜j12が設けられている。また、同様に、第2電源モジュール82mの外周の4つの辺82e〜82hにおいて、辺82e側に端子j1〜j3、辺82f側にj4〜j6、辺82g側にj7〜j9、辺82h側にj10〜j12が設けられている。また、第1電源モジュール81mと第2電源モジュール82mとは、それぞれ電源端子とグランド端子とを有している。そして、第1電源モジュール81mと第2電源モジュール82mとは、それぞれ、端子j1〜j12の中に少なくとも電源端子とグランド端子とが割り当てられている。
図8において、第1電源モジュール81mと第2電源モジュール82mとは、第1電源モジュール81mの辺81gと第2電源モジュール82mの辺82eとが互いに向き合うように隣接して配置されている。
このように電源モジュールが配置されている場合、第1電源モジュール81mの電源端子とグランド端子との少なくとも一方と、第2電源モジュール82mの電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されるようにする。例えば、第1電源モジュール81mの辺81g側に設けられている端子j7〜j9と、第2電源モジュール82mの辺82e側に設けられている端子j1〜j3と、に電源端子またはグランド端子がそれぞれ配置されないようにする。
このように電源モジュールが配置されている場合、第1電源モジュール81mの電源端子とグランド端子との少なくとも一方と、第2電源モジュール82mの電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されるようにする。例えば、第1電源モジュール81mの辺81g側に設けられている端子j7〜j9と、第2電源モジュール82mの辺82e側に設けられている端子j1〜j3と、に電源端子またはグランド端子がそれぞれ配置されないようにする。
図9は、第3実施形態における電源モジュールの端子の配置例を示す図である。
なお、図9において、図8の各部に対応する部分には同一の符号を付け、その説明を省略する。
この図において、第1電源モジュール81mの電源端子とグランド端子との少なくとも一方と、第2電源モジュール82mの電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されてプリント基板200に実装されている例を示している。
なお、図9において、図8の各部に対応する部分には同一の符号を付け、その説明を省略する。
この図において、第1電源モジュール81mの電源端子とグランド端子との少なくとも一方と、第2電源モジュール82mの電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されてプリント基板200に実装されている例を示している。
図9(a)は、第1電源モジュール81mの辺81e側に設けられている端子j1〜j3と、第2電源モジュール82mの辺82g側に設けられている端子j7〜j9と、に電源端子およびグランド端子が配置されている例を示している。このように、プリント基板200に配置されている第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子またはグランド端子との空間的な距離を離すことにより、電源端子またはグランド端子とが近い位置にある場合に対してビートノイズの発生を抑制することができる。すなわち、第1電源モジュール81mの辺81g側に設けられている端子j7〜j9と、第2電源モジュール82mの辺82e側に設けられている端子j1〜j3と、に電源端子またはグランド端子が配置されている(互いに向かい合う位置に配置されている)場合に対して、ビートノイズの発生を抑制することができる。
図9(b)は、第1電源モジュール81mの辺81e側に設けられている端子j1〜j3および辺81f側に設けられている端子j4〜j6と、第2電源モジュール82mの辺82g側に設けられている端子j7〜j9および辺82h側に設けられている端子j10〜j12と、に電源端子およびグランド端子が配置されている例を示している。この場合も、プリント基板200に配置されている第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子またはグランド端子との空間的な距離を離すことにより、同様にビートノイズの発生を抑制することができる。
なお、互いに向かい合わない位置に配置されている例として図9(a)および図9(b)に2つの例を示したが、これらの配置に限られるものではなく、第1電源モジュール81mの辺81g側と第2電源モジュール82mの辺82e側との両方に電源端子またはグランド端子が配置されない構成であれば他の配置であってもよい。例えば、第1電源モジュール81mの辺81e側と第2電源モジュール82mの辺82e側とに電源端子およびグランド端子が配置されてもよい。また、第1電源モジュール81mの辺81f側と第2電源モジュール82mの辺82f側とに電源端子およびグランド端子が配置されてもよい。
このように、互いに向かい合わない位置となる各種の端子配置を選択することができるが、例えば、図9(a)に示すような端子配置のように、第1電源モジュール81mの電源端子およびグランド端子と第2電源モジュール82mの電源端子およびグランド端子との空間的な距離がなるべく遠い方が望ましい。なぜならば、空間的な距離がなるべく遠い方が、互いの出力電圧変動の干渉が少なくなり、ビートノイズの発生を抑制することができるためである。
なお、図8および図9において、第1電源モジュール81mおよび第2電源モジュール82mの端子j1〜j12は、便宜上付した符号であって、第1電源モジュール81mおよび第2電源モジュール82mがこの端子j1〜j12によって示される向きでプリント基板200に配置されることに制限されるものではない。
よって、第1電源モジュール81mおよび第2電源モジュール82mは、プリント基板200の基板面に対して垂直な軸を中心に回転(通常は90度単位で回転)されて、プリント基板200に配置されてもよい。
つまり、互いに向かい合わない位置に電源端子またはグランド端子が配置される場合、電源モジュールの端子の割り当てが変更された配置構成としてもよいし、電源モジュールの実装の向きが回転された配置構成としてもよい。
よって、第1電源モジュール81mおよび第2電源モジュール82mは、プリント基板200の基板面に対して垂直な軸を中心に回転(通常は90度単位で回転)されて、プリント基板200に配置されてもよい。
つまり、互いに向かい合わない位置に電源端子またはグランド端子が配置される場合、電源モジュールの端子の割り当てが変更された配置構成としてもよいし、電源モジュールの実装の向きが回転された配置構成としてもよい。
なお、上述の第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子またはグランド端子とは、入力側の電源端子またはグランド端子であってもよいし、出力側の電源端子またはグランド端子であってもよいし、その両方であってもよい。
また、図8および図9において、第1電源モジュール81mおよび第2電源モジュール82mが隣接して配置されている例を示したが、第1電源モジュール81mおよび第2電源モジュール82mが配置されている間に少なくとも1つの部品が配置されていて、互いに近い位置に配置(近接配置)されている場合であってもよい。
<第4実施形態>
(電源モジュールに制御ICが2つ実装されている例)
第4実施形態は、電源モジュールに2つの制御ICが実装されている例である。
図10は、第4実施形態における撮像装置1の構成の一例を示すブロック図である。同図において図1の各部に対応する部分には同一の符号を付け、その説明を省略する。
図10の電源部8は、第1電源モジュール81mおよび第2電源モジュール82mに代えて、制御IC81aおよび制御IC82aが実装されている第3電源モジュール83mを備えている点が、図1と相違する。
(電源モジュールに制御ICが2つ実装されている例)
第4実施形態は、電源モジュールに2つの制御ICが実装されている例である。
図10は、第4実施形態における撮像装置1の構成の一例を示すブロック図である。同図において図1の各部に対応する部分には同一の符号を付け、その説明を省略する。
図10の電源部8は、第1電源モジュール81mおよび第2電源モジュール82mに代えて、制御IC81aおよび制御IC82aが実装されている第3電源モジュール83mを備えている点が、図1と相違する。
第3電源モジュール83mには、第1DC−DCコンバータ回路81のスイッチングを制御する制御IC81aと第2DC−DCコンバータ回路82のスイッチングを制御する制御IC82aとが実装されている。なお、第3電源モジュール83mのフェライト基板には、第1DC−DCコンバータ回路81に含まれるインダクタL1に加えて、第2DC−DCコンバータ回路82に含まれるインダクタも内蔵されている。
図11は、第4実施形態におけるプリント基板200の部品配置の一例を示す図である。同図において図5の各部に対応する部分には同一の符号を付け、その説明を省略する。図11においては、図5において第1電源モジュール81mおよび第2電源モジュール82mが配置されているのに代えて、第3電源モジュール83mが配置されている。
図11に示すように、第3電源モジュール83mにおいて、制御IC81aおよび制御IC82aが近接配置されている。この場合、第1実施形態と同様に基板の小型化が可能となり撮像装置1の小型化が図れるが、その反面、制御IC81aおよび制御IC82aが極めて接近して配置されているため、互いの出力電圧変動が干渉しやすくなる。そのため、第1実施形態と同様に、第4実施形態における第3電源モジュール83mの制御IC81aと制御IC82aとは、互いに共振しない周波数に基づいてそれぞれ対応するDC−DCコンバータ回路のスイッチングを制御する。
これにより、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
これにより、第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82の出力電圧のビートノイズの発生を抑制することができる。
なお、第1実施形態と同様に、制御IC81aと制御IC82aとのスイッチング周波数は、対応するそれぞれの第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82との出力負荷電流の大きさに応じて設定されてもよい。
また、第2実施形態と同様に、発振回路12から制御IC81aおよび制御IC82aにクロック信号が供給される構成としてもよい。
また、第2実施形態と同様に、発振回路12から制御IC81aおよび制御IC82aにクロック信号が供給される構成としてもよい。
さらに、第3実施形態における電源モジュールの電源端子またはグランド端子の配置を、第4実施形態の制御ICの電源端子またはグランド端子の配置に対して同様に適用できる。すなわち、制御IC81a(第1制御IC)の電源端子とグランド端子との少なくとも一方と、制御IC82a(第2制御IC)の電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されるように第3電源モジュール83mに実装する。この場合、制御IC81aの電源端子またはグランド端子と制御IC82aの電源端子またはグランド端子との空間的な距離を離すことにより、ビートノイズの発生を抑制することができる。
<第5実施形態>
(コンデンサの容量を変更する例)
第5実施形態は、第3実施形態および第4実施形態において説明した、電源モジュールまたは制御ICの配置に応じて、DC−DCコンバータ回路の電圧平滑用コンデンサの静電容量を変更してビートノイズの発生を抑制する例である。
(コンデンサの容量を変更する例)
第5実施形態は、第3実施形態および第4実施形態において説明した、電源モジュールまたは制御ICの配置に応じて、DC−DCコンバータ回路の電圧平滑用コンデンサの静電容量を変更してビートノイズの発生を抑制する例である。
第1DC−DCコンバータ回路81および第2DC−DCコンバータ回路82それぞれは、DC−DCコンバータ回路の電源線に一端が接続されグランド線に他端が接続されているコンデンサを有している。このコンデンサは、DC−DCコンバータ回路の電圧平滑用コンデンサである。
そして、上述のコンデンサの静電容量は、第1電源モジュール81mが有している電源端子とグランド端子との少なくとも一方と、第2電源モジュール82mが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である。
そして、上述のコンデンサの静電容量は、第1電源モジュール81mが有している電源端子とグランド端子との少なくとも一方と、第2電源モジュール82mが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である。
なお、上述のコンデンサの静電容量は、制御IC81a(第1制御IC)が有している電源端子とグランド端子との少なくとも一方と、制御IC82a(第2制御IC)が有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量であってもよい。
例えば、図3を用いて説明したように、第1DC−DCコンバータ回路81は、電源線に一端が接続されグランド線に他端が接続されているコンデンサC1(入力側の電圧平滑用コンデンサ)およびコンデンサC2(出力側の電圧平滑用コンデンサ)を有している。また、第2DC−DCコンバータ回路82および第2電源モジュール82mそれぞれも、同様に電源線に一端が接続されグランド線に他端が接続されているコンデンサを有している。
以下に、図12および図13を用いて、第1電源モジュール81mと第2電源モジュール82mとの配置に応じて、DC−DCコンバータ回路の出力側のコンデンサの静電容量が設定されている例を説明する。
図12は、電源モジュールの配置に応じた静電容量のコンデンサがプリント基板200に配置されている例を示す図である。
なお、図12において、図8の各部に対応する部分には同一の符号を付け、その説明を省略する。
この図は、第1電源モジュール81mと第2電源モジュール82mとの配置に応じて、第1DC−DCコンバータ回路81の出力側のコンデンサC2および第2DC−DCコンバータ回路82の出力側のコンデンサC2‘の静電容量が設定されて、それぞれプリント基板200に配置されている例を示している。
なお、図12において、図8の各部に対応する部分には同一の符号を付け、その説明を省略する。
この図は、第1電源モジュール81mと第2電源モジュール82mとの配置に応じて、第1DC−DCコンバータ回路81の出力側のコンデンサC2および第2DC−DCコンバータ回路82の出力側のコンデンサC2‘の静電容量が設定されて、それぞれプリント基板200に配置されている例を示している。
図12(a)は、第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子およびグランド端子とが互いに向かいあわない位置に配置されている例を示している。第1電源モジュール81mの辺81e側に設けられている端子と、第2電源モジュール82mの辺82g側に設けられている端子と、に電源端子およびグランド端子が配置されている。この場合、第1電源モジュール81mの電源端子およびグランド端子と、第2電源モジュール82mの電源端子およびグランド端子との空間的な距離が離れているため、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82との互いの出力電圧変動の干渉が少ない。よって、比較的小さい静電容量のコンデンサC2およびコンデンサC2‘であっても、ビートノイズの発生が抑制されている。
一方、図12(b)は、第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子およびグランド端子とが互いに向かいあう位置に配置されている例を示している。第1電源モジュール81mの辺81g側に設けられている端子と、第2電源モジュール82mの辺82e側に設けられている端子と、に電源端子およびグランド端子が配置されている。この場合、第1電源モジュール81mの電源端子およびグランド端子と、第2電源モジュール82mの電源端子およびグランド端子との空間的な距離が近いため、第1DC−DCコンバータ回路81と第2DC−DCコンバータ回路82との互いの出力電圧変動の干渉が大きい。そのため、図12(a)に示す例に対して大きい静電容量のコンデンサC2およびコンデンサC2‘を用いることにより、ビートノイズの発生を抑制している。
これにより、回路、部品、基板などの制約により、第1電源モジュール81mの電源端子およびグランド端子と、第2電源モジュール82mの電源端子およびグランド端子との空間的な距離が近い場合は、空間的な距離が遠い場合に対して大きい静電容量のコンデンサを、DC−DCコンバータ回路の出力側の電圧平滑用コンデンサとして配置することにより、ビートノイズの発生を抑制することができる。
図13は、電源モジュールの配置に応じた静電容量のコンデンサが電源モジュールのフェライト基板に配置されている例を示す図である。
この図は、第1電源モジュール81mと第2電源モジュール82mとの配置に応じて、第1DC−DCコンバータ回路81の出力側のコンデンサC2および第2DC−DCコンバータ回路82の出力側のコンデンサC2‘の静電容量が設定されて、それぞれの電源モジュールのフェライト基板に配置されている例を示している。
この図は、第1電源モジュール81mと第2電源モジュール82mとの配置に応じて、第1DC−DCコンバータ回路81の出力側のコンデンサC2および第2DC−DCコンバータ回路82の出力側のコンデンサC2‘の静電容量が設定されて、それぞれの電源モジュールのフェライト基板に配置されている例を示している。
図13は、図12に対して、コンデンサが電源モジュールに配置されていることを除いて同様である。図13(a)は、第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子およびグランド端子とが互いに向かいあわない位置に配置されている例を示しており、比較的小さい静電容量のコンデンサが配置されている。一方、図13(b)は、第1電源モジュール81mの電源端子またはグランド端子と、第2電源モジュール82mの電源端子およびグランド端子とが互いに向かいあう位置に配置されている例を示しており、図13(a)に示す例に対して大きい静電容量のコンデンサが配置されている。また、コンデンサが電源モジュールに配置されているため、コンデンサの静電容量に応じて電源モジュールの大きさも変更されている。
これにより、回路、部品、基板などの制約により、第1電源モジュール81mの電源端子およびグランド端子と、第2電源モジュール82mの電源端子およびグランド端子との空間的な距離が近い場合は、空間的な距離が遠い場合に対して大きい静電容量のコンデンサを、DC−DCコンバータ回路の出力側の電圧平滑用コンデンサとして配置することにより、ビートノイズの発生を抑制することができる。
なお、図12および図13では、電源モジュールの配置に応じてコンデンサC2(DC−DCコンバータ回路の出力側の電圧平滑用コンデンサ)の静電容量が設定される例について説明したが、これに限られるものではない。例えば、電源モジュールの配置に応じてコンデンサC1(DC−DCコンバータ回路の入力側の電圧平滑用コンデンサ)の静電容量が設定されてもよいし、DC−DCコンバータ回路の入力側の電圧平滑用コンデンサおよび出力側の電圧平滑用コンデンサの両方の静電容量が設定されてもよい。
なお、図12および図13では、電源モジュールの配置に応じた例を示しているが、制御ICの配置に応じてコンデンサの静電容量が設定されてもよい。
また、第3電源モジュール83mのように、複数の制御ICが配置されている電源モジュールにおいても、同様に複数の制御ICそれぞれの配置に応じてコンデンサの静電容量が設定されてもよい。
また、第3電源モジュール83mのように、複数の制御ICが配置されている電源モジュールにおいても、同様に複数の制御ICそれぞれの配置に応じてコンデンサの静電容量が設定されてもよい。
<第6実施形態>
(電源モジュールの放熱の例)
第6実施形態は、電源モジュールと当該電源モジュールが実装されているプリント基板200が熱的に結合されている場合の例である。
第1電源モジュール81m、第2電源モジュール82m、および第3電源モジュール83mは、上述したように、フェライト基板にインダクタを内蔵している。この内蔵されたインダクタとしてのコイル導体は、電源モジュールの小型化を図るために、銅箔などにより薄膜形成されている。このようなインダクタをDC−DCコンバータ回路に用いた場合、インダクタのコイル導体の厚みが薄く直流抵抗値が大きいことにより、熱損失が大きくなり電源モジュールからの発熱が問題になる場合がある。
そのため、第6実施形態では、上述の電源モジュールからの発熱を放熱するために、電源モジュールのフェライト基板に設けられている放熱用の導電パターンと、プリント基板に設けられている放熱用の導電パターンとが熱的に結合されている例について説明する。
(電源モジュールの放熱の例)
第6実施形態は、電源モジュールと当該電源モジュールが実装されているプリント基板200が熱的に結合されている場合の例である。
第1電源モジュール81m、第2電源モジュール82m、および第3電源モジュール83mは、上述したように、フェライト基板にインダクタを内蔵している。この内蔵されたインダクタとしてのコイル導体は、電源モジュールの小型化を図るために、銅箔などにより薄膜形成されている。このようなインダクタをDC−DCコンバータ回路に用いた場合、インダクタのコイル導体の厚みが薄く直流抵抗値が大きいことにより、熱損失が大きくなり電源モジュールからの発熱が問題になる場合がある。
そのため、第6実施形態では、上述の電源モジュールからの発熱を放熱するために、電源モジュールのフェライト基板に設けられている放熱用の導電パターンと、プリント基板に設けられている放熱用の導電パターンとが熱的に結合されている例について説明する。
図14は、電源モジュールおよびプリント基板200にそれぞれ設けられている放熱用の導電パターンの一例を示す図である。
図14(a)は、第1電源モジュール81mの上面図と底面図とを示している。第1電源モジュール81mのフェライト基板100の第1面(上面)には、制御IC81aが実装されている。一方、第1電源モジュール81mのフェライト基板100の第2面(底面)には、プリント基板200に実装される端子と放電用の導電パターンPT1とが設けられている。導電パターンPT1は、フェライト基板100の第2面(底面)のうち、プリント基板200に実装される端子と重ならない位置に設けられている。なお、図14に示す導電パターンPT1は、第1電源モジュール81mが有する端子のうちのグランド端子と接続されていてもよい。また、第2電源モジュール82mにも同様に放電用の導電パターンPT2が設けられている。
図14(a)は、第1電源モジュール81mの上面図と底面図とを示している。第1電源モジュール81mのフェライト基板100の第1面(上面)には、制御IC81aが実装されている。一方、第1電源モジュール81mのフェライト基板100の第2面(底面)には、プリント基板200に実装される端子と放電用の導電パターンPT1とが設けられている。導電パターンPT1は、フェライト基板100の第2面(底面)のうち、プリント基板200に実装される端子と重ならない位置に設けられている。なお、図14に示す導電パターンPT1は、第1電源モジュール81mが有する端子のうちのグランド端子と接続されていてもよい。また、第2電源モジュール82mにも同様に放電用の導電パターンPT2が設けられている。
図14(b)は、プリント基板200の第1電源モジュール81mおよび第2電源モジュール82mが実装される面である第1面のパターン図を示している。なお、この図では配線パターンは省略しており、電源モジュールの実装用のランドのみを示している。プリント基板200の第1面には、第1電源モジュール81mの放電用の導電パターンPT1と第2電源モジュール82mの放電用の導電パターンPT2とに対応する導電パターンPT200がそれぞれ設けられている。また、導電パターンPT200は、プリント基板200のグランドパターンと接続されている。
また、プリント基板200の導電パターンPT200を含む実装用のランドには、例えば、はんだペーストが塗布されている。第1電源モジュール81mおよび第2電源モジュール82mが実装されると、導電パターンPT1および導電パターンPT2は、それぞれの導電パターンPT200とはんだ接合されて固着される。これにより、プリント基板200の導電パターンPT200と電源モジュールのフェライト基板とは、熱的に結合される。
よって、第1電源モジュール81mおよび第2電源モジュール82mにおいて発生する熱を放熱用の導電パターンを介してプリント基板200に放熱することができる。
よって、第1電源モジュール81mおよび第2電源モジュール82mにおいて発生する熱を放熱用の導電パターンを介してプリント基板200に放熱することができる。
なお、図14では、第1電源モジュール81mおよび第2電源モジュール82mを例に説明したが、第3電源モジュール83mであっても同様に適用できる。
また、プリント基板200の導電パターンPT200は、プリント基板200のグランドパターンと接続されていない構成であってもよい。
また、プリント基板200の導電パターンPT200は、プリント基板200のグランドパターンと接続されていない構成であってもよい。
以上のように、撮像装置1は、インダクタが内蔵されたフェライト基板に制御ICが実装されている小型の電源モジュールを用いて回路を構成することにより電源回路を小型化するとともに、当該電源回路の出力におけるノイズの発生を抑制することができる。また、撮像装置1は、インダクタが内蔵されたフェライト基板に制御ICが実装されている小型の電源モジュールを用いて回路を構成することにより電源回路を小型化するとともに、小型化により増加する電源モジュールからの発熱を放熱することにより抑制するができる。
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
例えば、プリント基板200に配置されている第1電源モジュール81mおよび第2電源モジュール82mは、プリント基板200の同一面上に配置されている場合に限らず、互いに表裏の位置関係となる第1面と第2面とに配置されていてもよい。この場合、プリント基板200の表裏に配置される位置関係によって、互いの空間的な距離が定められる。
例えば、プリント基板200に配置されている第1電源モジュール81mおよび第2電源モジュール82mは、プリント基板200の同一面上に配置されている場合に限らず、互いに表裏の位置関係となる第1面と第2面とに配置されていてもよい。この場合、プリント基板200の表裏に配置される位置関係によって、互いの空間的な距離が定められる。
また、上記実施形態において、第1電源モジュール81mを有する第1DC−DCコンバータ回路81が撮像素子22に電力を供給し、第2電源モジュール82mを有する第2DC−DCコンバータ回路82がシステム制御系回路10の各部に電力を供給する例を説明したがこれに限られるものではない。それぞれのDC−DCコンバータ回路は、適宜、定められている各部に電力を供給してもよい。
なお、上記実施形態において、プリント基板200に2つの電源モジュールが配置されている例を示したが、これに限られるものではない。プリント基板200には、3つ以上の複数の電源モジュールが配置されている場合であっても同様に適用できる。
また、上記実施形態において、電源モジュールに2つの制御ICが配置されている例を示したが、これに限られるものではない。電源モジュールには、3つ以上の複数の制御ICが配置されている場合であっても同様に適用できる。さらに、複数の制御ICが配置されている電源モジュールが複数個、プリント基板200に配置されている場合であっても同様に適用できる。
また、上記実施形態において、電源モジュールに2つの制御ICが配置されている例を示したが、これに限られるものではない。電源モジュールには、3つ以上の複数の制御ICが配置されている場合であっても同様に適用できる。さらに、複数の制御ICが配置されている電源モジュールが複数個、プリント基板200に配置されている場合であっても同様に適用できる。
なお、上記実施形態において、撮像装置1を例にして説明したが、これに限られるものではなく、その他の電子機器にも本発明は適用できる。例えば、本発明における電子機器は、携帯電話、携帯型ゲーム機、携帯型コンピュータ、電子辞書、などの様々な電子機器であってもよい。
1 撮像装置、81 第1DC−DCコンバータ回路、82 第2DC−DCコンバータ回路、81a 制御IC(第1制御IC)、82a 制御IC(第2制御IC)、81m 第1電源モジュール、82m 第2電源モジュール、12 発振回路、100 フェライト基板、200 プリント基板、PT200 導電パターン、C1,C2 コンデンサ
Claims (14)
- スイッチング方式のDC−DCコンバータ回路のスイッチングを制御する制御ICが当該DC−DCコンバータ回路に含まれるコイル導体を内蔵する磁性絶縁基板に実装されている電源モジュールと、
前記電源モジュールが実装されているプリント基板と、
を備え、
前記プリント基板には、複数の前記DC−DCコンバータ回路が設けられており、
前記DC−DCコンバータ回路それぞれには、前記制御ICがそれぞれ対応して設けられており、
それぞれの前記制御ICは、互いに共振しないスイッチング周波数に基づいてそれぞれ対応する前記DC−DCコンバータ回路を制御する
ことを特徴とする電子機器。 - それぞれの前記制御ICのスイッチング周波数は、対応するそれぞれの前記DC−DCコンバータ回路の出力負荷電流の大きさに応じて設定されている
ことを特徴とする請求項1に記載の電子機器。 - 複数の前記DC−DCコンバータ回路のうち、第1の出力負荷電流が設定されているDC−DCコンバータ回路を制御する前記制御ICのスイッチング周波数は、前記第1の出力負荷電流よりも小さい第2の出力負荷電流が設定されているDC−DCコンバータ回路を制御する前記制御ICのスイッチング周波数に対して高い周波数に設定されている
ことを特徴とする請求項1または請求項2に記載の電子機器。 - 前記プリント基板には、複数の前記電源モジュールが実装されている
ことを特徴とする請求項1から請求項3の何れか1項に記載の電子機器。 - 複数の前記電源モジュールそれぞれは、電源端子とグランド端子とを有しており、
複数の前記電源モジュールのうち、第1電源モジュールが有している電源端子とグランド端子との少なくとも一方と、前記第1電源モジュールと異なる第2電源モジュールが有している電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されている
ことを特徴とする請求項4に記載の電子機器。 - 前記電源モジュールは、1つの前記制御ICを有する
ことを特徴とする請求項1から請求項5の何れか1項に記載の電子機器。 - 前記電源モジュールは、複数の前記制御ICを有する
ことを特徴とする請求項1から請求項5の何れか1項に記載の電子機器。 - 複数の前記制御ICそれぞれは、電源端子とグランド端子とを有しており、
複数の前記制御ICのうち、第1制御ICが有している電源端子とグランド端子との少なくとも一方と、前記第1制御ICと異なる第2制御ICが有している電源端子とグランド端子との少なくとも一方と、が互いに向かい合わない位置に配置されている
ことを特徴とする請求項7に記載の電子機器。 - それぞれの前記制御ICのスイッチング周波数は、前記制御ICそれぞれにおいて予め設定されている
ことを特徴とする請求項1から請求項8の何れか1項に記載の電子機器。 - 設定された周波数のクロック信号を生成して前記制御ICに供給する発振回路、
を備え、
それぞれの前記制御ICのスイッチング周波数は、前記発振回路から供給される前記クロック信号に基づく周波数である
ことを特徴とする請求項1から請求項8の何れか1項に記載の電子機器。 - 複数の前記DC−DCコンバータ回路それぞれは、前記DC−DCコンバータ回路の電源線に一端が接続されグランド線に他端が接続されているコンデンサを有し、
前記コンデンサの静電容量は、前記第1電源モジュールが有している電源端子とグランド端子との少なくとも一方と、前記第2電源モジュールが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である
ことを特徴とする請求項5に記載の電子機器。 - 複数の前記DC−DCコンバータ回路それぞれは、前記DC−DCコンバータ回路の電源線に一端が接続されグランド線に他端が接続されているコンデンサを有し、
前記コンデンサの静電容量は、前記第1制御ICが有している電源端子とグランド端子との少なくとも一方と、前記第2制御ICが有している電源端子とグランド端子との少なくとも一方と、の互いの距離に応じて生じる電源ノイズを低減するように設定された静電容量である
ことを特徴とする請求項8に記載の電子機器。 - 前記プリント基板は、前記磁性絶縁基板が実装される面に放熱用の導電パターンを有し、
前記導電パターンと前記磁性絶縁基板とは、熱的に結合されている
ことを特徴とする請求項1から請求項12の何れか1項に記載の電子機器。 - 前記磁性絶縁基板は、フェライト基板である
ことを特徴とする請求項1から請求項13の何れか1項に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011220833A JP2013081330A (ja) | 2011-10-05 | 2011-10-05 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011220833A JP2013081330A (ja) | 2011-10-05 | 2011-10-05 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013081330A true JP2013081330A (ja) | 2013-05-02 |
Family
ID=48527255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011220833A Pending JP2013081330A (ja) | 2011-10-05 | 2011-10-05 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013081330A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014140266A (ja) * | 2013-01-21 | 2014-07-31 | Koito Mfg Co Ltd | Dc−dcコンバータ、車両用灯具 |
JPWO2015019519A1 (ja) * | 2013-08-07 | 2017-03-02 | パナソニックIpマネジメント株式会社 | Dc−dcコンバータモジュール |
JP2022015722A (ja) * | 2020-07-09 | 2022-01-21 | 日本たばこ産業株式会社 | エアロゾル吸引器の電源ユニット |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080985A (ja) * | 2002-06-17 | 2004-03-11 | Hitachi Ltd | 電源装置及びそれを用いたハードディスク装置,ic |
JP2006340442A (ja) * | 2005-05-31 | 2006-12-14 | Mitsumi Electric Co Ltd | マルチフェーズdc/dcコンバータおよびその制御方法 |
JP2008017540A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 超小型電力変換装置 |
-
2011
- 2011-10-05 JP JP2011220833A patent/JP2013081330A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080985A (ja) * | 2002-06-17 | 2004-03-11 | Hitachi Ltd | 電源装置及びそれを用いたハードディスク装置,ic |
JP2006340442A (ja) * | 2005-05-31 | 2006-12-14 | Mitsumi Electric Co Ltd | マルチフェーズdc/dcコンバータおよびその制御方法 |
JP2008017540A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 超小型電力変換装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014140266A (ja) * | 2013-01-21 | 2014-07-31 | Koito Mfg Co Ltd | Dc−dcコンバータ、車両用灯具 |
JPWO2015019519A1 (ja) * | 2013-08-07 | 2017-03-02 | パナソニックIpマネジメント株式会社 | Dc−dcコンバータモジュール |
JP2022015722A (ja) * | 2020-07-09 | 2022-01-21 | 日本たばこ産業株式会社 | エアロゾル吸引器の電源ユニット |
US11451144B2 (en) | 2020-07-09 | 2022-09-20 | Japan Tobacco Inc. | Power supply unit for aerosol inhaler |
US11764675B2 (en) | 2020-07-09 | 2023-09-19 | Japan Tobacco Inc. | Power supply unit for aerosol inhaler |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609152B2 (ja) | 超小型電力変換装置 | |
TWI528809B (zh) | 防手震之整合式基板結構 | |
JP5888621B2 (ja) | 複合電子部品及びその実装基板 | |
WO2015019519A1 (ja) | Dc-dcコンバータモジュール | |
JP2005027041A (ja) | 固体撮像装置 | |
JP2008022017A (ja) | 超低インダクタンス多層セラミックコンデンサ | |
JP6098646B2 (ja) | トランスモジュール、受電装置および送電装置 | |
JP2011101228A (ja) | セラミックパッケージおよびカメラモジュール | |
US11114946B2 (en) | Voltage regulator module | |
JP2012005957A (ja) | 駆動装置、画像取得装置、及び電子機器 | |
US20160261179A1 (en) | Methods and apparatus including integrated conducting and inductive element for providing current | |
JP2003274294A (ja) | 固体撮像装置 | |
JP2013081330A (ja) | 電子機器 | |
JP4807235B2 (ja) | 電子部品モジュール | |
JP2011078194A (ja) | 電子回路装置 | |
US20090303380A1 (en) | Camera Module | |
JP6229979B2 (ja) | 複合電子部品及びその実装基板 | |
JP2007028698A (ja) | Dc−dcコンバータ | |
JP4817110B2 (ja) | 多層回路基板及びicパッケージ | |
WO2009096003A1 (ja) | チップコンデンサの実装構造、電子機器および実装方法 | |
JP2016144238A (ja) | 電力変換装置 | |
WO2022091479A1 (ja) | 電源回路モジュール | |
JP2005534191A (ja) | 回路構成及びインダクタンス素子を備えた装置 | |
JP4974009B2 (ja) | 電子部品 | |
TWM585466U (zh) | 整合式電子電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |