JP2011078194A - 電子回路装置 - Google Patents

Abstract

【課題】装置全体のインダクタンスを低減できるとともに、小型で生産コストの低い電子回路装置を提供する。
【解決手段】コンデンサ１は半導体素子３ａの正極側及び半導体素子４ａの負極側とに接続されるとともに、コンデンサ２は半導体素子３ａの負極側と半導体素子４ａの正極側とに接続され、コンデンサ１と半導体素子３ａの正極側を接続する導体部６と、コンデンサ２と半導体素子３ａの負極側を接続する導体部７とが互いに平行な平板で形成されるとともに、コンデンサ１と半導体素子４ａの負極側を接続する導体部８と、コンデンサ２と半導体素子４ａの正極側を接続する導体部９とが互いに平行な平板で形成される。
【選択図】図１

Description

この発明は電子回路装置に関するものであり、特に小型化及び高効率化を実現したＤＣ／ＤＣコンバータ等の電子回路装置に関するものである。

昇圧コンバータなどのＤＣ／ＤＣコンバータは、小型化、大出力化及び高効率化が求められており、これを実現するために、部品を一つのモジュールに装着したり、スイッチングの高速化を図り、更には低耐圧の半導体素子を採用することなどが行われている。スイッチングの高速化や、低耐圧の半導体素子を採用するためには、回路のインダクタンスを低減することが不可欠であり、電子部品内の配線のインダクタンスを削減することも重要となってくる。

このような課題を実現するために、第１のバスバーが、複数のコンデンサの上端の電極同士を電気的に接続する上面部と、複数のコンデンサの一方側の側面に沿って延在する第１の側面部と、第１の側面部のいずれかの端面から引出される第１の電極引出部とを含み、第２のバスバーは、複数のコンデンサの下端の電極同士を電気的に接続する底面部と、複数のコンデンサの一方側の側面に沿って、少なくとも一部が第１の側面部と互いに平行に配置される第２の側面部と、第２の側面部の端面から引出される第２の電極引出部とを含み、第２の電極引出部は、第１の電極引出部が第１の側面部から引出された端面と同じ側において、第２の側面部の端面から引出されるようにしたコンデンサモジュールがあった（特許文献１参照）。

特開２００７−２４２８６０号公報

ＤＣ／ＤＣコンバータ全体のインダクタンスを低減するために、電子部品自体のインダクタンスを低減することが考えられるが、電気的絶縁や部品同士のクリアランス等を考慮すると回路の長さが長くなってしまい、ＤＣ／ＤＣコンバータ全体のインダクタンスを有効に低減することが出来ない場合がある。そのような場合は電子部品自体のインダクタンスを下げても、回路全体のインダクタンスは下がらず、効果は低い。

そこで回路配線の長さができる限り短くなるように、電子部品を配置する必要がある。しかし部品点数が多いと、電気的絶縁距離や部品同士のクリアランスを大きくせざるを得ず、回路配線の長さが長くなる。また平滑コンデンサのような大型の電子部品は、部品を固定するスペースが必要となるので、部品点数が増加すると他の部品を実装するためのスペースも必要となり、回路配線の長さが増加することにより、インダクタンスが増加するだけでなく、ＤＣ／ＤＣコンバータが大型化してしまう。

このような問題を解決するために、電子部品をモジュール化することが有効な手段であるが、更に配線のインダクタンスを削減することが必要な場合には、単に電子部品同士をモジュール化しただけでは不十分である。上記特許文献１においては、並列に並んだコンデンサの導体部として平行平板を用いることにより、インダクタンスを低減するものであるが、コンデンサモジュールと半導体素子とを接続する配線におけるインダクタンスを考慮するものではなかった。又上記特許文献１においては、バッテリに対して並列に接続される昇圧コンバータ内のコンデンサモジュールは１つであり、並列に接続された１つのコンデンサモジュールによって昇圧するものであるため、例えばバッテリに対して並列に接続されるコンデンサモジュールが複数存在するような場合、複数のコンデンサと半導体素子との間の配線インダクタンスの低減は全く考慮されていなかった。

この発明は上記のような問題点を解決するためになされたものであり、バッテリに対して複数のコンデンサモジュールが並列に接続されている場合でも装置全体のインダクタンスを低減できるとともに、小型で生産コストの低い電子回路装置を提供することを目的としている。

この発明に係るＤＣ／ＤＣコンバータは、直流電源の電圧をリアクトルを介して、直列に接続された第１〜第４の半導体素子と、半導体素子に対して並列に接続された２つのコンデンサとにより出力端子間に昇圧するものであって、２つのコンデンサのうちの一方のコンデンサと第１の半導体素子の正極側とを接続する第１の導体部と、他方のコンデンサと第１の半導体素子の負極側とを接続する第２の導体部とが互いに平行になるように形成するとともに、一方のコンデンサと第４の半導体素子の負極側とを接続する第３の導体部と、他方のコンデンサと第４の半導体素子の正極側とを接続する第４の導体部とが互いに平行になるように形成したものである。

この発明に係るＤＣ／ＤＣコンバータによれば、直流電源の電圧をリアクトルを介して、直列に接続された第１〜第４の半導体素子と、半導体素子に対して並列に接続された２つのコンデンサとにより出力端子間に昇圧するものであって、２つのコンデンサのうちの一方のコンデンサと第１の半導体素子の正極側とを接続する第１の導体部と、他方のコンデンサと第１の半導体素子の負極側とを接続する第２の導体部とが互いに平行になるように形成するとともに、一方のコンデンサと第４の半導体素子の負極側とを接続する第３の導体部と、他方のコンデンサと第４の半導体素子の正極側とを接続する第４の導体部とが互いに平行になるように形成したので、装置の配線インダクタンスを低減することができる。

この発明の実施の形態１によるＤＣ／ＤＣコンバータを示す回路図である。 昇圧動作時の電流の流れる状態を示す回路図（ａ）、（ｂ）である。 昇圧動作時の電流の流れる状態を示す回路図（ａ）、（ｂ）である。 各スイッチング素子のスイッチング波形を示す図（ａ）、（ｂ）である。 この発明の実施の形態１による電子回路装置を示す斜視図である。 この発明の実施の形態１による電子回路装置を示す平面図である。 この発明の実施の形態２による電子回路装置としてのＤＣ／ＤＣコンバータを示す回路図である。 この発明の実施の形態２による電子回路装置を示す斜視図である。 この発明の実施の形態３による電子回路装置におけるコンデンサモジュールを示す分解斜視図である。 この発明の実施の形態３による電子回路装置におけるコンデンサモジュールを示す斜視図である。 この発明の実施の形態４によるコンデンサモジュールを示す斜視図（ａ）、（ｂ）である。 回路装置を示す斜視図である。 回路装置を示す斜視図である。

実施の形態１．
以下この発明の一実施形態を図に基づいて説明する。図１はこの発明の実施の形態１によるＤＣ／ＤＣコンバータを示す回路図である。図において、本発明によるＤＣ／ＤＣコンバータは２つのコンデンサ１とコンデンサ２を有するとともに、半導体素子３ａ（第１の半導体素子Ｓ１、以下半導体素子Ｓ１と略す）、半導体素子３ｂ（第２の半導体素子Ｓ２、以下半導体素子Ｓ２と略す）、半導体素子４ｂ（第３の半導体素子Ｓ３、以下半導体素子Ｓ３と略す）及び半導体素子４ａ（第４の半導体素子Ｓ４、以下半導体素子Ｓ４と略す）を有している。尚コンデンサ１とコンデンサ２は容量が同一であっても良いし、又異なっても良い。このように複数のコンデンサを並列に設置することにより、リアクトルに流れる電流の周波数を上げることが出来、これによりリアクトルの小型化を図ることが出来る。

コンデンサ１は半導体素子Ｓ１の正極側及び半導体素子Ｓ４の負極側に接続され、コンデンサ２は半導体素子Ｓ１の負極側及び半導体素子Ｓ４の正極側に接続され、コンデンサ１とコンデンサ２は一つのコンデンサモジュールに収められている。コンデンサ１を半導体素子Ｓ１の正極側に接続するための導体部６（第１の導体部）と、コンデンサ２を半導体素子Ｓ１の負極側に接続するための導体部７（第２の導体部）とは互いに平行となる平板で形成されるとともに、コンデンサ１を半導体素子Ｓ４の負極側に接続するための導体部８（第３の導体部）と、コンデンサ２を半導体素子Ｓ４の正極側に接続するための導体部９（第４の導体部）は互いに平行となる平板で形成される。

図１の回路図において、Ｈで示される部分が導体部８、９が互いに平行な平板により構成される部分である。又コンデンサ２にかかる電圧はコンデンサ１にかかる電圧の２倍となっている。更に第１の半導体素子Ｓ１の負極側と第２の半導体素子Ｓ２の正極側との間にはリアクトル１４を介して直流電源１７が接続されている。このような回路によって出力端子Ｐ、Ｑ間において直流電源１７の電圧を昇圧した電圧が得られる。

半導体素子Ｓ１と半導体素子Ｓ４のうち、少なくとも一つはスイッチング素子である必要があり、一つはダイオードであってもよい。スイッチング素子としては、例えばＭＯＳＦＥＴやＩＧＢＴなどがある。またＤＣ／ＤＣコンバータを大電力用とするため、コンデンサ１及びコンデンサ２は面実装品ではなく、大型のコンデンサで形成する。

図２，図３は昇圧動作時の電流の流れる状態を示す回路図、図４は各スイッチング素子のスイッチング波形を示す図である。図において、半導体素子Ｓ１、半導体素子Ｓ２、半導体素子Ｓ３、半導体素子Ｓ４としてスイッチング素子を採用しているが、回生動作を必要としない場合は、半導体素子Ｓ３、半導体素子Ｓ４としてダイオードを採用しても良い。

昇圧する際には、半導体素子Ｓ１、半導体素子Ｓ２、半導体素子Ｓ３、半導体素子Ｓ４それぞれのスイッチング動作の違いにより、以下に示す４パターンの動作がある。この４パターンの回路動作を動作１〜動作４と定義する。先ず動作１においては、図２（ａ）に示すように、半導体素子Ｓ１、半導体素子Ｓ２がオンし、半導体素子Ｓ３、半導体素子Ｓ４がオフとなり、電源１７→リアクトル１４→半導体素子Ｓ２→半導体素子Ｓ１→電源１７というループができ、リアクトル１４にエネルギーが蓄積する。

次に図２（ｂ）に示すように、動作２においては、半導体素子Ｓ１、半導体素子Ｓ３をオン、半導体素子Ｓ２、半導体素子Ｓ４がオフとなり、電源１７→リアクトル１４→半導体素子Ｓ３（ダイオード側）→コンデンサ１→半導体素子Ｓ１→電源１７に回路ループができ、コンデンサ１は蓄電されるとともに、リアクトル１４においては電源１７からエネルギーが蓄積されるとともに、コンデンサ１にエネルギーが放出される。

次に図３（ａ）に示すように、動作３においては、半導体素子Ｓ２、半導体素子Ｓ４がオンし、半導体素Ｓ１、半導体素子Ｓ３がオフとなり、電源１７→リアクトル１４→半導体素子Ｓ２→コンデンサ１→半導体素子Ｓ４（ダイオード側）→コンデンサ２→電源１７にループができ、コンデンサ１においてはエネルギーが蓄積され、コンデンサ２においてはエネルギーが蓄積されるとともに放出され、リアクトル１４においてはエネルギーが蓄積されるとともに放出される。

次に図３（ｂ）に示すように、動作４においては、半導体素子Ｓ１、半導体素子Ｓ２がオフ、半導体素子Ｓ３、半導体素子Ｓ４がオンとなり、電源１７→リアクトル１４→半導体素子Ｓ３（ダイオード側）→半導体素子Ｓ４（ダイオード側）→コンデンサ２→電源１７にループができ、コンデンサ２においてはエネルギーが蓄積されるとともに放出される。昇圧比が２倍以上のとき、図４（ａ）に示すように、動作１→動作２→動作１→動作３の繰り返しである。また昇圧比が１〜２倍のとき、図４（ｂ）に示すように、動作２→動作４→動作３→動作４の繰り返しである。

次に回生時（降圧時）には次の動作５〜動作８による。即ち動作５においては、半導体素子Ｓ１、半導体素子Ｓ２、半導体素子Ｓ３、半導体素子Ｓ４がオフすることにより、リアクトル１４→電源１７→半導体素子Ｓ１（ダイオード側）→半導体素子Ｓ２（ダイオード側）→リアクトル１４というループができ、リアクトル１４のエネルギーが電源１７に移動し、電源１７が充電される。動作６においては、半導体素子Ｓ３がオン、半導体素子Ｓ１、半導体素子Ｓ２、半導体素子Ｓ４がオフとなり、コンデンサ１→半導体素子Ｓ３→リアクトル１４→電源１７→半導体素子Ｓ１（ダイオード側）→コンデンサ１に回路ループができ、リアクトル１４においては、コンデンサ１にかかる電圧が電源１７の電圧よりも小さい場合はコンデンサ１からのエネルギーが蓄積されるとともに、コンデンサ１にかかる電圧が電源１７の電圧よりも大きい場合はエネルギーが放出される。

動作７においては、半導体素子Ｓ４がオン、半導体素子Ｓ１、半導体素子Ｓ２、半導体素子Ｓ３がオフとなり、コンデンサ２→半導体素子Ｓ４→コンデンサ１→半導体素子Ｓ２（ダイオード側）→リアクトル１４→電源１７→コンデンサ２に回路ループができ、コンデンサ２は放電するとともに、コンデンサ１は充電され、リアクトル１４においてはコンデンサ２にかかる電圧Ｖ２とコンデンサ１にかかる電圧Ｖ１との差（Ｖ２−Ｖ１）と電源１７の電圧Ｖ１７との関係で放電あるいは充電が行われる。即ち、（Ｖ２−Ｖ１）＞Ｖ１７の時は充電され、（Ｖ２−Ｖ１）＜Ｖ１７の時は放電される。

動作８においては、半導体素子Ｓ１、半導体素子Ｓ２がオフとなり、半導体素子Ｓ３、半導体素子Ｓ４がオンとなり、コンデンサ２→半導体素子Ｓ４→半導体素子Ｓ３→リアクトル１４→電源１７→コンデンサ２にループができ、リアクトル１４にエネルギーが蓄積する。降圧比が２倍以上のとき、動作５→動作６→動作５→動作７の繰り返しである。また、降圧比が１〜２倍のとき、動作８→動作６→動作８→動作７の繰り返しである。

インダクタンスの削減効果は、昇圧時には、動作１から動作３へスイッチングモードが変わる過渡状態では、導体６、７、８、９においては電流が増えるように変化する。その時、導体６と導体７を例に説明すると、導体６では半導体素子Ｓ２からコンデンサ１の方向に向かって電流が流れ、導体７ではコンデンサ２から半導体素子Ｓ１の方向に向かって流れるので、導体６と導体７がお互いに平行な平板として構成されているため、導体６と導体７を流れる電流の向きが逆になり、各々に流れる電流が作る磁界の変化が打ち消され、電流変化の起きている回路ループ（半導体素子Ｓ１→コンデンサ１→半導体素子Ｓ４→コンデンサ２→半導体素子Ｓ１）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

動作３から動作１へスイッチングモードが変わる過渡状態では、導体６、７、８、９においては電流が減るように変化する。その時導体６と導体７を例に説明すると、導体６では半導体素子Ｓ２からコンデンサ１の方向に向かう電流が減少し、導体７ではコンデンサ２から半導体素子Ｓ１の方向に向かって流れる電流が減少し、導体６と導体７がお互いに平行な平板として構成されているので、導体６と導体７を流れる電流の向きが逆になり、各々に流れる電流が作る磁界の変化が打ち消されることから、電流変化の起きている回路ループ（半導体素子Ｓ１→コンデンサ１→半導体素子Ｓ４→コンデンサ２→半導体素子Ｓ１）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

導体８、導体９についても同様に互いに逆方向に電流が流れ、電流変化のある回路ループ（半導体素子Ｓ１→コンデンサ１→半導体素子Ｓ４→コンデンサ２→半導体素子Ｓ１）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

動作２から動作４へスイッチングモードが変わる過渡状態では、導体６、８においては電流が減るように変化し、導体７、９においては電流が増えるように変化する。その時導体６と導体７を例に説明すると、導体６ではコンデンサ１から半導体素子Ｓ１の方向に向かって流れる電流が減少し、導体７ではコンデンサ２から半導体素子Ｓ１の方向に向かって流れる電流が増加する。

導体６と導体７が互いに平行な平板として構成されているので、導体６と導体７には電流の流れる方向は同じであるが、変化の仕方が逆の電流が流れることとなり、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆なため、磁界の変化が打ち消され電流変化の起きている回路ループ（半導体素子Ｓ１→コンデンサ１→半導体素子Ｓ４→コンデンサ２→半導体素子Ｓ１）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

また動作４から動作２へスイッチングモードが変わる際は、導体６、８においては電流が増えるように変化し、導体７、９においては電流が減るように変化する。その時導体６と導体７を例に説明すると、導体６ではコンデンサ１から半導体素子Ｓ１の方向に向かって電流が流れ、導体７ではコンデンサ２から半導体素子Ｓ１の方向に向かって流れる。導体６と導体７が互いに平行な平板として構成されているので、導体６と導体７には電流の流れる方向は同じであるが変化の仕方が逆の電流が流れることとなり、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆のため、磁界の変化が打ち消され、電流変化の起きている回路ループ（半導体素子Ｓ１→コンデンサ１→半導体素子Ｓ４→コンデンサ２→半導体素子Ｓ１）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

導体８、導体９についても同様に互いの電流の変化の仕方が逆になるため、電流変化の起きている回路ループ（半導体素子Ｓ１→コンデンサ１→半導体素子Ｓ４→コンデンサ２→半導体素子Ｓ１）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。なお回生時は、昇圧時と電流の向きが全て逆になるだけであって、作用効果は上記昇圧動作において説明したものと同じである。

図５は図１に示された回路構成を有する電子回路装置におけるコンデンサモジュール及び導体部を示す斜視図、図６は電子回路装置におけるコンデンサモジュール、導体部及び半導体素子を収容するデバイスを示す平面図である。図５においては、コンデンサ１及びコンデンサ２を同一のコンデンサモジュール５内に収容し、モジュール化した状態を示している。本発明においては、図５、図６に示すように、コンデンサ１、コンデンサ２を構成する複数のコンデンサ素子が同じ方向（Ｘ方向）に配置されており、コンデンサ１及びコンデンサ２を構成するコンデンサ素子（図示せず）は、電気的に絶縁された状態で、コンデンサモジュール５に収容されている。

コンデンサ１とコンデンサ２の導体部６と導体部７は絶縁体により導体部６、７間の絶縁距離を保った状態でインサート成形されることにより形成されており、更に導体部８と導体部９は絶縁体により導体部８、９間の絶縁距離を保った状態でインサート成形されることにより形成されている。

本実施形態１においては、図６に示すように、半導体素子Ｓ１と半導体素子Ｓ２、及び半導体素子Ｓ３と半導体素子Ｓ４をそれぞれモジュール化することにより、樹脂モールドしたデバイス１５を用いており、２つのデバイス１５を直線状に並べ、コンデンサ１、コンデンサ２をデバイス１５の導体部側に配置した。このように部品を配置することで、導体部６と導体部７を平行な平板状に形成して配線するとともに、導体部８と導体部９を平行な平板状に形成して配線し、回路のインダクタンスを低減している。

コンデンサ１の導体部は半導体素子Ｓ１の正極側と半導体素子Ｓ４の負極側に接続され、コンデンサ２の導体部は半導体素子Ｓ１の負極側と半導体素子Ｓ４の正極側に接続するというように、異なるコンデンサの導体部が、同一の半導体素子と接続するような回路構成に本発明を適用すれば、従来技術よりも回路全体のインダクタンスを低減することが可能になり、半導体素子のスイッチング時の過渡電流を低減でき、サージ電圧が下がる分、低耐圧の半導体素子を用いることができ、更にスイッチング損失を低減することができるので、エネルギー消費量を削減することが可能となる。

さらにはスイッチング時の過渡電流が小さいため、スイッチングを高周波化してもサージによるノイズは小さいので、ＤＣ／ＤＣコンバータの高周波化が可能になる。電子部品（受動部品）は、高周波になるほど小型化が可能なことから、ＤＣ／ＤＣコンバータの高周波化によって、高効率で小型なＤＣ／ＤＣコンバータが実現できる。

上記においてはＤＣ／ＤＣコンバータについて説明したが、一方チョッパーの原理を用いるＤＣ／ＤＣコンバータでは、リアクトルが大きいので、小型化及び軽量化を図る上での問題点になっている。そこで本発明に示したような回路構成をチョッパー回路に採用することにより、回路のインダクタンスを低減し、更に高周波化を図ることによって電力変換器のリアクトルを小型化することができるようになる。

図５、図６に示すように、コンデンサ１及びコンデンサ２を一つのモジュール５内に収容し、コンデンサ１及びコンデンサ２から出ている導体部６と導体部７、並びに導体部８と導体部９として平行な平板を用いているので、板厚の大きなバスバーで平行な平板を形成することができる。また平行な平板は機械的強度が高いので、導体部６、導体部７、導体部８、導体部９をコンデンサの固定箇所として利用することもでき、コンデンサの固定箇所を削減しても耐振動性を確保することができる。

更にはあらかじめ導体部６、導体部７、導体部８、導体部９を構成するバスバーを平行平板状にインサート成型し、その導体部をコンデンサ素子に取り付け、コンデンサをモジュール化することにより、簡単に平行平板を取り付けられるので、生産性を向上させることができるとともに、コストを低減させることができる。

また平行平板の配線区間では、回路配線によるインダクタンスが無視できるので、できるだけ半導体素子との接続部に近いところまで平行平板を用いて配線することが望ましい。また導体部６と導体部７との間の導体部間距離、及び導体部８と導体部９との間の導体部間距離は小さいほうが、お互いの導体部から発生する磁界が干渉しあい、お互いのインダクタンスを打ち消す効果が大きくなる。

また図５においては、導体部６と導体部７の間の絶縁層、および導体部８と導体部９の間の絶縁層は導体部と同じ幅に形成した場合を示しているが、数百Ｖ以上の用途に用いる場合は、絶縁部が導体部よりも幅方向に張り出し、導体部間の沿面絶縁距離を確保するように構成することが好ましい。

実施の形態２．
図７はこの発明の実施の形態２による電子回路装置としてのＤＣ／ＤＣコンバータを示す回路図、図８は電子回路装置におけるコンデンサモジュール及び導体部を示す斜視図である。本実施形態においては、実施の形態１で示した導体部６と導体部７、導体部８と導体部９をそれぞれ互いに平行な平板で構成するとともに、更に半導体素子Ｓ２と半導体素子Ｓ３を結ぶ導体１６も導体部６と導体部７に対して平行な平板で形成し、又導体部８と導体部９に対して平行な平板で形成したものである。

本発明に示すような回路構成では、回路構成の特有の事情として、異なるコンデンサと異なる半導体素子の導体部間の回路インダクタンスを低減する必要がある。このような場合、従来例のように、コンデンサ単体でインダクタンスの低減を図ろうとすると、各半導体素子と各コンデンサは近傍に配置する必要がある。

これに対して本実施形態においては、平行に配置された導体部６と導体部７、及び導体部８と導体部９に対して半導体素子Ｓ２と半導体素子Ｓ３を結ぶ導体１６を平行に配置することにより、インダクタンスの低減を図ろうとするものである。このように構成することにより、上記実施の形態１で説明した動作１→動作２、動作２→動作１、動作３→動作４、動作４→動作３においても同様にインダクタンスの低減効果があり、異なるコンデンサと異なる半導体素子を離間して配置してもインダクタンス値の増加を抑制できることから、異なるコンデンサと異なる半導体素子を離間して配置してもサージ電圧を小さくすることができる。

サージ電圧を小さくすることができると，低耐圧の半導体素子を用いることが可能になり，スイッチング損失を低減することが可能となるとともに，回路装置の高効率化を図ることが出来る。さらにはスイッチング時の過渡電流が小さいため、スイッチングを高周波化してもサージによるノイズを低減できるので、ＤＣ／ＤＣコンバータの高周波化が可能になる。電子部品（受動部品）は高周波になるほど小型化が可能なことから、ＤＣ／ＤＣコンバータの高周波化によって、小型なＤＣ／ＤＣコンバータを提供することが出来る。

上記動作１→動作３、動作３→動作１、動作２→動作４、動作４→動作２の過渡期におけるインダクタンスの低減の原理は、実施の形態１で説明したものと同様である。ここでは動作１→動作２、動作２→動作１、動作３→動作４、動作４→動作３についてのみ説明する。昇圧時、動作１から動作２へスイッチングモードが変わる過渡状態では、導体１６に流れる電流は減少し、リアクトル１４から半導体素子Ｓ２の方に電流が流れ、導体６、導体８に流れる電流は増加し、半導体素子Ｓ３からコンデンサ１を経由し半導体素子Ｓ１に向かって電流が流れる。

この際図７に示すように導体１６を導体６、導体８に対して平行な平板に形成することにより、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆のため、磁界の変化が打ち消され電流変化の起きている回路ループ（半導体素子Ｓ３→コンデンサ１→半導体素子Ｓ２→半導体素子Ｓ３）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

動作２から動作１へスイッチングモードが変わる過渡状態では、導体１６に流れる電流は増加し、リアクトル１４から半導体素子Ｓ２に向かって電流が流れ、導体６、導体８に流れる電流は減少し、半導体素子Ｓ３からコンデンサ１を経由し半導体素子Ｓ１に向かって電流が流れる。この際、図７に示すように導体１６を導体６、導体８に対して平行な平板に形成することにより、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆のため、磁界の変化が打ち消され電流変化の起きている回路ループ（半導体素子Ｓ３→コンデンサ１→半導体素子Ｓ２→半導体素子Ｓ３）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

動作３から動作４へスイッチングモードが変わる過渡状態では、電流の変化のある回路ループは半導体素子Ｓ３→コンデンサ１→半導体素子Ｓ２→半導体素子Ｓ３である。この回路ループでは、導体１６に流れる電流は減少し、リアクトル１４から半導体素子Ｓ２に向かって電流が流れるとともに、導体６、導体８に流れる電流は減少し、半導体素子Ｓ２からコンデンサ１を経由し半導体素子Ｓ３の方向に電流が流れる。この際図７に示すように導体１６を導体６、導体８に対して平行な平板に形成することにより、導体６と導体１６を流れる電流の向きがお互い逆になり、各々に流れる電流が作る磁界の変化が打ち消されることから、電流変化の起きている回路ループ（半導体素子Ｓ３→コンデンサ１→半導体素子Ｓ２→半導体素子Ｓ３）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。

動作４から動作３へスイッチングモードが変わる過渡状態では、電流の変化のある回路ループは半導体素子Ｓ３→コンデンサ１→半導体素子Ｓ２→半導体素子Ｓ３である。この回路ループでは、導体１６に流れる電流は増加し、リアクトル１４から半導体素子Ｓ２に向かって電流が流れ、導体６、導体８に流れる電流は増加し、半導体素子Ｓ２からコンデンサ１を経由し半導体素子Ｓ３の方向に電流が流れる。この際図７に示すように導体１６を導体６、導体８に対して平行な平板に形成することにより、導体６と導体１６を流れる電流の向きが逆になり、各々に流れる電流が作る磁界の変化が打ち消されることから、電流変化の起きている回路ループ（半導体素子Ｓ３→コンデンサ１→半導体素子Ｓ２→半導体素子Ｓ３）のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。なお回生時は、昇圧時と電流の向きが全て逆になるだけであって、作用効果は上記昇圧動作において説明したものと同じである。

コンデンサ１の導体部は半導体素子Ｓ１の正極側と半導体素子Ｓ４の負極側に接続され、コンデンサ２の導体部は半導体素子Ｓ１の負極側と半導体素子Ｓ４の正極側に接続するというように、異なるコンデンサの導体部が、同一の半導体素子と接続するような回路構成に、本発明を適用すれば、各半導体素子の配置が離れていても問題ない。例えばデバイス１５の発熱が大きく、コンデンサとの熱干渉が問題となる場合、デバイス１５とコンデンサとの距離が大きくても殆どインダクタンスの増加が無いため、熱干渉を有効に避けることができる。更に冷却器の構造を不必要に大型化しなくてもよくなるため、冷却器の小型軽量化を図ることが出来る。

実施の形態３．
図９はこの発明の実施の形態３による電子回路装置におけるコンデンサモジュールを示す分解斜視図、図１０は同じく斜視図である。上記実施の形態１、２で示した導体部６、導体部７、導体部８、導体部９、導体１６の配線パターンが平行に配置された一枚の多層プリント基板１２を用意し、コンデンサ素子に取り付けられた取り付け導体部１３を多層プリント基板１２にはんだづけするものである。

図１０においては、大電流を流す際の取り付け導体部１３の形状を示している。大電流を流すために、取り付け導体部１３をＬ字型に形成し、コンデンサのコンデンサモジュール５とプリント基板１２との間の空間は耐振動性を向上させるために図示しない樹脂によって埋められている。このように互いに平行な平板として多層プリント基板１２を用いることにより、容易に平行平板を取り付けることができ、安価に平行平板を作成することができる。

取り付け導体部１３の形状をＬ字型にすることで、多層プリント基板１２上の配線パターンとの接触面積を大きくすることができ、大電流を流しても多層プリント基板１２と取り付け導体部１３との接続部で発生する熱を分散することができる。特に多層プリント基板１２の下面に、図示しない冷却器を接触させると、Ｌ字型の取り付け導体部１３から、コンデンサや多層プリント基板１２との接続部で発生した熱を放熱することが可能である。

すなわちコンデンサで生じた熱は取り付け導体部１３のＬ字型部を通って多層プリント基板１２に放熱され、多層プリント基板１２から図示しない冷却器へ放熱される。またコンデンサモジュール５と多層プリント基板１２との間の空間を、図示しない樹脂によって埋めたことにより、耐振動性を向上させるだけでなく、多層プリント基板１２と取り付け導体部１３との接続部で発生した熱を拡散することもでき、多層プリント基板１２と取り付け導体部１３との接続部の信頼性も向上する。さらには多層プリント基板１２上には導体部６〜９及び導体１６以外の配線を形成することができ、配線スペースを有効活用できるので、ＤＣ／ＤＣコンバータの小型化を図ることができる。更に多層プリント基板１２は短期で入手が容易なため、在庫の量も減らせることができ、生産コストを抑えることが可能である。

実施の形態４．
図１１（ａ）、（ｂ）はこの発明の実施の形態４によるコンデンサモジュールを形成するコンデンサ素子を示す斜視図、図１２、図１３は電子回路装置におけるコンデンサモジュール及び導体部を示す斜視図である。本実施形態においては、コンデンサ１及びコンデンサ２と各導体部６〜９との接続部のコンデンサモジュール５の底面からの高さを同じにしたものである。図１１（ａ）、（ｂ）は同じ容量のコンデンサ素子１１の形状、個数を変更した一例を示すものである。

容量の異なるコンデンサ１とコンデンサ２をフィルムコンデンサで構成する。フィルムコンデンサの容量は用いられるフィルムの材質と厚さが同じであれば、コンデンサ内のフィルムの総面積で決定されるので、図１１（ａ）、（ｂ）に示すように、コンデンサ素子１１は扁平率、個数、一つのコンデンサ素子における巻き数を変えることにより、同じ容量のコンデンサを作ることが可能であり、扁平率、個数、一つのコンデンサ素子における巻き数を変えることで、コンデンサモジュールの形状を変えることができる。図１１（ａ）、（ｂ）において、同じ幅Ｌを有するフィルムコンデンサにより、扁平率及び個数を変えることで図１１（ａ）に示されたコンデンサ素子と図１１（ｂ）に示されたコンデンサ素子の容量を同じになるようにしたものである。

容量の異なるコンデンサ１とコンデンサ２を同じコンデンサモジュール５にモジュール化する際、フィルム幅Ｌを同じにし、コンデンサ１とコンデンサ２におけるコンデンサ素子の扁平率、個数及び巻き数を変えることにより、異なる容量のコンデンサ１及びコンデンサ２を形成する。更にフィルム幅Ｌは同じなので、図１３に示すようにコンデンサ１とコンデンサ２の高さは同じとなり、それぞれに接続される各導体部６〜９のコンデンサモジュール５の底面からの高さを揃えることができる。また平行平板６〜９とコンデンサ素子１１との接続はコンデンサモジュール５の上面側Ａもしくは下面側Ｂで行う。図１２、図１３においては下面側Ｂで接続されている例を示している。

このように同じ幅Ｌのフィルムを用いることで、コンデンサ１とコンデサ２の高さは同じになり、平行平板６〜９の接続位置を揃えることができるとともに、平行平板６〜９の構造が簡単になるので、平行平板６〜９の形状を簡素化でき、容易に加工することができ、又コストを削減することができる。またフィルム幅Ｌを同じにしたことにより、大量にフィルムを購入することができ、結果的に製造コストを低く抑えることができるようになる。

図５においては、コンデンサ１とコンデンサ２の高さが異なるので、接続される導体部のコンデンサモジュール５の底面からの位置を揃えることができないが、本実施形態においては、図１２、図１３に示すように、コンデンサ１とコンデンサ２の高さを同じにしたので、各導体部の高さを揃えることができる。このように各導体部の高さを揃えたことで、コンデンサ素子１１における接続端子と平行平板６〜９までの接続配線部分を極力短くすることができ、回路のインダクタンスをより減らすことができる。更に平行平板６〜９とコンデンサ素子１１との接続はコンデンサモジュール５の上面側Ａもしくは下面側Ｂで行うので、平行平板６〜９とコンデンサ素子１１との接続部であるコンデンサモジュール５の上面側Ａもしくは下面側Ｂに放熱器を設置すると、コンデンサ１、２で発生した熱を容易に放熱することができる。

１，２ コンデンサ、３ａ〜４ｂ 半導体素子、５ コンデンサモジュール、
６〜９ 導体部、１２ プリント基板、１４ リアクトル、１６ 導体、１７電源。

Claims (7)

1. 直流電源の電圧をリアクトルを介して、直列に接続された第１〜第４の半導体素子と、上記半導体素子に対して並列に接続された２つのコンデンサとにより出力端子間に昇圧するＤＣ／ＤＣコンバータであって、上記２つのコンデンサのうちの一方のコンデンサと上記第１の半導体素子の正極側とを接続する第１の導体部と、他方のコンデンサと上記第１の半導体素子の負極側とを接続する第２の導体部とが互いに平行になるように形成するとともに、上記一方のコンデンサと上記第４の半導体素子の負極側とを接続する第３の導体部と、上記他方のコンデンサと上記第４の半導体素子の正極側とを接続する第４の導体部とが互いに平行になるように形成したことを特徴とする電子回路装置。
2. 上記第２の半導体素子と上記第３の半導体素子とを接続する導体を、上記第１の導体部及び上記第３の導体部に対して平行になるように形成したことを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
3. 上記２つのコンデンサを一つのコンデンサモジュールに収容したことを特徴とする請求項１又は請求項２記載のＤＣ／ＤＣコンバータ。
4. 上記導体及び上記第１〜第４の導体部を互いに平行となる平板で形成するとともに、これらの平板を絶縁距離を保った状態でインサート成形したことを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
5. 上記２つのコンデンサを同一幅を有するコンデンサ素子で構成することにより、上記２つのコンデンサの高さを同一にしたことを特徴とする請求項１から請求項４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
6. 上記導体及び上記第１〜第４の導体部を互いに平行となる配線パターンで形成するとともに、これらの配線パターンを一枚のプリント基板に配置したことを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
7. 上記２つのコンデンサと上記プリント基板との間の空間を樹脂で埋めたことを特徴とする請求項６記載のＤＣ／ＤＣコンバータ。

Images