JP5024439B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5024439B2
JP5024439B2 JP2010212967A JP2010212967A JP5024439B2 JP 5024439 B2 JP5024439 B2 JP 5024439B2 JP 2010212967 A JP2010212967 A JP 2010212967A JP 2010212967 A JP2010212967 A JP 2010212967A JP 5024439 B2 JP5024439 B2 JP 5024439B2
Authority
JP
Japan
Prior art keywords
circuit
thyristor
inverter
module
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010212967A
Other languages
English (en)
Other versions
JP2010284079A (ja
Inventor
靖幸 小林
卓 佐藤
沖田  宗一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010212967A priority Critical patent/JP5024439B2/ja
Publication of JP2010284079A publication Critical patent/JP2010284079A/ja
Application granted granted Critical
Publication of JP5024439B2 publication Critical patent/JP5024439B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Description

この発明は、本発明は、インバータ装置などに適用するインテリジエントパワーモジュール(Intelligent Power Module)を対象とした半導体装置に関し、詳しくはサイリスタを内蔵した構造に関するものである。
IGBTは、近年の飛躍的なパワーエレクトロニクスの発展に伴って、主に産業分野において、従来のバイポーラトランジスタに代わって大きな注目を浴び、改良を加えることによって発展してきた。IGBTは特にインバータ装置へ適用する目的で、複数個のIGBTチップ、ダイオードチップを搭載し、絶縁板およびベース板とともにパッケージ化されたIGBTモジュールとして産業、交通、家電などの幅広い分野で適用されてきている。
また、IGBTモジュールはインバータ装置の小型化、高性能化への要求からさらなるハイブリッド化を行うことを目的に、インバータ回路に加え、入力電流の整流回路、回生用のダイナミックブレーキ回路を1つのパッケージ内に納めたパワー集積モジュール(Power Integrated Module)に発展してきている。
図6は電圧形インバータの回路構成図である。インバータ回路には、用途により幾つかの種類があるが、電圧形インバータ方式は、現在市場で最も多く適用されているものである。この中で、パワー半導体デバイスが適用されているのは、交流電流をダイオードを用いて整流し直流電流に変換するコンバータ回路部1、直流電流をIGBT等のスイッチング素子を用いてPWM(Pulse Width Modulation)制御により交流電流を出力するインバータ回路部2、出力端子が接続されるモータの回生動作時に発生するエネルギによる電圧の上昇を抑制するダイナミックブレーキ回路部3である。
これらの各回路部は、インバータ装置の容量に応じて、単独のトランジスタチップを内蔵するデイスクリートトランジスタ、ダイオード製品や、1個〜7個組のトランジスタモジュールやダイオードモジュール等が選定されるが、比較的小容量の分野においては、それぞれの部品への回路配線が複雑になることや、インバータ装置への実装の手間がかかること、さらにこの部分がインバータ装置の主回路にあたることから、絶縁や放熱設計に多大な労力がかかることが問題となっていた。
このため、インバータの主回路部を1つのパッケージに納めたパワー集積モジュールが製品化されてきた。このパワー集積モジュールにおいては以下の事項の更なる改善が望まれている。
(1)低損失化による高効率化
(2)モジュール外形の小型化
(3)ピン形状端子によるはんだ付け実装の容易化
(4)温度センサ内蔵によるチップ温度保護の確実化
(5)系列充実による同一外形インバータへの適用拡大
(6)周辺回路部を1パッケージに取り込んだ高機能化
近年、インバータ装置のさらなる小型化、簡素化の要求は強く、製品の小型化の課題はもちろんのこと、装置全体としての小型化が一番の課題であり、製品開発においては周辺回路を踏まえた総合設計が重要となる。
図6に示すように、従来インバータ装置では、中間コンデンサ4の突入電流を抑制する回路として充電抵抗5と電磁開閉器等のメカニカルリレー6が、コンバータ回路部1とインバータ回路部2との間に適用されていた。しかし、この電磁開閉器等のメカニカルリレー6を用いたものでは小型化が困難であるという課題があった。本発明は、上記の点に鑑みなされたものであり、その目的は更なる装置の小型化と簡素化を図ることである。
本発明では、コンバータ回路部とインバータ回路部とサイリスタとを共通の1つの枠体に内蔵した半導体装置において、コンバータ回路部とインバータ回路部との間にサイリスタが挿入され、該サイリスタは、前記枠体内であって、前記インバータ回路部が搭載される回路基板とは異なる回路基板に実装されるものとする。
また、前記サイリスタは、該サイリスタの外周端に形成されたパッシベーション膜の内側に位置するモリブデンの台座を介して回路基板に実装し、該回路基板上の回路パターンとの絶縁耐圧を確保するものとする。
以上述べたように、本発明の構成によれば次記の効果を奏する。サイリスタチップをインバータ回路部及びダイナミックブレーキ回路部が搭載される回路基板とは別の絶縁基板に搭載したことにより、インバータ回路部、ダイナミックブレーキ回路部からの熱の影響を抑制できる。
また、サイリスタチップは、モリブデンの台座を介して絶縁基板に実装することにより、絶縁耐圧の向上、熱抵抗低減、熱応力の緩和が図られる。更に全ての端子をモジュールの外周端の4辺に配列する、あるいは各ピン端子を2本1組で設けることで、外部配線の自由度を高める。
モジュールの一例を示す外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図 本発明の実施例のモジュールの外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図 図1、図2のモジュールの回路構成図 突入電流抑制回路の要部回路と動作波形を示した図 図1、図2のモジュールに内蔵させるサイリスタチップ12の外形図であり、(a)は平面図であり、(b)は側面図 電圧形インバータの回路構成図
以下、本発明の実施の形態を実施例に基づいて説明する。なお、図6に対応する部材には同じ符号を付してその説明は省略する。
図1は、本発明を適用するモジュールの一例を示す外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図である。図1において、7は側壁を含めたモジュールの枠体である。8は銅ベースであり、この銅ベース面を放熱体上に載せて9のねじ穴でねじ締めして固定する。端子10は上に載せるプリント板(図示せず)にはんだ付け実装が容易なようにピン形状としてある。
従来、パワーモジュールとインバータ装置周辺回路との接続は、制御端子部ではコネクタまたははんだ付けとし、主回路部端子ではバスバーまたはプリント基板にねじ止めが主流であった。しかし、パワー集積モジュールが適用される容量帯においては、生産コスト削減への強い要求があり、プリント基板へ主回路、制御回路ともに配線し、パワーモジュールも一括してはんだフローを行う方式が主流となってきている。
図1の例では、同一面上に主回路、制御回路両方の端子を配列し、全端子を4隅に配置した上で、細形のピン形状としている。そして、コネクタ接続にも対応するように、制御端子のピン端子は汎用コネクタが使用可能な2.54mmピッチの金めっき端子とし、コネクタ実装時に確実な実装を行う為のガイドピン11を備えている。
この4隅に配置される端子のうち、Gがサイリスタチップ12のゲートに接続されるピン端子であり、Kがサイリスタチップ12のカソードに接続されるピン端子であり、P(A)がサイリスタチップ12のアノードに接続されるピン端子である。そして、このP(A)端子に隣接してその近傍に設けられているのがインバータ回路部の入力側端子であるP1のピン端子である。
このように、モジュールでのサイリスタ出力端子Kを直流中間端子P(A)、P1の近傍に配置したことにより、コンバータ回路部との配線が短くすることができ、コンバータ回路部とインバータ回路部との間の内部配線インピーダンスを低減することができる。
図2は本発明の第1の実施例を示すモジュールの外形図であり、(a)は平面図、(b)は側面図、(c)は(a)の中央部を開口させた透視図である。図2において、図1と異なる点は、各ピン端子をそれぞれ2本ずつ立ち上げている点である。これにより、大容量化にも対応することができる。また、(c)に示すように、サイリスタチップ12は、6個のダイオードチップ13の搭載される絶縁基板14に搭載されており、インバータ回路部の搭載される基板15と隔てられている。このように、サイリスタチップ12をインバータ回路部及びダイナミックブレーキ回路部が搭載される回路基板15とは別の絶縁基板14に搭載したことにより、インバータ回路部、ダイナミックブレーキ回路部からの熱の影響を抑制できる。なお、16は各部を接続するためのボンデイングワイヤである。
図3は、図1、図2のモジュールの回路構成図である。この回路図では、新たにサイリスタ12とモジュール内の温度検出のためのサーミスタ17が設けられている。回路図の各部に記載されている数字は、図1、図2にモジュールの側壁に記載されているピン端子の数字に対応している。
図4は、突入電流抑制回路の要部回路と動作波形を示した図である。図4において、図6にて説明したが、コンバータ回路部とインバータ回路部との間には、中間コンデンサが接続される。この中間コンデンサの突入電流を抑制する回路として、充電抵抗とサイリスタの並列回路からなる突入電流抑制回路が用いられている。即ち、インバータ装置の動作開始時は、サイリスタはオンさせず、充電抵抗を介しての電流i1を中間コンデンサに供給する。そして、電流i1で所定の電荷が中間コンデンサに蓄積された時点でサイリスタをオンさせて、サイリスタを介して電流i2(i1>>i2)を流すようにする。以後サイリスタはインバータ装置の停止時まで導通させておく。
図5は、第2の実施例を示す図であり、図1、図2のモジュールに内蔵させるサイリスタチップ12の外形図であり、(a)は平面図であり、(b)は側面図である。図5において、18はパッシベーション膜であり、19ははんだであり、20はモリブデンの台座である。サイリスタチップ12は、チップの外周端にパッシベーション膜18を備えているが、絶縁基板へ実装した時の充分な絶縁耐圧を確保することができない。そこで、本発明では、サイリスタチップ12の下面側にモリブデンの台座20をはんだ19で接合することによって、絶縁基板上の配線パターンとの絶縁耐圧を確保している。
1 コンバータ回路部
2 インバータ回路部
3 ダイナミックブレーキ回路部
4 中間コンデンサ
5 充電抵抗
12 サイリスタチップ

Claims (2)

  1. コンバータ回路部とインバータ回路部とサイリスタとを共通の1つの枠体に内蔵した半導体装置において、
    コンバータ回路部とインバータ回路部との間にサイリスタが挿入され、
    該サイリスタは、前記枠体内であって、前記インバータ回路部が搭載される回路基板とは異なる回路基板に実装されることを特徴とする半導体装置。
  2. 前記サイリスタは、該サイリスタの外周端に形成されたパッシベーション膜の内側に位置するモリブデンの台座を介して回路基板に実装し、該回路基板上の回路パターンとの絶縁耐圧を確保することを特徴とする請求項1に記載の半導体装置。
JP2010212967A 2010-09-24 2010-09-24 半導体装置 Expired - Lifetime JP5024439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010212967A JP5024439B2 (ja) 2010-09-24 2010-09-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212967A JP5024439B2 (ja) 2010-09-24 2010-09-24 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001033536A Division JP4631179B2 (ja) 2001-02-09 2001-02-09 半導体装置およびこれを用いたインバータ装置

Publications (2)

Publication Number Publication Date
JP2010284079A JP2010284079A (ja) 2010-12-16
JP5024439B2 true JP5024439B2 (ja) 2012-09-12

Family

ID=43540301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212967A Expired - Lifetime JP5024439B2 (ja) 2010-09-24 2010-09-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5024439B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3093974B1 (en) 2014-08-26 2019-02-20 Fuji Electric Co., Ltd. Three-level power conversion device
JP7528783B2 (ja) 2020-12-28 2024-08-06 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225848A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 半導体整流装置
JPH0628292B2 (ja) * 1988-11-11 1994-04-13 富士電機株式会社 逆阻止形トランジスタモジュール
JP2896454B2 (ja) * 1992-11-25 1999-05-31 株式会社日立製作所 インバータ装置
JPH06169563A (ja) * 1992-12-01 1994-06-14 Toshiba Corp 圧接型サイリスタモジュール
JP3258212B2 (ja) * 1995-09-06 2002-02-18 株式会社東芝 半導体装置
JPH10284873A (ja) * 1997-04-04 1998-10-23 Hitachi Ltd 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム
JP3332810B2 (ja) * 1997-07-15 2002-10-07 株式会社日立製作所 インバータ制御装置
JP3572915B2 (ja) * 1997-12-16 2004-10-06 三菱電機株式会社 突入電流防止機能と過電圧防止機能および放電機能とを備えた制御回路並びにその制御回路を備えた電力変換装置
JP2000295851A (ja) * 1999-04-09 2000-10-20 Sansha Electric Mfg Co Ltd 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2010284079A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP6160780B2 (ja) 3レベル電力変換装置
US20160172995A1 (en) Power semiconductor module and power conversion device
JP2010016947A (ja) 電力変換装置のパワーモジュール
JP2018125494A (ja) 半導体装置及び電力変換装置
US20220319976A1 (en) Three-level power module
JP6647189B2 (ja) 半導体モジュール、半導体装置および電力装置
JP4538474B2 (ja) インバータ装置
JP2006197735A (ja) インバータ装置
JP5338830B2 (ja) 半導体装置
US8288838B2 (en) Semiconductor unit
JP4631179B2 (ja) 半導体装置およびこれを用いたインバータ装置
JP4055643B2 (ja) インバータ装置
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
JP2005251839A (ja) 電力用半導体モジュールの絶縁基板
JPH1118429A (ja) 制御モジュール
JP5024439B2 (ja) 半導体装置
CN210093116U (zh) 智能功率模块、电路板和电器设备
JP2009283567A (ja) 半導体装置
JP2017005808A (ja) 電力変換装置
CN104052244B (zh) 功率模块
JP2010251582A (ja) Dc−dcコンバータ
JP5062029B2 (ja) 半導体装置
JP2006196721A (ja) 電力用半導体装置
JP5119741B2 (ja) スイッチングモジュール
CN214542229U (zh) 智能功率模块

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100924

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5024439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term