TWM585466U - 整合式電子電路 - Google Patents

整合式電子電路 Download PDF

Info

Publication number
TWM585466U
TWM585466U TW108203014U TW108203014U TWM585466U TW M585466 U TWM585466 U TW M585466U TW 108203014 U TW108203014 U TW 108203014U TW 108203014 U TW108203014 U TW 108203014U TW M585466 U TWM585466 U TW M585466U
Authority
TW
Taiwan
Prior art keywords
module
cuboid
electronic circuit
integrated electronic
modules
Prior art date
Application number
TW108203014U
Other languages
English (en)
Inventor
馬汀 浩格
德瑞根 狄努洛維克
Original Assignee
德商伍斯艾索電子有限公司及合資公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商伍斯艾索電子有限公司及合資公司 filed Critical 德商伍斯艾索電子有限公司及合資公司
Publication of TWM585466U publication Critical patent/TWM585466U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本創作係關於一種整合式電子電路，其包括至少一個被動電子組件(特定言之一電感器或一電容器)，其中該電子電路具有至少兩個長方體模組，其中該第一長方體模組具有在其之底側上之第一連接接觸件，及在其之頂側上之第二連接接觸件，其中該第二長方體模組具有在其之底側上之至少第三連接接觸件，且其中該第二長方體模組係安裝於該第一長方體模組上，且該等第三連接接觸件之至少一些經連接至該等第二連接接觸件。

Description

整合式電子電路
本創作係關於一種整合式電子電路，其特定言之用於可攜式電子系統，該整合式電子電路包括至少一個被動電子組件(特定言之一電感器或一電容器)。
大量電子裝置(特定言之可攜式電子裝置)需要整合式電子電路，例如高度整合電壓轉換器。當建構此種整合式電子電路時，通常使用具有一特定應用電子電路之一模組且被動電子組件經配置於相同於整合式電子電路之印刷電路板上。取決於配置於印刷電路板上之該等被動組件之數目及複雜性，用於此種整合式電子電路之製造費用可為高。所謂整合式被動組件(整合式被動裝置，IPD)係已知的。在此情況中，將一或多個被動電子組件裝配至一基板上且接著將此整合式被動組件安裝至一印刷電路板上。因此，由於現僅需要將一個整合式被動組件代替複數個被動組件安裝至印刷電路板上，故用於一整合式電子電路之製造費用可減少。隨著可攜式電子裝置之小型化增加，可用於在相同印刷電路板上配置整合式電路及被動組件之空間愈來愈少。
高度整合電壓轉換器亦被稱作DC/DC轉換器且每當需要具有不同於藉由一能量儲存器提供之電壓位準之一電壓位準之電能時，需要高度整合 電壓轉換器。例如，可在可攜式電子裝置領域中找到用於此之應用。一電池或一可充電電池之一電壓可不同於用於操作電子裝置之所需電壓。需要高度整合電壓轉換器以不得不計劃用於電壓轉換器之儘可能低之空間需求。
本創作之目標係提供在其之靈活性及其之製造方面改良之一整合式電子電路。
為此，根據本創作提供具有技術方案1之特徵之一整合式電子電路。附屬技術方案中指定本創作之有利發展。
在根據本創作之一整合式電子電路之情況中包括至少一個被動電子組件，特定言之一電感器或一電容器，規定電子電路具有至少兩個長方體模組，其中第一長方體模組具有在其之底側上之第一連接接觸件及在其之頂側上之第二連接接觸件，其中第二長方體模組具有在其之底側上之至少第三連接接觸件，且其中第二長方體模組經安裝於第一長方體模組上，且該等第三連接接觸件之至少一些連接至該等第二連接接觸件。
根據本創作用整合式電子電路實現一模組化結構。例如，被動電子組件(例如一電感器)可經配置於一不同長方體模組中配置為一積體電路。然而，根據本創作可將被動組件及積體電路依一極小空間需求放在一起以形成電壓轉換器。第二長方體模組之底側上之該等第三連接接觸件與第一長方體模組之頂側上之該等第二連接接觸件經設計以彼此匹配以達成此。因此，兩側上之該等連接接觸件藉由簡單地將一個長方體模組安裝於另一個上而電接觸。該等連接接觸件可接著以一已知方式(例如，藉由焊接)彼此連接。然而，接著各情況中在兩個長方體模組抑或兩個以上長方體模組 之間僅存在一無限小距離且根據本創作之整合式電子電路可以一極緊湊方式而建構。
歸因於模組化構造，取決於期望應用，例如，用於將不同被動組件連接至一積體電路係可能的。因此，可產生一模組化構造套組，自其(例如)可組裝具有特定應用所需特性之一高度整合電壓轉換器。可藉由一所謂覆晶程序將兩個長方體模組放到一起。在一此種程序中，長方體模組之一者旋轉180°且安裝於另一長方體模組上。根據本創作，由於第一長方體模組之底側上之該等第一連接接觸件及第二長方體模組之頂側上之該等第二連接接觸件經設計以彼此匹配，故可以一自動方式實行一此種方法。
由於兩個或更多長方體模組分別藉由長方體模組之底側上及頂側上之該等連接接觸件而彼此連接，故個別組件之間之供應線係非常短且幾乎不具有任何寄生效應。因此，根據本創作之電子電路亦提供在其之電子特性方面優於習知電路之大量優點。
在本創作之一開發方案中，提供具有在其之底側上之第一連接接觸件及在其之頂側上之第二連接接觸件之至少兩個第一長方體模組，其中該至少兩個第一長方體模組安裝於彼此之上，且其中一第二長方體模組經安裝於該等第一長方體模組之一最頂之頂側上。
以此方式，可建構所謂堆疊，其中複數個長方體模組因此一個堆疊於另一個上且彼此電連接。以此方式，具有不同功能之長方體模組可彼此組合，作為其之一結果整合式電子電路可以一高度靈活方式建構。例如，一或多個長方體模組包含具有主動電子組件之電子電路且其他長方體模組僅包含被動電子組件。以此方式，例如，一電路之功能性可藉由改變具有被動電子組件之長方體模組而適用於不同邊界條件。
在本創作之一開發方案中，至少一個長方體模組具有包括被動組件(一所謂整合式被動裝置(IPD))之一整合式電子電路。
使用此種IPD，用被動組件(例如，濾波器及類似者)實現之功能性可在一非常小空間中實現。該等IPD較佳地使用薄膜技術設計。
在本創作之一開發方案中，長方體模組之一者呈具有一磁性可滲透、磁性及/或導電層之一屏蔽模組之形式，其中磁性可滲透、磁性及/或導電層實質上延伸於屏蔽模組之整個橫截面區域上方。
以此方式可減小電磁影響。首先，此適用於個別組件彼此之間的電磁影響。例如，一屏蔽模組可具有當屏蔽模組經配置於該兩個模組之間時一第一長方體模組之電子電路不受由另一長方體模組發射之電磁輻射之影響的效應。其次，防止整合式電子電路受自外部進入之電磁輻射的影響係可能的。最後，不言而喻，根據本創作，減少藉由整合式電子電路發射之電磁輻射亦係可能的。
在本創作之一開發方案中，屏蔽模組經安裝於包括至少一個電感器之一第一長方體模組之頂側上。
以此方式，可減少由電感器發射之通常強烈的電磁輻射。
在本創作之一開發方案中，該等第一或第二長方體模組之至少一者係呈一冷卻模組之形式，其中該冷卻模組在至少一個外部面上具有至少一個第一金屬板，該至少一個第一金屬板係藉由金屬連接元件導熱地連接至冷卻模組之底側或頂側上之至少一個第二金屬板。
使用一此種冷卻模組，可以可靠地帶走長方體模組內產生之熱。因此，根據本創作之整合式電子電路亦可用於高電力及高切換頻率。此在藉由根據本創作之整合電子電路來實現一高度整合電壓轉換器時尤其有利。 在此情況中，根據本創作之冷卻模組同樣地具有一長方體形狀。將用於發射或傳遞熱能之一第一金屬板設置於冷卻模組之至少一個外部面上。意欲自另一長方體模組吸收熱能並藉由金屬連接元件來將該熱能傳遞至第一金屬板之一第二金屬板係設置於冷卻模組之底側或頂側上。因此，根據本創作之冷卻模組不僅可被用作包括複數個長方體模組之一堆疊之一最頂部模組(例如，若第一金屬板經配置於冷卻模組之一側面上)，該冷卻模組亦可在兩個長方體模組之間使用。
在本創作之一開發方案中，第一金屬板係配置於冷卻模組之一底側上，且熱連接元件係呈將第一金屬板與第二金屬板彼此連接之金屬電鍍通孔之形式。
以此方式，兩個金屬板之間可用一低位準之熱電阻來可靠地導熱。例如，將大量金屬電鍍通孔(例如30至50個)設置於兩個金屬板之間。
在本創作之一開發方案中，實現一高度整合電子電壓轉換器。
本創作容許實現特定言之用於可攜式電子系統之一非常緊湊高度整合電壓轉換器。在本創作之一開發方案中，將長方體模組中之組件嵌入至一塑膠中，其中長方體模組(除第一、第二及/或第三連接接觸件外)之外部面係由塑膠形成。
在本創作之一開發方案中，第一長方體模組之頂側係與第二長方體模組之底側相同大小。
此促進第一長方體模組及第二長方體模組之自動連接，此係因為當該等長方體模組之側面彼此對準時達到其中分別位於長方體模組之底側及頂側上之連接接觸件經定向以便彼此匹配之準確位置。
在本創作之一開發方案中，長方體模組之一高度處於大約0.2mm與 大約0.8mm之間。
在本創作之一開發方案中，該至少一個被動組件或包括被動組件之整合式電子電路(IPD)係使用薄膜技術建構。
例如，薄膜技術可用以產生線圈及電容器，其中僅需要非常小安裝空間用於實現此種被動組件。
在本創作之一開發方案中，被動組件呈一線圈形式。
在本創作之一開發方案中，使用若干層建構被動組件。
當使用一所謂多層技術時，用於被動組件(例如線圈)之安裝空間需求可又進一步減少。
在本創作之一開發方案中，彼此連接之長方體模組之一總高度小於或等於1mm。
特定言之，用於可攜式電子裝置中使用之一適當極緊湊整合式電子電路(例如一高度整合電壓轉換器)以此方式產生。
10‧‧‧高度整合電壓轉換器
12‧‧‧第一長方體模組
14‧‧‧第二長方體模組
16‧‧‧連接接觸件
18‧‧‧金屬區域
20‧‧‧第二連接接觸件
22‧‧‧第一連接接觸件
24‧‧‧積體電路
26‧‧‧導電中介元件
28‧‧‧連接面
30‧‧‧導電中介元件
32‧‧‧線圈
40‧‧‧電壓轉換器
44‧‧‧長方體
46‧‧‧被動電子組件
48‧‧‧被動電子組件
50‧‧‧被動電子組件
60‧‧‧第一長方體模組
62‧‧‧第二長方體模組
64‧‧‧第一連接接觸件
66‧‧‧第二連接接觸件
68‧‧‧第三連接接觸件
70‧‧‧熱接觸形成構件
72‧‧‧整合式電子電路
74‧‧‧第三長方體模組
82‧‧‧整合式電子電路
84‧‧‧冷卻模組
86‧‧‧第一金屬板
88‧‧‧第二金屬板
90‧‧‧熱連接元件
92‧‧‧連接接觸件
94‧‧‧長方體模組
96‧‧‧塑膠層
98‧‧‧層
100‧‧‧連接接觸件
102‧‧‧連接接觸件
112‧‧‧整合式電子電路
本創作之進一步特徵及優點可從申請專利範圍及本創作之較佳實施例結合圖式之以下描述收集。在不脫離本創作之範疇之情況下，在程序中繪示於圖式中且描述之不同實施例之個別特徵可以任何所要方式彼此組合。特定言之，在不脫離本創作之範疇之情況下，自圖式或自描述之圖片之個別特徵亦可與其他個別特徵結合，而進一步特徵不與展示或描述其等之該者結合。該等圖式中：圖1從上方傾斜地展示根據本創作之一高度整合電壓轉換器之一視圖，圖2從上方傾斜地展示圖1之電壓轉換器之一視圖， 圖3從上方傾斜地展示包括圖1之電壓轉換器之積體電路之第一長方體模組之一視圖，圖4從上方展示包括圖1之電壓轉換器之至少一個被動組件之第一長方體模組之一視圖，圖5展示包括作為被動組件之一線圈之根據本創作之一電壓轉換器之一第一長方體模組之一進一步實施例，其中已省略包裝塑膠，圖6自下方傾斜地展示圖5之組件，圖7展示圖1之電壓轉換器之一第一長方體模組之一進一步實施例，其中已省略包裝塑膠，圖8自下方傾斜地展示圖7之組件，圖9自下方傾斜地展示根據本創作之一進一步實施例之一第一長方體模組，圖10展示本創作之一進一步實施例之兩個長方體模組，圖11展示三個長方體模組之一堆疊，圖12展示根據本創作之包括三個長方體模組之一進一步堆疊，其中最頂部立方體模組係一冷卻模組，圖13自一不同透視視角展示圖12之冷卻模組，圖14展示自下方觀察之圖12之冷卻模組，圖15自下方展示冷卻模組之一視圖，圖16展示圖15之冷卻模組之一側視圖，圖17展示圖15之冷卻模組之一進一步側視圖，圖18展示根據本創作之一屏蔽模組之一側視圖，及圖19展示根據本創作之一堆疊之一側視圖。
圖1展示根據本創作之一第一實施例之一高度整合電壓轉換器10。電壓轉換器10由一第一長方體模組12及一第二長方體模組14組成。兩個長方體模組12、14具有相同基底面積，使得該等長方體模組之該等側面彼此對準。用以連接電壓轉換器10以匹配一印刷電路板之連接接觸件之連接接觸件16展示於第二長方體模組14之底側上。
第一長方體模組12包含未展示於圖1之繪示中之至少一個被動組件。第一長方體模組12藉由將至少一個被動電子組件嵌入至一塑膠中而產生。例如，使用已知名為FR-4之包括環氧樹脂及織造玻璃纖維織物之一複合材料。
一整合式電子電路經配置於第二長方體模組14內，此整合式電子電路藉由分別於第一長方體模組12之底側上及第二長方體模組14之頂側上之連接接觸件(圖1中未展示)而電連接至第一長方體模組12內之至少一個被動組件。該整合式電路亦電連接至連接接觸件16。整合式電路經嵌入至一塑膠(例如FR-4)中，使得產生第二長方體模組14之形狀。
圖2展示自下方觀察之圖1之電壓轉換器10。該圖式展示配置於第二長方體模組14之底側上之連接接觸件16。提供總計六個連接接觸件16，其中此數目僅為例示性。
一進一步金屬區域18經配置於第二長方體模組14之底側中間。此金屬區域18實質上大於連接接觸件16且用於自第二長方體模組14內之積體電路耗散熱。金屬區域18因此亦被稱作一熱墊。金屬區域18可連接至一印刷電路板上之適當金屬區域以改良熱耗散。
連接接觸件16之數目及金屬區域18之大小取決於期望應用。例如， 在熱非關鍵應用中金屬區域18可免除。積體電路嵌入至其中之第二長方體模組14亦可稱作一IC殼體。
圖3之繪示展示自上方傾斜地觀察之第二長方體模組14。該圖式展示兩個連接接觸件20經配置於第二長方體模組14之頂側上。連接接觸件20用以機械連接及電連接至第一長方體模組12與至經配置於第一長方體模組12內之至少一個被動電子組件。連接接觸件20之數目及大小再次取決於期望應用。例如，進一步連接接觸件亦可係設置為與所示兩個連接接觸件20相對以改良至第一長方體模組12之一機械連接。此種連接接觸件未必一定經電連接至積體電路或被動組件。
圖4之繪示展示自下方傾斜地觀察第一長方體模組12。在圖4之視圖中，第一長方體模組12係配置為其之底側處於頂部。該圖式展示第一長方體模組12之底側具有兩個連接接觸件22，兩個連接接觸件22在大小及配置方面對應於圖3中所見之第二長方體模組14之頂側上的連接接觸件20。若現使用一所謂覆晶程序來翻轉第一長方體模組12，且以其之底側處於第二長方體模組14之頂側上之方式來放置，則第一長方體模組12之底側上之第一連接接觸件22接著經準確裝配位於第二長方體模組14之頂側上之第二連接接觸件20上。可以一自動方式實行之所謂覆晶程序後，連接接觸件20、22係彼此連接，例如，經焊接至彼此。此連接程序亦可係以一自動方式執行。由於第一長方體模組12及第二長方體模組14具有相同基底面積，故當第一長方體模組12被安裝至第二長方體模組14上時，第一長方體模組12可藉由各自經配置使得其等彼此對準之兩個長方體模組12、14之側面而以一非常簡單方式被定向。若達成此，則第一連接接觸件22亦恰好位於第二連接接觸件20上。
第一連接接觸件22連接至第二連接接觸件20後，兩個長方體模組12、14係彼此連接，且因此形成圖1及圖2之電壓轉換器10。若需要，第一長方體模組12及第二長方體模組14之一機械連接可係藉由至少以片段形式經配置於第一長方體模組12、第二長方體模組14之間之一黏著層來輔助。
圖5之繪示在其中省略第一與第二長方體模組12、14之全部塑膠材料之繪示中展示圖1之電壓轉換器10。因此，圖5展示一示意性地繪示之積體電路24，積體電路24係藉由導電中介元件26而連接至連接接觸件16。例如，中介元件26可呈所謂通孔或電鍍通孔之形式。
藉由導電中介元件30連接至第二連接接觸件20之連接面28係展示於積體電路24之頂側上。在圖5之繪示中，第二連接接觸件20已經連接至第一連接接觸件22，且連接接觸件20、22並未被單獨繪示於圖5中。
形成一線圈32之一導線繞組，其使一被動電子組件被連接至連接接觸件22。
圖6之繪示自下方傾斜地展示其中於圖5中繪示之狀態中之電壓轉換器10。該圖式再一次展示積體電路24、線圈32以及積體電路24之底側上之被配置於中間之所謂熱墊之金屬區域18。金屬區域18亦藉由導電及因此導熱中介元件26連接至積體電路24。圖6之視圖亦進一步展示第三連接接觸件16及第三連接接觸件16之各者連接至積體電路24之導電中介元件26。
圖7之繪示展示自下方觀察之嵌入至一塑膠之長方體44中之一積體電路。在其之頂側上，包括積體電路之長方體44具有總計六個第二連接接觸件20。該等連接接觸件再次如已參考圖5及圖6所描述之藉由導電中介元 件而連接至長方體44內之積體電路。包括至少一個被動電子組件之一第一長方體模組之一底側具有相同於圖7中所繪示之長方體44之頂側之組態。一對應地組態之第一長方體模組接著藉由覆晶程序再次旋轉180°且藉由其之底側安裝至圖7中所繪示之長方體44之頂側上。第一長方體模組之底側上之總計六個第一接觸件接著與第二連接接觸件20接觸。此再次產生根據本創作之一高度整合電壓轉換器，其可不同於如圖1及圖2中所繪示之自外部之整合式電壓轉換器10。
圖8中自上方傾斜地繪示此種類之一電壓轉換器，再次省略繪製包裝塑膠。如已解釋，積體電路24再次連接至總計六個連接接觸件16，其中僅四個展示於圖8中。此外，如參考圖7已解釋，積體電路24藉由導電中介元件而連接至總計六個第二連接接觸件20。
圖8之繪示中僅以一示意方式繪示為方塊之總計三個被動電子組件46、48及50連接至第二連接接觸件20。例如，該等被動電子組件46、48、50可係線圈、電容器、電阻器或類似者。
圖9之繪示展示自下方傾斜地觀察之圖8之電壓轉換器40。該圖式再次展示經配置於中間且用以將熱自積體電路24帶離之金屬區域18。該圖式中亦展示電連接至積體電路24之被動電子組件46、48、50。
本創作提供整合式電子電路，特定言之可藉助其等之模組建構以一非常簡單方式匹配至不同應用之高度整合電壓轉換器。該等電路可具有一非常低總高度且(例如)根據本創作之電壓轉換器10、40之一高度仍位於低於1mm。可以一自動方式產生及組裝電壓轉換器10、40且由於其等之低空間需求而特別適用於可攜式電子裝置中使用。
圖10之繪示展示根據本創作之在圖10之視圖中呈現為相同之兩個長 方體模組60、62。然而，第一長方體模組60具有於圖10中隱藏之其之底側上之第一連接接觸件64，其之僅三個以片段展示。第一長方體模組具有其之頂側上之兩個第二連接接觸件66。
第二長方體模組62具有其之底側上之位於圖10中之頂部處之兩個第三連接接觸件68。圖10容易地展示當第二長方體模組62旋轉180°且安裝至第一長方體模組60上時，一第三連接接觸件68分別位於第二連接接觸件66上。第二連接接觸件66及第三連接接觸件68可接著彼此電連接及機械連接(例如，焊接)。
以此方式，配置於第一長方體模組60中之電子組件接著連接至第二長方體模組62中之電子組件。兩個長方體模組60、62接著形成可再次藉由第一長方體模組60之底側上之第一連接接觸件64而連接至一印刷電路板(未繪示)之導體跡線之一整合式電子電路。
第一長方體模組60及第二長方體模組62進一步各自具有一熱接觸形成構件70或熱通孔。熱接觸形成構件70用以分別自第一長方體模組60及第二長方體模組62擴散熱。當第二長方體模組62安裝於第一長方體模組60時且當連接接觸件66、68接著彼此連接時，熱接觸形成構件70亦可同時(例如同樣地藉由焊接)彼此連接。
圖11之繪示展示根據本創作之一進一步實施例之根據本創作之一整合式電子電路72。電路72具有包括總計三個長方體模組60、62及74之一所謂堆疊。第一連接接觸件64展示於圖11中之最底部之第一長方體模組60之底側上。圖11之繪示中隱藏該等第二及第三連接接觸件。第三長方體模組74在其之底側上具有未展示且接著連接至第二長方體模組62之頂側上之連接接觸件之連接接觸件。
圖11展示根據本創作之積體電路72之模組化構造。例如，當第一長方體模組60包含包括主動組件之一積體電路時，第二及第三長方體模組62及74可包含(例如)被動電子組件，諸如電容器、電阻器及線圈。歸因於第一長方體模組60中之積體電路之不同電路，接著提供與各自應用情況匹配之一整合式電子電路72。例如，整合式電子電路72實現為一電壓轉換器。
圖12之繪示展示根據本創作之一進一步實施例之一進一步整合式電子電路82。第一長方體模組60與第二長方體模組62及一第三長方體模組一起形成一堆疊。在此情況中該第三長方體模組經設計為一冷卻模組84且僅用以將熱自第二長方體模組62之頂側帶離。
為此，冷卻模組84具有在其之頂側上之一第一金屬板86。一第二金屬板88進一步展示於冷卻模組84之一底側上。第二金屬板88靜止於第二長方體模組62之頂側上。兩個金屬板86、88藉由熱連接元件90彼此連接。熱連接元件90體現為各自在所繪示實施例中為圓柱形之金屬電鍍通孔。兩個金屬板86、88藉由熱連接元件90彼此連接。
圖13自一不同觀察角度展示冷卻模組84之一視圖。第一金屬板86具有比第二金屬板88大之一表面面積。第一金屬板86在冷卻模組84之兩個相對側邊緣之間延伸，但恰以圖13中之垂直方向在冷卻模組84之側邊緣之各者前方結束。例如，第一金屬板86體現為一銅板。該第一金屬板之表面區域經選擇為儘可能大以將儘可能多熱散發至周圍區域。
圖14之繪示展示圖12中隱藏之冷卻模組84之底側。該圖式展示與第一金屬板86相似呈一銅板形式之第二金屬板88及總計45個熱連接元件90。第二金屬板88向上延伸至冷卻模組84之相對側邊緣。其等係第一金 屬板86向上延伸至之相同側邊緣。然而，第二金屬板88在垂直方向(即圖14中之右下至左上)上短於第一金屬板86。因此位於圖14之右下之第二金屬板之底邊緣與位於圖14之右下之冷卻模組84之側邊緣之間仍存在足夠空間以配置兩個連接接觸件92。以此相同方式，兩個連接接觸件92同樣地配置於位於圖14之左上之第二金屬板88之頂邊緣與位於圖14之左上之冷卻模組84之側邊緣之間。連接接觸件92各自嵌入至一塑膠材料中，兩個金屬板86、88及熱連接元件90亦嵌入至該塑膠材料中。連接接觸件92用以將冷卻模組84機械地連接至第二長方體模組62，如圖12所見。然而，在所繪示實施例中，不存在配置於冷卻模組84中之被動或主動電子組件，且因此所繪示實施例中之連接接觸件92僅執行一機械保留功能而非電子功能。
圖15之繪示展示自上方觀察之冷卻模組84。僅第一金屬板86及熱連接元件90展示於此視圖中。冷卻模組84之底側上之第二金屬板88及連接接觸件92本身不可見且因此僅使用虛線指示。
圖16展示冷卻模組84之一側視圖。第一金屬板86及第二金屬板88展示於此視圖中。熱連接元件90使用虛線指示。亦展示連接接觸件92。
圖17之繪示展示現自較窄側之冷卻模組84之一進一步側視圖。在此視圖中兩個金屬板86、88展示為恰與熱連接元件90之一樣小，且因此僅適用虛線繪示其等。然而，連接接觸件92在冷卻模組84之底側上可見。
圖18以一側視圖展示本創作之一進一步實施例之一長方體模組94。長方體模組94呈一屏蔽模組形式。屏蔽模組由兩個塑膠層96組成，兩個塑膠層96之間配置由磁性可滲透且可能導電材料89組成之一連續層。例如，層98可由鐵氧組成。例如，塑膠層可由FR-4塑膠組成，包括織造玻 璃纖維織物及樹脂，通常包括纖維增強塑膠之一複合材料。
連接接觸件100及102分別設置於長方體模組94之頂側及底側上。連接接觸件100、102首先用以將長方體模組94機械地連接至進一步長方體模組。當需要長方體模組94之透過板之電接觸連接時，在各情況中，長方體模組94之底側上之連接接觸件100之一者亦可視需要地電連接至各情況中長方體模組94之頂側上之一個連接接觸件102。
長方體模組94可用於屏蔽電磁輻射且可安裝至(例如)包括一線圈之一立方體模組上。
圖19展示建構為包括三個長方體模組60、62及94之一堆疊之根據本創作之一整合式電子電路112。在所繪示實施例中，第一長方體模組60可包含(例如)包括主動電子組件之一積體電路。第二長方體模組62可包含一電感器。接著長方體模組94首先保證模組62中之電感器屏蔽電磁輻射且其次亦保證至模組62之電感器中及至模組60之電路中之電磁輻射之照射減少。
取代僅一個電感器，第二長方體模組62及/或第一長方體模組60亦可包含包括被動組件且接著呈一整合式被動裝置(IPD)形式之一整合式電子電路。此種IPD可包含線圈、電容器及/或電阻器且通常使用薄膜技術以一非常緊湊方式建構於一基板上。此種IPD容許形成極緊湊之整合式電子電路112。

Claims (15)

  1. 一種整合式電子電路，其包括至少一個被動電子組件(特定言之一電感器或一電容器)，其中該電子電路具有至少兩個長方體模組，其中該第一長方體模組具有在其之底側上之第一連接接觸件，及在其之頂側上之第二連接接觸件，其中該第二長方體模組具有在其之底側上之至少第三連接接觸件，且其中該第二長方體模組經安裝於該第一長方體模組上，且該等第三連接接觸件之至少一些經連接至該等第二連接接觸件。
  2. 如請求項1之整合式電子電路，其中提供具有在該底側上之第一連接接觸件及在該頂側上之第二連接接觸件之至少兩個第一長方體模組，其中該至少兩個第一長方體模組係安裝於彼此之上，且其中一第二長方體模組經安裝於該等第一長方體模組之一最頂部者之該頂側上。
  3. 如前述請求項之至少一者之整合式電子電路，其中該等長方體模組之至少一者具有包括被動組件之一整合式電子電路，一所謂的整合式被動裝置(IPD)。
  4. 如請求項1或請求項2之整合式電子電路，其中該等長方體模組之一者呈具有一磁性可滲透、磁性及/或導電層之一屏蔽模組之形式，其中該磁性可滲透、磁性及/或導電層實質上延伸於該屏蔽模組之整個橫截面區域上方。
  5. 如請求項4之整合式電子電路，其中該屏蔽模組係安裝於包括至少一個電感器之一第一長方體模組之該頂側上。
  6. 如請求項1或2之整合式電子電路，其中該等第一或第二長方體模組之至少一者係呈一冷卻模組之形式，其中該冷卻模組在至少一個外部面上具有至少一個第一金屬板，該至少一個第一金屬板係藉由金屬連接元件導熱地連接至該冷卻模組之底側或頂側上之至少一個第二金屬板。
  7. 如請求項6之整合式電子電路，其中該第一金屬板經配置於該冷卻模組之一底側上，且該第二金屬板經配置於該冷卻模組之該頂側上，且其中數個熱連接元件係呈將該第一金屬板及該第二金屬板彼此連接之金屬電鍍通孔之形式。
  8. 如請求項1或2之整合式電子電路，其中實現一高度整合電子電壓轉換器。
  9. 如請求項1或2之整合式電子電路，其中將該長方體模組之該等組件嵌入至一塑膠，其中該長方體模組(除第一、第二及/或第三連接接觸件外)之外部面係由該塑膠形成。
  10. 如請求項1或2之整合式電子電路，其中該等第一長方體模組之該等頂側係與該等第二長方體模組之該等底側大小相同。
  11. 如請求項1或2之整合式電子電路，其中該等長方體模組之一高度位於約0.2mm與約0.8mm之間。
  12. 如請求項1或2之整合式電子電路，其中該至少一個被動組件或包括被動組件之該整合式電子電路(IPD)係使用薄膜技術建構。
  13. 如請求項1或2之整合式電子電路，其中該被動組件經建構為一線圈。
  14. 如請求項1或2之整合式電子電路，其中該被動組件係使用若干層建構。
  15. 如請求項1或2之整合式電子電路，其中連接至彼此之該等長方體模組之一總高度係小於或等於1mm。
TW108203014U 2016-07-12 2017-07-11 整合式電子電路 TWM585466U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE202016004404.5 2016-07-12
DE202016004404.5U DE202016004404U1 (de) 2016-07-12 2016-07-12 Hochintegrierter Spannungsumsetzer

Publications (1)

Publication Number Publication Date
TWM585466U true TWM585466U (zh) 2019-10-21

Family

ID=56738717

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108203014U TWM585466U (zh) 2016-07-12 2017-07-11 整合式電子電路
TW106123174A TW201817296A (zh) 2016-07-12 2017-07-11 整合式電子電路

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106123174A TW201817296A (zh) 2016-07-12 2017-07-11 整合式電子電路

Country Status (4)

Country Link
CN (1) CN209561409U (zh)
DE (1) DE202016004404U1 (zh)
TW (2) TWM585466U (zh)
WO (1) WO2018011133A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971434B2 (en) 2019-05-02 2021-04-06 Silanna Asia Pte Ltd Lead frame package having conductive surface with integral lead finger

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
US8743553B2 (en) * 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
WO2015049944A1 (ja) * 2013-10-03 2015-04-09 富士電機株式会社 半導体モジュール
DE102014010373A1 (de) * 2014-07-12 2015-01-15 Daimler Ag Elektronisches Modul für ein Kraftfahrzeug

Also Published As

Publication number Publication date
WO2018011133A1 (de) 2018-01-18
TW201817296A (zh) 2018-05-01
DE202016004404U1 (de) 2016-08-03
CN209561409U (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
US8064211B2 (en) Passive component and electronic component module
KR101558074B1 (ko) 복합 전자부품 및 그 실장 기판
US10455697B2 (en) PCB module having multi-sided heat sink structure and multilayer PCB assembly for use in same
JP2015088753A (ja) コイル部品とその製造方法、コイル部品内蔵基板、及びこれを含む電圧調節モジュール
US9324491B2 (en) Inductor device and electronic apparatus
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
US10098231B2 (en) Integrated electronic assembly for conserving space in a circuit
JP2009049046A (ja) 電子部品モジュール
JP2008130694A (ja) 電子部品モジュール
US8717773B2 (en) Multi-plate board embedded capacitor and methods for fabricating the same
TWM585466U (zh) 整合式電子電路
JP2013045848A (ja) チップインダクタ
US20120293291A1 (en) Magnetic member
JP6651999B2 (ja) 複合デバイス
US8631706B2 (en) Noise suppressor for semiconductor packages
JP4817110B2 (ja) 多層回路基板及びｉｃパッケージ
US11657951B2 (en) Integrated embedded transformer module
JP2017208531A (ja) コンデンサモジュール
JP2017139407A (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
JP6264721B2 (ja) 多層配線基板の放熱構造
JP6083143B2 (ja) チップインダクタ内蔵配線基板
US6707681B2 (en) Surface mount typed electronic circuit of small size capable of obtaining a high-Q
KR101809418B1 (ko) 페라이트 코어 내장 집적회로 기판
JP2019029388A (ja) 部品内蔵基板
CN115458290A (zh) 电源模块