JP2019029388A - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
JP2019029388A
JP2019029388A JP2017144084A JP2017144084A JP2019029388A JP 2019029388 A JP2019029388 A JP 2019029388A JP 2017144084 A JP2017144084 A JP 2017144084A JP 2017144084 A JP2017144084 A JP 2017144084A JP 2019029388 A JP2019029388 A JP 2019029388A
Authority
JP
Japan
Prior art keywords
capacitor
insulating layer
cavity
counter electrode
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017144084A
Other languages
English (en)
Inventor
一起 早野
Kazuoki Hayano
一起 早野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017144084A priority Critical patent/JP2019029388A/ja
Publication of JP2019029388A publication Critical patent/JP2019029388A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体素子に対して多くの電荷を安定的に供給することを課題とする。
【解決手段】第1キャビティ8を有する第1絶縁層2と、第1キャビティ8内に在り、第1の対電極3a、3bを有する第1コンデンサ3と、第1絶縁層2上に位置しており、第1キャビティ8上に第2キャビティ9を有する第2絶縁層4と、第2キャビティ9内に在り、第2の対電極5a、5bを有する第2コンデンサ5と、を含んでおり、上面視において、第1コンデンサ3と第2コンデンサ5とは、第1の対電極3a、3bおよび第2の対電極5a、5bにおける各電極の並びが同じになる方向で、それぞれの少なくとも一部同士が重なり合う位置関係にあるとともに、上面視において、第1の対電極3a、3bと第2の対電極5a、5bとは、それぞれの少なくとも一部が重ならない状態で位置している。
【選択図】図1

Description

本開示は、複数のコンデンサを具備する部品内蔵基板に関するものである。
近年、携帯型のゲーム機や通信機器に代表される電子機器の高機能化、小型化が進む中で、それらに使用される部品内蔵基板においても高機能化、小型化が要求されている。このような部品内蔵基板には、半導体素子が搭載されることがあるが、演算処理量の増加した半導体素子に対して、限られたスペースの中で多くの電荷を安定的に供給する必要がある。
特開2008−198999号公報
部品内蔵基板は、電荷の安定供給のために、基板の厚さ方向に複数のコンデンサが内蔵される場合がある。しかし、複数のコンデンサの対電極同士の間隔が互いに近いために、例えば製造時の配置誤差等により短絡等の不具合が生じる場合があり、半導体素子に対して電荷を安定的に供給することができない虞がある。
本開示の部品内蔵基板は、第1キャビティを有する第1絶縁層と、第1キャビティ内に在り、第1の対電極を有する第1コンデンサと、第1絶縁層上に位置しており、第1キャビティ上に第2キャビティを有する第2絶縁層と、第2キャビティ内に在り、第2の対電極を有する第2コンデンサと、を含んでおり、上面視において、第1コンデンサと第2コンデンサとは、第1の対電極および第2の対電極における各電極の並びが同じになる方向で、それぞれの少なくとも一部同士が重なり合う位置関係にあるとともに、上面視において、第1の対電極と第2の対電極とは、それぞれの少なくとも一部が重ならない状態で位置していることを特徴とするものである。
本開示の部品内蔵基板によれば、半導体素子に対して多くの電荷を安定的に供給することが可能な部品内蔵基板を提供することができる。
図1は、本開示の部品内蔵基板の実施形態例を示す概略断面図である。 図2は、本開示の部品内蔵基板の要部拡大平面図である。 図3は、本開示の部品内蔵基板の別の実施形態例を示す概略断面図である。
次に、図1および図2を基にして本開示の実施形態に係る部品内蔵基板1について説明する。図1は、本開示の部品内蔵基板1の実施形態例を示す概略断面図である。図2は、部品内蔵基板1のキャビティ付近を示す概略平面図である。
部品内蔵基板1は、第1絶縁層2と、第1コンデンサ3と、第2絶縁層4と、第2コンデンサ5と、配線導体6と、ソルダーレジスト7と、を有している。第1絶縁層2および第2絶縁層4は、半導体素子Sを搭載する絶縁基板部分を構成する主要な部分である。また、第1コンデンサ3および第2コンデンサ5を、互いの電気的な短絡を抑制して保持する機能を有している。第1コンデンサ3および第2コンデンサ5は、半導体素子Sに電荷を供給する機能を有している。配線導体6は、第1コンデンサ3および第2コンデンサ5を半導体素子Sに電気的に接続する機能を有している。
第1絶縁層2は、例えばガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁樹脂を含浸させた絶縁材料を含んでいる。第1絶縁層2の厚みは、例えば200〜400μmに設定されている。第1絶縁層2は、第1コンデンサ3を収容する第1キャビティ8を有している。
第1絶縁層2は、例えば強化用のガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層して、加熱下でプレス加工を行うことで平板状に形成される。第1キャビティ8は、例えばレーザー加工により形成される。
第1コンデンサ3は、第1キャビティ8内に位置している。第1コンデンサ3は、例えばチップタイプ積層セラミックコンデンサが挙げられ、電荷の供給源になる静電容量を有している。これにより、半導体素子Sに電荷が安定して供給される。第1コンデンサ3は、例えば直方体形状をしている。そして、長手方向における両端に、互いに電気的に独立した第1の対電極3a、3bを有している。それぞれの電極長さL1は、例えば200〜300μmに設定されている。なお、第1キャビティ8の長手方向の寸法は、第1コンデンサ3の長手方向の寸法よりも例えば130〜150μm大きく設定されている。
第2絶縁層4は、例えばガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁樹脂を含浸させた絶縁材料を含んでいる。第2絶縁層4の厚みは、例えば200〜400μmに設定されている。第2絶縁層4は、第2コンデンサ5を収容する第2キャビティ9を有している。第2コンデンサ5は、第1コンデンサ3の上方に位置している。
第2絶縁層4は、例えば強化用のガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層して、加熱下でプレス加工を行うことで平板状に形成される。第2キャビティ9は、例えばレーザー加工により形成される。
第2コンデンサ5は、第2キャビティ9内に位置している。第2コンデンサ5は、例えばチップタイプ積層セラミックコンデンサが挙げられ、電荷の供給源になる静電容量を有している。これにより、半導体素子Sに電荷が安定して供給される。第2コンデンサ5は、例えば直方体形状をしている。そして、長手方向における両端に、互いに電気的に独立した第2の対電極5a、5bを有している。それぞれの電極長さL2は、例えば200〜300μmに設定されている。なお、第2キャビティ9の長手方向の寸法は、第2コンデンサ5の長手方向の寸法よりも例えば130〜150μm大きく設定されている。なお、第1コンデンサ3と第2コンデンサ5とは、配線導体6によって電気的に接続されている場合を示しているが、互いに電気的に独立していても構わない。
第2絶縁層4は、第1絶縁層2の上に封止用の絶縁層10を介して位置している。さらに、第1絶縁層2の下面および第2絶縁層4の上面には、別の封止用の絶縁層10が位置している。封止用の絶縁層10は、第1キャビティ8内および第2キャビティ9内にも位置しており、第1コンデンサ3および第2コンデンサ5をキャビティ内に固定する機能を有している。封止用の絶縁層10は、例えば上記のプリプレグ等の絶縁体を含んでいる。
なお、上面視において、第1コンデンサ3と第2コンデンサ5とは、第1の対電極3a、3bおよび第2の対電極5a、5bにおける各電極の並びが同じになる方向で、それぞれの少なくとも一部同士が重なり合う位置関係にあるとともに、上面視において、第1の対電極3a、3bと第2の対電極5a、5bとは、それぞれの少なくとも一部が重ならない状態で位置している。本例の場合は、第1キャビティ8および第2キャビティ9自体が、互いにずれており、第1コンデンサ3と第2コンデンサ5とが、上述の位置関係にある。ずれの大きさは、例えばそれぞれの電極長さL1またはL2と同じに設定されている。第1の対電極3a、3bおよび第2の対電極5a、5bにおける各電極の並びが同じになる方向で第1コンデンサ3および第2コンデンサ5が配置されているので、上面視において各コンデンサが占有する領域の増加を抑えることができる。これにより、例えば後述するスルーホール11等を形成する領域を確保することができる。
上側に位置する封止用の絶縁層10の上面と、下側に位置する封止用の絶縁層10の下面との間には、スルーホール11が位置している。また、下側に位置する封止用の絶縁層10には、第1の対電極3a、3bを底面とするビアホール12が位置している。上側に位置する封止用の絶縁層10には、第2の対電極5a、5bを底面とするビアホール12が位置している。スルーホール11およびビアホール12は、後述する配線導体6が内部に位置している。スルーホール11内の配線導体6は、上側の封止用の絶縁層10の上面に位置する配線導体6と、下側の封止用の絶縁層10の下面に位置する配線導体6とを電気的に接続している。ビアホール12内の配線導体6は、例えば封止用の絶縁層10表面の配線導体6と、対電極とを電気的に接続している。
スルーホール11は、例えばドリル加工やブラスト加工により形成される。ビアホール12は、例えばレーザー加工により形成される。
上側に位置する封止用の絶縁層10の上面と、下側に位置する封止用の絶縁層10の下面には、それぞれ積層用の絶縁層13が位置している。積層用の絶縁層13は、配線導体6の配置領域を確保する機能を有している。積層用の絶縁層13には、複数のビアホール12が位置している。積層用の絶縁層13は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の絶縁材料を含んでおり、内部には絶縁粒子が分散されている。
積層用の絶縁層13は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含む絶縁層用のフィルムを、真空下で配線導体6を覆うようにして封止用の絶縁層10表面に貼着して熱硬化することで形成される。
配線導体6は、第1絶縁層2の表面、第2絶縁層4の表面、封止用の絶縁層10の表面、積層用の絶縁層13の表面、スルーホール11およびビアホール12内に位置している。配線導体6は、例えばセミアディティブ法を用いて、銅めっき等の良導電性金属により形成されている。
ソルダーレジスト7は、積層用の絶縁層13の表面に位置している。ソルダーレジスト7は、例えばエポキシ樹脂やポリイミド樹脂等の絶縁材料を含んでいる。ソルダーレジスト7は、主に配線導体6を外部環境から保護するためのものである。ソルダーレジスト7は、積層用の絶縁層13の上面側において配線導体6の一部を露出する開口7Aを有している。また、積層用の絶縁層13の下面側において配線導体6の一部を露出する開口7Bを有している。開口7A内に露出する配線導体6は、例えば半導体素子Sの電極と接続するための第1パッド14として機能する。開口7B内に露出する配線導体6は、外部の電気基板と接続するための第2パッド15として機能する。
上述のように、本例の部品内蔵基板1は、上面視において、第1コンデンサ3と第2コンデンサ5とは、第1の対電極3a、3bおよび第2の対電極5a、5bにおける各電極の並びが同じになる方向で、それぞれの少なくとも一部同士が重なり合う位置関係にあるとともに、上面視において、第1の対電極3a、3bと第2の対電極5a、5bとは、それぞれの少なくとも一部が重ならない状態で位置している。このため、上面視において、第1コンデンサ3および第2コンデンサ5が占有する領域の面積の増大を抑制しつつ、第1の対電極3a、3bと第2の対電極5a、5bとの間隔を離して短絡を抑制することが可能になる。これにより、小型化かつ限られたスペースの中で多くの電荷を安定的に供給することができる部品内蔵基板を提供できる。
なお、上面視において、第1の対電極3a、3bと第2の対電極5a、5bとが重ならないようにするには、例えば上面視で第1コンデンサ3と第2コンデンサ5とをずらす必要がある。このようにずらした分だけ、上面視で第1コンデンサ3および第2コンデンサ5が占有する領域の面積は増えるが、ずらす大きさは300μm程度なので、上記の小型化を妨げる可能性は小さい。
図1の例では、上面視において、第1の対電極3a、3bと第2の対電極5a、5bとは、互いに重なっていない。つまり、第1の対電極3a、3bおよび第2の対電極5a、5bは、それぞれの全体が上面視において互いに離れ、全く重なっていない。この場合には、部品内蔵基板の小型化に対する効果は小さくなるものの電極間の短絡の抑制に有効である。
なお、第1の対電極3a、3bと第2の対電極5a、5bとは、互いに一部のみが重なっていない(つまり重なり合っている部分を含む)形態でも構わない。この場合には、電極間の短絡の抑制効果は小さくなる虞があるものの、部品内蔵基板の小型化に有効である。
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、上面視において、第1キャビティ8および第2キャビティ9自体が、互いにずれた状態で位置している場合を示した。しかし、図3に示すように、両キャビティがずれなく重なり合う状態で位置していても構わない。この場合、例えば両キャビティの長手方向の外径寸法が、両コンデンサの長手方向の外径寸法よりも電極長さL1またはL2程度大きく設定されている。そして、上面視において、第1コンデンサ3と第2コンデンサ5とは、第1の対電極3a、3bおよび第2の対電極5a、5bにおける各電極の並びが同じになる方向で、それぞれの一部同士が重なり合う位置関係にあるとともに、上面視において、第1の対電極3a、3bと第2の対電極5a、5bとは、それぞれの少なくとも一部が重ならない状態で位置している。このような形態の場合、各キャビティの壁面と各コンデンサの側面との間隔が広くなるため、封止用の絶縁層10が入り込みやすくなるため製造効率の向上に有利である。
また、上述の実施形態の一例においては、第1コンデンサ3および第2コンデンサ5の大きさが同じ場合を示したが、異なる大きさであっても構わない。この場合、例えば第1コンデンサ3を静電容量の大きな大型のものとし、第2コンデンサ5を内部インダクタンスの小さな小型のものとすると、豊富な電荷の供給および速やかな電荷の供給という点において有利である。第1コンデンサ3および第2コンデンサ5の大きさが上面視において互いに異なる場合の寸法差は、例えば200〜400μm程度である。第1コンデンサ3および第2コンデンサ5の大きさが上面視において互いに異なる場合には、第1の対電極3a、3bの極間距離(上面視における電極間の距離)および第2の対電極5a、5bの極間距離が互いに異なる場合がある。このときには、極間距離が大きい方の対電極内に他方の対電極を配置してもよい。
また、上述の実施形態の一例においては、第1コンデンサ3および第2コンデンサ5が一つずつ位置している場合を示したが、上記の位置関係にある第1コンデンサ3および第2コンデンサ5が、部品内蔵基板内に複数組位置していても構わない。この場合、複数の半導体素子が搭載される部品内蔵基板において、より多くの電荷を安定して供給することができる点において有利である。このような場合、複数組の第1コンデンサ3および第2コンデンサ5は、左右方向(第1絶縁層2等の上面に平行な方向)に配置される。
1 部品内蔵基板
2 第1絶縁層
3 第1コンデンサ
3a、3b 第1の対電極
4 第2絶縁層
5 第2コンデンサ
5a、5b 第2の対電極
8 第1キャビティ
9 第2キャビティ

Claims (3)

  1. 第1キャビティを有する第1絶縁層と、
    前記第1キャビティ内に在り、第1の対電極を有する第1コンデンサと、
    前記第1絶縁層上に位置しており、前記第1キャビティ上に第2キャビティを有する第2絶縁層と、
    前記第2キャビティ内に在り、第2の対電極を有する第2コンデンサと、
    を含んでおり、
    上面視において、前記第1コンデンサと前記第2コンデンサとは、前記第1の対電極および前記第2の対電極における各電極の並びが同じになる方向で、それぞれの少なくとも一部同士が重なり合う位置関係にあるとともに、上面視において、前記第1の対電極と前記第2の対電極とは、それぞれの少なくとも一部が重ならない状態で位置していることを特徴とする部品内蔵基板。
  2. 上面視において、前記第1の対電極と前記第2の対電極とは、互いに重なっていないことを特徴とする請求項1に記載の部品内蔵基板。
  3. 前記位置関係にある前記第1コンデンサおよび前記第2コンデンサを、複数組有していることを特徴とする請求項1または請求項2に記載の部品内蔵基板。
JP2017144084A 2017-07-26 2017-07-26 部品内蔵基板 Pending JP2019029388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017144084A JP2019029388A (ja) 2017-07-26 2017-07-26 部品内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017144084A JP2019029388A (ja) 2017-07-26 2017-07-26 部品内蔵基板

Publications (1)

Publication Number Publication Date
JP2019029388A true JP2019029388A (ja) 2019-02-21

Family

ID=65478813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017144084A Pending JP2019029388A (ja) 2017-07-26 2017-07-26 部品内蔵基板

Country Status (1)

Country Link
JP (1) JP2019029388A (ja)

Similar Documents

Publication Publication Date Title
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
US20170256497A1 (en) Electronic component built-in substrate and method for manufacturing the same
US9699909B2 (en) Wiring board with built-in electronic component
US9247654B2 (en) Carrier substrate and manufacturing method thereof
JP5462404B1 (ja) 部品内蔵基板及び部品内蔵基板用コア基材
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
KR101555403B1 (ko) 배선기판
JP5412002B1 (ja) 部品内蔵基板
KR20110006525A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2019029388A (ja) 部品内蔵基板
JP6105517B2 (ja) 配線基板
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
KR20150002493A (ko) 배선 기판
CN108122856B (zh) 半导体元件搭载基板
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
JP6068167B2 (ja) 配線基板およびその製造方法
JP2013168520A (ja) 電子装置
JP7010727B2 (ja) 配線基板
JP2017063153A (ja) 配線基板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP2018160569A (ja) 半導体素子搭載基板
JP2019079988A (ja) 配線基板
KR20170083464A (ko) 인쇄회로기판
KR20180060589A (ko) 반도체 소자 탑재 기판
JP2017045821A (ja) 半導体素子搭載基板