KR20180060589A - 반도체 소자 탑재 기판 - Google Patents

Abstract

절연 기판에 설치된 회로 도체와, 회로 도체와 접속된 복수의 반도체 소자 접속 패드와, 절연 기판 표면 상에 탑재된 반도체 소자와, 절연 기판 표면 또는 내부에 설치된 제 1 콘덴서 및 제 2 콘덴서와, 제 1 콘덴서를 반도체 소자 접속 패드 사이에 접속하는 제 1 도체 경로 및 제 2 콘덴서를 상기 반도체 소자 접속 패드 사이에 접속하는 제 2 도체 경로를 포함하는 반도체 소자 탑재 기판으로서, 제 1 도체 경로의 인덕턴스가 제 2 도체 경로의 인덕턴스보다 작고, 또한 상기 제 1 콘덴서의 용량이 상기 제 2 콘덴서의 용량보다 작음과 아울러 제 1 콘덴서의 내부 인덕턴스가 제 2 콘덴서의 내부 인덕턴스보다 작다.

Description

반도체 소자 탑재 기판{SEMICONDUCTOR DEVICE MOUNTING BOARD}

본 개시는 복수의 콘덴서를 구비하는 반도체 소자 탑재 기판에 관한 것이다.

최근, 휴대형 게임기나 통신 기기로 대표되는 전자기기의 고기능화, 소형화가 진행되는 중, 그것들에 사용되는 반도체 소자 탑재 기판에 있어서도 고기능화, 소형화가 요구되고 있다. 이 때문에, 연산 처리량이 증가한 반도체 소자에 대하여 한정된 스페이스 중에서 많은 전류를 안정적으로 공급할 필요가 있다.

이들의 요구에 따르기 위해서, 반도체 소자의 바로 아래에 복수의 콘덴서가 내장된 반도체 소자 탑재 기판이 있다. 이러한 콘덴서 내장의 기판은, 예를 들면 특허 제4863546호 공보에 개시되어 있다.

본 개시의 과제는 기판이 갖는 임피던스의 값을 억제해서 전류 변동을 작게 함으로써 전자기기를 안정적으로 작동시킬 수 있는 반도체 소자 탑재 기판을 제공하는 것이다.

본 개시의 일 실시형태에 따른 반도체 소자 탑재 기판은 복수의 절연층이 적층된 적층 구조를 갖는 절연 기판과, 절연 기판의 표면 및 내부에 설치된 회로 도체와, 절연 기판 표면에 설치되어 있고 회로 도체의 일부와 접속된 복수의 반도체 소자 접속 패드와, 절연 기판의 표면 상에 반도체 소자 접속 패드를 통해서 탑재된 반도체 소자와, 절연 기판의 표면 또는 내부에 설치된 제 1 콘덴서 및 제 2 콘덴서와, 회로 도체의 일부를 포함하고, 제 1 콘덴서를 소정의 반도체 소자 접속 패드 사이에 전기적으로 접속하는 제 1 도체 경로 및 상기 제 2 콘덴서를 상기 소정의 반도체 소자 접속 패드 사이에 전기적으로 접속하는 제 2 도체 경로를 포함하고, 상기 제 1 도체 경로의 인덕턴스가 상기 제 2 도체 경로의 인덕턴스보다 작고, 또한 상기 제 1 콘덴서의 용량이 상기 제 2 콘덴서의 용량보다 작음과 아울러 상기 제 1 콘덴서의 내부 인덕턴스가 상기 제 2 콘덴서의 내부 인덕턴스보다 작은 것을 특징으로 한다.

도 1은 본 개시의 반도체 소자 탑재 기판의 실시형태의 일례를 나타내는 개략 단면도이다.

우선, 도 1을 기초로 본 개시의 반도체 소자 탑재 기판(A)의 일례를 설명한다.

배선 기판(A)은 절연 기판(1)과, 회로 도체(2), 반도체 소자 접속 패드(3)와, 외부 접속 패드(4)와, 반도체 소자(S)와, 제 1 콘덴서(5)와, 제 2 콘덴서(6)를 포함한다.

이러한 반도체 소자 탑재 기판(A)은 코어용 절연층(1a)의 상하면에 빌드업용의 절연층(1b)이 적층되어서 형성되는 절연 기판(1)과, 절연 기판(1)의 표면 및 내부에 설치된 회로 도체(2)와, 절연 기판(1)의 표면에 설치되어 있고 회로 도체(2)의 일부와 접속된 복수의 반도체 소자 접속 패드(3)와, 절연 기판(1)의 표면 상에 반도체 소자 접속 패드(3)를 개재해서 탑재된 반도체 소자(S)와, 절연 기판(1)에 내장된 제 1 콘덴서(5) 및 제 2 콘덴서(6)를 구비하고 있다.

제 1 콘덴서(5)는 반도체 소자(S)가 탑재된 측의 절연 기판(1)의 상측 내에 내장되어 있고, 회로 도체(2)의 일부로 형성되는 제 1 도체 경로에 의해 소정의 반도체 소자 접속 패드(3)끼리의 사이에 전기적으로 접속된다.

제 2 콘덴서(6)는 절연 기판(1)에 있어서의 제 1 콘덴서(5)의 하방에 내장되어 있고, 회로 도체(2)의 일부로 형성되고, 제 1 도체 경로 길이보다 긴 제 2 도체 경로에 의해 상기 소정의 반도체 소자 접속 패드(3)끼리의 사이에 전기적으로 접속된다.

이와 같이, 반도체 소자(S) 바로 아래의 절연 기판(1) 내에 내장된 제 1 및 제 2 콘덴서(5, 6)를 각각 제 1 및 제 2 도체 경로를 통해서 반도체 소자(S)에 대하여 병렬로 접속함으로써 반도체 소자(S)에 많은 전류를 공급하는 구조를 취하고 있다.

반도체 소자(S)에 전류를 안정하게 공급하기 위해서는 제 1 콘덴서(5)의 용량과 제 2 콘덴서(6)의 용량의 합이 충분히 큰 것으로 하고, 제 1 콘덴서(5)의 내부 인덕턴스와 제 1 도체 경로의 인덕턴스의 합, 및 제 2 콘덴서(6)의 내부 인덕턴스와 제 2 도체 경로의 인덕턴스의 합의 적어도 일방을 가능한 한 작게 함으로써 도체 경로 전체로서의 임피던스값을 억제하는 것이 중요하다.

절연 기판(1)은 코어용 절연층(1a)의 상하면에 빌드업용 절연층(1b)이 적층되어 형성된다.

각 절연층(1a, 1b)은, 예를 들면 에폭시 수지나 비스말레이미드트리아진 수지 등의 열경화성 수지를 포함한다.

코어용 절연층(1a)의 상면 중앙부에는 오목부(7)가 형성되어 있다. 코어용 절연층(1a)의 하면 중앙부에는 오목부(8)가 형성되어 있다. 이들 각 오목부(7, 8)는, 예를 들면 블라스트 가공이나 레이저 가공에 의해 형성된다.

오목부(7)에는 제 1 콘덴서(5)가 적재되어 있다. 그리고, 코어용 절연층(1a)의 상면에 빌드업용 절연층(1b)을 오목부(7)와 제 1 콘덴서(5)의 간극을 충전하도록 적층함으로써 제 1 콘덴서(5)가 오목부(7) 내에 고정된다.

오목부(8)에는 제 2 콘덴서(6)가 적재되어 있다. 그리고, 코어용 절연층(1a)의 하면에 빌드업용 절연층(1b)을 오목부(8)와 제 2 콘덴서(6)의 간극을 충전하도록 적층함으로써 제 2 콘덴서(6)가 오목부(8) 내에 고정된다.

절연 기판(1)은 그 상측에 제 1 콘덴서의 전극(5t)을 저면으로 하는 복수의 비아홀(9)을 갖고 있다. 절연 기판(1)은 그 하측에 제 2 콘덴서의 전극(6t)을 저면으로 하는 복수의 비아홀(10)을 갖고 있다. 비아홀(9, 10)의 직경은 20∼100㎛ 정도이며, 예를 들면 레이저 가공에 의해 형성된다.

절연 기판(1)은 상하를 관통하는 복수의 스루홀(11)을 갖고 있다. 스루홀(11)의 직경은 50∼300㎛ 정도이며, 예를 들면 드릴 가공에 의해 형성된다.

회로 도체(2)는 절연 기판(1)의 상하면, 및 비아홀(9, 10) 내 및 스루홀(11) 내에 형성되어 있다. 비아홀(9) 내에 형성된 회로 도체(2)는 제 1 콘덴서의 전극(5t)과 접속되어 있다. 비아홀(10) 내에 형성된 회로 도체(2)는 제 2 콘덴서의 전극(6t)과 접속되어 있다.

스루홀(11) 내에 형성된 회로 도체(2)는 절연 기판(1)의 상하면의 회로 도체(2)끼리를 전기적으로 접속하고 있다.

회로 도체(2)는, 예를 들면 주지의 세미애디티브법이나 서브트랙티브법에 의해 동 도금 등의 양도전성 금속에 의해 형성된다.

반도체 소자 접속 패드(3)는 절연 기판(1)의 상면에 형성된 회로 도체(2)의 일부를 포함한다. 반도체 소자 접속 패드(3)는 절연 기판(1)의 상면에 피착된 솔더 레지스트층(12)에 형성된 개구(12a) 내에 노출되어 있다.

외부 접속 패드(4)는 절연 기판(1)의 하면에 형성된 회로 도체(2)의 일부를 포함한다. 외부 접속 패드(4)는 절연 기판(1)의 하면에 피착된 솔더 레지스트층(12)에 형성된 개구(12b) 내로 노출되어 있다.

반도체 소자(S)는, 예를 들면 마이크로프로세서나 반도체 메모리 등을 들 수 있고, 실리콘이나 게르마늄으로 형성된다. 반도체 소자(S)의 전극은, 예를 들면 땜납 범프(B)를 통해서 반도체 소자 접속 패드(3)에 접속된다.

제 1 콘덴서(5) 및 제 2 콘덴서(6)는, 예를 들면 세라믹을 포함하는 유전체와 동을 포함하는 전극을 교대로 적층해서 형성되어 있다. 제 1 및 제 2 콘덴서(5, 6)는 최외층 2개소에 각각 전극(5t) 및 전극(6t)을 갖고 있다.

제 2 콘덴서(6)의 용량은 제 1 콘덴서(5)의 용량보다 커서 반도체 소자(S)에 보다 많은 전류를 공급할 수 있다. 그 한편으로, 제 1 콘덴서(5)의 내부 인덕턴스는 제 2 콘덴서(6)의 내부 인덕턴스보다 작아서 전류 공급 경로의 임피던스의 저감에 유리하다.

제 1 콘덴서(5)는 반도체 소자 접속 패드(3)에 접속되어 있고 비아홀(9) 내에 형성된 회로 도체(2)를 포함하는 제 1 도체 경로를 통해서 반도체 소자(S)에 전기적으로 접속된다.

제 2 콘덴서(6)는 반도체 소자 접속 패드(3)에 접속되어 있고 절연 기판(1)의 상하면 및 스루홀(11) 내, 및 비아홀(10) 내에 형성된 회로 도체(2)를 포함하는 제 2 도체 경로를 통해서 반도체 소자(S)에 전기적으로 접속된다.

이와 같이, 제 1 도체 경로 길이는 제 2 도체 경로 길이보다 짧기 때문에, 제 1 도체 경로의 인덕턴스는 제 2 도체 경로의 인덕턴스보다 작다.

복수의 도체 경로를 갖는 종래의 반도체 소자 탑재 기판에 있어서는, 예를 들면 제 2 도체 경로 길이가 제 1 도체 경로 길이보다 길 경우, 제 2 도체 경로의 인덕턴스가 제 1 도체 경로의 인덕턴스보다 커져버리는 경우가 있다.

이 때문에, 제 1 도체 경로와 접속되는 제 1 콘덴서(5)의 내부 인덕턴스, 및 제 2 도체 경로와 접속되는 제 2 콘덴서(6)의 내부 인덕턴스의 대소 관계를 고려하지 않으면, 도체 경로 전체로서의 임피던스값을 억제할 수 없어서 전류 변동이 커져 버린다. 그 결과, 전자 기기를 안정적으로 작동시킬 수 없게 될 우려가 있다.

이것에 대하여, 본 개시의 반도체 소자 탑재 기판(A)은 내부 인덕턴스가 제 2 콘덴서(6)보다 작은 제 1 콘덴서(5)를 인덕턴스가 작은 제 1 도체 경로와 접속하고 있다. 이것에 의해, 인덕턴스 성분이 보다 작은 경로를 확보해서 도체 경로 전체로서 임피던스값을 억제할 수 있다.

또한, 제 2 도체 경로에 접속되는 제 2 콘덴서(6)의 용량을 제 1 콘덴서(5)의 용량보다 큰 것으로 함으로써, 제 1 콘덴서(5)의 용량과 제 2 콘덴서(6)의 용량의 합을 충분히 큰 것으로 할 수 있다.

그 결과, 반도체 소자(S)에 전류 변동을 억제한 많은 전류를 공급할 수 있다. 그 때문에 전자 기기를 안정적으로 작동가능한 반도체 소자 탑재 기판(A)을 제공할 수 있다.

Claims (2)

1. 복수의 절연층이 적층된 적층 구조를 갖는 절연 기판과, 상기 절연 기판의 표면 및 내부에 설치된 회로 도체와, 상기 절연 기판 표면에 설치되어 있고 상기 회로 도체의 일부와 접속된 복수의 반도체 소자 접속 패드와, 상기 절연 기판의 표면 상에 상기 반도체 소자 접속 패드를 개재하여 탑재된 반도체 소자와, 상기 절연 기판의 표면 또는 내부에 설치된 제 1 콘덴서 및 제 2 콘덴서와, 상기 회로 도체의 일부를 포함하고, 상기 제 1 콘덴서를 소정의 상기 반도체 소자 접속 패드 사이에 전기적으로 접속하는 제 1 도체 경로 및 상기 제 2 콘덴서를 상기 소정의 반도체 소자 접속 패드 사이에 전기적으로 접속하는 제 2 도체 경로를 포함하고, 상기 제 1 도체 경로의 인덕턴스가 상기 제 2 도체 경로의 인덕턴스보다 작고, 또한 상기 제 1 콘덴서의 용량이 상기 제 2 콘덴서의 용량보다 작음과 아울러 상기 제 1 콘덴서의 내부 인덕턴스가 상기 제 2 콘덴서의 내부 인덕턴스보다 작은 것을 특징으로 하는 반도체 소자 탑재 기판.
2. 제 1 항에 있어서,
   상기 제 1 도체 경로 길이는 제 2 도체 경로 길이보다 짧은 반도체 소자 탑재 기판.

Images