JP2009004457A

JP2009004457A - コンデンサ内蔵多層基板

Info

Publication number: JP2009004457A
Application number: JP2007161871A
Authority: JP
Inventors: Keizo Kawamura; 敬三川村; Akitoshi Wakawa; 明俊和川; Takefumi Yoshikawa; 武文吉川
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2007-06-19
Filing date: 2007-06-19
Publication date: 2009-01-08

Abstract

【課題】クロストークを抑えることにより、信号線がセラミック基板を貫通するように形成できるようにして、より一層の小型化が可能なビルドアップ多層基板を得る。
【解決手段】セラミック基板１１は、コンデンサ電極１３と接続する引出導体が通る第一のスルーホール１４と、セラミック基板１１を貫通する信号線１５１が通りかつ前記コンデンサ電極１３と重ならない位置に形成された第ニのスルーホール１５とを有しており、第二のスルーホール１５の内径は、第一のスルーホール１４の内径よりも大きくされている。第二のスルーホール１５を通る信号線１５１の周囲にはセラミック基板１１を構成するセラミック誘電体１２よりも誘電率が低い絶縁体１５２が被覆されている。
【選択図】図１

Description

本発明は、コンデンサを内蔵したセラミック基板をコアとしたビルドアップ多層基板に関するものである。

近年、電子機器の小型化及び高機能化が要求されてきている。このような電子機器を構成する電子回路も、小型化とともに、限られた面積により多くの電子部品を実装する高密度実装が要求されてきている。

このような要求に応えるため、絶縁層と配線導体とを交互に積み重ねた多層配線基板が用いられている。この多層配線基板は、配線を基板内部に埋設して、基板表面には電子部品の端子と電気的に接続するためのランドを設けることができるため、部品の実装面積を大きくすることができ、高密度実装が可能になる。このような多層配線基板としてはビルドアップ多層基板が挙げられる。このビルドアップ多層基板は、セラミックや樹脂の基板をコア基板として、このコア基板の一方の面または両方の面の上に、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂と、メッキ等の方法で形成される配線導体とを交互に積層形成して得られるものである。

さらに近年では、より一層の高密度実装のために、コア基板として例えばコンデンサ内蔵セラミック基板を用いる手段が提案されている。このようなコンデンサ内蔵セラミック基板では、内部電極の引出しにスルーホール導体が用いられる。また、基板の一方の面の回路と他方の面の回路とを接続する信号線も、コア基板を貫通するスルーホール導体で形成される。しかし、このようなコンデンサ内蔵セラミック基板では、次のような問題があった。信号線を、セラミック基板を貫通するスルーホールで形成した場合、信号線と、コンデンサの引出し用スルーホールが近接するように形成される。セラミック基板がアルミナやガラスセラミックス等の比較的誘電率の低いセラミックスで構成されている場合は特に問題はないが、高い静電容量を得るために誘電率の高いチタン酸バリウム名等の誘電体セラミックスを用いたセラミック基板の場合には、信号線と、隣接する引出し用スルーホールとの間に浮遊容量が発生し、これによりクロストークが発生してしまうという問題があった。

このような問題に対処するために、特開２００７−９６２９１号公報に開示されているように、樹脂製の基板にコンデンサ内蔵セラミック基板を埋設したものをコア基板として、このコア基板上に絶縁性樹脂と配線導体とを交互に積層したビルドアップ層が形成されたコンデンサ内蔵多層基板が提案されている。このような多層基板では、信号線を誘電率の低い樹脂製のコア基板に設けたスルーホールに迂回させる手段が採られる。そのため、信号線のクロストークを防止することができる。

特開２００７−９６２９１号公報

しかし、近年の電子機器は動作周波数の高周波化によって、例えばＧＨｚオーダーの高周波の信号が回路内を流れるようになってきている。そのため、このような迂回させた信号線では、線路長が長くなることによってインダクタンスが大きくなり、信号の遅延が発生するという問題がでてきた。また、小型化が進むにつれて、コア基板に誘電率の低い樹脂製の部分を確保することが困難になってきている。そのため、信号線を迂回させることが難しくなってきている。

本発明では、上記の問題を解決して、信号線がセラミック基板を貫通するように形成することができるようにして、より一層の小型化が可能なビルドアップ多層基板を得るものである。

本発明は、セラミック誘電体からなる基体の内部にコンデンサ電極が埋設されたセラミック基板をコア基板とし、前記セラミック基板の少なくとも一方の面に、絶縁性樹脂層と配線導体層とを交互に積層したビルドアップ層が形成されたコンデンサ内蔵多層基板において、前記セラミック基板は、前記コンデンサ電極と接続する引出導体が通る第一のスルーホールと、前記セラミック基板を貫通する信号線が通りかつ前記コンデンサ電極が形成されていない位置に形成された第ニのスルーホールと、を有し、前記第二のスルーホールの内径は、前記第一のスルーホールの内径よりも大きく、前記第二のスルーホールを通る信号線の周囲には前記セラミック基板を構成するセラミック誘電体よりも誘電率が低い絶縁体が被覆されているコンデンサ内蔵多層基板を提案する。

上記の手段によれば、信号線はセラミック基板の誘電体層よりも誘電率が低い絶縁体によって被覆されているので、浮遊容量が低減され、クロストークの発生を抑えることができる。このように、信号線のクロストークを抑えることによって、信号線を、セラミック基板を貫通させるように形成できる。

また、信号線がセラミック基板を貫通するように形成できるようになることで、信号線を迂回させる必要がなくなる。これによって信号線の線路長を短縮することができるので、高い周波数の信号が入力されても信号の遅延の発生を低減することができる。

また、コア基板に信号線を迂回させるための部分を形成する必要がなくなるので、コア基板を比較的誘電率の高いセラミック基板のみで形成できるようになる。これによりコンデンサ内蔵多層基板のより一層の小型化が可能になる。

本発明によれば、浮遊容量を低減してクロストークを抑えることにより、信号線がセラミック基板を貫通するように形成することができるようになり、より一層の小型化が可能なビルドアップ多層基板を得ることができる。

本発明のコンデンサ内蔵多層基板に係る実施形態を、図面に基づいて説明する。図１に示すコンデンサ内蔵多層基板１０は、コンデンサを内蔵したセラミック基板１１をコア基板とし、このセラミック基板１１の上面にビルドアップ層２０が形成され、下面にビルドアップ層３０が形成されている。このコンデンサ内蔵多層基板１０の上面は、例えば半導体装置５１が搭載可能にされており、下面は、例えば半田ボール４１によって図示しないマザーボードと電気的に接続可能にされている。ビルドアップ層２０は、絶縁層２１、配線導体２１２、絶縁層２２、配線導体２２２、絶縁層２３及び配線導体２３２を順次積層して形成されている。一方ビルドアップ層３０は、絶縁層３１、配線導体３１２、絶縁層３２、配線導体３２２、絶縁層３３及び配線導体３３２を順次積層して形成されている。また、半導体装置５１は、接続パッド５２及びバンプ５３を介してコンデンサ内蔵多層基板１０の配線導体２３２と電気的に接続される。また、コンデンサ内蔵多層基板１０は、配線導体３３２及び半田ボール４１を介して図示しないマザーボートと電気的に接続される。なお、コンデンサ内蔵多層基板１０は、図４に示すように、セラミック基板１１の上面のみにビルドアップ層２０を形成したものでも良い。

セラミック基板１１は、図２に示すように、セラミック誘電体１２からなる基体の内部にコンデンサ電極１３が埋設されており、複数のコンデンサ電極１３がセラミック誘電体１２を介して対向するように重ねられて、コンデンサが形成されている。コンデンサ電極１３は第一のスルーホール１４を通る引出導体と電気的に接続されてセラミック基板１１表面に引き出され、端子電極１４１に接続されている。また、コンデンサ電極１３が形成されていない位置に形成された第二のスルーホール１５を通ってセラミック基板１１を貫通する信号線１５１が形成されている。この信号線１５１は絶縁体１５２に被覆され、セラミック基板１１で端子電極１５３と電気的に接続されている。この絶縁体１５２は、セラミック基板１１を構成するセラミック誘電体１２よりも誘電率が低くなっている。

信号線１５１が通る第ニのスルーホール１５は、図３に示すように、その内径ｒ２が、コンデンサ電極１３と接続する引出導体が通る第一のスルーホール１４の内径ｒ１よりも大きく形成されている。このようにすることによって、第ニのスルーホール１５に、絶縁体１５２を被覆した信号線１５１を通すことができる。

このような構造によれば、信号線１５１と、隣接する第一のスルーホール１４との間に誘電率の低い部分が形成されるので、これらの間に発生する浮遊容量を低減することができる。浮遊容量を低減することにより、信号線１５１と、隣接する第一のスルーホール１４との間の容量結合が低減されるため、クロストークを抑えることができる。

セラミック基板１１を構成するセラミック誘電体１２の材料としては、チタン酸バリウムあるいはチタン酸ジルコン酸バリウム等を主相とする誘電体磁器組成物が挙げられる。これらの誘電体磁器組成物は、誘電率が２０００以上であるため、高い静電容量を有するコンデンサを内蔵させることができる。コンデンサ電極１３を構成する材料としては、セラミック基板１１を焼成するときに同時に焼成されるので、用いる誘電体磁器組成物や焼成温度によって選択される。具体的にはＮｉ、Ｃｕ、Ａｇ、Ｐｄなどが挙げられる。また、第一のスルーホール１４を通る引出導体及び端子電極１４１についても、コンデンサ電極１３と同じ材料を用いることができる。信号線１５１及び端子電極１５３を構成する材料としては、これらが回路の配線の一部であることを考慮して、Ｃｕが用いられる。また、絶縁体１５２を構成する材料としては、アルミナ等のフィラーを添加したガラスセラミックス等も挙げられるが、製造のしやすさ等の観点から、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂を用いるのが好ましい。

このようなセラミック基板１１は、次のようにして得られる。まず、例えばチタン酸バリウムを主相とする誘電体磁器材料を、例えばポリビニルブチラール等の有機バインダーと混合してセラミックスラリーを得る。このセラミックスラリーをドクターブレード法等によってシート状に形成し、セラミックグリーンシートを得る。このセラミックグリーンシートに、スクリーン印刷法によってＮｉ導電ペーストを塗布し、コンデンサ電極１３となる略矩形状の電極パターンを形成する。次に電極パターンを形成したセラミックグリーンシートを所望の大きさに打ち抜いて、これを所望の枚数積み重ねて、電極パターンが長さ方向に交互にずれて重なっている未焼成の積層体を得る。

次にこの未焼成の積層体の、電極パターンの端部付近に対応する位置に、ドリル加工機等で第一のスルーホール１４となる貫通孔を形成する。また、電極パターンが形成されていない位置に、ドリル加工機で第ニのスルーホール１５となる貫通孔を形成する。このとき、第二のスルーホール１５は第一のスルーホール１４を形成するときに用いたドリルの２〜３倍の直径のドリルを用いて形成する。次に第一のスルーホール１４となる貫通孔に例えばスクリーン印刷法等によってＮｉ導電ペーストを充填し、同時に第一のスルーホール１３の引出位置に所定の形状（例えば円形）でＮｉ導電ペーストを塗布して、引出導体及び端子電極１４１となるものを形成する。次いでこの積層体を１２００℃程度の還元雰囲気中で焼成する。

次にこの焼成した積層体の、第二のスルーホール１５内に、例えばエポキシ樹脂等の絶縁性樹脂を充填して硬化させる。次に第ニのスルーホールに充填された絶縁性樹脂に、レーザ加工機によって貫通孔を形成する。続いて、積層体をメッキレジストで被覆し、第二のスルーホール１５周辺のレジストを所定の形状（例えば円形）で除去する。次にＣｕ無電解メッキまたはＣｕ電解メッキによって第二のスルーホール１５内の絶縁性樹脂に形成された貫通孔内にＣｕ金属を析出させて信号線１５１を形成するとともに、セラミック基板表面に信号線に接続する端子電極１５３を形成する。

このようにして得られたセラミック基板１１に、ビルドアップ層２０及び３０を形成することによって、本発明のコンデンサ内蔵多層基板１０が得られる。ビルドアップ層２０及び３０は、既存のビルドアップ層を形成する方法を用いることができる。

まず、セラミック基板１１の一方の面に絶縁層２１を形成し、他方の面に絶縁層３１を形成する。絶縁層２１及び３１を構成する材料としては、エポキシ樹脂やポリイミド樹脂等が挙げられる。絶縁層２３及び３１の形成方法としては、シート状の樹脂を圧着する方法や液状の樹脂を塗布して硬化させる方法等がある。続いてコンデンサの端子電極１４１及び信号線の端子電極１５３に対応する位置の樹脂を、レーザ加工機で除去し、バイアホール２１１及び３１１を形成する。ついで配線導体２１２及び３１２を形成する。配線導体２１２及び３１２の形成方法としては、所定のパターンでメッキレジストを形成して無電解Ｃｕメッキまたは電解Ｃｕメッキで金属層を形成した後レジストを除去する方法、全面に無電解Ｃｕメッキまたは電解Ｃｕメッキによって金属層を形成した後エッチングによって所定のパターンに形成する方法および銅箔を貼り付けた後エッチングによって所定のパターンに形成する方法等がある。

続いて、絶縁層２１の上に絶縁層２２を形成し、同様の方法でバイアホール２２１、配線導体２２２を形成する。また、絶縁層３１の上に絶縁層３２を形成し、同様の方法でバイアホール３２１、配線導体３２２を形成する。以後同様にして片側３層のビルドアップ層２０及び３０が形成される。

このようにして形成されたコンデンサ内蔵多層基板は、高誘電率のセラミック基板内に信号線を貫通させることができるようになるので、配線の線路長を短くすることができる。これによってより小型の電子回路を得ることができるようになる。また、動作周波数の高周波化が進んでも、インダクタンスの増大による信号の遅延を防止することができるので、電子機器の高周波化にも対応が可能になる。

本発明のコンデンサ内蔵多層基板の一例を示す模式断面図である。本発明のコンデンサ内蔵多層基板のコア基板を示す模式断面図である。図２の点線Ａの部分拡大図である。本発明のコンデンサ内蔵多層基板の別例を示す模式断面図である。

符号の説明

１０コンデンサ内蔵多層基板
１１セラミック基板
１２セラミック誘電体
１３コンデンサ電極
１４第一のスルーホール
１５第ニのスルーホール
２０、３０ビルドアップ層
２１、２２、２３、３１、３２、３３絶縁層
４１半田ボール
５１半導体装置
５２接続パッド
５３バンプ
１４１、１５３端子電極
１５１信号線
１５２絶縁体
２１１、２２１、２３１、３１１、３２１、３３１バイアホール
２１２、２２２、２３２、３１２、３２２、３３２配線導体

Claims

セラミック誘電体からなる基体の内部にコンデンサ電極が埋設されたセラミック基板と、前記セラミック基板の少なくとも一方の面に絶縁性樹脂層と配線導体層とを交互に積層して形成されたビルドアップ層と、を有するコンデンサ内蔵多層基板において、
前記セラミック基板は、前記コンデンサ電極と接続する引出導体が通る第一のスルーホールと、前記セラミック基板を貫通する信号線が通りかつ前記コンデンサ電極が形成されていない位置に形成された第ニのスルーホールと、を有し、
前記第二のスルーホールの内径は、前記第一のスルーホールの内径よりも大きく、前記第二のスルーホールを通る信号線の周囲には前記セラミック基板を構成するセラミック誘電体よりも誘電率が低い絶縁体が被覆されている
ことを特徴とするコンデンサ内蔵多層基板。