JP2010153667A - 配線基板及びその製造方法 - Google Patents

Abstract

【課題】コンデンサ等を配線基板に内蔵する場合、半導体チップと外部との間で誘電率が低い信号配線を構成し、信号の伝送遅延を抑制可能な配線基板を提供する。
【解決手段】本発明の配線基板１０は、半導体チップ２００（搭載部品）を載置し、上下を貫通する収容穴部１１ａが開口されたコア材１１と、収容穴部１１ａに収容されくり抜き部１００ａが形成されたコンデンサ１００（内蔵部品）と、コア材１１の上下にそれぞれ絶縁層及び導体層を交互に積層形成した配線積層部１２、１３と、収容穴部１１ａとコンデンサ１００の間隙部、及びくり抜き部１００ａに充填されコンデンサ１００の材料より誘電率が低い樹脂充填材５０、５１と、樹脂充填材５１を貫通するスルーホール導体６０を備えている。スルーホール導体６０は第１配線積層部１２を介して半導体チップ１００に接続される信号配線として用いられ、低い誘電率により信号の伝送遅延を抑制し得る。
【選択図】図１

Description

本発明は、コア材に開口された収容穴部に内蔵部品を収容した配線基板に関するものである。

従来から、多数の回路素子を形成した半導体チップを載置するためのパッケージが広く用いられている。パッケージの構造としては、例えば、コア材を配置し、その上下に導体層及び絶縁層を交互に積層した配線積層部を形成した配線基板が知られている。このような配線基板には、載置される半導体チップに対して電源供給のための電源配線、グランド配線、データや制御信号の送受信のための信号配線などの配線構造を設ける必要がある。半導体チップが載置された配線基板は、プリント基板等の外部基材に実装され、半導体チップの多数の端子と外部基材が配線基板の配線構造を経由して電気的に接続される。

一方、半導体チップに供給される電源を安定化させるために、パッケージにコンデンサを配置して電源配線に接続することが望ましい。この場合、コンデンサを配線基板上に搭載する構成では、コンデンサの配置領域を確保するために他の搭載部品の配置の自由度が低下するとともに、コンデンサや半導体チップとの配線距離が他の配線等に制限されるために長くなり、配線抵抗やインダクタンスが大きくなるので、半導体チップに供給される電源電圧の降下などの特性劣化を招く。また、配線基板の完成後にコンデンサを搭載する必要があるため製造工程が複雑になる。一方、これらの欠点を是正すべく、配線基板の内部にコンデンサを内蔵する手法が提案されている（例えば、特許文献１参照）。このようにコンデンサを配線基板に内蔵すれば、配線基板上に搭載する場合に比べて搭載部品に近接してコンデンサを配置することができる。
特開２００４−２２８１９０号公報

しかし、上記従来の手法を採用したパッケージにおいては、配線基板上に載置された半導体チップの直下の領域にコンデンサが内蔵されるので、半導体チップの信号端子から延伸される信号配線はコンデンサの領域を避けて引き回す配置にせざるを得ない。そのため、配線基板の中央上部に載置された半導体チップから周辺領域を経由して信号配線を延伸し、それをビア導体で積層方向に接続する配線構造となるので、配線の自由度が小さくなり、さらにはパッケージサイズの増大につながる。ここで、コンデンサ自体に形成されるビア導体を信号配線として用いる構造も考えられるが、コンデンサは誘電率が比較的大きいセラミックからなるのが一般的であるため、配線基板のビア導体に比べるとコンデンサのビア導体を用いて信号を伝送させる場合の遅延が大きくなることは避けられない。

本発明はこれらの問題を解決するためになされたものであり、半導体チップを載置し、その直下の領域に内蔵部品を収容した配線基板において、コンデンサの領域を避けることなく半導体チップと外部基材との間に信号配線を配置し、誘電率が低い信号配線を構成して信号の伝送遅延を抑えるとともに、小型化に適した配線基板を提供することを目的とする。

上記課題を解決するために、本発明の配線基板は、搭載部品を載置し、当該搭載部品と外部基材との間を電気的に接続する配線基板であって、上面及び下面を貫通する収容穴部が開口されたコア材と、前記収容穴部に収容され、上面及び下面を貫通するくり抜き部が形成された内蔵部品と、前記コア材の上面側に絶縁層及び導体層を交互に積層形成した第１配線積層部と、前記コア材の下面側に絶縁層及び導体層を交互に積層形成した第２配線積層部と、前記くり抜き部に充填され、前記内蔵部品の材料より誘電率が低い樹脂充填材と、前記くり抜き部における前記樹脂充填材を貫通するスルーホール導体とを備え、前記スルーホール導体を、前記第１配線積層部を介して前記搭載部品に接続される信号配線として用いるように構成されている。

本発明の配線基板によれば、コア材の収容穴部に内蔵部品を収容し、内蔵部品のくり抜き部を樹脂充填材で充填し、その樹脂充填材を貫通するスルーホール導体を形成し、これを搭載部品に接続される信号配線として用いる構造を実現した。これにより、搭載部材から外部基材に信号配線を延伸する場合、コンデンサが配置されない周辺領域に引き回すことなく、直下の短い経路を通すことができるともに、信号配線の周囲の材料を低い誘電率で形成できる。よって、搭載部品に入出力される伝送信号の遅延を防止できるとともに、配線基板における配置の自由度を高めてパッケージの小型化を実現することができる。

本発明において、前記樹脂充填材を、前記くり抜き部に加えて、前記収容穴部と前記内蔵部品の側面との間隙部に充填してもよい。

本発明において、前記スルーホール導体は、前記搭載部品の中央部の直下に設けることが望ましい。これにより、搭載部品と外部基材との間で、信号配線を最短の経路で接続することができる。

本発明において、前記内蔵部品は、セラミック焼結体を用いて構成されたコンデンサを用いることができる。この場合、前記コンデンサは、例えば、正極となる第１内部電極層及び負極となる第２内部電極層と、前記第１内部電極層に接続された複数の第１ビア導体と、前記第２内部電極層に接続された複数の第２ビア導体とを有する構造とし、前記複数の第１ビア導体及び前記複数の第２ビア導体を前記スルーホール導体の周囲に配置することができる。

本発明において、前記スルーホール導体は、例えば、内壁に銅メッキを形成し、空洞部に閉塞体となる樹脂を充填した構造を持たせることができる。これにより、導電率が高く、かつ誘電率が低い信号配線を容易に形成することができる。

本発明において、前記くり抜き部における前記樹脂充填材には、複数の前記信号配線として用いられる複数の前記スルーホール導体を形成し、当該複数の信号配線の配置密度を１０ｍｍ^２当り８本以上とすることが望ましい。

上記課題を解決するために、本発明の配線基板の製造方法は、搭載部品と外部基材との間を電気的に接続する配線基板の製造方法であって、内蔵部品に、上面及び下面を貫通するくりぬき部を形成する工程と、コア材の上面及び下面を貫通し、収容穴部を開口する工程と、前記コア材及び前記内蔵部品の上面及び下面を互いに同方向にした状態で、前記内蔵部品を前記収容穴部に収容する工程と、前記内蔵部品の前記くり抜き部に、前記内蔵部品の材料よりも誘電率が低い樹脂充填材を充填する工程と、前記内蔵部品に、前記樹脂充填材を貫通するスルーホール導体を形成し、当該スルーホール導体の空洞部に樹脂を充填して閉塞体を形成する工程と、前記コア材の上面側に絶縁層及び導体層を交互に積層し、前記スルーホール導体と前記搭載部品の信号用の接続端子とを接続する配線構造を含む第１配線積層部を形成する工程と、前記コア材の下面側に絶縁層及び導体層を交互に積層し、第２配線積層部を形成する工程とを含んでいる。

本発明の製造方法において、前記樹脂充填材を、前記くり抜き部に加えて、前記収容穴部と前記内蔵部品の側面との間隙部に充填してもよい。

本発明の製造方法において、セラミックグリーンシートの一方の面上に、正極となる内部電極層用ペーストを塗布した第１塗布膜と負極となる内部電極層用ペーストを塗布した第２塗布膜とを形成する工程と、前記第１塗布膜を形成したシートと前記第２塗布膜を形成したシートとを積層した積層体を得る工程と、所定の位置にビア用貫通孔を形成する工程と、前記第１塗布膜に接続されかつ第１充填体となるビア導体用ペーストを前記ビア用貫通孔に充填するとともに、前記第２塗布膜に接続されかつ第２充填体となるビア導体用ペーストを前記ビア用貫通孔に充填する工程と、前記第１充填体及び前記第２充填体のそれぞれの上端及び下端に接するようにメタライズ層を形成する工程と、前記積層体の中央部に前記くり抜き部を形成する工程と、前記各工程における各形成物を一体的に焼成することにより、前記内蔵部品としてのコンデンサを得る工程と、をさらに含んでいてもよい。

本発明の製造方法において、前記内蔵部品の前記樹脂充填材を貫通する前記スルーホール導体に加えて、前記コア材の上面及び下面を貫通するスルーホール導体を同時に形成してもよい。

本発明によれば、搭載部品を載置する配線基板にコンデンサ等の内蔵部品を収容する場合、内蔵部品をくり抜いて樹脂充填材を充填した部分を貫通するスルーホール導体を形成し、これを信号配線として用いる構造を採用したので、配線基板上で直下のコンデンサを避けて信号配線を引き回す必要がなくなる。これにより、信号の伝送遅延の防止と、配線基板の小型化を実現することができる。また、スルーホール導体の周囲に低誘電率の材料を容易に配置できるので、伝送遅延を抑えることができる。

以下、本発明を適用した配線基板の好適な実施形態について、図面を参照しながら説明する。

図１は、本実施形態の配線基板の概略の断面構造を示す図である。図１に示す配線基板１０は、コア材１１と、コア材１１の上面側の第１配線積層部１２と、コア材１１の下面側の第２配線積層部１３とを含む構造を有している。本実施形態の配線基板１０は、その内部に内蔵部品としてのコンデンサ１００が内蔵されているとともに、上部に搭載部品としての半導体チップ２００が載置されている。

コア材１１は、例えば、ＳｉＯ_２などのフィラー材を含有するエポキシ樹脂からなる。コア材１１の上面には導体層２１が形成され、コア材１１の下面には導体層２２が形成されている。コア材１１には、中央を矩形状に貫通する収容穴部１１ａが形成され、この収容穴部１１ａにコンデンサ１００が埋め込まれた状態で収容されている。また、このコンデンサ１００の中央部にはくり抜き部１００ａが形成されている。収容穴部１１ａとコンデンサ１００の側面との間隙部には、樹脂充填材５０が充填されるとともに、コンデンサ１００のくり抜き部１００ａにも樹脂充填材５１が充填されている。なお、コンデンサ１００の詳細な構造については後述する。樹脂充填材５０、５１としては、例えば高分子材料からなる熱硬化性樹脂が用いられる。樹脂充填材５０はコンデンサ１００を固定する役割を有し、コンデンサ１００及びコア材１１が変形する際に樹脂充填材５０が吸収するように作用する。

コア材１１には、所定箇所を積層方向に貫通する複数のスルーホール導体３０が形成されている。スルーホール導体３０の内部は、例えばガラスエポキシ等からなる閉塞体３１で埋められている。同様に、コンデンサ１００の樹脂充填材５１にも複数のスルーホール導体６０が形成され、スルーホール導体６０の内部は閉塞体６１で埋められている。スルーホール導体３０、６０は、各導体層２１、２２における任意の配線パターンを積層方向に接続導通する役割を有する。本実施形態では、コンデンサ１００の樹脂充填材５１に形成されたスルーホール導体６０が信号配線として用いられるが、詳しくは後述する。

第１配線積層部１２は、コア材１１の上面側に積層形成された樹脂絶縁層１４、１６と、樹脂絶縁層１４の上面に形成された導体層２３と、樹脂絶縁層１６の上面に形成された複数の端子パッド２５と、樹脂絶縁層１６の上面を覆うソルダーレジスト層１８とからなる構造を有する。樹脂絶縁層１４の所定位置には、各導体層２１、２３を積層方向に接続導通する複数のビア導体３２が設けられ、樹脂絶縁層１６の所定位置には、導体層２３と端子パッド２５を積層方向に接続導通する複数のビア導体３４が設けられている。ソルダーレジスト層１８は、複数箇所が開口されて複数の端子パッド２５が露出し、そこに複数の半田バンプ４０が形成されている。各々の半田バンプ４０は、配線基板１０に載置される半導体チップ２００の各パッド２０１に接続される。

第２配線積層部１３は、コア材１１の下面側に積層形成された樹脂絶縁層１５、１７と、樹脂絶縁層１５の下面に形成された導体層２４と、樹脂絶縁層１７の下面に形成された複数のＢＧＡ用パッド２６と、樹脂絶縁層１７の下面を覆うソルダーレジスト層１９とからなる構造を有する。樹脂絶縁層１５の所定位置には、各導体層２２、２４を積層方向に接続導通する複数のビア導体３３が設けられ、樹脂絶縁層１７の所定位置には、導体層２４とＢＧＡ用パッド２６を積層方向に接続導通する複数のビア導体３５が設けられている。ソルダーレジスト層１９は、複数箇所が開口されて複数のＢＧＡ用パッド２６が露出し、そこに複数の半田ボール４１が接続される。配線基板１０をＢＧＡパッケージとして用いる場合、複数の半田ボール４１を介して、外部基材（不図示）と配線基板１０の各部との電気的接続が可能となる。

本実施形態の配線基板１０の構造上の特徴は、内蔵されるコンデンサ１００のくり抜き部１００ａを樹脂充填材５１で充填し、この樹脂充填材５１を貫通するスルーホール導体６０を信号配線として用いる点である。本来、コンデンサ１００には、電源とグランドを内部電極層に供給するためのビア導体のみが積層方向の配線として形成されるが、本実施形態の構造ではコンデンサ１００自体には供給されない信号配線を配線基板１０の中央領域に配置することができる。そのため、半導体チップ２００のパッド２０１から半田ボール４１に至る信号経路は、スルーホール導体６０を含む最短の経路を構成することができる。また、コンデンサ１００に形成されるビア導体は誘電率が高いセラミックに囲まれるのに比べ、スルーホール導体６０の内部の閉塞体６１及び樹脂充填材５１はコンデンサ１００に比べて誘電率が低いため、信号の遅延を防ぐことができる。以上のように本実施形態の構造により、信号配線の経路長の短縮とその周辺材料の低誘電率化を実現し、信号の遅延を有効に防止することができる。

一方、コンデンサ１００の熱膨張率が比較的小さいのに対し、樹脂充填材５１や閉塞体６１は熱膨張率が大きいため、相対的に温度変化による影響が大きくなる。例えば、コンデンサ１００の材料としてチタン酸バリウムを用いる場合、その熱膨張率が約５ｐｐｍ／Ｋであるのに対し、樹脂充填材５１や閉塞体６１は、例えば４０ｐｐｍ／Ｋ程度である。このような熱膨張率の差は、上方の半導体チップ２００の中央部及び周辺部における下方からの応力として作用し得るが、本実施形態の場合は、複数のスルーホール導体６０の存在によって応力が緩和される。すなわち、樹脂充填材５１の内部に剛性が高いスルーホール導体６０を信号配線として配置するので、上述した樹脂充填材５１や閉塞体６１の熱による膨張、収縮を抑制する効果を有する。

なお、本実施形態では簡単のため、コンデンサ１００のくり抜き部１００ａに４本の信号配線（２×２）を形成する場合を例にとって説明するが、信号配線の本数は適宜に変更できる。この場合、信号配線の配置密度が比較的高い場合に上述の効果が高まるので、くり抜き部１００ａにおいて平面方向で１０ｍｍ^２当り８本以上の信号配線の配置密度に対応する複数のスルーホール導体６０を形成することが望ましい。

次に、図１のコンデンサ１００の構造について、図２及び図３を参照して説明する。それぞれ、図２にコンデンサ１００の断面図を示し、図３にコンデンサ１００の上面図を示している。本実施形態のコンデンサ１００は、いわゆるビアアレイタイプのコンデンサであり、セラミック焼結体１０１を用いて、複数のセラミック誘電体層１０２を積層形成した構造を有する。セラミック焼結体１０１は、例えばチタン酸バリウム等の高誘電率セラミックからなる。各々のセラミック誘電体層１０２の間には、第１内部電極層１１０ａと第２内部電極層１１０ｂが交互に配置されている。第１内部電極層１１０ａは電源用の電極として機能し、第２内部電極層１１０ｂはグランド用の電極として機能し、両電極が絶縁体である各セラミック誘電体層１０２を挟んで対向配置されることで所定の容量が形成される。

図３に示すように、矩形のセラミック焼結体１０１における比較的小さい矩形の中央領域に、上述のくりぬき部１００ａが形成されている。セラミック焼結体１０１の上面の周辺領域には、複数の第１端子電極１０７ａ及び複数の第２端子電極１０７ｂがアレイ状に配置されている。ここで、くり抜き部１００ａが形成される中央領域は、第１（第２）端子電極１０７ａ（１０７ｂ）４個分のスペースに対応する。本実施形態では、コンデンサ１００を配線基板１０に内蔵する前の時点では、くり抜き部１００ａに図１の樹脂充填材５１が充填されない状態になっている。

セラミック焼結体１０１の上面に形成された上述の第１端子電極１０７ａ及び第２端子電極１０７ｂに加えて、セラミック焼結体１０１の下面には、複数の第１端子電極１０８ａと第２端子電極１０８ｂが形成されている。また、セラミック焼結体１０１には、全てのセラミック誘電体層１０２を貫通する多数のビアホールにニッケル等を埋め込んだ複数の第１ビア導体１０９ａ及び複数の第２ビア導体１０９ｂが形成されている。そして、各々の第１ビア導体１０９ａは、上方の第１端子電極１０７ａと下方の第１端子電極１０８ａとを積層方向に接続導通している。また、各々の第２ビア導体１０９ｂは、上方の第２端子電極１０７ｂと下方の第２端子電極１０８ｂとを積層方向に接続導通している。

図１及び図２において、半導体チップ２００における電源用のパッド２０１は、半田バンプ４０、端子パッド２５、ビア導体３４、導体層２３、ビア導体３２、第１端子電極１０７ａ、第１ビア導体１０９ａを経由して第１内部電極層１１０ａに接続されるとともに、さらに第１端子電極１０８ａ、ビア導体３３、導体層２４、ビア導体３５、ＢＧＡ用パッド２６を経由して、電源用の半田ボール４１に接続される。また、半導体チップ２００におけるグランド用のパッド２０１は、上記のような経路を経て、第２端子電極１０７ｂ、第２ビア導体１０９ｂ、第２内部電極層１１０ｂに接続され、最終的にグランド用の半田ボール４１に接続される。

なお、図２及び図３において、コンデンサ１００に形成されるくり抜き部１００ａのサイズと位置は一例であって、適宜に変更することができる。ただし、くり抜き部１００ａのサイズは、電源配線、グランド配線、信号配線にそれぞれ必要な配線数に依存し、くり抜き部１００ａの位置は、信号配線の引き回しの自由度を高くする観点からコンデンサ１００の中央付近にあることが好ましい。

次に、本実施形態の配線基板１０の製造方法について、図４〜図９を参照して説明する。まず、図４に示すように、収容穴部１１ａを有するコア材１１を作製して準備する。コア材１１の作製に際しては、例えば、一辺が４００ｍｍ程度の正方形の平面形状と厚さ０．８ｍｍ程度の基材の両面に銅箔が貼付された銅張積層板を用意する。そして銅張積層板にルータを用いて穴あけ加工を施し、収容穴部１１ａとなる貫通孔を所定位置にあらかじめ形成しておく。

一方、図２の構造を有するコンデンサ１００を作製して準備する。コンデンサ１００の作製に際しては、セラミックのグリーンシートにニッケルペーストをスクリーン印刷し、第１内部電極層１１０ａとなる第１塗布膜／第２内部電極層１１０ｂとなる第２塗布膜を形成する。そして、第１内部電極層１１０ａとなる第１塗布膜が形成されたグリーンシートと第２内部電極層１１０ｂとなる第２塗布膜が形成されたグリーンシートとを交互に積層し、積層方向に押圧力を付与して各グリーンシートを一体化し、積層体を形成する。続いて、レーザー加工機を用いて積層体に複数のビアホールを貫通形成し、ニッケルペーストを各ビアホールに充填して第１ビア導体１０９ａとなる第１充填体及び第２ビア導体１０９ｂとなる第２充填体を形成する。そして、積層体の上面にペーストを印刷し、第１端子電極１０７ａ及び第２端子電極１０７ｂのメタライズ層を形成する。同様に、積層体の下面にペーストを印刷し、第１端子電極１０８ａ及び第２端子電極１０８ｂのメタライズ層を形成する。

次いで、パンチング機を用いて、くり抜き部１００ａの形状に沿って（図３参照）貫通孔を形成する。なお、パンチング機の代わりに、レーザー加工機やドリルを用いて貫通孔を形成してもよい。積層体を乾燥させた後に脱脂し、積層体を所定温度で所定時間焼成する。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０１が得られる。そして、セラミック焼結体１０１の第１端子電極１０７ａ、１０８ａ及び第２端子電極１０７ｂ、１０８ｂに対し、例えば、厚さ１０μｍ程度の電解銅めっきを施して銅めっき層を形成し、コンデンサ１００が完成する。

次に図５に示すように、収容穴部１１ａの底部に、剥離可能な粘着テープ７０を密着配置する。この粘着テープ７０は支持台７１により支持される。そして、マウント装置を用いて、収容穴部１１ａ内にコンデンサ１００を収容し、粘着テープ７０にコンデンサ１００を貼り付けて仮固定する。なお、図５においては、図１のコア材１１及びコンデンサ１００の各上面を下方に向けた状態を示している（図６及び図７も同様）。

続いて図６に示すように、ディスペンサ装置を用いて、収容穴部１１ａとコンデンサ１００の側面との間隙部に樹脂充填材５０を充填するとともに、コンデンサ１００のくり抜き部１００ａの内部に樹脂充填材５１を充填する。樹脂充填材５０、５１は熱硬化性樹脂からなるので加熱処理により硬化する。コンデンサ１００は、硬化した樹脂充填材５０により収容穴部１１ａの内部で固定され、コア材１１と一体化される。このとき、コア材１１の導体層２１と、コンデンサ５０の第１端子電極１０７ａ及び第２端子電極１０７ｂが粘着テープ７０と接するので、積層方向で位置が揃ったフラットな面に形成される。

なお、樹脂充填材５０、５１を充填する方法はディスペンサ装置に限られず、例えば、フィルム状絶縁樹脂材料を押圧して充填する方法を用いてもよい。

次いで、コンデンサ１００の固定後に粘着テープ７０を剥離する。その後、コア材１１の上面とコンデンサ１００の上面に対し酸性脱脂で溶剤洗浄を施してから研磨することにより、剥離した粘着テープ７０の残存する粘着剤を除去する。続いて、第１端子電極１０７ａ及び第２端子電極１０７ｂの上部の銅めっき層の表面を粗化するとともに、コア材１１の上部の導体層２１の表面を粗化する。粗化の終了後には、コア材１１及びコンデンサ１００を洗浄する。

その後、図７に示すように、ドリル機を用いた孔あけ加工により、コア材１１のスルーホール導体３０の形成位置に貫通孔を形成するとともに、樹脂充填材５１のスルーホール導体６０の形成位置に貫通孔を形成する。そして、スルーホール導体３０、６０となるそれぞれの貫通孔に対し、無電解銅めっき及び電解銅めっきを施した後、それぞれの空洞部にエポキシ樹脂からなるペーストを印刷して硬化することにより閉塞体３１、６１を形成する。さらに、コンデンサ１００と一体化されたコア材１１の両面の銅箔にエッチングを行い、例えばサブトラクティブ法を用いて、上下の導体層２１、２２を形成する。具体的には、無電解銅めっきを施し、その部分を共通電極として電解銅めっきを施した後、ドライフィルムをラミネートして露光及び現像を行うことにより、所定パターンのドライフィルムを形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層、銅箔をエッチングでそれぞれ除去した後、ドライフィルムを剥離する。

次に、コア材１１及びコンデンサ１００の上下の各面に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を積層する。そして、真空下にて加圧加熱することにより絶縁樹脂材料を硬化させ、図８に示すように、上面側の樹脂絶縁層１４と下面側の樹脂絶縁層１５とを形成する。続いて、図９に示すように、樹脂絶縁層１４には複数のビア導体３２を形成するとともに、樹脂絶縁層１５には複数のビア導体３３を形成する。このとき、レーザー加工により樹脂絶縁層１４、１５に複数のビアホールを形成し、その中のスミアを除去するデスミア処理を施した後、各ビアホール内にビア導体３２、３３を形成する。なお、図８及び図９においては、コア材１１及びコンデンサ１００の各上面を上方に向けた状態を示している。

その後、図１に示すように、樹脂絶縁層１４、１５の表面にパターニングを施し、導体層２３、２４をそれぞれ形成する。次いで、樹脂絶縁層１４の上面と樹脂絶縁層１５の下面に、それぞれ上述のフィルム状絶縁樹脂材料を積層し、真空下にて加圧加熱することにより絶縁樹脂材料を硬化させ、樹脂絶縁層１６、１７を形成する。そして、樹脂絶縁層１６、１７には、上述のビア導体３２、３３と同様の手法で、複数のビア導体３４、３５を形成する。続いて、樹脂絶縁層１６の上部に複数の端子パッド２５を形成し、樹脂絶縁層１７の下部にＢＧＡ用パッド２６を形成する。次に、樹脂絶縁層１６の上面と樹脂絶縁層１７の下面に、それぞれ感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト層１８、１９を形成する。その後、ソルダーレジスト層１８に開口部をパターニングし、複数の端子パッド２５に接続される複数の半田バンプ４０を形成する。また、ソルダーレジスト層１９に開口部をパターニングし、ＢＧＡ用パッド２６に接続される複数の半田ボール４１を形成する。以上の手順により、本実施形態の配線基板１０が完成する。

以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。図１０は、本実施形態の変形例として、図１のスルーホール導体３０、６０及び閉塞体３１、６１の形成方法を変更した場合の配線基板１０の概略の断面構造を示している。図１０に示す配線基板１０は、図１のスルーホール導体３０、６０及び閉塞体３１、６１と比べると、積層方向に延伸されて上下の樹脂絶縁層１４、１５を貫くスルーホール導体３０ａ、６０ａ及び閉塞体３１ａ、６１ａを形成した点で相違する。よって、配線基板１０の製造時には、コア材１１の上下に樹脂絶縁層１４、１５を形成した後に、スルーホール導体３０ａ、６０ａ及び閉塞体３１ａ、６１ａを形成する必要がある。なお、図１０の配線基板１０において、スルーホール導体３０ａ、６０ａ及び閉塞体３１ａ、６１ａ以外の構造は図１と同様である。

本実施形態の配線基板の概略の断面構造を示す図である。 図１のコンデンサの断面図である。 図１のコンデンサの上面図である。 本実施形態の配線基板の製造方法を説明する第１の図である。 本実施形態の配線基板の製造方法を説明する第２の図である。 本実施形態の配線基板の製造方法を説明する第３の図である。 本実施形態の配線基板の製造方法を説明する第４の図である。 本実施形態の配線基板の製造方法を説明する第５の図である。 本実施形態の配線基板の製造方法を説明する第６の図である。 本実施形態の他の変形例として、スルーホール導体及び閉塞体の形成方法を変更した場合の配線基板の概略の断面構造を示す図である。

符号の説明

１０…配線基板
１１…コア材
１１ａ…収容穴部
１２…第１配線積層部
１３…第２配線積層部
１４、１５、１６、１７…樹脂絶縁層
１８、１９…ソルダーレジスト層
２１、２２、２３、２４…導体層
２５…端子パッド
２６…ＢＧＡ用パッド
３０、６０、３０ａ、６０ａ…スルーホール導体
３１、６１、３１ａ、６１ａ…閉塞体
３２、３３、３４、３５…ビア導体
４０…半田バンプ
４１…半田ボール
５０、５１…樹脂充填材
１００…コンデンサ
１００ａ…くり抜き部
２００…半導体チップ
２０１…パッド

Claims (11)

1. 搭載部品を載置し、当該搭載部品と外部基材との間を電気的に接続する配線基板であって、
   上面及び下面を貫通する収容穴部が開口されたコア材と、
   前記収容穴部に収容され、上面及び下面を貫通するくり抜き部が形成された内蔵部品と、
   前記コア材の上面側に絶縁層及び導体層を交互に積層形成した第１配線積層部と、
   前記コア材の下面側に絶縁層及び導体層を交互に積層形成した第２配線積層部と、
   前記くり抜き部に充填され、前記内蔵部品の材料より誘電率が低い樹脂充填材と、
   前記くり抜き部における前記樹脂充填材を貫通するスルーホール導体と、
   を備え、前記スルーホール導体は、前記第１配線積層部を介して前記搭載部品に接続される信号配線として用いられることを特徴とする配線基板。
2. 前記樹脂充填材は、さらに前記収容穴部と前記内蔵部品の側面との間隙部に充填されていることを特徴とする請求項１に記載の配線基板。
3. 前記スルーホール導体は、前記搭載部品の中央部の直下に位置することを特徴とする請求項１又は２に記載の配線基板。
4. 前記内蔵部品は、セラミック焼結体を用いて構成されたコンデンサであることを特徴とする請求項１又は２に記載の配線基板。
5. 前記コンデンサは、正極となる第１内部電極層及び負極となる第２内部電極層と、前記第１内部電極層に接続された複数の第１ビア導体と、前記第２内部電極層に接続された複数の第２ビア導体とを備え、前記複数の第１ビア導体及び前記複数の第２ビア導体が前記スルーホール導体の周囲に配置されていることを特徴とする請求項４に記載の配線基板。
6. 前記スルーホール導体は、内壁に銅メッキが形成され、空洞部に閉塞体となる樹脂が充填されていることを特徴とする請求項１又は２に記載の配線基板。
7. 前記くり抜き部における前記樹脂充填材には、複数の前記信号配線として用いられる複数の前記スルーホール導体が形成され、当該複数の信号配線の配置密度は、１０ｍｍ^２当り８本以上であることを特徴とする請求項１又は２に記載の配線基板。
8. 搭載部品と外部基材との間を電気的に接続する配線基板の製造方法であって、
   内蔵部品に、上面及び下面を貫通するくりぬき部を形成する工程と、
   コア材の上面及び下面を貫通し、収容穴部を開口する工程と、
   前記コア材及び前記内蔵部品の上面及び下面を互いに同方向にした状態で、前記内蔵部品を前記収容穴部に収容する工程と、
   前記内蔵部品の前記くり抜き部に、前記内蔵部品の材料よりも誘電率が低い樹脂充填材を充填する工程と、
   前記内蔵部品に、前記樹脂充填材を貫通するスルーホール導体を形成し、当該スルーホール導体の空洞部に樹脂を充填して閉塞体を形成する工程と、
   前記コア材の上面側に絶縁層及び導体層を交互に積層し、前記スルーホール導体と前記搭載部品の信号用の接続端子とを接続する配線構造を含む第１配線積層部を形成する工程と、
   前記コア材の下面側に絶縁層及び導体層を交互に積層し、第２配線積層部を形成する工程と、
   を含むことを特徴とする配線基板の製造方法。
9. 前記樹脂充填材を、前記くり抜き部に加えて、前記収容穴部と前記内蔵部品の側面との間隙部に充填することを特徴とする請求項８に記載の配線基板の製造方法。
10. セラミックグリーンシートの一方の面上に、正極となる内部電極層用ペーストを塗布した第１塗布膜と負極となる内部電極層用ペーストを塗布した第２塗布膜とを形成する工程と、
    前記第１塗布膜を形成したシートと前記第２塗布膜を形成したシートとを積層した積層体を得る工程と、
    所定の位置にビア用貫通孔を形成する工程と、
    前記第１塗布膜に接続されかつ第１充填体となるビア導体用ペーストを前記ビア用貫通孔に充填するとともに、前記第２塗布膜に接続されかつ第２充填体となるビア導体用ペーストを前記ビア用貫通孔に充填する工程と、
    前記第１充填体及び前記第２充填体のそれぞれの上端及び下端に接するようにメタライズ層を形成する工程と、
    前記積層体の中央部に前記くり抜き部を形成する工程と、
    前記各工程における各形成物を一体的に焼成することにより、前記内蔵部品としてのコンデンサを得る工程と、
    をさらに含むことを特徴とする請求項８又は９に記載の配線基板の製造方法。
11. 前記内蔵部品の前記樹脂充填材を貫通する前記スルーホール導体に加えて、前記コア材の上面及び下面を貫通するスルーホール導体を同時に形成することを特徴とする請求項８又は９に記載の配線基板の製造方法。
    

Images