KR101454080B1 - 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR101454080B1
KR101454080B1 KR1020120146564A KR20120146564A KR101454080B1 KR 101454080 B1 KR101454080 B1 KR 101454080B1 KR 1020120146564 A KR1020120146564 A KR 1020120146564A KR 20120146564 A KR20120146564 A KR 20120146564A KR 101454080 B1 KR101454080 B1 KR 101454080B1
Authority
KR
South Korea
Prior art keywords
insulating layer
pattern
circuit pattern
dummy pattern
region
Prior art date
Application number
KR1020120146564A
Other languages
English (en)
Other versions
KR20130070534A (ko
Inventor
현진걸
김진구
권영도
전형진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2012276288A priority Critical patent/JP5607710B2/ja
Priority to US13/719,036 priority patent/US20130153266A1/en
Priority to CN201210555601XA priority patent/CN103167728A/zh
Publication of KR20130070534A publication Critical patent/KR20130070534A/ko
Application granted granted Critical
Publication of KR101454080B1 publication Critical patent/KR101454080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 베이스 기판, 상기 베이스 기판 상부에 형성된 하나 이상의 회로 패턴, 상기 베이스 기판 상부에 형성된 하나 이상의 더미 패턴 및 상기 회로 패턴 및 상기 더미 패턴 상부에 형성되는 절연층을 포함하되, 상기 회로 패턴과 상기 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식1]을 만족할 수 있다.
[식1]
Figure 112012104347545-pat00020

(여기서, D는 상기 회로 패턴과 더미 패턴 중 서로 이웃하는 패턴 간의 간격, T1은 상기 회로 패턴 또는 더미 패턴의 두께, T2는 상기 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 배선 패턴을 통하여 실장 된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것이다. 이와 같은 인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판; Multi Layered Board)가 있다. 여기서 인쇄회로기판 형성 시, 신뢰성 있는 배선 패턴을 형성하기 위해서는 절연층의 평탄화 확보가 중요하다. 절연층을 고른 분포로 형성하기 위해서, 스핀 온 글라스(Spin On Glass) 방법이 사용된다. 그러나. 스핀 온 글라스 방법으로 절연층을 형성하더라도 배선 패턴과 배선 패턴이 형성되지 않는 공간 간의 단차에 의해서 절연층의 평탄화를 확보하기 어렵다.
또한, 절연층의 평탄화를 확보하기 위해서, 배선 패턴이 형성되지 않은 빈 공간에 더미 패턴을 형성하는 방법이 사용된다.(한국 등록특허 제10-0290477호) 그러나 더미 패턴을 형성하는 방법 역시 절연층의 평탄화를 확보하는데 한계가 있다.
본 발명은 평탄화된 절연층을 갖는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 크로스토크(Crosstalk) 현상을 감소시킬 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 회로 패턴의 임피던스 값을 조절할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따르면, 베이스 기판, 상기 베이스 기판 상부에 형성된 하나 이상의 회로 패턴, 상기 베이스 기판 상부에 형성된 하나 이상의 더미 패턴 및 상기 회로 패턴 및 상기 더미 패턴 상부에 형성되는 절연층을 포함하되, 상기 회로 패턴과 상기 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식1]을 만족하며, 절연층은 에폭시 수지인 인쇄회로기판이 제공된다.
[식1]
Figure 112012104347545-pat00001
(여기서, D는 상기 회로 패턴과 더미 패턴 중 서로 이웃하는 패턴 간의 간격, T1은 상기 회로 패턴 또는 더미 패턴의 두께, T2는 상기 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
상기 절연층의 최대 높이와 최소 높이의 차이는 3㎛이하일 수 있다.
상기 절연층의 두께는 100㎛이하일 수 있다.
상기 베이스 기판 상부 또는 하부에 하나 이상의 회로 패턴 및 절연층을 포함하는 빌드업층이 더 형성될 수 있다.
삭제
본 발명의 다른 실시 예에 따르면, 제1 영역 및 제2 영역을 포함하는 베이스 기판, 상기 베이스 기판 상부에 형성된 하나 이상의 제1 회로 패턴, 상기 베이스 기판 상부에 형성된 하나 이상의 더미 패턴, 상기 제1 회로 패턴 및 상기 더미 패턴 상부에 형성된 절연층 및 상기 절연층 상부에 형성된 하나 이상의 제2 회로 패턴을 포함하되, 상기 제1 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식2]를 만족하며, 상기 제2 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식3]을 만족하고, 상기 제1 영역에 형성된 절연층의 최소 높이는 상기 제2 영역에 형성된 절연층의 최대 높이보다 높게 형성되며, 절연층은 에폭시 수지인 인쇄회로기판이 제공된다.
[식2]
Figure 112012104347545-pat00002
[식3]
Figure 112012104347545-pat00003
(여기서, D1은 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, D2는 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, T1은 상기 제1 회로 패턴 또는 더미 패턴의 두께, T2는 상기 제1 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
상기 제1 영역에서 상기 절연층의 최대 높이와 최소 높이의 차이는 3㎛이하일 수 있다.
상기 절연층의 두께는 100㎛이하일 수 있다.
본 발명의 또 다른 실시 예에 따르면, 베이스 기판을 준비하는 단계, 상기 베이스 기판 상부에 하나 이상의 회로 패턴 및 하나 이상의 더미 패턴을 형성하는 단계 및 상기 회로 패턴 및 더미 패턴 상부에 슬릿 다이 코팅(Slit die Coating) 방법으로 절연층을 형성하는 단계를 포함하되, 상기 회로 패턴과 상기 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식1]을 만족하며, 절연층은 에폭시 수지인 인쇄회로기판 제조 방법이 제공된다.
[식 1]
Figure 112012104347545-pat00004
(여기서, D는 상기 회로 패턴과 더미 패턴 중 서로 이웃하는 패턴 간의 간격, T1은 상기 회로 패턴 또는 더미 패턴의 두께, T2는 상기 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
상기 절연층을 형성하는 단계에서, 상기 절연층의 최대 높이와 최소 높이의 차이는 3㎛이하로 형성될 수 있다.
상기 절연층을 형성하는 단계에서, 상기 절연층의 두께는 100㎛이하일 수 있다.
상기 절연층을 형성하는 단계 이후에, 상기 베이스 기판 하부 및 상기 절연층 상부 중 적어도 한곳에 하나 이상의 회로 패턴 및 절연층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
삭제
본 발명의 또 다른 실시 에에 따르면, 제1 영역 및 제2 영역을 포함하는 베이스 기판을 준비하는 단계, 상기 베이스 기판 상부에 하나 이상의 제1 회로 패턴 및 하나 이상의 더미 패턴을 형성하는 단계, 상기 제1 회로 패턴 및 더미 패턴 상부에 슬릿 다이 코팅(Slit die Coating) 방법으로 절연층을 형성하는 단계 및 상기 절연층 상부에 하나 이상의 제2 회로 패턴을 형성하는 단계를 포함하되, 상기 제1 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식2]를 만족하며, 상기 제2 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식3]을 만족하고, 상기 제1 영역에 형성된 절연층의 최소 높이는 상기 제2 영역에 형성된 절연층의 최대 높이보다 높게 형성되며, 절연층은 에폭시 수지인 인쇄회로기판 제조 방법이 제공된다.
[식2]
Figure 112012104347545-pat00005
[식3]
Figure 112012104347545-pat00006
(여기서, D1은 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, D2는 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, T1은 상기 제1 회로 패턴 또는 더미 패턴의 두께, T2는 상기 제1 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
상기 절연층을 형성하는 단계에서, 상기 절연층은 상기 제1 영역에서 최대 높이와 최소 높이의 차이가 3㎛이하로 형성될 수 있다.
상기 절연층을 형성하는 단계에서, 상기 절연층의 두께는 100㎛이하로 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 더미 패턴 및 슬릿 다이 코팅 방법을 이용하여 평탄화된 절연층을 형성할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 절연층의 두께를 조절하여 크로스토크 현상을 감소시킬 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 절연층의 두께를 조절하여 회로 패턴의 임피던스 값을 조절할 수 있다.
도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도2 내지 도3은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도이다.
도4는 본 발명의 실시 예에 따른 인쇄회로기판의 회로 패턴과 더미 패턴 간의 간격과 절연층을 나타낸 예시도이다.
도5는 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도6은 본 발명의 또 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도7 내지 도9는 본 발명의 또 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도1을 참조하면, 인쇄회로기판(100)은 베이스 기판(110), 회로 패턴(120), 더미 패턴(130) 및 절연층(140)을 포함할 수 있다.
인쇄회로기판(100)은 전자기기의 부품실장 및 배선에 사용되는 것일 수 있다. 인쇄회로기판(100)은 베이스 기판(110)의 일면에 회로 패턴(120)을 포함하는 회로층을 형성한 단면 PCB(Printed Circuit Board) 또는 양쪽 면에 회로층을 형성한 양면 PCB가 될 수 있다. 또는 인쇄회로기판(100)은 다층으로 회로층을 형성한 MLB(다층 인쇄회로기판; Multi Layer Board)가 될 수 있다.
베이스 기판(110)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어질 수 있다.
또한, 베이스 기판(110)에는 도시되어 있지 않지만, 비아(미도시)가 형성될 수 있다. 비아(미도시)는 인쇄회로기판(100)이 양면에 회로층이 형성될 경우, 양면의 회로층 간의 전기 신호 연결을 위해서 형성될 수 있다.
회로 패턴(120)은 설계 패턴을 따라 전기 신호를 전달하는 베이스 기판(110) 상에 형성된 전도성 라인이다. 즉, 회로 패턴(120)은 베이스 기판(110) 상의 회로 영역에 형성될 수 있다. 회로 패턴(120)은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다.
더미 패턴(130)은 베이스 기판(110) 상의 더미 영역에 형성되는 금속 패턴이다. 본 발명의 실시 예에서 더미 영역은 인쇄회로기판(100)에서 회로 패턴(120)이 형성되지 않은 영역을 명명한다. 즉, 더미 영역은 회로 패턴(120)과 회로 패턴(120) 사이의 영역도 될 수 있다.
더미 패턴(130)은 회로 패턴(120) 상부에 절연층(140)이 형성될 경우, 회로 패턴(120)과 회로 패턴(120) 사이의 공간에 절연층(140)의 단차가 형성되는 것을 방지하기 위한 보완재라 할 수 있다. 더미 패턴(130)은 예를 들어, 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있다. 본 발명의 실시 예에서는 더미 패턴(130)은 회로 패턴(120)과 동일한 금속으로 형성될 수 있다. 또한, 더미 패턴(130)은 회로 패턴(120)이 형성될 때, 동시에 형성될 수 있다. 이와 같이 형성된 더미 패턴(130)에 의해서 회로 패턴(120) 상부에 평탄한 절연층(140)을 형성할 수 있다.
절연층(140)은 회로 패턴(120) 및 더미 패턴(130) 상부에 형성될 수 있다. 즉, 절연층(140)은 회로 패턴(120) 및 더미 패턴(130)을 함침 하면서, 베이스 기판(110) 상부에 형성될 수 있다. 절연층(140)은 에폭시 수지로 형성될 수 있다. 여기서, 절연층(140)은 슬릿 다이 코팅(Slit Die Coating) 방법에 의해서 형성될 수 있다. 슬릿 다이 코팅 방법은 슬릿 다이 장치를 이용하여 회로 패턴(120) 및 더미 패턴(130)이 함침 되도록 베이스 기판(110) 상부에 절연재를 도포하여 절연층을 형성하는 방법이다. 여기서, 슬릿 다이 장치는 기판상에 일정량의 코팅액을 토출하여 도포시켜 코팅막을 형성하는데 사용하는 장치이다. 이와 같은 슬릿 다이 코팅에 의해서 절연층을 형성함으로써, 평탄한 절연층을 형성할 수 있다. 또한, 슬릿 다이 코팅에 의해서 회로 패턴(120)과 더미 패턴(130) 사이에 절연층 형성 시 발생하는 보이드(Void)가 발생하는 것을 방지할 수 있다. 본 발명의 실시 예에 따르면, 절연층(140) 의 두께는 100㎛이하가 될 수 있다. 슬릿 다이 장치를 이용한 슬릿 다이 코팅 방법으로 형성 가능한 절연층(140)의 두께가 100㎛일 수 있다.
또한, 절연층(140)의 최고 높이와 최저 높이의 단차는 3㎛이하가 될 수 있다. 여기서, 3㎛의 단차는 절연층(140)의 평탄도 기준이 될 수 있다. 즉, 절연층(140)의 단차가 3㎛이하가 되면 멀티 레이어(Multi-layer)를 형성하는 데 용이하다. 또한, 절연층(140)의 단차가 3㎛를 초과하면, 높은 단차에 의해서 후공정 후 불량이 발생할 수 있다. 예를 들어, 추후 공정에서 절연층(140) 상부에 형성되는 범프의 얼라인(Align) 불량이 발생할 수 있다. 또는 상부에 형성된 절연층(140)과 하부에 형성된 절연층(140) 사이에 보이드(Void)가 형성될 수 있다.
한편, 본 실시 예에서는 베이스 기판(110)의 일면에만 회로 패턴(120), 더미 패턴(130) 및 절연층(140)을 형성하는 것으로 설명하고 있으나, 이는 예시적인 것으로서, 베이스 기판(110)의 양면에 회로 패턴(120), 더미 패턴(130) 및 절연층(140)을 형성하는 것도 가능하다.
도2 내지 도3은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도이다.
도2를 참조하면, 우선, 베이스 기판(110) 상부에 회로 패턴(120) 및 더미 패턴(130)을 형성할 수 있다.
베이스 기판(110)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어질 수 있다.
또한, 베이스 기판(110)에는 도시되어 있지 않지만, 비아(미도시)가 형성될 수 있다. 비아(미도시)는 인쇄회로기판(100)이 양면에 회로층이 형성될 경우, 양면의 회로층 간의 전기 신호 연결을 위해서 형성될 수 있다.
회로 패턴(120) 및 더미 패턴(130)은 동시에 형성될 수 있다. 회로 패턴(120)은 설계 패턴을 따라 전기 신호를 전달하는 베이스 기판(110) 상에 형성된 전도성 라인이다. 회로 패턴(120)은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다. 더미 패턴(130)은 회로 패턴(120)과 회로 패턴(120) 사이의 빈 공간에 형성될 수 있다. 본 발명의 실시 예에서는 더미 패턴(130)이 회로 패턴(120)과 회로 패턴(120) 사이의 빈 공간에 형성되지만, 더미 패턴(130)이 형성되는 위치는 이에 한정되지 않는다. 즉, 더미 패턴(130)은 회로 패턴(120)을 포함한 어느 구성부도 형성되지 않은 어느 곳에도 형성될 수 있다.
회로 패턴(120)은 공지의 방법으로 형성될 수 있으며, 더미 패턴(130)은 회로 패턴(120) 형성 시, 동시에 형성될 수 있다. 예를 들어, 회로 패턴(120) 및 더미 패턴(130)을 형성을 위해 패터닝 된 도금 레지스트를 베이스 기판(110) 상부에 형성할 수 있다. 그 후, 전해 도금 방법을 이용하여 전도성 금속으로 도금을 수행하고, 도금 레지스트를 제거함으로써, 베이스 기판(110) 상부에 회로 패턴(120) 및 더미 패턴(130)을 동시에 형성할 수 있다.
도3을 참고하면, 회로 패턴(120) 및 더미 패턴(130) 상부에 절연층(140)을 형성할 수 있다.
회로 패턴(120) 및 더미 패턴(130)이 형성된 베이스 기판(110) 상부에 슬릿 다이 코팅 방법으로 절연층(140)이 형성될 수 있다. 즉, 슬릿 다이 장치(200)에 의해서 절연재가 회로 패턴(120) 및 더미 패턴(130) 상부에 도포될 수 있다. 슬릿 다이 장치(200)가 절연층(140)이 형성되는 구간을 일정 속도로 일정 방향으로 이동하면서, 회로 패턴(120) 및 더미 패턴(130) 상부에 일정량의 절연재를 토출함으로써, 절연층(140)을 형성할 수 있다.
이때, 절연재는 에폭시 수지일 수 있다. 또한, 절연재는 액체 상태로 슬릿 다이 장치(200)로부터 토출 될 수 있다.
이와 같이 슬릿 다이 장치(200)에서 액체 상태의 절연재가 토출 됨에 따라 회로 패턴(120) 및 더미 패턴(130)과 같은 패턴 간의 좁은 빈 공간에도 절연재가 도포될 수 있다. 따라서, 슬릿 다이 방법으로 절연층(140)을 형성 시, 패턴 간의 좁은 빈 공간에 보이드(Void)가 형성되는 것을 방지할 수 있다. 본 발명의 실시 예에 따르면, 절연층(140) 의 두께는 100㎛이하가 될 수 있다. 슬릿 다이 장치를 이용한 슬릿 다이 코팅 방법으로 형성 가능한 절연층(140)의 두께가 100㎛일 수 있다.
또한, 절연층(140)의 최고 높이와 최저 높이의 단차는 3㎛이하가 될 수 있다. 여기서, 3㎛의 단차는 절연층(140)의 평탄도 기준이 될 수 있다. 즉, 절연층(140)의 단차가 3㎛이하가 되면 멀티 레이어(Multi-layer)를 형성하는 데 용이하다. 또한, 절연층(140)의 단차가 3㎛를 초과하면, 높은 단차에 의해서 후공정 후 불량이 발생할 수 있다. 예를 들어, 추후 공정에서 절연층(140) 상부에 형성되는 범프의 얼라인(Align) 불량이 발생할 수 있다. 또는 상부에 형성된 절연층(140)과 하부에 형성된 절연층(140) 사이에 보이드(Void)가 형성될 수 있다.
또한, 회로 패턴(120) 간의 넓은 빈 공간에 더미 패턴(130)을 형성함으로써, 회로 패턴(120) 상부에 형성된 절연층(140)과 빈 공간에 형성된 절연층(140) 간에 단차가 발생하는 것을 방지할 수 있다.
한편, 본 실시 예에서는 베이스 기판(110)의 일면에만 회로 패턴(120), 더미 패턴(130) 및 절연층(140)을 형성하는 것으로 설명하고 있으나, 이는 예시적인 것으로서, 베이스 기판(110)의 양면에 회로 패턴(120), 더미 패턴(130) 및 절연층(140)을 형성하는 것도 가능하다.
도4는 본 발명의 실시 예에 따른 인쇄회로기판의 회로 패턴과 더미 패턴 간의 간격과 절연층을 나타낸 예시도이다.
본 발명의 실시 예에 따르면, 회로 패턴(120)과 더미 패턴(130) 간의 거리는 아래의 [식1]과 같이 나타낼 수 있다.
[식1]
Figure 112012104347545-pat00007
여기서, D는 회로 패턴(120)과 더미 패턴(130) 간의 거리이다. D는 회로 패턴(120) 하부와 더미 패턴(130) 하부 간의 거리가 될 수 있다.
T1은 회로 패턴(120)의 두께이다. 또한, T2는 회로 패턴(120) 또는 더미 패턴(1130)의 상부에 형성된 절연층(140)의 최대 두께이다.
회로 패턴(120)과 더미 패턴(130) 간의 간격과 절연층(140)의 단차의 관계에 대한 실험 결과를 아래 [표1]에서 확인할 수 있다.
T1(㎛) T2(㎛) D(㎛) T1/T2*200/1.2 단차(㎛)
4.09 6 110.06 113.6111111 3
7.36 9 65.06 136.2962963 2
8.18 18 68.33 75.74074074 3
7.87 18 63.01 72.87037037 3
14.73 18 226.68 136.3888889 5.5
10.23 21 73.65 81.19047619 3
11.05 21 109.66 87.6984127 3.5
3.68 21 64.65 29.20634921 9
[표1]에서 확인할 수 있듯이, [식1]을 만족하는 경우 절연층(140)의 단차가 3㎛이하가 됨을 알 수 있다. 즉, 회로 패턴(120)과 더미 패턴(130) 간의 거리, 회로 패턴(120) 또는 더미 패턴(130)의 두께 및 절연층(140)의 두께가 [식1]을 만족하는 경우, 평탄화된 절연층(140)을 형성할 수 있다.
도5는 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도5를 참조하면, 인쇄회로기판은 다층의 회로층이 빌드업 된 인쇄회로기판이다. 인쇄회로기판은 베이스 기판(110), 빌드업층(160), 범프(153) 및 솔더 레지스트(152)를 포함할 수 있다.
베이스 기판(110)은 빌드업 되는 회로층을 지지할 수 있는 경질의 소재로 이루어질 수 있다. 예를 들어, 베이스 기판(110)은 금속판 또는 절연재가 될 수 있다. 여기서, 금속판은 동박이 될 수 있으며, 절연재는 복합 고분자 수지로 이루어질 수 있다. 또는 베이스 기판(110)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현하거나 프리프레그를 채용하여 인쇄회로기판을 얇게 제작할 수 있다. 다만, 이에 한정되는 것은 아니고, 에폭시 수지 또는 개질 된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재로 형성될 수 있다.
또한, 베이스 기판(110)에는 도시되어 있지 않지만, 비아(미도시)가 형성될 수 있다. 비아(미도시)는 인쇄회로기판이 양면에 회로층이 형성될 경우, 양면의 회로층 간의 전기 신호 연결을 위해서 형성될 수 있다.
빌드업층(160)은 베이스 기판(110) 상부에 형성될 수 있다. 본 발명의 실시 예에 따르면, 빌드업층(160)은 다수개의 회로 패턴, 다수개의 더미 패턴 및 다수개의 절연층이 적층된 구조로 형성될 수 있다. 본 발명의 실시 예에 따르면 회로 패턴은 제1 회로 패턴(121) 내지 제3 회로 패턴(123)을 포함할 수 있다. 여기서, 회로 패턴은 설계 패턴을 따라 전기 신호를 전달하는 베이스 기판(110) 상에 형성된 전도성 라인이다. 회로 패턴은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다. 또한, 더미 패턴은 회로 패턴이 형성되지 않은 영역에 형성되는 것으로, 회로 패턴 상부에 형성되는 절연층이 균일하게 도포 되도록 하기 위한 보완재라 할 수 있다. 본 발명의 실시 예에 따르면 더미 패턴은 제1 더미 패턴(131) 내지 제3 더미 패턴(133)을 포함할 수 있다. 이와 같은 더미 패턴은 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있다. 본 발명의 실시 예에서는 회로 패턴과 더미 패턴이 동시에 형성되며, 동일한 물질로 형성될 수 있다. 또한, 절연층은 에폭시 수지로 형성될 수 있다. 본 발명의 실시 예에 따르면 절연층은 제1 절연층(141) 내지 제3 절연층(143)을 포함할 수 있다. 본 발명의 실시 예에 따르면, 절연층은 슬릿 다이 장치를 이용한 슬릿 다이 코팅 방법으로 형성될 수 있다.
빌드업층(160)은 베이스 기판(110) 상부에 형성된 제1 회로 패턴(121) 및 제1 더미 패턴(131)을 포함할 수 있다. 제1 회로 패턴(121) 및 제1 더미 패턴(131) 상부에는 제1 절연층(141)이 형성될 수 있다. 이때, 제1 절연층(141)은 제1 회로 패턴(121)이 형성되지 않은 빈 공간에 형성된 제1 더미 패턴(131)과 슬릿 다이 코팅 방법에 의해서 평탄하게 형성될 수 있다.
또한, 빌드업층(160)은 제1 절연층(141) 상부에 형성된 제2 회로 패턴(122) 및 제2 더미 패턴(132)을 포함할 수 있다. 제2 회로 패턴(122) 및 제2 더미 패턴(132) 상부에는 제2 절연층(142)이 형성될 수 있다. 이때, 제2 절연층(142)은 제2 회로 패턴(122)이 형성되지 않은 빈 공간에 형성된 제2 더미 패턴(132)과 슬릿 다이 코팅 방법에 의해서 평탄하게 형성될 수 있다.
또한, 빌드업층(160)은 제2 절연층(142) 상부에 형성된 제3 회로 패턴(123) 및 제3 더미 패턴(133)을 포함할 수 있다. 제3 회로 패턴(123) 및 제3 더미 패턴(133) 상부에 제3 절연층(143)이 형성될 수 있다. 이때, 제3 절연층(143)은 제3 회로 패턴(123)이 형성되지 않은 빈 공간에 형성된 제3 더미 패턴(133)과 슬릿 다이 코팅 방법에 의해서 평탄하게 형성될 수 있다.
이와 같이, 빌드업층(160)은 각 층마다 형성된 더미 패턴과 슬릿 다이 코팅 방법에 의해 각층의 절연층이 각각 평탄화되도록 형성될 수 있다. 즉, 본 발명의 실시 예에 따른 더미 패턴과 슬릿 다이 코팅 방법을 이용함으로 형성된 빌드업층(160)은 적층되는 절연층의 층수와 상관없이 최상위 절연층 역시 평탄화 되도록 형성될 수 있다.
실장 패드(151)는 빌드업층(160) 상부에 형성될 수 있다. 실장 패드(151)는 인쇄회로기판 상부에 실장 될 반도체 칩(300)과 같은 외부 장치와 연결되기 위한 단자라 할 수 있다. 도5에는 실장 패드(151)가 제3 절연층(143) 상부에 형성되어 다른 제1 회로 패턴(121) 내지 제3 회로 패턴(123) 중 어느 것과도 연결되어 있지 않도록 도시되어 있다. 그러나 실장 패드(151)는 당업자의 설계에 의해서 비아(미도시)를 통해 제1 회로 패턴(121) 내지 제3 회로 패턴(123)과 전기적으로 연결될 수 있다.
범프(153)는 실장 패드(151) 상부에 형성될 수 있다. 범프(153)는 실장 패드(151)를 통해서 인쇄회로기판과 반도체 칩(300)을 전기적으로 접속시켜 주기 위한 것이다. 범프(153)는 통상적으로 솔더(Solder)로 형성될 수 있다.
솔더 레지스트(152)는 빌드업층(160) 상부에 형성될 수 있다. 또한, 솔더 레지스트(152)는 실장 패드(151) 및 범프(153)를 둘러싸도록 형성될 수 있다. 솔더 레지스트(152)는 인쇄회로기판의 최외곽에 형성되어, 회로 패턴(120) 등을 솔더링 및 기타 외부 환경으로부터 보호할 수 있다.
한편, 본 실시 예에서는 베이스 기판(110)의 일면에만 빌드업층(160)을 형성하는 것으로 설명하고 있으나, 이는 예시적인 것으로서, 베이스 기판(110)의 양면에 빌드업층(160)을 형성하는 것도 가능하다.
이와 같이 빌드업층(160) 형성 시, 제1 절연층(141) 내지 제3 절연층(143)이 각각 평탄하게 형성됨으로써, 추후 범프(153)를 형성할 때 범프(153)의 얼라인(Align) 불량이 발생하는 것을 방지할 수 있다. 또한, 빌드업층(160) 형성 시 제1 절연층(141) 내지 제3 절연층(143) 사이에 보이드(Void)가 형성되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 회로 패턴이 형성되지 않은 공간에 형성되며, [식1]을 만족하도록 형성된 더미 패턴과 절연층을 형성에 이용되는 슬릿 다이 코팅 방법을 동시에 적용함으로써, 단차가 적은 평탄한 절연층 형성이 가능하다. 또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 평탄한 절연층의 형성에 의해서 인쇄회로기판의 신뢰성이 향상될 수 있다.
도6은 본 발명의 또 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도6을 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도6을 참조하면, 인쇄회로기판(500)은 베이스 기판(510), 제1 회로 패턴(521), 제2 회로 패턴(522), 더미 패턴(530) 및 절연층(540)을 포함할 수 있다.
인쇄회로기판(500)은 전자기기의 부품실장 및 배선에 사용되는 것일 수 있다. 인쇄회로기판(500)은 베이스 기판(510)의 일면에 제1 회로 패턴(521)을 포함하는 회로층을 형성한 단면 PCB(Printed Circuit Board) 또는 양쪽 면에 회로층을 형성한 양면 PCB가 될 수 있다. 또는 인쇄회로기판(500)은 다층으로 회로층을 형성한 MLB(다층 인쇄회로기판; Multi Layer Board)가 될 수 있다.
베이스 기판(510)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어질 수 있다.
또한, 베이스 기판(510)에는 도시되어 있지 않지만, 비아(미도시)가 형성될 수 있다. 비아(미도시)는 인쇄회로기판(500)이 양면에 회로층이 형성될 경우, 양면의 회로층 간의 전기 신호 연결을 위해서 형성될 수 있다.
베이스 기판(510)은 제1 영역(511) 및 제2 영역(512)으로 구분될 수 있다. 제1 영역(511)은 다수개의 회로 패턴이 밀집되게 형성되는 영역일 수 있다. 예를 들어, 제1 영역(511)은 추후 입출력 범프(I/O Bump)들이 밀집되어 형성되는 영역이 될 수 있다. 제2 영역(512)은 배선을 위한 회로 패턴이 형성되는 영역이 될 수 있다.
제1 영역(511)은 평탄한 절연층(540)이 형성되는 영역일 수 있다. 제1 영역(511)은 추후 형성되는 입출력 범프의 얼라인 불량을 방지하기 위해서 평탄한 절연층(140)이 형성되는 영역일 수 있다. 제1 영역(511)에서 다수개의 패턴이 좁은 간격을 갖도록 형성될 수 있다. 여기서, 패턴은 제1 회로 패턴(521) 및 더미 패턴(530) 중 적어도 하나가 될 수 있다.
제2 영역(512)은 단차를 갖는 절연층(540)이 형성되는 영역일 수 있다. 제2 영역(512)은 다수개의 패턴이 넓은 간격을 갖도록 형성될 수 있다.
제1 회로 패턴(521)은 설계 패턴을 따라 전기 신호를 전달하는 베이스 기판(510) 상에 형성된 전도성 라인이다. 즉, 제1 회로 패턴(521)은 베이스 기판(510) 상의 회로 영역에 형성될 수 있다. 제1 회로 패턴(521)은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다.
더미 패턴(530)은 베이스 기판(510) 상의 더미 영역에 형성되는 금속 패턴이다. 본 발명의 실시 예에서 더미 영역은 인쇄회로기판(500)에서 제1 회로 패턴(521)이 형성되지 않은 영역을 명명한다. 즉, 더미 영역은 제1 회로 패턴(521)과 다른 제1 회로 패턴(521) 사이의 영역도 될 수 있다. 더미 패턴(530)은 예를 들어, 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있다. 본 발명의 실시 예에서는 더미 패턴(530)은 제1 회로 패턴(521)과 동일한 금속으로 형성될 수 있다. 또한, 더미 패턴(530)은 제1 회로 패턴(521)이 형성될 때, 동시에 형성될 수 있다. 이와 같이 형성된 더미 패턴(530)에 의해서 제1 회로 패턴(521) 상부에 평탄한 절연층(540)을 형성할 수 있다.
절연층(540)은 제1 회로 패턴(521) 및 더미 패턴(530) 상부에 형성될 수 있다. 즉, 절연층(540)은 제1 회로 패턴(521) 및 더미 패턴(530)을 함침 하면서, 베이스 기판(510) 상부에 형성될 수 있다. 절연층(540)은 에폭시 수지로 형성될 수 있다. 여기서, 절연층(540)은 슬릿 다이 코팅(Slit Die Coating) 방법에 의해서 형성될 수 있다. 슬릿 다이 코팅 방법은 슬릿 다이 장치를 이용하여 제1 회로 패턴(521) 및 더미 패턴(530)이 함침 되도록 베이스 기판(510) 상부에 절연재를 도포하여 절연층을 형성하는 방법이다. 여기서, 슬릿 다이 장치는 기판상에 일정량의 코팅액을 토출하여 도포시켜 코팅막을 형성하는데 사용하는 장치이다. 이와 같은 슬릿 다이 코팅에 의해서 절연층을 형성함으로써, 평탄한 절연층을 형성할 수 있다. 또한, 슬릿 다이 코팅에 의해서 제1 회로 패턴(521)과 더미 패턴(530) 사이에 절연층 형성 시 발생하는 보이드(Void)가 발생하는 것을 방지할 수 있다. 본 발명의 실시 예에 따르면, 절연층(140) 의 두께는 100㎛이하가 될 수 있다. 슬릿 다이 장치를 이용한 슬릿 다이 코팅 방법으로 형성 가능한 절연층(140)의 두께가 100㎛일 수 있다.
본 발명의 실시 예에 따르면, 제1 회로 패턴(521)과 더미 패턴(530)의 간격에 의해서 제1 영역(511)과 제2 영역(512)의 절연층(540)은 두께 또는 높이가 각각 다르게 형성될 수 있다.
제2 회로 패턴(522)은 절연층(540) 상부에 형성될 수 있다. 제2 회로 패턴(522)은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다.
본 발명의 실시 예에 따르면, 제1 영역(511)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격은 [식2]를 만족하도록 형성될 수 있다.
[식2]
Figure 112012104347545-pat00008
여기서, D1은 제1 영역(511)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 거리이다. D1은 제1 영역(511)의 제1 회로 패턴(521) 하부와 더미 패턴(530) 하부 간의 거리가 될 수 있다.
T1은 제1 회로 패턴(521)의 두께이다. 또한, T2는 제1 회로 패턴(521) 또는 더미 패턴(5130)의 상부에 형성된 절연층(540)의 최대 두께이다.
제1 회로 패턴(521)과 더미 패턴(530) 간의 간격이 작을수록, 제1 회로 패턴(521) 상부, 더미 패턴(530) 상부 또는 제1 회로 패턴(521)과 더미 패턴(530) 사이에 형성된 절연층(540)의 단차가 작아질 수 있다. 또한, 슬릿 다이 코팅에 의해서 제1 회로 패턴(521)과 더미 패턴(530) 사이에 절연층 형성 시 발생하는 보이드(Void)가 발생하는 것을 방지할 수 있다.
제1 영역(511)에서 절연층(540)의 최고 높이와 최저 높이의 단차는 3㎛이하가 될 수 있다. 여기서, 3㎛의 단차는 절연층(540)의 평탄도 기준이 될 수 있다.
제1 영역(511)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격과 절연층(540)의 단차의 관계는 상기 [표1]에서 확인할 수 있다.
또한, 본 발명의 실시 예에 따르면, 제2 영역(512)에는 단차를 갖는 절연층(540)이 형성될 수 있다. 제2 영역(512)에 형성된 다수개의 패턴들은 넓은 간격으로 형성될 수 있다. 제2 영역(512)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격은 [식3]을 만족하도록 형성될 수 있다.
[식3]
Figure 112012104347545-pat00009
여기서, D2는 제2 영역(512)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 거리이다. D2는 제2 영역(512)의 제1 회로 패턴(521) 하부와 더미 패턴(530) 하부 간의 거리가 될 수 있다. 제2 영역(512)에서 절연층(540)의 높이는 제1 회로 패턴(521) 또는 더미 패턴(530) 상부에 형성된 절연층(540)의 높이보다 낮게 형성될 수 있다. 또한, 제2 영역(512)에서 절연층(540)의 높이는 제1 회로 패턴(521) 또는 더미 패턴(530) 상부에 형성된 절연층(540)의 최소 두께이상이 되도록 형성될 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판(100)은 제1 영역(511)과 제2 영역(512)의 절연층(540)의 높이 또는 두께가 다르기 때문에 제1 영역(511)과 제2 영역(512)에 형성되는 제2 회로 패턴(522)도 각각 다른 높이에 형성될 수 있다. 즉, 제2 영역(512)에 형성된 제2 회로 패턴(522)이 제1 영역(511)에 형성된 제2 회로 패턴(522)에 비해 낮은 위치에 형성될 수 있다. 이와 같이 제2 회로 패턴(522)이 다른 위치에 각각 형성됨에 따라 수평으로 형성됐을 때에 비해 상호 이격 거리가 증가할 수 있다. 이격 거리가 증가함에 따라 크로스토크(Crosstalk)에 의한 불량 발생을 감소시킬 수 있다. 또한, 제1 영역(511)과 제2 영역(512)의 절연층(540)은 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격 조절로 두께가 조절될 수 있다. 절연층(540)의 두께 조절로 제2 회로 패턴(522)의 임피던스 값도 조절될 수 있다. 제2 회로 패턴(522)의 임피던스 값은 아래 [식4]와 같다.
[식4]
Figure 112012104347545-pat00010
여기서, Z0는 제2 회로 패턴(522)의 임피던스 값, εr은 절연층(540)의 유전율, W는 제2 회로 패턴(522)의 폭, T는 제2 회로 패턴(522)의 두께 및 H는 절연층(540)의 두께이다. 이와 같이. 제2 회로 패턴(522)의 임피던스 값은 절연층(540)의 두께, 절연층(540)의 유전율, 제2 회로 패턴(522)의 폭 및 제2 회로 패턴(522)의 두께에 의해서 변경될 수 있다. 즉, 절연층(540)의 두께를 조절함으로써, 제2 회로 패턴(522)의 임피던스 값을 조절할 수 있다.
이와 같은 인쇄회로기판(500)은 더미 패턴(530) 및 슬릿 다이 코팅 방법을 이용하여 절연층(540)을 형성함으로써, 절연층(540)의 평탄화, 단차 및 두께를 조절할 수 있다. 이에 필요에 따라 절연층(540)의 평탄화가 필요한 부분과 단차가 필요한 부분에 모두 적용할 수 있어 설계 자유도가 증가할 수 있다. 또한, 크로스 토크 발생을 방지하고 임피던스 값 조절할 수 있다.
도7 내지 도9는 본 발명의 또 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도이다.
도7을 참조하면, 우선, 베이스 기판(510) 상부에 제1 회로 패턴(521) 및 더미 패턴(530)을 형성할 수 있다.
베이스 기판(510)은 빌드업 되는 인쇄회로기판을 지지할 수 있는 경질의 소재로 이루어질 수 있다.
또한, 베이스 기판(510)에는 도시되어 있지 않지만, 비아(미도시)가 형성될 수 있다. 비아(미도시)는 인쇄회로기판(500)이 양면에 회로층이 형성될 경우, 양면의 회로층 간의 전기 신호 연결을 위해서 형성될 수 있다.
또한, 베이스 기판(510)은 제1 영역(511) 및 제2 영역(512)으로 구분 될 수 있다. 제1 영역(511)은 다수개의 패턴이 좁은 간격으로 배치되어, 평탄한 절연층(540)이 형성되는 영역이다. 또한, 제2 영역(512)은 다수개의 패턴이 넓은 간격으로 배치되어 제1 영역(511)에 형성된 절연층(540)과 높이 단차를 갖도록 형성될 수 있다.
제1 회로 패턴(521) 및 더미 패턴(530)은 동시에 형성될 수 있다. 제1 회로 패턴(521)은 설계 패턴을 따라 전기 신호를 전달하는 베이스 기판(510) 상에 형성된 전도성 라인이다. 제1 회로 패턴(521)은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다. 더미 패턴(530)은 제1 회로 패턴(521)과 제1 회로 패턴(521) 사이의 빈 공간에 형성될 수 있다. 본 발명의 실시 예에서는 더미 패턴(530)이 제1 회로 패턴(521)과 제1 회로 패턴(521) 사이의 빈 공간에 형성되지만, 더미 패턴(530)이 형성되는 위치는 이에 한정되지 않는다. 즉, 더미 패턴(530)은 제1 회로 패턴(521)을 포함한 어느 구성부도 형성되지 않은 어느 곳에도 형성될 수 있다.
본 발명의 실시 예에 따르면, 제1 영역(511)에서는 제1 회로 패턴(521)과 더미 패턴(530)이 좁은 간격으로 형성될 수 있다. 제1 영역(511)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격은 [식2]를 만족하도록 형성될 수 있다.
[식2]
Figure 112012104347545-pat00011
여기서, D1은 제1 영역(511)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 거리이다. D1은 제1 영역(511)의 제1 회로 패턴(521) 하부와 더미 패턴(530) 하부 간의 거리가 될 수 있다.
T1은 제1 회로 패턴(521)의 두께이다. 또한, T2는 제1 회로 패턴(521) 또는 더미 패턴(5130)의 상부에 추후에 형성될 절연층(도 8의 540)의 최대 두께이다.
제1 회로 패턴(521)과 더미 패턴(530) 간의 간격이 작을수록, 제1 회로 패턴(521) 상부, 더미 패턴(530) 상부 또는 제1 회로 패턴(521)과 더미 패턴(530) 사이에 형성된 절연층(도 8의 540)의 단차가 작아질 수 있다. 또한, 슬릿 다이 코팅에 의해서 제1 회로 패턴(521)과 더미 패턴(530) 사이에 절연층 형성 시 발생하는 보이드(Void)가 발생하는 것을 방지할 수 있다.
제1 영역(511)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격과 절연층(도 8의 540)의 단차의 관계는 상기 [표1]에서 확인할 수 있다.
또한, 제2 영역(512)에서 제2 회로 패턴(522)과 더미 패턴(530)이 넓은 간격으로 형성될 수 있다. 제2 영역(512)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격은 [식3]을 만족하도록 형성될 수 있다.
[식3]
Figure 112012104347545-pat00012
여기서, D2는 제2 영역(512)에서 제1 회로 패턴(521)과 더미 패턴(530) 간의 거리이다. D2는 제2 영역(512)의 제1 회로 패턴(521) 하부와 더미 패턴(530) 하부 간의 거리가 될 수 있다.
제1 회로 패턴(521)은 공지의 방법으로 형성될 수 있으며, 더미 패턴(530)은 제1 회로 패턴(521) 형성 시, 동시에 형성될 수 있다. 예를 들어, 제1 회로 패턴(521) 및 더미 패턴(530)을 형성을 위해 패터닝 된 도금 레지스트를 베이스 기판(510) 상부에 형성할 수 있다. 그 후, 전해 도금 방법을 이용하여 전도성 금속으로 도금을 수행하고, 도금 레지스트를 제거함으로써, 베이스 기판(510) 상부에 제1 회로 패턴(521) 및 더미 패턴(530)을 동시에 형성할 수 있다.
도8을 참고하면, 제1 회로 패턴(521) 및 더미 패턴(530) 상부에 절연층(540)을 형성할 수 있다.
제1 회로 패턴(521) 및 더미 패턴(530)이 형성된 베이스 기판(510) 상부에 슬릿 다이 코팅 방법으로 절연층(540)이 형성될 수 있다. 즉, 슬릿 다이 장치(200)에 의해서 절연재가 제1 회로 패턴(521) 및 더미 패턴(530) 상부에 도포될 수 있다. 슬릿 다이 장치(200)가 절연층(540)이 형성되는 구간을 일정 속도로 일정 방향으로 이동하면서, 제1 회로 패턴(521) 및 더미 패턴(530) 상부에 일정량의 절연재를 토출함으로써, 절연층(540)을 형성할 수 있다. 이때, 절연재는 에폭시 수지일 수 있다. 또한, 절연재는 액체 상태로 슬릿 다이 장치(200)로부터 토출 될 수 있다.
이와 같이, 슬릿 다이 장치(200)에서 액체 상태의 절연재가 토출 됨에 따라 제1 영역(511)의 제1 회로 패턴(521) 및 더미 패턴(530)과 같은 패턴 간의 좁은 빈 공간에도 절연재가 도포될 수 있다. 따라서, 슬릿 다이 방법으로 절연층(540)을 형성 시, 패턴 간의 좁은 빈 공간에 보이드(Void)가 형성되는 것을 방지할 수 있다.
본 발명의 실시 예에 따르면, 절연층(140) 의 두께는 100㎛이하가 될 수 있다. 슬릿 다이 장치를 이용한 슬릿 다이 코팅 방법으로 형성 가능한 절연층(140)의 두께가 100㎛일 수 있다.
제1 영역(511)에서 절연층(540)의 최고 높이와 최저 높이의 단차는 3㎛이하가 될 수 있다. 여기서, 3㎛의 단차는 절연층(540)의 평탄도 기준이 될 수 있다.
또한, 제2 영역(512)에서 절연층(540)의 높이는 제1 회로 패턴(521) 또는 더미 패턴(530) 상부에 형성된 절연층(540)의 높이보다 낮게 형성될 수 있다. 또한, 제2 영역(512)에서 절연층(540)의 높이는 제1 회로 패턴(521) 또는 더미 패턴(530) 상부에 형성된 절연층(540)의 최소 두께이상이 되도록 형성될 수 있다.
이와 같이, 슬릿 다이 장치(200)에서 액체 상태의 절연재가 토출 됨에 따라 제2 영역(512)의 절연층(540)이 제1 영역(511)에 비해 얇게 형성될 수 있다. 즉, 절연층(540)이 단차를 갖도록 형성될 수 있다.
도9를 참고하면, 절연층(540) 상부에 제2 회로 패턴(522)을 형성할 수 있다. 이때, 제2 회로 패턴(522)은 제1 영역(511)과 제2 영역(512)에 모두 형성될 수 있다. 제2 회로 패턴(522)은 예를 들면, 금, 은, 구리, 니켈 등의 전도성 금속으로 구성될 수 있다. 제1 영역(511)과 제2 영역(512)의 절연층(540)의 높이 또는 두께가 다르기 때문에 제1 영역(511)과 제2 영역(512)에 형성되는 제2 회로 패턴(522)도 각각 다른 높이에 형성될 수 있다. 즉, 제2 영역(512)에 형성된 제2 회로 패턴(522)이 제1 영역(511)에 형성된 제2 회로 패턴(522)에 비해 낮은 위치에 형성될 수 있다. 이와 같이 제2 회로 패턴(522)이 다른 위치에 각각 형성됨에 따라 수평으로 형성됐을 때에 비해 상호 이격 거리가 증가할 수 있다. 이격 거리가 증가함에 따라 크로스토크(Crosstalk)에 의한 불량 발생을 감소시킬 수 있다. 또한, 제1 영역(511)과 제2 영역(512)의 절연층(540)은 제1 회로 패턴(521)과 더미 패턴(530) 간의 간격 조절로 두께가 조절될 수 있다. 또한, 제2 회로 패턴(522)의 임피던스 값은 절연층(540)의 두께에 따라 조절될 수 있다. 제2 회로 패턴(522)의 임피던스 값은 아래 [식4]와 같다.
[식4]
Figure 112012104347545-pat00013
여기서, Z0는 제2 회로 패턴(522)의 임피던스 값, εr은 절연층(540)의 유전율, W는 제2 회로 패턴(522)의 폭, T는 제2 회로 패턴(522)의 두께 및 H는 절연층(540)의 두께이다. 이와 같이. 제2 회로 패턴(522)의 임피던스 값은 절연층(540)의 두께, 절연층(540)의 유전율, 제2 회로 패턴(522)의 폭 및 제2 회로 패턴(522)의 두께에 의해서 변경될 수 있다. 즉, 절연층(540)의 두께를 조절함으로써, 제2 회로 패턴(522)의 임피던스 값을 조절할 수 있다.
본 발명의 실시 예에서, D, D1, D2를 회로 패턴과 더미 패턴의 간격이라 예시하였지만, 이는 설명의 편의를 위한 것으로 한정되는 것은 아니다. 즉, D, D1 및 D2는 회로 패턴과 더미 패턴 중 서로 근접한 패턴들 간의 거리가 될 수 있다.
또한, 본 실시 예에서는 베이스 기판의 일면에만 회로 패턴, 더미 패턴 및 절연층을 형성하는 것으로 설명하고 있으나, 이는 예시적인 것으로서, 베이스 기판의 양면에 회로 패턴, 더미 패턴 및 절연층을 형성하는 것도 가능하다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 500: 인쇄회로기판
110, 510: 베이스 기판
120: 회로 패턴
121, 521: 제1 회로 패턴
122, 522: 제2 회로 패턴
123: 제3 회로 패턴
130, 530: 더미 패턴
131: 제1 더미 패턴
132: 제2 더미 패턴
133: 제3 더미 패턴
140, 540: 절연층
141: 제1 절연층
142: 제2 절연층
143: 제3 절연층
151: 실장 패드
152: 솔더 레지스트
153: 범프
200: 슬릿 다이 장치
300: 반도체 칩

Claims (18)

  1. 베이스 기판;
    상기 베이스 기판 상부에 형성된 하나 이상의 회로 패턴;
    상기 베이스 기판 상부에 형성된 하나 이상의 더미 패턴; 및
    상기 회로 패턴 및 상기 더미 패턴 상부에 형성되는 절연층을 포함하되,
    상기 회로 패턴과 상기 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식1]을 만족하며,
    상기 절연층은 에폭시 수지로 형성된 인쇄회로기판.
    [식1]
    Figure 112014061617101-pat00014

    (여기서, D는 상기 회로 패턴과 더미 패턴 중 서로 이웃하는 패턴 간의 간격, T1은 상기 회로 패턴 또는 더미 패턴의 두께, T2는 상기 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
  2. 청구항 1에 있어서,
    상기 절연층의 최대 높이와 최소 높이의 차이는 3㎛이하인 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 절연층의 두께는 100㎛이하인 인쇄회로기판.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 베이스 기판 상부 또는 하부에 하나 이상의 회로 패턴 및 절연층을 포함하는 빌드업층이 더 형성되는 인쇄회로기판.
  6. 제1 영역 및 제2 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상부에 형성된 하나 이상의 제1 회로 패턴;
    상기 베이스 기판 상부에 형성된 하나 이상의 더미 패턴;
    상기 제1 회로 패턴 및 상기 더미 패턴 상부에 형성된 절연층; 및
    상기 절연층 상부에 형성된 하나 이상의 제2 회로 패턴을 포함하되,
    상기 제1 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식2]를 만족하며,
    상기 제2 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식3]을 만족하고,
    상기 제1 영역에 형성된 절연층의 최소 높이는 상기 제2 영역에 형성된 절연층의 최대 높이보다 높게 형성되며,
    상기 절연층은 에폭시 수지로 형성된 인쇄회로기판.
    [식2]
    Figure 112014061617101-pat00015

    [식3]
    Figure 112014061617101-pat00016

    (여기서, D1은 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, D2는 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, T1은 상기 제1 회로 패턴 또는 더미 패턴의 두께, T2는 상기 제1 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
  7. 청구항 6에 있어서,
    상기 제1 영역에서 상기 절연층의 최대 높이와 최소 높이의 차이는 3㎛이하인 인쇄회로기판.
  8. 청구항 6에 있어서,
    상기 절연층의 두께는 100㎛이하인 인쇄회로기판.
  9. 삭제
  10. 베이스 기판을 준비하는 단계;
    상기 베이스 기판 상부에 하나 이상의 회로 패턴 및 하나 이상의 더미 패턴을 형성하는 단계; 및
    상기 회로 패턴 및 더미 패턴 상부에 슬릿 다이 코팅(Slit die Coating) 방법으로 절연층을 형성하는 단계를 포함하되,
    상기 회로 패턴과 상기 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식1]을 만족하며,
    상기 절연층은 에폭시 수지로 형성되는 인쇄회로기판 제조 방법.
    [식1]
    Figure 112014061617101-pat00017

    (여기서, D는 상기 회로 패턴과 더미 패턴 중 서로 이웃하는 패턴 간의 간격, T1은 상기 회로 패턴 또는 더미 패턴의 두께, T2는 상기 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
  11. 청구항 10에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층의 최대 높이와 최소 높이의 차이는 3㎛이하로 형성되는 인쇄회로기판 제조 방법.
  12. 청구항 10에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층의 두께는 100㎛이하인 인쇄회로기판 제조 방법.
  13. 삭제
  14. 청구항 10에 있어서,
    상기 절연층을 형성하는 단계 이후에,
    상기 베이스 기판 하부 및 상기 절연층 상부 중 적어도 한곳에 하나 이상의 회로 패턴 및 절연층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  15. 제1 영역 및 제2 영역을 포함하는 베이스 기판을 준비하는 단계;
    상기 베이스 기판 상부에 하나 이상의 제1 회로 패턴 및 하나 이상의 더미 패턴을 형성하는 단계;
    상기 제1 회로 패턴 및 더미 패턴 상부에 슬릿 다이 코팅(Slit die Coating) 방법으로 절연층을 형성하는 단계; 및
    상기 절연층 상부에 하나 이상의 제2 회로 패턴을 형성하는 단계를 포함하되,
    상기 제1 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식2]를 만족하며,
    상기 제2 영역에서 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 간격은 아래 [식3]을 만족하고,
    상기 제1 영역에 형성된 절연층의 최소 높이는 상기 제2 영역에 형성된 절연층의 최대 높이보다 높게 형성되며,
    상기 절연층은 에폭시 수지로 형성되는 인쇄회로기판 제조 방법.
    [식2]
    Figure 112014061617101-pat00018

    [식3]
    Figure 112014061617101-pat00019

    (여기서, D1은 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, D2는 제1 영역에서 상기 제1 회로 패턴 및 더미 패턴 중 서로 이웃하는 패턴 간의 거리, T1은 상기 제1 회로 패턴 또는 더미 패턴의 두께, T2는 상기 제1 회로 패턴 또는 더미 패턴 상부에 형성된 절연층의 최대 두께임.)
  16. 청구항 15에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층은 상기 제1 영역에서 최대 높이와 최소 높이의 차이가 3㎛이하로 형성되는 인쇄회로기판 제조 방법.
  17. 청구항 15에 있어서,
    상기 절연층을 형성하는 단계에서,
    상기 절연층의 두께는 100㎛이하인 인쇄회로기판 제조 방법.
  18. 삭제
KR1020120146564A 2011-12-19 2012-12-14 인쇄회로기판 및 인쇄회로기판 제조 방법 KR101454080B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012276288A JP5607710B2 (ja) 2011-12-19 2012-12-18 印刷回路基板及び印刷回路基板の製造方法
US13/719,036 US20130153266A1 (en) 2011-12-19 2012-12-18 Printed circuit board and method of manufacturing the same
CN201210555601XA CN103167728A (zh) 2011-12-19 2012-12-19 印刷电路板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110137179 2011-12-19
KR20110137179 2011-12-19

Publications (2)

Publication Number Publication Date
KR20130070534A KR20130070534A (ko) 2013-06-27
KR101454080B1 true KR101454080B1 (ko) 2014-11-03

Family

ID=48608983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146564A KR101454080B1 (ko) 2011-12-19 2012-12-14 인쇄회로기판 및 인쇄회로기판 제조 방법

Country Status (2)

Country Link
US (1) US20130153275A1 (ko)
KR (1) KR101454080B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901695B1 (ko) 2014-07-02 2018-09-27 삼성전기 주식회사 인쇄회로기판 및 이를 이용한 카메라 모듈용 인쇄회로기판
KR102029099B1 (ko) 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294925A (ja) 1999-04-01 2000-10-20 Ibiden Co Ltd 多層ビルドアップ配線板
KR100290477B1 (ko) 1998-10-27 2001-08-07 박종섭 반도체 소자의 금속 배선 구조 및 그 형성 방법
KR20060056309A (ko) * 2003-07-10 2006-05-24 다이요 잉키 세이조 가부시키가이샤 다층 인쇄 배선판용 열경화성 수지 조성물, 열경화성 접착필름 및 이것을 이용하여 제조된 다층 인쇄 기판
KR20100048685A (ko) * 2008-10-31 2010-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290477B1 (ko) 1998-10-27 2001-08-07 박종섭 반도체 소자의 금속 배선 구조 및 그 형성 방법
JP2000294925A (ja) 1999-04-01 2000-10-20 Ibiden Co Ltd 多層ビルドアップ配線板
KR20060056309A (ko) * 2003-07-10 2006-05-24 다이요 잉키 세이조 가부시키가이샤 다층 인쇄 배선판용 열경화성 수지 조성물, 열경화성 접착필름 및 이것을 이용하여 제조된 다층 인쇄 기판
KR20100048685A (ko) * 2008-10-31 2010-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20130070534A (ko) 2013-06-27
US20130153275A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US10368445B2 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US9538642B2 (en) Wiring board and method for manufacturing the same
US9326377B2 (en) Printed wiring board
US8934262B2 (en) Wiring board and method for manufacturing the same
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR20100039818A (ko) 부품 내장형 와이어링 기판 및 그의 제조 방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US9839132B2 (en) Component-embedded substrate
US20120055706A1 (en) Printed circuit board and method of manufacturing the same
JP2015053350A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
KR20120092050A (ko) 배선기판 및 그 제조방법
US8415781B2 (en) Electronic component and method for manufacturing the same
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP6721143B2 (ja) プリント回路基板及びその製造方法
KR20080055728A (ko) 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법
KR101454080B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5367306B2 (ja) セラミック部品の製造方法
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
CN116156741A (zh) 一种印刷电路板和移动设备
US7473099B2 (en) Printed circuit board and manufacturing method thereof
JP2009004457A (ja) コンデンサ内蔵多層基板
US20240023250A1 (en) Wiring substrate
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6