KR20120092050A - 배선기판 및 그 제조방법 - Google Patents

배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120092050A
KR20120092050A KR1020120012894A KR20120012894A KR20120092050A KR 20120092050 A KR20120092050 A KR 20120092050A KR 1020120012894 A KR1020120012894 A KR 1020120012894A KR 20120012894 A KR20120012894 A KR 20120012894A KR 20120092050 A KR20120092050 A KR 20120092050A
Authority
KR
South Korea
Prior art keywords
layer
conductor
signal wiring
conductor layer
insulating layer
Prior art date
Application number
KR1020120012894A
Other languages
English (en)
Inventor
가즈나가 히고
히데마사 이가라시
마사츠네 아라카와
에리나 야마다
겐지 스즈키
도모히토 안도
히로노리 사토
다쿠야 도리이
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120092050A publication Critical patent/KR20120092050A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 양호한 고주파 특성을 유지하면서 도체층과 절연층의 높은 밀착 신뢰성을 확보할 수 있는 고주파 용도의 배선기판을 실현하는 것을 목적으로 한다.
(해결 수단) 배선기판(10)은 코어재(20)의 상하의 적층부에 절연층과 도체층을 교호로 적층 형성하여 이루어지고, 적층부의 도체층 중 신호배선층(42,43)에 대하여 표면개질처리로서의 실란 커플링처리가 실시되어 있으며 각각의 신호배선(SL)은 평탄면을 가진다. 한편, 적층부의 다른 도체층(40,41,44,45)에 대하여 조화처리가 실시되어 그 표면이 조화면으로 되어 있다. 이와 같은 구조에 의하여, 배선기판(10)의 신호배선층(42,43)에 고주파신호를 전송할 때, 신호배선(SL)이 평탄면을 가지기 때문에 표피효과의 영향에 의한 도체 손실의 증가를 방지할 수 있음과 아울러, 실란 커플링처리에 의한 화학 결합으로 절연층(32,33)과의 사이에서 밀착 신뢰성을 충분히 확보할 수 있다.

Description

배선기판 및 그 제조방법{WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 절연층과 도체층을 교호로 적층 형성해서 이루어지는 적층부를 구비한 다층의 배선기판에 관한 것으로서, 특히, 고주파신호의 전송에 적합한 배선기판에 관한 것이다.
종래부터, 반도체칩 등을 탑재하는 패키지로서 코어재의 양측에 절연층과 도체층을 교호로 적층한 적층부를 구비한 배선기판이 널리 사용되고 있다. 이러한 구조를 가지는 배선기판의 제조공정에 있어서는, 구리 등의 금속으로 이루어지는 도체층과 수지로 이루어지는 절연층의 사이를 충분히 밀착시켜서 적층할 필요가 있다. 도체층과 절연층 사이의 충분한 밀착성이 확보되지 않으면, 예를 들면, 리플로(Reflow)시의 가열에 의하여 도체층과 절연층 사이의 계면에 있어서 부분적인 팽창이나 박리 등의 문제가 발생하는 요인이 된다. 이러한 문제점을 방지하기 위하여, 종래부터, 배선기판의 제조시에 도체층과 절연층의 밀착 계면에 처리를 실시하여 밀착 신뢰성을 향상시키기 위한 여러 가지 수법이 제안되어 있다(예를 들면, 특허문헌 1 참조). 통상, 도체층에 전원전압이나 대지전위(ground potential)에 접속되는 솔리드상(solid)의 도체패턴을 형성하는 경우에는 밀착 신뢰성에 관한 문제가 현저하게 되기 때문에, 예를 들면, 도체층의 표면에 조화(粗化)처리를 실시하는 것이 유효한 대책이 된다. 즉, 도체층의 표면을 에칭 등에 의하여 조화함으로써 표면에 형성되는 미세한 요철에 의한 앵커효과를 얻을 수 있으므로 도체층과 절연층의 밀착 신뢰성을 향상시킬 수 있다.
특허문헌 1 : 특허공개 제2010-109308호 공보
근래, 각종 회로 시스템에 있어서의 고속 동작을 실현하기 위하여 고주파신호를 전송 가능한 배선기판이 요구되고 있다. 일반적으로, 배선기판의 도체층에 고주파신호를 전송시키는 경우에는 도체 표면의 근방에 전류가 집중되는 표피효과(表皮效果)가 발생하여 주파수가 높아질수록 표피효과의 영향에 따른 도체 손실이 증가하여 간다. 그리고, 상기한 바와 같이 도체층의 표면에 조화처리를 실시한 경우에는, 표피효과에 의하여 전류가 도체 표면의 요철부분에서 집중적으로 흐르게 되므로 도체 손실의 증가가 현저하게 된다. 이것에 의하여, 배선기판에 고주파신호를 전송할 때의 전송성능이 저하되어 소망하는 고주파 용도에 대한 적용에 지장을 초래한다는 문제가 있었다. 한편, 표피효과의 영향에 따른 성능상의 문제를 완화하기 위하여 배선기판의 제조시에 각 도체층의 표면을 조화시키지 않고 평탄한 표면을 유지하는 것도 생각할 수 있으나, 이 경우에는 상기한 바와 같이 밀착 신뢰성을 유지할 수 없게 되어 제조시의 문제를 피할 수 없으므로 현실적인 대책은 아니다. 이상과 같이, 종래의 배선기판의 구조에서는 고주파신호를 전송시킬 때 양호한 고주파 특성과 제조시의 밀착 신뢰성의 확보를 양립시키는 것이 곤란하다는 것이 문제였다.
본 발명은 상기한 문제를 해결하기 위하여 이루어진 것이며, 고주파신호를 전송 가능한 배선기판에 있어서, 표피효과의 영향에 따른 도체 손실의 증가를 방지하여 양호한 고주파 특성을 유지함과 아울러, 높은 밀착 신뢰성을 확보할 수 있는 구조를 실현하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여 본 발명의 배선기판은, 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판으로서, 상기 적층부의 상기 도체층 중 신호가 전송되는 적어도 1층의 신호배선층은 표면개질처리가 실시된 평탄면을 가지고, 상기 적층부의 상기 도체층 중 상기 신호배선층 이외의 각 도체층은 조화(粗化)된 조화면(粗化面)을 가지는 것을 특징으로 하고 있다.
본 발명의 배선기판에 의하면, 배선기판 중 신호배선층 이외의 각 도체층은 조화처리를 실시한 조화면을 가지는데 비하여, 신호배선층은 조화처리를 대신해서 표면개질처리를 실시한 평탄면을 가지고 있다. 이러한 구조에 의하여, 절연층과 도체층을 교호로 적층한 적층부에 있어서, 신호배선층 이외의 도체층에 대하여 조화처리를 실시함으로써 그 표면 요철의 앵커효과에 의하여 절연층과의 밀착성이 유지됨과 아울러, 신호배선층에 대하여 적절한 표면개질처리를 실시함으로써 그 표면과 절연층의 화학 결합에 의하여 밀착성이 유지된다. 따라서, 배선기판의 가열시에 각 도체층 표면의 팽창이나 박리 등의 문제를 방지할 수 있다. 또한, 신호배선층에 고주파신호용 도체패턴을 형성한 경우에도 표피효과에 의하여 전류가 요철이 없는 평탄한 도체 표면에 집중되므로, 도체 손실이 억제되어 양호한 고주파 특성을 유지할 수 있다.
상기 신호배선층에 실시하는 대표적인 표면개질처리로서, 예를 들면 실란 커플링제를 사용한 실란 커플링처리를 들 수 있다. 실란 커플링제는 유기물과 반응하는 유기 관능기를 가지는 유기 규소화합물이다. 신호배선층에 실란 커플링처리를 실시하는 경우에는 실란 커플링제를 신호배선층의 도체 표면에 소정의 두께로 도포하고 이 상태에서 상방에 수지를 적층한다. 그 결과, 실란 커플링제의 유기 관능기가 수지재료의 유기 관능기와 반응함으로써 도체 표면에 화학 결합이 발생하여 개질되고 신호배선층과 절연층을 양자의 계면에서 접착할 수 있다. 실란 커플링제의 조정방법이나 첨가물은 특별히 제약되지 않으며 처리조건에 따라 적절하게 선택할 수 있다.
상기 신호배선층은 다양한 구조로 형성할 수 있다. 예를 들면, 상기 신호배선층의 단면구조에 관하여서는, 두께방향에 있어서 해당 신호배선층에 인접하는 일방의 상기 절연층과 접하는 표면은 상기 평탄면으로 하지 않고, 그 이외의 표면을 상기 평탄면으로 하여도 좋다. 이 경우, 평탄면으로 하는 표면으로서는 상기 신호배선층에 인접하는 타방의 상기 절연층에 접하는 표면을 들 수 있고, 이 표면으로서는 상기 신호배선층에 형성되는 각 도체패턴의 양측의 측면을 포함하여도 좋다. 이것에 의하여, 고주파신호를 전송하는 도체패턴의 각 표면(통상은 사방의 표면) 중 1개의 표면이 조화면이더라도 그 외의 표면에 표면개질처리가 실시되므로, 표피효과의 영향에 따른 고주파 특성 열화(劣化) 방지의 효과를 저해하는 일이 없고, 또한 배선기판의 제조공정에 있어서 표면개질공정을 간소화할 수 있다.
상기 신호배선층의 치수 조건에 관하여서는 특별히 제약되는 것은 아니지만, 적어도 상기 평탄면의 표면 조도(粗度)(Ra)를 0.1㎛보다 낮게 설정하고, 상기 신호배선층 이외의 각 도체층의 상기 조화면의 표면 조도(Ra)를 0.1㎛ 이상으로 설정하는 것이 바람직하다. 이 경우, 상기 평탄면의 표면 조도(Ra)에 대하여는 실질적으로 0㎛로 간주할 수 있는 정도로 낮게 설정하는 것이 특히 바람직하다.
본 발명의 배선기판에 있어서, 상기 신호배선층에 인접하는 상기 절연층은 다른 상기 절연층에 비하여 비유전율(比誘電率)이 낮은 재료를 사용해서 형성하여도 좋다. 이것에 의하여, 신호배선의 주위에 고주파 특성이 양호한 저유전율(低誘電率)의 재료를 배치한 상태에서 고주파신호가 전송되므로, 상기 표면개질처리의 효과와 함께 고주파 특성을 한층 더 향상시킬 수 있다. 또한 절연층 재료의 비유전율을 낮게 하는 경우에 부가하여 절연층 재료의 tanδ{유전정접(誘電正接)}를 낮게 하는 경우에도 같은 효과를 기대할 수 있다.
본 발명의 배선기판은 다양한 구조에 의하여 구성할 수 있다. 예를 들면, 배선기판에 코어재를 형성하고, 상기 코어재의 양면 측에 형성되는 상기 적층부에 제 1 및 제 2의 상기 신호배선층이 상기 코어재를 사이에 두고 배치되는 구조로 하여도 좋다. 예를 들면, 코어재의 일면 측 적층부의 소정의 층에 신호배선층을 형성하고, 코어재의 타면 측 적층부의 소정의 층에 상기 신호배선층과 대칭적인 배치가 되는 신호배선층을 형성하여도 좋다.
또한, 상기 과제를 해결하기 위하여 본 발명의 배선기판의 다른 형태는, 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판으로서, 상기 적층부의 상기 도체층 중 신호가 전송되는 적어도 1층의 신호배선층을 포함하는 하나 또는 복수의 제 1 도체층은 표면개질처리가 실시된 비(非)조화면을 가지고, 상기 적층부의 상기 도체층 중 상기 제 1 도체층 이외의 각 도체층은 조화된 조화면을 가지고, 상기 제 1 도체층의 단면형상은 상부 표면 중 중앙부가 외연부보다도 상방으로 돌출된 곡선부분을 포함하는 것을 특징으로 하고 있다.
본 발명의 배선기판의 다른 형태에 의하면, 제 1 도체층의 단면형상이 중앙부가 상방으로 돌출하도록 볼록한 면을 가지게 형성되므로, 단면형상의 모서리부에 집중하기 쉬운 응력을 완화할 수 있고, 이것에 의하여 모서리부 근방에 있어서의 수지 크랙 등의 문제를 확실하게 방지할 수 있다.
본 발명의 배선기판을 제조하는 방법의 일례는, 상기 적층부의 제 1 절연층의 표면에 신호가 전송되는 신호배선층이 되는 도체층을 형성하는 제 1 도체층 형성공정과, 상기 신호배선층이 되는 도체층에 표면개질처리를 실시하여 평탄면을 형성하는 표면개질공정과, 상기 신호배선층의 표면을 덮는 제 2 절연층을 형성하는 제 2 절연층 형성공정과, 상기 적층부의 상기 신호배선 이외의 각 도체층을 형성하는 제 2 도체층 형성공정과, 상기 신호배선층 이외의 각 도체층의 표면에 조화처리를 실시하는 조화공정을 순차적으로 실행하면 좋다. 이 경우, 상기 표면개질공정에서는 실란 커플링제를 사용한 실란 커플링처리를 실시하여 상기 평탄면을 형성하는 것이 바람직하다.
또한, 본 발명의 배선기판을 제조하는 방법의 다른 예는, 상기 과제를 해결하기 위하여, 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판의 제조방법으로서, 상기 적층부의 제 1 절연층의 표면에 신호가 전송되는 신호배선층을 포함하는 제 1 도체층을 형성하는 제 1 도체층 형성공정과, 상기 제 1 도체층에 표면개질처리를 실시하여 비(非)조화면을 형성하는 표면개질공정과, 상기 제 1 도체층의 표면을 덮는 제 2 절연층을 형성하는 제 2 절연층 형성공정과, 상기 적층부의 상기 제 1 도체층 이외의 도체층을 형성하는 제 2 도체층 형성공정과, 상기 제 1 도체층 이외의 각 도체층의 표면에 조화처리를 실시하는 조화공정을 순차적으로 실행하고, 상기 제 1 도체층 형성공정에 있어서, 상기 제 1 절연층의 표면상에 황산구리를 사용한 전해 구리도금을 실시하여, 단면형상이 상부 표면 중 중앙부가 외연부보다도 상방으로 돌출된 곡선부분을 가지는 상기 제 1 도체층을 형성하는 도금공정을 실행하면 좋다.
상기와 같이, 본 발명에 의하면, 고주파신호를 전송 가능한 배선기판에 있어서, 적층부의 신호배선층에 대해서 표면개질처리를 실시하여 평탄면을 형성하는 한편, 다른 도체층에 조화처리를 실시하여 조화면을 형성하도록 하였으므로, 신호배선층에 고주파신호를 전송시킬 때, 표피효과에 의하여 도체 표면에 집중되는 전류가 요철부분에서 흐르는 일이 없고 평탄한 표면에서 흐르게 된다. 따라서, 신호배선층에 있어서의 도체 손실의 증가를 방지할 수 있고, 고주파신호 전송특성의 향상을 도모할 수 있다. 또한, 신호배선층에 실시한 표면개질처리에 의하여 절연층과의 사이의 밀착 신뢰성을 확보할 수 있음과 아울러, 그 외의 도체층은 조화면의 앵커효과에 의하여 절연층과의 사이의 밀착 신뢰성을 확보할 수 있으므로, 도체층과 절연층의 계면에 있어서의 팽창이나 박리 등의 문제를 확실하게 방지하는 것이 가능하게 된다. 또한 적층부의 신호배선층을 포함하는 제 1 도체층의 단면형상을 상부 표면 중 중앙부가 외연부보다도 상방으로 돌출된 곡면형상(소위 볼록한 형상)으로 형성함에 의하여, 모서리부에 대한 응력집중에 기인하는 수지 크랙 등을 방지하여 배선기판의 신뢰성을 높이는 것이 가능하게 된다.
도 1은 제 1 실시형태의 배선기판의 개략적인 단면 구조를 나타내는 도면
도 2는 도 1의 단면구조 중 신호배선층의 1개의 신호배선을 포함하는 부분적인 영역의 구조를 모식적으로 나타낸 확대도
도 3은 제 1 실시형태의 배선기판의 제조방법을 설명하는 제 1 단면 구조도
도 4는 제 1 실시형태의 배선기판의 제조방법을 설명하는 제 2 단면 구조도
도 5는 제 1 실시형태의 배선기판의 제조방법을 설명하는 제 3 단면 구조도
도 6은 제 1 실시형태의 배선기판의 제조방법을 설명하는 제 4 단면 구조도
도 7은 제 1 실시형태의 배선기판의 제조방법을 설명하는 제 5 단면 구조도
도 8은 제 1 실시형태의 배선기판에 있어서 신호배선층에 대한 시뮬레이션에 의한 고주파신호 전송특성의 평가결과를 나타내는 도면
도 9는 도 8의 시뮬레이션을 실행할 때의 신호배선의 모델을 나타내는 도면
도 10은 신호배선층의 인접하는 2개의 신호배선에 대하여 조화처리를 실시하였을 때의 단면부분의 현미경 촬영화상을 비교예로서 나타내는 도면
도 11은 도 10과 같은 범위 내의 2개의 신호배선에 대하여 제 1 실시형태의 실란 커플링처리를 실시했을 때의 단면부분의 현미경 촬영화상을 나타내는 도면
도 12는 제 2 실시형태의 배선기판의 개략적인 단면 구조도를 나타내는 도면
도 13은 도 12의 단면구조 중 신호배선층의 1개의 신호배선을 포함하는 부분적인 영역의 구조를 모식적으로 나타낸 확대도
도 14는 제 2 실시형태에 있어서 황산구리를 사용한 전해 구리도금의 작용에 대하여 설명하는 도면
이하, 본 발명의 적합한 실시형태에 대하여 도면을 참조하면서 설명한다. 이하에서는 본 발명을 적용한 2개의 실시형태에 대하여 설명하지만, 본 발명이 본 실시형태의 내용에 의하여 한정되는 것은 아니다.
[제 1 실시형태]
제 1 실시형태에서는 본 발명을 구체화한 배선기판의 구조의 일례에 대하여 설명한다. 도 1은 제 1 실시형태의 배선기판(10)의 개략적인 단면 구조를 나타내고 있다. 도 1에 나타낸 바와 같이, 배선기판(10)은 전체를 지지하는 평판형상의 코어재(20)를 배치함과 아울러, 각각 절연층 및 도체층을 교호로 적층 형성한 적층부를 코어재(20)의 양면 측에 배치한 구조를 가지고 있다. 제 1 실시형태의 배선기판(10)은 예를 들면 반도체칩 등의 부품을 배치하여 외부의 기재(基材)에 접속하기 위한 패키지로서 이용된다.
코어재(20)는 예를 들면, 유리섬유를 함유하는 에폭시 수지에 의하여 형성된다. 코어재(20)의 상면에는 도체층(40)이 형성됨과 아울러, 코어재(20)의 하면에는 도체층(41)이 형성되고, 각각의 도체층(40,41)에는 전원전압이나 대지전위(ground potential) 등의 고정전위에 접속되는 솔리드상(solid)의 도체패턴이 형성되어 있다. 이와 같은 구조의 코어재(20)로서는 예를 들면, 양면 구리 클래드 적층판을 사용할 수 있다.
코어재(20)의 도체층(40)의 상면 측에는 절연층(30,32,34) 및 솔더 레지스트층(36)이 순차적으로 적층 형성되어 있다. 또한, 코어재(20)의 도체층(41)의 하면 측에는 절연층(31,33,35) 및 솔더 레지스트층(37)이 순차적으로 적층 형성되어 있다. 한편, 코어재(20)와, 상하의 도체층(40,41) 및 절연층(30,31)에는 소정의 개소를 적층방향으로 관통하는 스루홀 도체(21)가 형성되어 있다. 스루홀 도체(21)의 내부는 예를 들면 유리 에폭시 등으로 이루어지는 폐색체(22)에 의하여 매워져 있다. 또한 도 1에서는 1개의 스루홀 도체(21)를 나타내고 있지만, 코어재(20)의 각 부분에 복수의 스루홀 도체(21)를 형성하여도 좋다.
절연층(30)의 표면에는 도체층인 신호배선층(42)이 형성되어 있다. 이 신호배선층(42)에는 고주파신호를 전송하는 신호배선용의 다수의 신호배선(SL)이 형성되어 있다. 또한, 절연층(31)의 표면에는 도체층인 신호배선층(43)이 형성되어 있다. 이 신호배선층(43)은 상기한 신호배선층(42)과 같은 구조를 가진다. 또한, 스루홀 도체(21)의 상단 및 하단이 신호배선층(42,43)의 각각의 도체패턴에 접속되어 있다. 제 1 실시형태의 배선기판(10)의 특징은 고주파 특성과 밀착 신뢰성의 양립을 도모할 수 있도록, 신호배선층(42,43)에 실란 커플링처리를 실시함에 의하여 평탄면을 형성하는 점에 있는데, 구체적인 구조와 작용에 대해서는 후술한다.
절연층(32)의 표면에는 도체층(44)이 형성됨과 아울러, 절연층(33)의 표면에는 도체층(45)이 형성되어 있다. 이 도체층(44,45)들에는 전원전압이나 대지전위 등의 고정전위에 접속되는 솔리드상의 도체패턴이 형성되어 있다. 또한 절연층(34)의 표면에는 복수의 단자패드(46)가 형성되고, 솔더 레지스트층(36)의 복수의 개소가 개구되어 복수의 단자패드(46)가 노출되어 있다. 한편, 절연층(35)의 표면에는 비교적 사이즈가 큰 복수의 단자패드(47)가 형성되고, 솔더 레지스트층(37)의 복수의 개소가 개구되어 복수의 단자패드(47)가 노출되어 있다.
절연층(32)의 소정의 개소에는 신호배선층(42)과 도체층(44)을 적층방향으로 접속 도통(導通)하는 비아 도체(50)가 형성되어 있다. 또한, 절연층(34)의 소정의 개소에는 도체층(44)과 단자패드(46)를 적층방향으로 접속 도통하는 비아 도체(52)가 형성되어 있다. 마찬가지로 타방의 절연층(33,35)에는 상기 비아 도체(50,52)에 대응하는 비아 도체(51,53)가 각각 형성되어 있다. 또한 도 1에서는 비아 도체(50~53)를 각 1개씩 나타내고 있으나, 각각의 개수는 특별히 제약되지 않으며 비아 도체(50~53)를 각각 복수 설치하여도 좋다.
도 1에 있어서, 예를 들면 배선기판(10)을 개재하여 반도체칩을 외부기재에 접속하는 경우에는, 상방의 복수의 단자패드(46)에 반도체칩의 복수의 패드를 접합하고, 하방의 복수의 단자패드(47)에 예를 들면 복수의 솔더볼을 통하여 외부기재를 접합하면 좋다. 이 경우, 도 1의 단면구조에서는 복수의 단자패드(46), 비아 도체(52), 도체층(44), 비아 도체(50), 신호배선층(42), 스루홀 도체(21), 신호배선층(43), 비아 도체(51), 도체층(45), 비아 도체(53), 복수의 단자패드(47)를 경유하여 반도체칩과 외부기재 사이의 전기적 접속이 가능하게 된다.
이어서, 제 1 실시형태의 배선기판(10)에 있어서 신호배선층(42)의 구체적인 구조와 작용에 대하여 설명한다. 도 2는, 도 1의 단면구조 중, 신호배선층(42) 중 1개의 신호배선(SL)을 포함하는 부분적인 영역(R1)의 구조를 모식적으로 나타낸 확대도이다. 또한 도 1의 하방의 신호배선층(43)에 관하여는 상방의 신호배선층(42)과 같은 구조이므로 설명을 생략한다. 도 2에 나타낸 신호배선(SL)은 연신(延伸)방향에 수직인 단면에 있어서 대략 직사각형을 이루며, 저면(S1), 상면(S2), 양측의 측면(S3,S4)에 의하여 에워싸인 형상으로 형성되어 있다. 또한, 신호배선(SL)의 저면(S1)은 하측의 절연층(30)에 맞닿고, 상면(S2) 및 측면(S3,S4)는 상측의 절연층(32)에 맞닿아 있다. 또한, 신호배선(SL)의 하방에는 절연층(30)을 사이에 두고 코어재(20)의 도체층(40)이 배치되며, 신호배선(SL)의 상방에는 절연층(32)을 사이에 두고 도체층(44)이 배치되어 있다.
도 2에 나타낸 바와 같이, 신호배선(SL)의 각 면 중, 저면(S1)은 조화(粗化)된 조화면(粗化面)으로 되어 있지만, 상면(S2) 및 측면(S3,S4)은 조화되어 있지 않은 평탄면으로 되어 있다. 저면(S1)의 조화면은, 절연층(30)을 형성한 뒤 그 표면을 조화시킨 후에 무전해도금을 실시하는 결과 형성되는 것이다. 이것에 의하여, 신호배선층(42)을 패터닝하였을 때 절연층(30)과의 밀착성이 확보된다. 한편, 상면(S2) 및 측면(S3,S4)의 각 평탄면에 대하여는, 신호배선층(42)의 상방에 절연층(32)을 형성하기에 앞서, 패터닝된 상태의 신호배선층(42)에 대하여 실란 커플링제를 사용한 실란 커플링처리가 실시된다. 이 실란 커플링처리는 고주파신호에 대한 표피효과(表皮效果)의 영향에 따른 도체 손실의 증가에 대한 대책으로서, 조화처리를 행하지 않고 평탄면을 유지하면서, 신호배선층(42)과 절연층(32)의 밀착 신뢰성을 확보하기 위한 표면개질처리의 일례이다.
실란 커플링제는 1분자 중에 유기 관능기를 가지는 유기 규소화합물이며, 유기물인 수지재료와 무기물인 금속재료를 화학 결합에 의하여 결합시킬 수 있다. 그리고, 실란 커플링처리를 할 때에는, 도 2의 신호배선(SL)의 상면(S2) 및 측면(S3,S4)에 예를 들면 Sn도금을 실시한 후에 실란 커플링재를 도포한 상태에서 절연층(32)을 형성하면 좋다. 이와 같이 실란 커플링처리를 실시함으로써, 신호배선층(42)과 절연층(32)의 계면에 있어서 상기한 화학 결합에 의하여 높은 밀착성을 확보할 수 있다. 이와 같은 높은 밀착성을 확보함에 의하여, 신호배선층(42)이 예를 들면 리플로(Reflow)시에 가열되었다고 하여도 부분적인 표면의 팽창이나 박리 등의 문제를 유효하게 방지할 수 있게 된다.
한편, 도 2의 신호배선(SL)에 고주파신호가 전송될 때에 흐르는 전류는 표피효과에 의하여 도체 표면의 근방에 집중된다. 그러나, 신호배선(SL)의 상면(S2) 및 측면(S3,S4)이 모두 평탄면이며, 조화면과 같은 요철부분이 존재하지 않기 때문에 표피효과의 영향에 따른 도체 손실이 적다. 이때, 신호배선(SL)의 저면(S1)만이 조화면인데, 신호배선(SL)을 에워싸는 4면 중 1면만이 조화면이고 다른 3면이 평탄면이기 때문에, 표피효과에 의한 도체 손실의 증가를 억제할 수 있다. 단, 도 2의 단면구조로 한정되는 것은 아니며, 신호배선(SL)을 에워싸는 4면 모두에 대하여 표면개질처리를 실시한 평탄면을 형성하여도 좋다.
신호배선층(42)의 각 신호배선(SL)의 평탄면의 표면 조도(粗度)(Ra)를 적어도 0.1㎛보다 낮게 설정하는 것이 바람직하다. 특히, 각 신호배선(SL)의 평탄면의 표면 조도(Ra)를 극히 0에 가까운 값으로 설정하는 것이 바람직하며, 이것에 의하여 고주파신호의 전송성능을 충분하게 높일 수 있다. 이것에 대하여, 도 2에 나타낸 바와 같이, 신호배선층(42)의 상하에 배치되는 도체층(40,44)의 각각의 표면은 조화처리가 실시된 조화면으로 되어 있다. 즉, 도체층(40,44)의 각각의 표면의 입계(粒界)영역을 에칭함에 의하여 조화면이 형성되어 있다. 이 조화면들의 표면 조도(Ra)는 예를 들면 1㎛ 정도로 되어 있다. 이와 같은 조화처리에 의하여 앵커효과를 얻음으로써 도체층(40,44)과 절연층(30,32,34)의 밀착성이 확보된다. 또한 도체층(40,44)과 절연층(30,32,34)의 밀착성을 확보할 수 있도록, 도체층(40,44)의 조화면의 표면 조도(Ra)를 적어도 0.1㎛ 이상 1㎛ 이하로 설정하는 것이 바람직하다.
또한, 신호배선층(42) 상방의 절연층(32)은 그 상하의 절연층(30,34)과 같은 재료를 사용하는 경우로 한정되지 않으며 다른 재료를 사용해서 형성하여도 좋다. 구체적으로는 절연층(32)의 재료로서 다른 절연층(30,34)에 비하여 tanδ{유전정접(誘電正接, dissipation factor)}이 낮고, 유전율(誘電率){비유전율(比誘電率)}이 낮은 재료를 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연층(32)을 형성함으로써, 신호배선층(42)의 도체 손실이 한층 저하되어 고주파 특성을 한층 더 향상시킬 수 있게 된다. 또한 도체층(40,44)에 대하여는 상기한 바와 같이 전원전압이나 대지전위 등의 고정전위에 접속되는 솔리드상의 도체패턴이 형성되므로, tanδ 및 유전율이 비교적 높은 재료를 사용하였다고 해도 고주파 특성에 대한 영향은 적어진다.
이어서, 제 1 실시형태의 배선기판(10)의 제조방법에 대해서 도 3 ~ 도 7을 참조하여 설명한다. 우선, 도 3에 나타낸 바와 같이 양면에 동박(銅箔)이 점착된 평판형상의 코어재(20)를 준비한다. 이 코어재(20)는 예를 들면 유리섬유를 함유한 수지로 이루어지며 높은 강성을 가지고 있다. 통상, 복수의 배선기판(10)을 다수개 얻기 위하여, 예를 들면, 한 변이 300㎜ 정도인 정사각형 평면형상의 코어재(20)가 사용된다. 또한 도 3 ~ 도 7에서는 간략화를 위하여 다수개의 구조는 도시하지 않고 1개의 배선기판(10)에 대응하는 구조만을 도시하고 있다.
이어서 도 4에 나타낸 바와 같이, 코어재(20)의 상하의 각 동박에 대하여, 예를 들면 서브 트랙티브법을 사용하여 도체층(40,41)을 각각 패터닝한다. 그리고, 도체층(40,41)의 표면에 대하여 조화(粗化) 약제를 사용해서 소망하는 표면 조도(Ra)가 될 때까지 에칭을 실시하여 조화시킨다. 계속해서, 도체층(40,41)의 조화된 표면에 각각 에폭시 수지를 주성분으로 하는 필름형상 절연 수지재료를 적층한 후에 경화시킴에 의하여 절연층(30,31)(제 1 절연층)을 형성한다.
이어서 도 5에 나타낸 바와 같이, 드릴기를 사용한 천공(穿孔) 가공에 의하여, 스루홀 도체(21)의 형성위치에 코어재(20) 및 절연층(30,31)을 관통하는 관통구멍을 형성한 후, 이 관통구멍에 대하여 무전해 구리도금 및 전해 구리도금을 실시함으로써 스루홀 도체(21)를 형성한다. 그리고, 스루홀 도체(21)의 공동부(空洞部)에 에폭시 수지를 주성분으로 하는 페이스트를 인쇄한 후에 경화시킴으로써 폐색체(22)를 형성한다. 한편, 절연층(30,31)의 표면에 소망하는 표면 조도(Ra)가 되도록 조화처리를 실시한다. 이어서, 절연층(30,31)의 조화된 표면에 무전해 구리도금을 실시한 후에 전해 구리도금을 실시함으로써 구리도금층을 형성하고, 예를 들면 세미 에디티브법을 사용하여 신호배선층(42,43)(제 1 도체층)을 각각 패터닝한다. 그리고, 신호배선층(42,43)에 대하여, 그 표면에 Sn도금을 실시하여 Sn도금층을 형성한 후에 상기한 바와 같이 실란 커플링제를 사용한 실란 커플링처리를 실시한다. 그 결과, 도 2에 나타낸 바와 같이, 신호배선층(42,43)의 각각의 신호배선(SL) 중, 저면(S1)을 제외한 상면(S2) 및 측면(S3,S4)은 표면 조도(Ra)가 매우 낮은 평탄면 상태가 된다.
이어서 도 6에 나타낸 바와 같이, 절연층(30,31) 및 그 표면의 신호배선층(42,43)의 평탄면에 각각 에폭시 수지를 주성분으로 하는 필름형상 절연 수지재료를 적층한 후에 경화시킴으로써 절연층(32,33)(제 2 절연층)을 형성한다. 절연층(32,33)은 상기한 바와 같이, 신호배선층(42,43)의 도체 손실을 더욱 저하시키기 위하여, 절연층(30,31)에 비해서 tanδ와 비유전율이 낮은 재료를 사용하여 형성된다.
이어서 도 7에 나타낸 바와 같이, 절연층(32,33)의 소정의 위치에 레이저가공을 실시하여 비어 홀을 형성하고, 그 내부의 스미어를 제거하는 디스미어 처리를 실시한 후에 비어 홀 내에 비아 도체(50,51)를 형성한다. 계속해서, 절연층(32,33)의 표면에 무전해 구리도금을 실시한 후에 전해 구리도금을 실시함으로써 구리도금층을 형성하고, 예를 들면 세미 애디티브법을 사용하여 도체층(44,45)(제 2 도체층)을 각각 패터닝한다. 그리고, 도체층(44,45)의 표면에 대하여 조화 약제를 사용해서 소망하는 표면 조도(Ra)가 될 때까지 에칭을 실시함으로써 조화시킨다.
이어서 도 1로 돌아와서, 도체층(44,45)의 조화된 표면에 각각 에폭시 수지를 주성분으로 하는 필름형상 절연 수지재료를 적층한 후에 경화시킴으로써 절연층(34,35)을 형성한다. 그리고, 수지 절연층(34,35)에 상기한 비아 도체(50,51)와 같은 수법으로 비아 도체(52,53)를 형성한다. 계속해서, 절연층(34,35)의 표면에 무전해 구리도금을 실시한 후에 전해 구리도금을 실시함으로써 구리도금층을 형성하고, 예를 들면 세미 애디티브법을 사용하여 상방의 복수의 단자패드(46)와 하방의 복수의 단자패드(47)를 각각 패터닝한다. 계속해서, 절연층(34)의 상면과 절연층(35)의 하면에 각각 감광성 에폭시 수지를 도포하여 경화시킴으로써 솔더 레지스트층(36,37)을 형성한다. 그 후, 상방의 솔더 레지스트층(36)에 개구부를 패터닝함과 아울러, 하방의 솔더 레지스트층(37)에 개구부를 패터닝한다. 이상의 순서에 의하여 도 1에 나타낸 배선기판(10)이 완성된다.
이하, 도 8 및 도 9를 참조하여, 제 1 실시형태의 배선기판(10)의 신호배선층(42,43)에 있어서, 고주파신호 전송특성에 관한 구체적인 효과에 대하여 설명한다. 도 8은 본 실시형태의 배선기판(10)에 있어서, 신호배선층(42,43)의 신호배선(SL)에 대한 시뮬레이션에 따른 고주파신호 전송특성의 평가결과를 나타내고 있다. 또한, 도 9는 도 8의 시뮬레이션을 실행할 때의 신호배선(SL)의 모델을 나타내고 있다. 도 8에 있어서는 신호배선(SL)의 전송손실의 주파수 특성을 평가할 때에, 절연 재료로서 2가지의 다른 재료(A,B)를 상정함과 아울러, 표면 처리로서 종래의 조화처리와 제 1 실시형태의 실란 커플링처리의 2가지를 상정하고, 이것들을 조합한 4가지 특성(C1,C2,C3,C4)을 구하여 각각의 그래프를 비교하고 있다.
도 9(A)에 모델화하여 나타낸 바와 같이, 시뮬레이션의 치수 조건으로서는 신호배선(SL)과 그 주위를 에워싸는 절연층을 포함하는 영역으로서, 평면에서 보았을 때의 길이(L)와 폭(W)의 영역을 상정한다. 또한, 도 9(B)에 나타낸 바와 같이, 도 9(A)의 임의의 단면에 있어서, 폭(W1)과 두께(T1)를 가지는 신호배선(SL)은 그 주위가 절연층(L1)에 의하여 에워싸임과 아울러, 절연층(L1)의 상방 및 하방에는 도체층(L2,L3)이 형성되어 있다. 신호배선(SL)과 도체층(L2,L3)은 각각 두께(T2,T3)를 사이에 두고 대향되어 있으므로, 절연층(L1)의 두께는 T1+T2+T3가 된다. 또한 상하의 도체층(L2,L3)은 대지배선에 접속되는 것으로 한다.
하기의 표 1에는 도 8의 구체적인 시뮬레이션의 조건을 나타내고 있다.
시뮬레이션의 조건

특성
C1 C2 C3 C4
치수




L 5㎜
W 0.6㎜
W1 32㎛
T1 15㎛
T2 33㎛
T3 33㎛
주파수 10~50㎓
특성 임피던스(Zo) 50Ω
표면 조도(Ra) 0.8㎛ 0.04㎛
tanδ 0.019 0.007 0.019 0.007
표 1에 있어서, 도 9에 대응하는 치수 조건으로서는 L=5㎜, W=0.6㎜, W1=32㎛, T1=15㎛, T2=T3=33㎛로 설정하였다. 또한, 전송신호의 주파수는 10~50㎓의 범위로 하고, 전송선로의 특성 임피던스(Zo)는 50Ω로 하였다. 또한, 신호배선(SL)의 표면 조도(Ra)에 대하여는 조화처리를 적용한 특성(C1,C2)에서는 Ra=0.8㎛, 실란 커플링처리를 적용한 특성(C3,C4)에서는 Ra=0.04㎛로 각각 설정하였다. 또한, 절연층(L1)의 tanδ(유전정접)에 대하여는 특성(C1,C3)의 재료(A)에서는 0.019, 특성(C2,C4)의 재료(B)에서는 0.007로 각각 설정하였다. 또한 신호배선(SL)의 재료는 도전율 0.5(S/m)의 구리로 이루어지는 것을 전제로 한다.
도 8에 나타낸 바와 같이, 표 1의 조건 하에서 전송특성의 시뮬레이션을 실시한 결과, 주파수 범위 10~50GHz에 있어서의 전송손실(S파라미터 S21)은 특성(C1,C2,C3,C4)의 순서로 감소하여 가는 것이 나타났다. 즉, 조화처리를 적용하는 경우의 특성(C1,C2)에 비하여 제 1 실시형태의 실란 커플링처리를 적용하는 경우의 특성(C3,C4) 쪽이 양호한 고주파 특성을 얻을 수 있는 것이 확인되었다. 한편, 특성(C1)와 특성(C3), 혹은 특성(C2)와 특성(C4)을 비교하면 자명한 바와 같이, 신호배선(SL)을 에워싸는 절연층(L1)에 관하여, tanδ가 높은 재료(A)에 비하여 tanδ가 낮은 재료(B)가 양호한 고주파 특성을 얻을 수 있는 것이 확인되었다. 다만, tanδ가 높은 재료(A)를 사용하는 경우이더라도, 제 1 실시형태의 실란 커플링처리를 적용하면{특성(C3)} 충분한 고주파 특성을 기대할 수 있으므로, 본 발명의 효과를 얻을 수 있는 것은 당연하다.
이어서, 제 1 실시형태의 신호배선(SL)의 구체적인 구조예에 대하여 설명한다. 도 10은 제 1 실시형태와 비교하기 위하여, 신호배선층(42,43) 중 인접하는 2개의 신호배선(SL)에 대하여, 실란 커플링처리를 대신해서 조화처리를 실시하였을 때의 단면부분의 현미경 촬영화상을 비교예로서 나타내고 있다. 한편, 도 11은 도 10과 같은 범위 내의 2개의 신호배선(SL)에 대하여, 제 1 실시형태의 실란 커플링처리를 실시하였을 때의 단면부분의 현미경 촬영화상을 나타내고 있다. 도 10 및 도 11로부터 자명한 바와 같이, 제 1 실시형태의 신호배선(SL)은 도 2에 나타낸 상면(S2) 및 측면(S3,S4)과 같이 평탄면이 형성된 상태로 되어 있다. 그리고, 도 10 및 도 11의 각각의 구조에 대하여 배선기판(10)의 리플로 내구시험을 실시한 바, 신호배선층(42,43)의 부분적인 팽창이나 박리 등의 문제는 동일한 정도인 것이 확인되었다.
[제 2 실시형태]
제 2 실시형태에서는 본 발명을 구체화한 배선기판의 구조의 다른 예에 대하여 설명한다. 도 12는 제 2 실시형태의 배선기판(10a)의 개략적인 단면 구조도를 나타내고 있다. 제 2 실시형태의 배선기판(10a)은 도 1에 나타낸 제 1 실시형태의 배선기판(10)과 거의 공통인 단면구조를 가지고 있지만, 신호배선층(42,43)(제 1 도체층)에 형성된 신호배선(SLa)의 단면구조가 다르다. 도 12에 있어서 신호배선(SLa) 이외의 구조에 대하여는 제 1 실시형태와 같기 때문에 설명을 생략하는 것으로 하고, 이하에서는 주로 다른 점에 대하여 설명한다. 도 13은 도 12의 단면구조 중 신호배선층(42) 중 1개의 신호배선(SLa)을 포함하는 부분적인 영역(R1){도 1의 영역(R1)과 같은 위치}의 구조를 모식적으로 나타낸 확대도이다.
도 13에 있어서, 상하의 절연층(30,32) 및 상하의 도체층(40,44)의 각각의 구조와 배치에 대하여는 제 1 실시형태의 도 2와 같다. 또한, 신호배선(SLa)의 각 면 중 저면(S1)이 조화되어 있고 상면(S2a) 및 측면(S3,S4)이 조화되어 있지 않은 점에 대하여도 제 1 실시형태와 같다. 한편, 도 13에 나타낸 바와 같이, 제 2 실시형태에 있어서는 신호배선(SLa)의 상면(S2a)이 도 2와 같은 직선형상이 아니고, 중앙부가 외연부보다도 상방으로 돌출된 곡선형상(소위 볼록한 형상)의 단면구조를 가지고 있다. 즉, 신호배선(SLa)의 두께는 외연부에 비하여 중앙부가 두껍게 되어 있다. 또한 제 2 실시형태에 있어서, 측면(S3,S4) 및 상면(S2a)에 대하여 표면개질처리가 실시되어, 신호배선(SLa)과 절연층(32)의 밀착성이 확보되는 점과 신호배선(SLa)에 있어서의 표피효과에 의한 도체 손실의 증가를 억제할 수 있는 점에 대하여는 제 1 실시형태와 같은 효과를 얻을 수 있다.
도 13에 나타낸 바와 같이, 신호배선(SLa)의 상면(S2a)을 도 13과 같이 상방으로 돌출된 곡선형상의 단면형상으로 함에 의하여, 신호배선(SLa)의 모서리부에 대한 응력집중을 완화하는 효과를 얻을 수 있다. 즉, 금속재료로 이루어지는 신호배선(SLa)은 수지재료로 이루어지는 절연층(30,32)에 에워싸이며, 양자의 열팽창률의 상위에 의하여 가열시에 열응력이 작용한다. 이 열응력은 신호배선(SLa)의 단면구조 중 상면(S2a)과 측면(S3,S4)이 직각으로 교차하는 모서리부에 집중되기 때문에 모서리부의 근방에 있어서의 수지 크랙의 요인이 된다. 제 2 실시형태에서는 후술하는 도금공정에 있어서, 단면이 볼록한 형상인 상면(S2a)을 형성하여 양측의 모서리부를 직각보다도 큰 둔각으로 함으로써 모서리부에 대한 응력집중을 완화하는 것이다.
도 13에 있어서는 신호배선(SLa)의 높이(H1,H2)를 나타내고 있다. 즉, 신호배선(SLa)의 단면형상에 있어서, 저면(S1)에서부터 상면(S2a)의 외연부까지의 높이(H1)와 저면(S1)에서부터 상면(S2a)의 중앙부까지의 높이(H2)는 H1<H2의 관계를 만족하고 있다. 이때, 신호배선(SLa)의 높이(H1,H2)에 의거하여 환율(丸率){(H2-H1)/H2}을 정의하였을 때, 통상 환율이 클수록 신호배선(SLa)의 모서리부의 둔각이 커진다. 단, 후술하는 도금공정에 있어서의 약액(藥液)의 조성이나 신호배선(SLa)의 단면적 등을 종합적으로 고려하여 적절한 환율을 설정할 필요가 있다. 또한 도 13의 신호배선(SLa)의 구체적인 형성방법에 대하여는 후술한다.
이상과 같이 제 2 실시형태의 구조를 채용함에 의하여, 제 1 실시형태와 같은 효과에 부가해서, 신호배선(SLa)에 대한 응력집중에 기인하는 수지 크랙 등을 방지하여 신뢰성을 높일 수 있다. 이때, 상기한 예에서는 제 2 실시형태의 구조를 신호배선(SLa)에 적용하는 경우를 설명하였지만, 신호배선(SLa) 이외의 배선층(본 발명의 제 1 도체층)에 대하여 응력집중의 완화를 목적으로 도 13에 나타낸 단면형상을 가지게 해서 형성하여도 좋다. 또한 제 2 실시형태에 있어서도, 제 1 실시형태와 같이 신호배선(SLa)의 비(非)조화면의 표면 조도(Ra)를 적어도 0.1㎛보다 낮게 설정하는 것이 바람직하다. 또한, 신호배선층(42)의 상방의 절연층(32)은 제 1 실시형태와 같이, 상하의 절연층(30,34)과 다른 재료를 사용하여 형성하여도 좋다. 예를 들면, tanδ{유전정접(誘電正接)}이 낮고, 유전율{비유전율(比誘電率)}이 낮은 재료를 사용하여 절연층(32)를 형성하는 것이 바람직하다.
이어서, 제 2 실시형태의 배선기판(10a)의 제조방법에 대하여 설명한다. 제 2 실시형태의 배선기판(10a)의 제조방법은 대부분의 공정이 제 1 실시형태(도 3 ~ 도 7)와 공통되므로 이하에서는 주로 다른 점에 대하여 설명한다. 우선, 코어재(20)에 대하여 도 3 및 도 4를 이용하여 설명한 각 공정을 거쳐서 도체층(40,41) 및 절연층(30,31)(제 1 절연층)을 형성함과 아울러, 폐색체(22)에 의하여 메워진 스루홀 도체(21)를 형성한다. 이어서, 절연층(30,31)의 조화된 표면에 무전해 구리도금을 실시한 후에 전해 구리도금을 실시함으로써 구리도금층을 형성하고(도금공정), 예를 들면 세미 애디티브법을 사용하여 신호배선층(42,43)(제 1 도체층)을 각각 패터닝한다. 제 2 실시형태에서는 도금공정에 있어서의 전해 구리도금의 약액으로서 황산구리를 사용하는 점에 특징이 있다.
이때, 황산구리를 사용한 전해 구리도금의 작용에 대하여, 도 14를 참조하여 설명한다. 도 14에 있어서는, 절연층(30)의 상방에 무전해 구리도금을 실시한 후에 황산구리를 사용하여 전해 구리도금을 실시할 때의 상태를 나타내고 있다. 구체적으로는, 절연층(30)의 상방에 신호배선층(42)의 기초가 되는 무전해 구리도금막(42a)를 형성하고, 그 상방에 도금 레지스트(DR)를 소정의 패턴으로 형성한 상태에서 황산구리를 함유하는 도금액에 의한 도금욕(plating bath)을 실시하여 도금 패턴을 석출(析出)시킨다. 이때, 도 14의 석출부(42b)는 위치에 따라 석출속도가 불균일하며, 중앙부의 고전류부에서는 석출속도가 빨라지게 되고 외연부의 저전류부에서는 석출속도가 느려지게 된다. 그 결과, 도금공정의 완료시에는 도 13의 단면형상을 가지는 신호배선(SLa)이 형성되게 된다.
도 14에 나타낸 전해 구리도금을 실시할 때, 신호배선(SLa)의 단면형상에 있어서의 상기한 환율은 도금액의 황산구리 농도에 의존하여 변화한다. 즉, 황산구리 농도가 높아지면 도 14의 석출부(42b)의 중앙부에 있어서의 Cu이온의 공급량이 외연부에 있어서의 Cu이온의 공급량에 비하여 증가하는 경향이 있다. 따라서, 도금액의 황산구리 농도를 충분하게 높게 하여 전해 구리도금을 실시함으로써, 신호배선(SLa)의 단면형상에 있어서의 상기한 환율을 크게 할 수 있다. 단, 도금액의 황산구리 농도를 지나치게 높게 하면 황산구리가 도금액에 용해되지 않게 되는 점에 주의를 요한다. 구체적으로는, 도금액에 용해 가능한 범위 내에서 황산구리 농도를 대략 120~200g/L의 범위로 조정함에 의하여, 신호배선(SLa)의 응력집중을 완화할 수 있을 정도의 단면형상을 형성할 수 있다. 또한 도 14에서 설명한 작용에 의하여 신호배선(SLa)의 단면형상을 형성할 수 있다면 도금액으로서 황산구리 이외의 약액을 사용하는 것도 가능하다.
이후의 제조공정에 있어서는, 제 1 실시형태와 같은 순서에 따라 신호배선층(42,43)에 대하여 실란 커플링처리 등의 표면개질처리를 실시한 후, 절연층(32,33)(제 2 절연층) 및 비아 도체(50,51), 도체층(44,45)(제 2 도체층), 절연층(34,35), 비아 도체(52,53), 복수의 단자패드(46,47), 솔더 레지스트층(36,37)을 차례로 형성한다. 이것에 의하여 도 12에 나타낸 배선기판(10a)이 완성된다.
제 2 실시형태의 효과를 검증하기 위하여, 상기한 제조공정을 거쳐서 제작된 배선기판(10a)의 신뢰성 시험을 행하였다. 구체적으로는, 온도범위 -65~150℃에 있어서 10개의 배선기판(10a)에 대해서 1000사이클씩의 열충격시험을 실시하여 수지 크랙의 발생 유무를 검증하였다. 그 결과, 제 2 실시형태의 신호배선(SLa)의 단면형상을 가지지 않는 경우에는 10개 중 8개에서 수지 크랙이 발생한 것에 비하여, 제 2 실시형태의 신호배선(SLa)의 단면형상을 가지는 경우에는 10개 모두에 대하여 수지 크랙이 발생하지 않았다. 이와 같이, 제 2 실시형태의 구조를 채용함으로써 수지 크랙 등의 발생을 방지하여 높은 신뢰성을 얻을 수 있는 것이 확인되었다.
또한 제 1 실시형태 및 제 2 실시형태의 배선기판(10,10a)을 고주파신호의 전송용도로 이용하는 경우, 상기한 신호배선(SL,SLa)을 마이크로스트립 선로로서 구성하는 것이 바람직하다. 이 경우의 구조는 다양하지만 예를 들면 도 9(B)에 나타낸 구조에 있어서, 폭(W1)이나 두께(T1,T2,T3)를 전송 주파수에 따라 최적화시키면 좋다. 이와 같이 마이크로스트립 선로를 사용함으로써 배선기판(10,10a)에 있어서의 고주파신호 전송특성을 한층 향상시킬 수 있다.
이상, 제 1 실시형태 및 제 2 실시형태에 의거하여 본 발명의 내용을 구체적으로 설명하였지만, 본 발명은 상기한 실시형태로 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경할 수 있다. 예를 들면, 상기 각 실시형태의 배선기판(10,10a)은 전체를 지지하는 코어재(20)가 배치되는 구조를 가지지만, 코어재(20)를 가지지 않은 구조의 배선기판이더라도, 절연층과 도체층을 교호로 적층 형성한 구조를 가지는 다양한 배선기판에 대하여 본 발명을 적용할 수 있다. 또한, 상기 각 실시형태의 배선기판(10,10a)에 있어서는 도 2의 단면구조를 가지는 2층의 신호배선층(42,43)을 구비하고 있지만, 2층으로 한정되지 않으며 1층 혹은 3층 이상의 신호배선층에 대하여 같은 구조를 가지게 하여도 좋다. 또한 상기 각 실시형태의 배선기판(10,10a)에 있어서는 신호배선층(42,43)에 대하여 실란 커플링처리를 실시하는 경우를 설명하였지만, 이것으로 한정되지 않으며 같은 효과를 발휘하는 다른 표면개질처리를 실시하는 경우이더라도 본 발명의 효과를 얻을 수 있다. 그 외의 점에 대하여도 상기 각 실시형태에 의하여 본 발명의 내용이 한정되는 것이 아니며, 본 발명의 작용 효과를 얻을 수 있는 한 상기 실시형태에 개시된 내용으로 한정되지 않고 적절하게 변경할 수 있다.
10,10a - 배선기판 20 - 코어재
21 - 스루홀 도체 22 - 폐색체
30,31 - 절연층(제 1 절연층) 32,33 - 절연층(제 2 절연층)
34,35 - 절연층 36,37 - 솔더 레지스트층
40,41 - 도체층 42,43 - 신호배선층(제 1 도체층)
44,45 - 도체층(제 2 도체층) 46,47 - 단자패드
50,51,52,53 - 비아 도체 SL,SLa - 신호배선

Claims (15)

  1. 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판으로서,
    상기 적층부의 상기 도체층 중 신호가 전송되는 적어도 1층의 신호배선층은 표면개질처리가 실시된 평탄면을 가지고,
    상기 적층부의 상기 도체층 중 상기 신호배선층 이외의 각 도체층은 조화(粗化)된 조화면(粗化面)을 가지는 것을 특징으로 하는 배선기판.
  2. 청구항 1에 있어서,
    상기 표면개질처리는 실란 커플링제를 사용한 실란 커플링처리인 것을 특징으로 하는 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 신호배선층의 두께방향의 단면구조 중, 해당 신호배선층에 인접하는 일방의 상기 절연층과 접하는 표면은 상기 평탄면이 아니고, 타방의 상기 절연층과 접하는 표면은 상기 평탄면인 것을 특징으로 하는 배선기판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 신호배선층의 상기 평탄면의 표면 조도(粗度)(Ra)는 0.1㎛보다 낮고, 상기 신호배선층 이외의 각 도체층의 상기 조화면의 표면 조도(Ra)는 0.1㎛ 이상인 것을 특징으로 하는 배선기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 신호배선층에 인접하는 상기 절연층은 다른 상기 절연층에 비하여 비유전율(比誘電率)이 낮은 것을 특징으로 하는 배선기판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    코어재를 더 구비하고,
    상기 코어재의 양면 측에 형성되는 상기 적층부에는 제 1 및 제 2의 상기 신호배선층이 상기 코어재를 사이에 두고 배치되는 것을 특징으로 하는 배선기판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 신호배선층은 마이크로스트립 선로로서 구성되는 것을 특징으로 하는 배선기판.
  8. 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판의 제조방법으로서,
    상기 적층부의 제 1 절연층의 표면에 신호가 전송되는 신호배선층이 되는 도체층을 형성하는 제 1 도체층 형성공정과,
    상기 신호배선층이 되는 도체층에 표면개질처리를 실시하여 평탄면을 형성하는 표면개질공정과,
    상기 신호배선층의 표면을 덮는 제 2 절연층을 형성하는 제 2 절연층 형성공정과,
    상기 적층부의 상기 신호배선층 이외의 각 도체층을 형성하는 제 2 도체층 형성공정과,
    상기 신호배선층 이외의 각 도체층의 표면에 조화처리를 실시하는 조화공정을 가지는 것을 특징으로 하는 배선기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 표면개질공정에서는 실란 커플링제를 사용한 실란 커플링처리를 실시하여 상기 평탄면을 형성하는 것을 특징으로 하는 배선기판의 제조방법.
  10. 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판으로서,
    상기 적층부의 상기 도체층 중 신호가 전송되는 적어도 1층의 신호배선층을 포함하는 하나 또는 복수의 제 1 도체층은 표면개질처리가 실시된 비(非)조화면을 가지고,
    상기 적층부의 상기 도체층 중 상기 제 1 도체층 이외의 각 도체층은 조화된 조화면을 가지고,
    상기 제 1 도체층의 단면형상은 상부 표면 중 중앙부가 외연부보다도 상방으로 돌출된 곡선부분을 포함하는 것을 특징으로 하는 배선기판.
  11. 청구항 10에 있어서,
    상기 표면개질처리는 실란 커플링제를 사용한 실란 커플링처리인 것을 특징으로 하는 배선기판.
  12. 청구항 10 또는 청구항 11에 있어서,
    상기 제 1 도체층의 상기 비조화면의 표면 조도(Ra)는 0.1㎛보다 낮고, 상기 제 1 도체층 이외의 각 도체층의 상기 조화면의 표면 조도(Ra)는 0.1㎛ 이상인 것을 특징으로 하는 배선기판.
  13. 청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제 1 도체층에 인접하는 상기 절연층은 다른 상기 절연층에 비하여 비유전율이 낮은 것을 특징으로 하는 배선기판.
  14. 청구항 10 내지 청구항 13 중 어느 한 항에 있어서,
    상기 신호배선층은 마이크로스트립 선로로서 구성되는 것을 특징으로 하는 배선기판.
  15. 절연층 및 도체층을 교호로 적층 형성하여 이루어지는 적층부를 구비한 배선기판의 제조방법으로서,
    상기 적층부의 제 1 절연층의 표면에 신호가 전송되는 신호배선층을 포함하는 제 1 도체층을 형성하는 제 1 도체층 형성공정과,
    상기 제 1 도체층에 표면개질처리를 실시하여 비조화면을 형성하는 표면개질공정과,
    상기 제 1 도체층의 표면을 덮는 제 2 절연층을 형성하는 제 2 절연층 형성공정과,
    상기 적층부의 상기 제 1 도체층 이외의 도체층을 형성하는 제 2 도체층 형성공정과,
    상기 제 1 도체층 이외의 각 도체층의 표면에 조화처리를 실시하는 조화공정을 구비하고,
    상기 제 1 도체층 형성공정은,
    상기 제 1 절연층의 표면상에 황산구리를 사용한 전해 구리도금을 실시하여, 단면형상이 상부 표면 중 중앙부가 외연부보다도 상방으로 돌출된 곡선부분을 가지는 상기 제 1 도체층을 형성하는 도금공정을 포함하는 것을 특징으로 하는 배선기판의 제조방법.
KR1020120012894A 2011-02-09 2012-02-08 배선기판 및 그 제조방법 KR20120092050A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-026474 2011-02-09
JP2011026474 2011-02-09
JP2012001396A JP2012182437A (ja) 2011-02-09 2012-01-06 配線基板及びその製造方法
JPJP-P-2012-001396 2012-01-06

Publications (1)

Publication Number Publication Date
KR20120092050A true KR20120092050A (ko) 2012-08-20

Family

ID=46636030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012894A KR20120092050A (ko) 2011-02-09 2012-02-08 배선기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US8674236B2 (ko)
JP (1) JP2012182437A (ko)
KR (1) KR20120092050A (ko)
TW (1) TW201240533A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052458A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 인쇄회로기판
KR20190052486A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 안테나 모듈

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10085336B2 (en) * 2012-05-10 2018-09-25 Hitachi Chemical Company, Ltd. Multilayer wiring board
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
EP3386282A4 (en) * 2015-11-30 2019-07-17 Toppan Printing Co., Ltd. MULTILAYER FITTED PCB AND METHOD FOR THE MANUFACTURE THEREOF
JP2018018935A (ja) * 2016-07-27 2018-02-01 イビデン株式会社 プリント配線板及びその製造方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
KR20200047832A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN216852529U (zh) * 2019-07-08 2022-06-28 株式会社村田制作所 传输线路
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
CN113473749A (zh) * 2020-03-31 2021-10-01 深南电路股份有限公司 印刷电路板的制备方法及印刷电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG73469A1 (en) * 1996-11-20 2000-06-20 Ibiden Co Ltd Solder resist composition and printed circuit boards
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
JP2000282265A (ja) * 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Hoya株式会社 多層プリント配線板の製造方法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4423027B2 (ja) * 2003-12-24 2010-03-03 京セラ株式会社 配線基板の製造方法
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
JP4831783B2 (ja) 2008-02-01 2011-12-07 メック株式会社 導電層及びこれを用いた積層体と、これらの製造方法
JP5033192B2 (ja) * 2008-09-30 2012-09-26 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5083908B2 (ja) * 2008-12-26 2012-11-28 京セラSlcテクノロジー株式会社 配線基板の製造方法
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
KR101862243B1 (ko) * 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052458A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 인쇄회로기판
KR20190052486A (ko) * 2017-11-08 2019-05-16 삼성전기주식회사 안테나 모듈

Also Published As

Publication number Publication date
JP2012182437A (ja) 2012-09-20
US20120205142A1 (en) 2012-08-16
TW201240533A (en) 2012-10-01
US8674236B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
KR20120092050A (ko) 배선기판 및 그 제조방법
JP6996976B2 (ja) プリント回路基板のための高速インターコネクト
US8829357B2 (en) Wiring board and method for manufacturing the same
US7697301B2 (en) Printed circuit board having embedded electronic components and manufacturing method thereof
US5925206A (en) Practical method to make blind vias in circuit boards and other substrates
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
JP2002043468A (ja) 表裏導通基板及びその製造方法
KR20080033069A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP6226168B2 (ja) 多層配線板
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US20200305289A1 (en) Flexible substrate and method for fabricating the same
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
KR20130034643A (ko) 프린트 배선판
TWI397358B (zh) 打線基板及其製作方法
JP4497548B2 (ja) 配線基板
DE102020120758A1 (de) Bauteilträger, Verfahren zum Herstellen desselben und Verfahren zum Abschirmen eines strukturellen Merkmals in einem Bauteilträger
JP2005183466A (ja) 多層プリント配線板
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP4407702B2 (ja) 表裏導通基板の製造方法および表裏導電基板
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR101454080B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20210030733A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application