JP2018018935A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2018018935A JP2018018935A JP2016147526A JP2016147526A JP2018018935A JP 2018018935 A JP2018018935 A JP 2018018935A JP 2016147526 A JP2016147526 A JP 2016147526A JP 2016147526 A JP2016147526 A JP 2016147526A JP 2018018935 A JP2018018935 A JP 2018018935A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- layer
- conductor layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】配線パターンにより伝送される信号の損失を低減することが可能なプリント配線板の提供を目的とする。【解決手段】本発明のプリント配線板10は、ベース基板部21と、ベース基板部21の第1面21F上に積層される第1絶縁樹脂層23と、第1絶縁樹脂層23上に形成される第1導体層24と、高周波基板部27と、を有する。高周波基板部27は、ベース基板部21のうち第1面21F側で最も外側に配置される導体層16と、第1絶縁樹脂層23と、第1導体層24と、を含んでなる。第1導体層24は、高周波基板部27に含まれる導体層16と共にマイクロストリップライン26を構成する配線パターンを含む。配線パターンの側面は、第1絶縁樹脂層23の厚み方向と略平行に配置される。第1絶縁樹脂層23は、3.5以下の比誘電率を有し、0.005以下の誘電正接を有する。【選択図】図2
Description
本発明は、マイクロストリップラインを有するプリント配線板及びその製造方法に関する。
従来、この種のプリント配線板として、マイクロストリップラインを構成する配線パターンが低誘電率樹脂材料で構成される絶縁層の上に形成されているものが知られている(例えば、特許文献1参照)。このようなプリント配線板では、配線パターンは、絶縁層の上に積層された金属層をエッチングすることで形成されていた。
ところで、上述した従来のプリント配線板では、配線パターンにより伝送される信号の損失が大きいという問題が考えられる。
本発明は、上記事情に鑑みてなされたもので、配線パターンにより伝送される信号の損失を低減することが可能なプリント配線板及びその製造方法の提供を目的とする。
上記目的を達成するためになされた本発明のプリント配線板は、導体層と絶縁樹脂層とが交互に積層されてなるベース基板部と、前記ベース基板部の表裏の一方側の面である第1面上に積層される第1絶縁樹脂層と、前記第1絶縁樹脂層上に積層される第1導体層と、前記ベース基板部のうち前記第1面側で最も外側に配置される前記導体層と、前記第1絶縁樹脂層と、前記第1導体層と、を含んでなる高周波基板部と、を有し、前記第1導体層は、前記高周波基板部に含まれる前記導体層と共にマイクロストリップラインを構成する配線パターンを含み、前記第1絶縁樹脂層は、3.5以下の比誘電率を有し、且つ、0.005以下の誘電正接を有し、前記配線パターンの側面は、前記第1絶縁樹脂層の厚み方向と略平行に配置されている。
また、上記目的を達成するためになされた本発明のプリント配線板の製造方法は、導体層と絶縁樹脂層とが交互に積層されてなるベース基板部を形成することと、前記ベース基板部の表裏の一方側の面である第1面上に第1絶縁樹脂層を積層することと、前記第1絶縁樹脂層上に第1導体層を形成することと、前記ベース基板部のうち前記第1面側で最も外側に配置される前記導体層と、前記第1絶縁樹脂層と、前記第1導体層と、を含んでなる高周波基板部を形成することと、を含み、前記第1導体層を形成することには、前記ベース基板部のうち前記第1面側で最も外側に配置される前記導体層と共にマイクロストリップラインを構成する配線パターンを形成することが含まれ、前配線パターンを形成することには、前記第1絶縁樹脂層上に全面的に金属箔を積層することと、前記金属箔上に所定パターンのめっき層を形成することと、前記めっき層の非形成部分にある前記金属箔を除去することと、が含まれる。
以下、本実施形態を図1〜図18に基づいて説明する。図1に示されるように、本実施形態のプリント配線板10は、第1面81Fと第2面81Sを表裏に有する基板81の第1面81Fに第1導体層24が積層され、第2面81Sに第2導体層34が積層された構造を有している。基板81は、第3面21Fと第4面21Sを表裏に有するベース基板部21の第3面に第1絶縁樹脂層23が積層され、第4面21Sに第2絶縁樹脂層33が積層された構造を有している。
また、プリント配線板10は、基板81の第2面81S側にのみソルダーレジスト層37を有している。ソルダーレジスト層37は、第2導体層34上に積層されている。ソルダーレジスト層37には、開口37Aが形成されている。そして、開口37Aの内側に配置される第2導体層34によってパッド38が形成されている。
ベース基板部21は、コア基板11の表側と裏側とに、層間絶縁樹脂層15と導体層16が交互に積層されてなる。コア基板11は、絶縁性基材11Kの表側と裏側とに導体層12が積層されてなる。絶縁性基材11Kは、ガラス繊維等の芯材に無機フィラーを含有する樹脂を含浸させたプリプレグで構成されている。表側の導体層12と裏側の導体層12とは、絶縁性基材11Kを貫通するビア導体13によって接続されている。
層間絶縁樹脂層15と導体層16は、コア基板11の表側と裏側のそれぞれに複数ずつ設けられている。ベース基板部21の厚み方向で層間絶縁樹脂層15を挟む導体層16同士は、層間絶縁樹脂層15を貫通するビア導体17によって接続されている。また、コア基板11に最も近い導体層16は、コア基板11上の層間絶縁樹脂層15を貫通するビア導体17によってコア基板11の導体層12に接続されている。層間絶縁樹脂層15は、絶縁性基材11Kと同様のプリプレグで構成されてもよいし、芯材を含まず且つ無機フィラーを含有する樹脂フィルムで構成されてもよい。なお、本実施形態では、絶縁性基材11Kと層間絶縁樹脂層15が本発明の「絶縁樹脂層」に相当する。
第1絶縁樹脂層23は、基板81の第1面81Fを構成し、第1導体層24は、第1絶縁樹脂層23上に積層されている。第1導体層24は、第1絶縁樹脂層23を貫通するビア導体25によって、ベース基板部21の第3面21Fに露出する導体層16に接続されている。
第2絶縁樹脂層33は、基板81の第2面81Sを構成し、第2導体層34は、第2絶縁樹脂層33上に積層されている。第2導体層34は、第2絶縁樹脂層33を貫通するビア導体35によって、ベース基板部21の第4面21Sに露出する導体層16に接続されている。
第1絶縁樹脂層23の厚みは、第2絶縁樹脂層33の厚みより大きくなっている。第2絶縁樹脂層33の厚みは、ベース基板部21の層間絶縁樹脂層15の厚みと略同じになっている。本実施形態の例では、第1絶縁樹脂層23の厚みは、100〜200μmとなっていて、第2絶縁樹脂層33と層間絶縁樹脂層15の厚みは、40〜100μmとなっている。なお、第1導体層24、第2導体層34及びベース基板部21の導体層16の各厚みは、15〜35μmとなっている。なお、コア基板11の絶縁性基材11Kの厚みは、40〜600μmであり、好ましくは、40〜100μmである。
第1絶縁樹脂層23は、第2絶縁樹脂層33よりも高周波特性に優れる材料で構成され、第1絶縁樹脂層23の比誘電率Dkは第2絶縁樹脂層33の比誘電率Dkより小さく、第1絶縁樹脂層23の誘電正接Dfは第2絶縁樹脂層33の誘電正接Dfよりも小さくなっている。具体的には、第1絶縁樹脂層23においては、比誘電率Dkが3.0〜3.5で、誘電正接Dfが0.001〜0.005となっている。第2絶縁樹脂層33においては、比誘電率Dkが、例えば、4.1で、誘電正接Dfが、例えば、0.012となっている。なお、第1絶縁樹脂層23を構成する材料としては、液晶ポリマーやPTFE等の低誘電率樹脂材料が挙げられる。第2絶縁樹脂層33は、ベース基板部21の層間絶縁樹脂層15と同じ材料で構成されている。
図1に示すように、プリント配線板10は、基板81の第1面81F側に、高周波用の配線パターンを有する高周波基板部27を備えている。高周波基板部27は、基板81のうち第1面81F側で最も外側に配置される導体層16A(以下、「最外の導体層16A」という。)と、第1絶縁樹脂層23と、第1導体層24と、を含んでなる。高周波基板部27において、最外の導体層16Aと第1導体層24とは、マイクロストリップライン26を形成する。最外の導体層16Aは、マイクロストリップライン26のグランド層を構成し、第1導体層24は、マイクロストリップライン26の配線パターンを構成する。
本実施形態では、第1導体層24が構成する配線パターンの最小幅は75μm以上となっている。また、高周波基板部27において、隣接する配線パターン同士の間隔の最小値が75μm以上となっている。
図2に示すように、第1導体層24は、銅箔50と、銅箔50上に積層されためっき層54と、からなる。めっき層54は、無電解めっき膜51及び電解めっき膜53で構成される2層構造になっている。なお、銅箔50の厚みは、5μm以下となっている。
第1導体層24の側面は、基板81の第1面81Fに対して略垂直になっていて、基板81の厚み方向と略平行に配置されている。また、第1導体層24のうち基板81と反対側を向く上面と、側面とは、平滑面となっている。また、第1導体層24と基板10の第1絶縁樹脂層23との界面の粗度Ra(算術平均粗さ)は、0.5μmより小さくなっている。
本実施形態のプリント配線板10は、以下のようにして製造される。
(1)図3(A)に示すように、絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされている銅張積層板11Zが用意される。
(1)図3(A)に示すように、絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされている銅張積層板11Zが用意される。
(2)図3(B)に示すように、銅張積層板11Zの表裏の一方側から、例えば、CO2レーザーが照射されてテーパー孔13Aが穿孔される。テーパー孔13Aは、銅張積層板11Zの表裏の他方側の銅箔11Cを底とする非貫通孔である。
(3)図3(C)に示すように、無電解めっき処理が行われ、銅箔11C上とテーパー孔13Aの内面に無電解めっき膜41が形成される。
(4)図4(A)に示すように、無電解めっき膜41上に、所定パターンのめっきレジスト42が形成される。
(5)電解めっき処理が行われ、図4(B)に示すように、電解めっきがテーパー孔13A内に充填されてビア導体13が形成されると共に、銅箔11C上の無電解めっき膜41のうちめっきレジスト42から露出している部分に電解めっき膜43が形成される。
(6)めっきレジスト42が剥離されると共に、めっきレジスト42の下方の無電解めっき膜41及び銅箔11Cが除去され、図4(C)に示すように、残された電解めっき膜43、無電解めっき膜41及び銅箔11Cにより、絶縁性基材11Kの表裏の両面に導体層12が形成される。そして、表側の導体層12と裏側の導体層12とがビア導体13によって接続される。これにより、コア基板11が得られる。
(7)図5(A)に示すように、コア基板11の導体層12に、層間絶縁樹脂層15としてプリプレグが積層されると共に、銅箔44が積層されてから、加熱プレスされる。その際、導体層12,12同士の間がプリプレグにて埋められる。
(8)図5(B)に示すように、コア基板11の表裏の両側から層間絶縁樹脂層15にレーザーが照射されて、ビアホール17Aが形成される。
(9)無電解めっき処理が行われ、層間絶縁樹脂層15の上とビアホール17Aの内面とに無電解めっき膜45が形成される(図6(A)参照)。
(10)図6(B)に示すように、無電解めっき膜45上に、所定パターンのめっきレジスト46が形成される。
(11)電解めっき処理が行われ、図7(A)に示すように、電解めっきがビアホール17A内に充填されてビア導体17が形成され、無電解めっき膜45のうちめっきレジスト46から露出している部分に電解めっき膜47が形成される。
(12)図7(B)に示すように、めっきレジスト46が剥離されると共に、めっきレジスト46の下方の無電解めっき膜45及び銅箔44が除去され、残された電解めっき膜47、無電解めっき膜45及び銅箔44により、層間絶縁樹脂層15上に導体層16が形成される。そして、導体層12と導体層16とがビア導体17によって接続される。
なお、層間絶縁樹脂層15として、プリプレグの代わりに、芯材を含まず且つ無機フィラーを含有する樹脂フィルムを用いてもよい。その場合は、銅箔44を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体層16を形成することができる。
(13)上記した(7)〜(12)と同様の処理が繰り返されて、図8に示すように、コア基板11の表裏の両側に複数の層間絶縁樹脂層15と複数の導体層16が交互に積層される。これにより、プリント配線板10におけるベース基板部21が形成される。なお、層間絶縁樹脂層15を挟む導体層16,16同士は、層間絶縁樹脂層15を貫通するビア導体17によって接続される。
(14)図9に示すように、ベース基板部21の第1面81F側に、第1絶縁樹脂層23としての低誘電率材料のシートと、銅箔50とが順番に重ねられると共に、ベース基板部21の第2面81S側に、第2絶縁樹脂層33としてのプリプレグと、銅箔50とが順番に重ねられる。なお、ベース基板部21、第1絶縁樹脂層23、第2絶縁樹脂層33及び銅箔50の水平方向の位置は、ベース基板部21、第1絶縁樹脂層23、第2絶縁樹脂層33及び銅箔50に予め形成されたアライメントマークを基準にして決定される。
(15)熱プレスが行われ、ベース基板部21の第3面21F上に、第1絶縁樹脂層23と銅箔50が順番に積層されると共に、ベース基板部21の第4面21S上に、第2絶縁樹脂層33と銅箔50が順番に積層される(図10参照)。このとき、ベース基板部21の第3面21Fで露出する導体層16,16同士の間が、第1絶縁樹脂層23を構成する低誘電率材料で埋められると共に、ベース基板部21の第4面21Sで露出する導体層16,16同士の間が、第2絶縁樹脂層33を構成するプリプレグにて埋められる。そして、ベース基板部21と第1絶縁樹脂層23と第2絶縁樹脂層33とによって、基板81が形成される。
(16)図11に示すように、基板81の第1面81F側からレーザーが照射されて、第1絶縁樹脂層23と銅箔50を貫通するビアホール25Aが形成されると共に、基板81の第2面81S側からレーザーが照射され、第2絶縁樹脂層33と銅箔50を貫通するビアホール35Aが形成される。
(17)基板81の表側と裏側とに粗化処理が行われる。具体的には、この粗化処理は、基板81の第1面81Fの粗度が0.5μm以下となるように行われる。
(18)無電解めっき処理が行われ、図12に示すように、基板81の第1面81F側で、銅箔50の上とビアホール25Aの内面とに無電解めっき膜51が形成されると共に、基板81の第2面81S側で、銅箔50の上とビアホール35Aの内面とに無電解めっき膜51が形成される。
(19)図13に示すように、無電解めっき膜51上に、所定パターンのめっきレジスト52が形成される。
(20)電解めっき処理が行われ、図14に示すように、基板81の第1面81F側において、電解めっきがビアホール25A内に充填されてビア導体25が形成され、無電解めっき膜51のうちめっきレジスト52から露出している部分に電解めっき膜53が形成されると共に、基板81の第2面81S側において、電解めっきがビアホール35A内に充填されてビア導体35が形成され、無電解めっき膜51のうちめっきレジスト52から露出している部分に電解めっき膜53が形成される。
(21)めっきレジスト52が剥離されると共に、めっきレジスト52の下方の無電解めっき膜51及び銅箔50がエッチングにより除去される。すると、図15に示すように、残された電解めっき膜53、無電解めっき膜51及び銅箔50により、第1絶縁樹脂層23上に第1導体層24が形成されると共に、第2絶縁樹脂層33上に第2導体層34が形成される。このとき、無電解めっき膜51と電解めっき膜53とにより、めっき層54(図2参照)が形成される。そして、基板81の導体層16のうち第1面81F側で最も外側に配置される最外の導体層16Aと第1導体層24とでマイクロストリップライン26が形成されると共に、最外の導体層16A、第1絶縁樹脂層23及び第1導体層24により高周波基板部27が形成される。
なお、このとき、第1導体層24の断面形状が矩形状に形成され、第1導体層24の側面は、基板81の厚み方向と略平行に配置される。また、第1導体層24の上面及び側面は平滑面として形成される。
(22)図16に示すように、第2導体層34上にソルダーレジスト層37が積層される。次いで、フォトレジスト処理が行われ、ソルダーレジスト層37に開口37Aが形成され、第2導体層34にパッド38が形成される。以上により、図1に示したプリント配線板10が完成する。
本実施形態のプリント配線板10の製造方法に関する説明は以上である。次に、プリント配線板10及びその製造方法の作用効果について説明する。
本実施形態のプリント配線板10では、マイクロストリップライン26を形成する第1導体層24が、銅箔50と、銅箔50上のめっき層54と、を含む構成になっている。このような構成を有するプリント配線板10は、第1絶縁樹脂層23上に全面的に銅箔50を積層し、銅箔50上に所定パターンのめっき層54を形成し、めっき層54の非形成部分にある銅箔50を除去することにより製造される。そして、本実施形態のプリント配線板10の製造方法によれば、以下の[シミュレーションによる評価実験]で説明するように、第1導体層24により構成される配線パターンの挿入損失の低減が図られ、配線パターンにより伝送される信号の損失を低減することが可能となる。
[シミュレーションによる評価実験]
プリント配線板10における配線パターンの挿入損失低減の効果を、シミュレーションにより確認した。具体的には、図17(A)及び図17(B)に示す基板210,220について、第1導体層24,124により構成される配線パターンの挿入損失をシミュレーションにより算出した。基板210,220は、導体層16と第1絶縁樹脂層23と第1導体層24,124とからなる3層構造である。実験例1では、図17(A)に示す基板210が用いられ、実験例2では、図17(B)に示す基板220が用いられた。各実験例とシミュレーションの詳細は以下の通りである。
プリント配線板10における配線パターンの挿入損失低減の効果を、シミュレーションにより確認した。具体的には、図17(A)及び図17(B)に示す基板210,220について、第1導体層24,124により構成される配線パターンの挿入損失をシミュレーションにより算出した。基板210,220は、導体層16と第1絶縁樹脂層23と第1導体層24,124とからなる3層構造である。実験例1では、図17(A)に示す基板210が用いられ、実験例2では、図17(B)に示す基板220が用いられた。各実験例とシミュレーションの詳細は以下の通りである。
シミュレーションにおいて、第1絶縁樹脂層23はPTFEで構成され、導体層16と第1導体層24,124は銅で構成されているものとした。挿入損失は、配線パターン(第1導体層24,124)への入力信号に対する出力信号の強度の比から算出した。入力信号の周波数は、0〜80GHzとした。
実験例1の基板210は、本実施形態のプリント配線板10の高周波基板部27に相当するものである。基板210の各層の厚み及び幅は、以下の通りである。即ち、導体層16の厚みは18μmであり、第1絶縁樹脂層23の厚みは127μmであり、第1導体層24の厚みは18μmである。導体層16は、第1絶縁樹脂層23の片面に全面的に形成されている。第1導体層24の幅は、270μmである。
実験例2の基板220では、第1導体層124の断面形状が台形状になっている点が基板210の第1導体層24と異なっている。基板220における導体層16及び第1絶縁樹脂層23は、実験例1の基板210における導体層16及び第1絶縁樹脂層23と同じである。基板220の第1導体層124は、第1絶縁樹脂層23上に全面的に導体層を積層し、その導体層をパターンエッチングすることで形成される。基板220において、第1導体層124の厚みは18μmであり、第1導体層124の上面(第1絶縁樹脂層23から遠い側の面)の幅は260μmであり、第1導体層124の下面(第1絶縁樹脂層23に近い側の面)の幅は275μmである。
なお、実験例1の基板210における第1導体層24と実験例2の基板220の第1導体層124の各厚み、幅等は、第1導体層24により構成される配線パターンと第1導体層124により構成される配線パターンのそれぞれの配線抵抗が共に50Ωとなるように設定されている。
図18には、実験例1,2における配線パターンの挿入損失の周波数特性が示されている。同図では、下側へ向かうにつれて挿入損失が大きくなる。実験例1,2の何れについても、入力信号の周波数が高くなるに従って挿入損失が大きくなっていることが分かる。また、実験例1と実験例2を比較すると、何れの周波数帯においても、実験例1の方が実験例2よりも挿入損失が小さくなっていることが分かる。実験例1と実験例2の挿入損失の差は、特に、周波数が50GHz以上の範囲において顕著である。
図18の実験結果から明らかなように、実験例1の基板210では、配線パターン(第1導体層24)の断面形状が矩形状になっていることで、実験例2の基板220のように、配線パターン(第1導体層124)の断面形状が台形状になっているものよりも挿入損失の低減が図られることが分かる。ここで、基板210と基板220の配線パターンの断面形状の相違(即ち、第1導体層24と第1導体層124の断面形状の相違)は、配線パターンの形成過程の相違に起因するものである。従って、本実施形態のプリント配線板10の製造方法では、第1導体層24の形成にあたって、銅箔50の上に所定パターンのめっき層54を形成し、めっき層54の非形成部分の銅箔50を除去することにより、配線パターンを構成する第1導体層24の断面形状を矩形状にすることが可能となり、配線パターンの挿入損失の低減が図られていると言える。
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態において、第1導体層24の上にさらに絶縁樹脂層が積層されていてもよい。言い換えれば、第1導体層24がプリント配線板10における最外の導体層でなくてもよい。
(2)上記実施形態において、第1絶縁樹脂層23の比誘電率Dk及び誘電正接Dfが十分に低ければ、第1絶縁樹脂層23の厚みは、層間絶縁樹脂層15の厚みと略同じであってもよい。
(3)上記実施形態では、第2絶縁樹脂層33の厚みが層間絶縁樹脂層15の厚みと略同じであったが、異なっていてもよい。
(4)上記実施形態において、絶縁性基材11Kの厚みは、層間絶縁樹脂層15の厚みと同じであっても異なっていても何れでもよい。なお、絶縁性基材11Kの厚みが大きい場合には、絶縁性基材11Kを貫通するスルーホール導体によって導体層12,12同士が接続されてもよい。
10 プリント配線板
15 絶縁樹脂層
16 導体層
16A 最外の導体層
23 第1絶縁樹脂層(最外の絶縁樹脂層)
24 第1導体層(配線パターン)
26 マイクロストリップライン
50 銅箔(金属箔)
54 めっき層
81 基板
15 絶縁樹脂層
16 導体層
16A 最外の導体層
23 第1絶縁樹脂層(最外の絶縁樹脂層)
24 第1導体層(配線パターン)
26 マイクロストリップライン
50 銅箔(金属箔)
54 めっき層
81 基板
Claims (10)
- 導体層と絶縁樹脂層とが交互に積層されてなるベース基板部と、
前記ベース基板部の表裏の一方側の面である第1面上に積層される第1絶縁樹脂層と、
前記第1絶縁樹脂層上に積層される第1導体層と、
前記ベース基板部のうち前記第1面側で最も外側に配置される前記導体層と、前記第1絶縁樹脂層と、前記第1導体層と、を含んでなる高周波基板部と、を有し、
前記第1導体層は、前記高周波基板部に含まれる前記導体層と共にマイクロストリップラインを構成する配線パターンを含み、
前記第1絶縁樹脂層は、3.5以下の比誘電率を有し、且つ、0.005以下の誘電正接を有し、
前記配線パターンの側面は、前記第1絶縁樹脂層の厚み方向と略平行に配置されているプリント配線基板。 - 請求項1に記載のプリント配線板であって、
前記第1絶縁樹脂層の誘電正接は、前記ベース基板部に含まれる各絶縁樹脂層の誘電正接より小さい。 - 請求項1又は2に記載のプリント配線板であって、
前記第1絶縁樹脂層の厚みは、前記ベース基板部に含まれる各絶縁樹脂層の厚みより大きい。 - 請求項1乃至3のうち何れか1の請求項に記載のプリント配線板であって、
前記配線パターンは、厚さ5μm以下の金属箔と、その金属箔上のめっき層と、を含んでなる。 - 請求項1乃至4のうち何れか1の請求項に記載のプリント配線板であって、
前記配線パターンと前記絶縁樹脂層との界面の粗度が0.5μm以下である。 - 請求項1乃至5のうち何れか1の請求項に記載のプリント配線板であって、
全ての前記配線パターンの最小幅が75μm以上であって、全ての隣接する配線パターン同士の間隔の最小値が75μm以上である。 - 請求項1乃至6のうち何れか1の請求項に記載のプリント配線板であって、
前記第1導体層が前記プリント配線板における最外の導体層として形成されている。 - 請求項1乃至7のうち何れか1の請求項に記載のプリント配線板であって、
前記配線パターンの上面及び側面が平滑面である。 - 導体層と絶縁樹脂層とが交互に積層されてなるベース基板部を形成することと、
前記ベース基板部の表裏の一方側の面である第1面上に第1絶縁樹脂層を積層することと、
前記第1絶縁樹脂層上に第1導体層を形成することと、
前記ベース基板部のうち前記第1面側で最も外側に配置される前記導体層と、前記第1絶縁樹脂層と、前記第1導体層と、を含んでなる高周波基板部を形成することと、を含み、
前記第1導体層を形成することには、前記ベース基板部のうち前記第1面側で最も外側に配置される前記導体層と共にマイクロストリップラインを構成する配線パターンを形成することが含まれ、
前記配線パターンを形成することには、
前記第1絶縁樹脂層上に全面的に金属箔を積層することと、
前記金属箔上に所定パターンのめっき層を形成することと、
前記めっき層の非形成部分にある前記金属箔を除去することと、が含まれるプリント配線板の製造方法。 - 請求項9に記載のプリント配線板の製造方法であって、
前記第1絶縁樹脂層として、比誘電率が3.5以下で且つ誘電正接が0.005以下の絶縁樹脂層を用いる。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016147526A JP2018018935A (ja) | 2016-07-27 | 2016-07-27 | プリント配線板及びその製造方法 |
US15/661,107 US20180035534A1 (en) | 2016-07-27 | 2017-07-27 | Printed wiring board and method for manufacturing same |
US16/556,292 US20190387613A1 (en) | 2016-07-27 | 2019-08-30 | Printed wiring board and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016147526A JP2018018935A (ja) | 2016-07-27 | 2016-07-27 | プリント配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018018935A true JP2018018935A (ja) | 2018-02-01 |
Family
ID=61010582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016147526A Pending JP2018018935A (ja) | 2016-07-27 | 2016-07-27 | プリント配線板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20180035534A1 (ja) |
JP (1) | JP2018018935A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11864307B2 (en) | 2020-09-24 | 2024-01-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3322267A1 (en) | 2016-11-10 | 2018-05-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with adhesion promoting shape of wiring structure |
TWI705536B (zh) * | 2018-11-16 | 2020-09-21 | 欣興電子股份有限公司 | 載板結構及其製作方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5045819A (en) * | 1990-06-06 | 1991-09-03 | Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University | Multilayer-multiconductor microstrips for digital integrated circuits |
JP3208737B2 (ja) * | 1992-06-22 | 2001-09-17 | ソニー株式会社 | 多層プリント配線板及びその製造方法 |
JP3973402B2 (ja) * | 2001-10-25 | 2007-09-12 | 株式会社日立製作所 | 高周波回路モジュール |
JP2003218272A (ja) * | 2002-01-25 | 2003-07-31 | Sony Corp | 高周波モジュール及びその製造方法 |
TWI220070B (en) * | 2002-12-31 | 2004-08-01 | Advanced Semiconductor Eng | High-frequency substrate |
US20070145595A1 (en) * | 2005-12-27 | 2007-06-28 | Hall Stephen H | High speed interconnect |
DE102010035453A1 (de) * | 2010-08-26 | 2012-03-01 | Conti Temic Microelectronic Gmbh | Mehrebenenleiterplatte für Hochfrequenz-Anwendungen |
JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP5668854B2 (ja) * | 2011-07-05 | 2015-02-12 | 株式会社村田製作所 | フレキシブル多層基板 |
CN107041064A (zh) * | 2012-03-29 | 2017-08-11 | Jx日矿日石金属株式会社 | 表面处理铜箔 |
CN105637019B (zh) * | 2013-10-03 | 2019-09-10 | 株式会社可乐丽 | 热塑性液晶聚合物膜、电路基板、及它们的制造方法 |
-
2016
- 2016-07-27 JP JP2016147526A patent/JP2018018935A/ja active Pending
-
2017
- 2017-07-27 US US15/661,107 patent/US20180035534A1/en not_active Abandoned
-
2019
- 2019-08-30 US US16/556,292 patent/US20190387613A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11864307B2 (en) | 2020-09-24 | 2024-01-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
US20180035534A1 (en) | 2018-02-01 |
US20190387613A1 (en) | 2019-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6444922B1 (en) | Zero cross-talk signal line design | |
KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
US20140190733A1 (en) | Printed circuit board and fabricating method thereof | |
TWI608777B (zh) | 柔性電路板及其製作方法 | |
JP2007250818A (ja) | 回路基板 | |
US20190387613A1 (en) | Printed wiring board and method for manufacturing same | |
US20160104928A1 (en) | Insulated covered wire and multi-wire wiring board | |
CN110167289B (zh) | 一种多层电路板的制作方法 | |
JP2008305884A (ja) | プリント配線板 | |
JP2017216414A (ja) | 配線板の製造方法 | |
JP2017135357A (ja) | 印刷配線板およびその製造方法 | |
CN105101642A (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
JP2014192497A (ja) | 配線基板 | |
KR100744994B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP2019071318A (ja) | 多層配線板及びその製造方法 | |
JP2018018934A (ja) | プリント配線板及びその製造方法 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP2014072311A (ja) | 多層配線基板及びその製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
KR20030071112A (ko) | 빌드업 인쇄회로기판 및 이의 제조공정 | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
JP5871154B2 (ja) | 多層配線基板及びその製造方法 | |
KR20150103974A (ko) | 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190315 |