JP2017216414A - 配線板の製造方法 - Google Patents
配線板の製造方法 Download PDFInfo
- Publication number
- JP2017216414A JP2017216414A JP2016110711A JP2016110711A JP2017216414A JP 2017216414 A JP2017216414 A JP 2017216414A JP 2016110711 A JP2016110711 A JP 2016110711A JP 2016110711 A JP2016110711 A JP 2016110711A JP 2017216414 A JP2017216414 A JP 2017216414A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- layer
- wiring board
- layers
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】表側と裏側とで非対称な構造を有する配線板を容易に製造することが可能な配線板の製造方法の提供を目的とする。
【解決手段】本発明の配線板10の製造方法は、表裏の一方側と他方側にF面11FとS面11Sを有するコア基板11を準備することと、コア基板11のF面11FとS面11Sのそれぞれの上に複数の層間絶縁層21を積層することと、各層間絶縁層21の上に金属層としての銅箔22Cを積層することと、S面11S側の複数の銅箔22Cのうち全ての銅箔22CからS面11S側の導体層22を形成することと、F面11F側の複数の銅箔22Cのうちの一部の銅箔22CからF面11F側の導体層22を形成し、且つ、残りの銅箔22Cを全面的に除去することと、を含む。
【選択図】図1
【解決手段】本発明の配線板10の製造方法は、表裏の一方側と他方側にF面11FとS面11Sを有するコア基板11を準備することと、コア基板11のF面11FとS面11Sのそれぞれの上に複数の層間絶縁層21を積層することと、各層間絶縁層21の上に金属層としての銅箔22Cを積層することと、S面11S側の複数の銅箔22Cのうち全ての銅箔22CからS面11S側の導体層22を形成することと、F面11F側の複数の銅箔22Cのうちの一部の銅箔22CからF面11F側の導体層22を形成し、且つ、残りの銅箔22Cを全面的に除去することと、を含む。
【選択図】図1
Description
本発明は、表側と裏側とで非対称な構造を有する配線板の製造方法に関する。
従来、この種の配線板として、絶縁性基材の表裏の一方側と他方側とで、積層される導体層の数が異なるものが知られている(例えば、特許文献1参照)。
ところで、上述した従来の配線板は、非対称な構造を有するため、製造が困難であるという問題が考えられる。
本発明は、上記事情に鑑みてなされたもので、表側と裏側とで非対称な構造を有する配線板を容易に製造することが可能な配線板の製造方法の提供を目的とする。
上記目的を達成するためなされた請求項1に係る発明は、表裏の一方側と他方側に第1面と第2面を有するコア基板を準備することと、前記コア基板の前記第1面と前記第2面のそれぞれの上に複数の層間絶縁層を積層することと、各前記層間絶縁層の上に金属層を積層することと、前記第1面側の複数の前記金属層のうち全ての前記金属層から前記第1面側の導体層を形成することと、前記第2面側の複数の前記金属層のうちの一部の前記金属層から前記第2面側の導体層を形成し、且つ、前記複数の金属層から前記一部の金属層を除いた残りの前記金属層を全面的に除去することと、を含む配線板の製造方法である。
以下、本実施形態を図1〜図13に基づいて説明する。図1に示すように、本実施形態の配線板10は、コア基板11の表側面であるF面11Fと裏側面であるS面11Sの上にビルドアップ部20F,20Sを有する構造になっている。なお、以下では、F面11F上のビルドアップ部20FをF面側ビルドアップ部20Fと、S面11S上のビルドアップ部20SをS面側ビルドアップ部20Sと、称して、適宜区別することとする。
コア基板11は、絶縁性基材11Kの表側と裏側とに導体層12が積層されている構造を有する。表側の導体層12と裏側の導体層12とは、絶縁性基材11Kを貫通するスルーホール導体15によって接続されている。
S面側ビルドアップ部20Sは、複数の層間絶縁層21と複数の導体層22とが交互に積層されてなる。層間絶縁層21にはビア導体25が形成されている。ビア導体25によって、隣り合う導体層22,22同士が接続されていると共に、最も内側(即ち、コア基板11に最も近い側)の導体層22とコア基板11の裏側の導体層12とが接続されている。層間絶縁層21は、低誘電率材料(例えば、誘電正接Dfが0.005以下の材料)で構成されている。S面側ビルドアップ部20Sにおける層間絶縁層21の層数と導体層22の層数は同じになっている。
F面側ビルドアップ部20Fは、複数の層間絶縁層21と1つの導体層22とからなる。即ち、配線板10においては、F面11F上のビルドアップ部20Fと、S面11S上のビルドアップ部20Sとが互いに非対称な構造となっている。S面側ビルドアップ部20Sを構成する層間絶縁層21と同じく、F面側ビルドアップ部20Fを構成する層間絶縁層21も低誘電率材料(例えば、誘電正接Dfが0.005以下の材料)で構成されている。なお、本実施形態では、コア基板11のS面11Sが本発明に係る「第1面」を構成し、F面11Fが本発明に係る「第2面」を構成している。
F面側ビルドアップ部20Fに含まれる複数の層間絶縁層21は、上面に導体層22が積層されていない第1層間絶縁層21Aと、上面に導体層22が積層されている第2層間絶縁層21Bと、で構成される。本実施形態のF面側ビルドアップ部20Fでは、コア基板11のF面11F上に複数の第1層間絶縁層21Aが連続して積層され、それら複数の第1層間絶縁層21Aの上に第2層間絶縁層21Bが1つ積層され、この第2層間絶縁層21B上の導体層22の上に第1層間絶縁層21Aが1つ積層されている。
S面側ビルドアップ部20Sの上には、ソルダーレジスト層27が積層されている。ソルダーレジスト層27には、S面側ビルドアップ部20Sのうちコア基板11から最も離れた最外の導体層22Aの一部を露出させる開口27Aが形成され、最外の導体層22Aのうち開口27Aで露出する部分によってパッド28が形成されている。
本実施形態の配線板10は、以下のようにして製造される。
(1)図2(A)に示すように、コア基板11が用意される。コア基板11は、絶縁性基材11Kの表側と裏側とに導体層12が積層されてなり、絶縁性基材11Kには、表側の導体層12と裏側の導体層12とを接続するスルーホール導体15が形成されている。絶縁性基材11Kは、エポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスとからなる。
(1)図2(A)に示すように、コア基板11が用意される。コア基板11は、絶縁性基材11Kの表側と裏側とに導体層12が積層されてなり、絶縁性基材11Kには、表側の導体層12と裏側の導体層12とを接続するスルーホール導体15が形成されている。絶縁性基材11Kは、エポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスとからなる。
(2)図2(B)に示すように、コア基板11のF面11F側の導体層12の上に、無機フィラーを含有する層間絶縁層21としてのプリプレグ(心材に無機フィラーを含有する樹脂を含浸してなるBステージの樹脂シート)と、銅箔22C(本発明の「金属層」に相当する。)と、が積層されると共に、S面11S側の導体層12の上に、層間絶縁層21としてのプリプレグと、銅箔22C(本発明の「金属層」に相当する。)と、が積層され、加熱プレスされる。その際、コア基板11のF面11F側の導体層12,12同士の間がプリプレグにて埋められ、コア基板11のS面11S側でも同様に導体層12,12同士の間がプリプレグにて埋められる。なお、層間絶縁層21として、プリプレグの代わりに心材を含まず且つ無機フィラーを含有する樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体層12を形成することができる。この場合、後述する無電解めっき処理により層間絶縁層21上に形成される無電解めっき膜が本発明の「金属層」となる。
(3)図3(A)に示すように、コア基板11のS面11S側の銅箔22CにCO2レーザが照射されて、銅箔22C及び層間絶縁層21を貫通するテーパー状のビアホール24が形成される。そして、過マンガン酸塩等の酸化剤でそれらビアホール24内が洗浄(デスミア処理)される。
(4)図3(B)に示すように、無電解めっき処理が行われ、F面11F側の銅箔22Cの上と、S面11S側の銅箔22Cの上と、S面11S側のビアホール24の内面と、に無電解めっき膜36が形成される。
(5)図4(A)に示すように、F面11F側の無電解めっき膜36上に、その無電解めっき膜36の全体を覆うめっきレジスト40が形成されると共に、S面11S側の無電解めっき膜36上に、所定パターンのめっきレジスト40が形成される。
(6)電解めっき処理が行われ、図4(B)に示すように、電解めっきがビアホール24内に充填されてビア導体25が形成されると共に、コア基板11のS面11Sの無電解めっき膜36のうちめっきレジスト40から露出している部分の上に電解めっき膜39が形成される。
(7)めっきレジスト40が5%NaOHで除去され(図5(A)参照)、さらにめっきレジスト40の下方の無電解めっき膜36及び銅箔22Cが除去される。そして、残された電解めっき膜39、無電解めっき膜36及び銅箔22Cにより、コア基板11のS面11S側に導体層22が形成される(図5(B)参照)。このとき、F面11F側の無電解めっき膜36及び銅箔22Cは、全面的に除去される。また、S面11S側の導体層12と導体層22とが、ビア導体25によって接続される。
(8)上記した(2)〜(7)の工程が繰り返され、図6に示すように、コア基板11のF面11F上に複数の層間絶縁層21が積層されると共に、コア基板11のS面11S上に複数の層間絶縁層21と複数の導体層22とが交互に積層される。なお、図6において、F面11F上に積層されている複数の層間絶縁層21のそれぞれが、F面側ビルドアップ部20Fにおいて第2層間絶縁層21Bの下に配置される第1層間絶縁層21Aを構成する。
(9)上記した(2)の工程と同様にして、コア基板11のF面11F側とS面11S側とに、層間絶縁層21と銅箔22Cとが積層されて、加熱プレスされる(図7参照)。なお、図7において、複数の第1層間絶縁層21A上に積層されている層間絶縁層21が、F面側ビルドアップ部20Fの第2層間絶縁層21Bを構成する。
(10)上記した(3)の工程と同様にして、コア基板11のS面11S側の銅箔22CにCO2レーザが照射されて、銅箔22C及び層間絶縁層21を貫通するテーパー状のビアホール24が形成される(図8参照)。そして、過マンガン酸塩等の酸化剤でそれらビアホール24内が洗浄(デスミア処理)される。
(11)上記した(4)の工程と同様にして、無電解めっき処理が行われ、F面11F側の銅箔22Cの上と、S面11S側の銅箔22Cの上と、S面11S側のビアホール24の内面と、に無電解めっき膜36が形成される(図9参照)。
(12)上記した(5)の工程と同様にして、F面11F側とS面11S側の無電解めっき膜36,36上に、所定パターンのめっきレジスト40が形成される(図10参照)。
(13)上記した(6)の工程と同様にして、電解めっき処理が行われ、電解めっきがビアホール24内に充填されてビア導体25が形成されると共に、コア基板11のF面11F側とS面11S側の無電解めっき膜36,36のうちめっきレジスト40から露出している部分に電解めっき膜(図示せず)が形成される。
(14)上記した(7)の工程と同様にして、めっきレジスト40が除去されると共に、めっきレジスト40の下方の無電解めっき膜36及び銅箔22Cが除去される。そして、残された電解めっき膜、無電解めっき膜36及び銅箔22Cにより、コア基板11のF面11F側とS面11S側とに導体層22が形成される(図11参照)。なお、F面11F側の導体層22は、第2層間絶縁層21B上に形成される。
(15)上記した(2)〜(7)の工程が繰り返されて、図12に示すように、コア基板11のF面11F側に層間絶縁層21が積層されると共に、コア基板11のS面11S側に層間絶縁層21と導体層22が積層される。このとき、F面11F側で、無電解めっき膜36及び銅箔22Cが全面的に除去され、S面11S側で、電解めっき膜、無電解めっき膜36及び銅箔22Cから導体層22が形成される。なお、図12において、F面11F側の導体層22上に積層される層間絶縁層21が、F面側ビルドアップ部20Fの第1層間絶縁層21Aを構成する。
(16)図13に示すように、コア基板11のS面11S側にソルダーレジスト層27が積層される。次いで、S面11S側にフォトレジスト処理が行われて、ソルダーレジスト層27に開口27Aが形成され、S面11S側の最外の導体層22Aにパッド28が形成される。以上により、図1に示した配線板10が完成する。
本実施形態の配線板10の製造方法に関する説明は以上である。次に、配線板10の製造方法の作用効果について説明する。
本実施形態の配線板10の製造方法では、コア基板11のF面11FとS面11Sのそれぞれの上に複数の層間絶縁層21が積層されると共に、各層間絶縁層21の上に積層される銅箔22から導体層22が形成される。そして、S面11S側では、全ての銅箔22Cから導体層22が形成される一方、F面11F側では、一部の銅箔22Cから導体層22Cが形成され、残りの銅箔22Cが全面的に除去される。本実施形態の製造方法によれば、コア基板11のF面11FとS面11Sの上に積層されるビルドアップ部20F,20Sが非対称な構造であっても、F面11FとS面11Sの上に複数の層間絶縁層21と複数の導体層22を交互に積層する従来のビルドアップ工法の技術を利用して、配線板10を容易に製造することが可能となる。
また、本実施形態の配線板10の製造方法では、コア基板11のF面11F側で積層方向に連続して並べられる複数の第1層間絶縁層21Aのそれぞれの上に積層される銅箔22Cを全面的に除去し、複数の第1層間絶縁層21A上に配置される第2層間絶縁層21Bの上に積層される銅箔22Cから導体層22を形成する。従って、F面11F側に積層される導体層22の下には、少なくとも2以上の第1層間絶縁層21Aが積層方向に連続して並べられることとなる。本実施形態の配線板10の製造方法によれば、F面11F側でコア基板11へのノイズ伝播を抑制することが可能となる。しかも、本実施形態では、第2層間絶縁層21B上の銅箔22Cより上側に配置される全ての銅箔22Cは全面的に除去されるので、第2層間絶縁層21B上の導体層22を電気的に孤立させることが可能となり、ノイズ伝播抑制効果を高めることが可能となる。また、本実施形態では、F面11F側の導体層22の下に配置される複数の第1層間絶縁層21Aには、導体層22に接続されるビア導体25が形成されないので、導体層22が受けるノイズがビア導体25を介してコア基板11へ伝播することが抑制される。
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)図14及び図15に示すように、F面側ビルドアップ部20Fには、複数の導体層22が含まれていてもよい。図14に示す例では、F面側ビルドアップ部20Fに、2つの導体層22が含まれていて、それら2つの導体層22の間に、2以上複数の第1層間絶縁層21Aが挟まれている。具体的には、コア基板11のF面11F上に第2層間絶縁層21Bが積層され、その第2層間絶縁層21B上に下側(コア基板11に近い側)の導体層22が積層されている。下側の導体層22の上には、複数の第1層間絶縁層21Aと第2層間絶縁層21Bとが順に積層され、その第2層間絶縁層21B上に上側の導体層22が積層されている。上側の導体層22の上には、第1層間絶縁層21Aが積層されている。なお、F面11F上に積層される第2層間絶縁層21Bには、コア基板11の導体層12と下側の導体層22とを接続するビア導体25が形成されている。
また、図15に示す例では、F面ビルドアップ部20Fに、2つの導体層22が含まれていて、下側の導体層22とコア基板11との間に、2以上複数の第1層間絶縁層21Aが挟まれている。具体的には、コア基板11のF面11F上に複数の第1層間絶縁層21Aと第2層間絶縁層22Bとが順に積層され、その第2層間絶縁層22B上に下側の導体層22が積層されている。下側の導体層22の上には、第2層間絶縁層21Bが積層され、その第2層間絶縁層21B上に上側の導体層22が積層されている。上側の導体層22の上には、第1層間絶縁層21Aが積層されている。なお、上側の導体層22と下側の導体層22とに挟まれる第2層間絶縁層21Bには、それら2つの導体層22,22同士を接続するビア導体25が形成されていない。
(2)上記実施形態では、第2層間絶縁層21Bとコア基板11との間に挟まれる複数の第1層間絶縁層21Aが3つである例を示したが、2つであってもよいし、4つ以上であってもよい。
10 配線板
11 コア基板
11F F面(第2面)
11S S面(第1面)
21 層間絶縁層
21A 第1層間絶縁層
21B 第2層間絶縁層
22 導体層
22C 銅箔(金属層)
25 ビア導体
27 ソルダーレジスト層
11 コア基板
11F F面(第2面)
11S S面(第1面)
21 層間絶縁層
21A 第1層間絶縁層
21B 第2層間絶縁層
22 導体層
22C 銅箔(金属層)
25 ビア導体
27 ソルダーレジスト層
Claims (8)
- 表裏の一方側と他方側に第1面と第2面を有するコア基板を準備することと、
前記コア基板の前記第1面と前記第2面のそれぞれの上に複数の層間絶縁層を積層することと、
各前記層間絶縁層の上に金属層を積層することと、
前記第1面側の複数の前記金属層のうち全ての前記金属層から前記第1面側の導体層を形成することと、
前記第2面側の複数の前記金属層のうちの一部の前記金属層から前記第2面側の導体層を形成し、且つ、前記複数の金属層から前記一部の金属層を除いた残りの前記金属層を全面的に除去することと、を含む配線板の製造方法。 - 請求項1に記載の配線板の製造方法において、
前記金属層を積層するにあたり、前記第1面側と前記第2面側とで同数の前記金属層を積層する。 - 請求項1又は2に記載の配線板の製造方法において、
前記層間絶縁層の積層にあたり、前記第1面側と前記第2面側とで同数の前記層間絶縁層を積層する。 - 請求項1乃至3のうち何れか1の請求項に記載の配線板の製造方法において、
前記第2面側の前記導体層の形成には、
前記第2面側の複数の前記層間絶縁層のうち積層方向に連続して並べられる複数の第1層間絶縁層のそれぞれの上に積層される前記金属層を全面的に除去することと、
前記第2面側の複数の前記層間絶縁層のうち前記複数の第1層間絶縁層上に配置される第2層間絶縁層の上に積層される前記金属層から前記導体層を形成することと、が含まれる。 - 請求項4に記載の配線板の製造方法において、
前記第2面側の前記導体層の形成には、
前記第2層間絶縁層上の前記金属層より上側に配置される全ての前記金属層を全面的に除去することが含まれる。 - 請求項4又は5に記載の配線板の製造方法において、
前記第1面側の前記層間絶縁層に、前記第1面側の前記導体層に接続されるビア導体を形成する一方で、
前記第2面側の前記層間絶縁層のうち前記複数の第1層間絶縁層に、前記第2面側の前記導体層に接続されるビア導体を形成しないようにすることをさらに含む。 - 請求項1乃至6のうち何れか1の請求項に記載の配線板の製造方法において、
前記第1面側の前記導体層の形成後、さらに、前記第1面側で前記コア基板から最も離れた前記導体層の上にソルダーレジスト層を形成することをさらに含む。 - 請求項1乃至7のうち何れか1の請求項に記載の配線板の製造方法において、
前記金属層として金属箔を用いる。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016110711A JP2017216414A (ja) | 2016-06-02 | 2016-06-02 | 配線板の製造方法 |
US15/609,435 US10674615B2 (en) | 2016-06-02 | 2017-05-31 | Method for manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016110711A JP2017216414A (ja) | 2016-06-02 | 2016-06-02 | 配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017216414A true JP2017216414A (ja) | 2017-12-07 |
Family
ID=60483628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016110711A Pending JP2017216414A (ja) | 2016-06-02 | 2016-06-02 | 配線板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10674615B2 (ja) |
JP (1) | JP2017216414A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112739073B (zh) * | 2018-11-20 | 2021-11-02 | 广东依顿电子科技股份有限公司 | 一种盲孔线路板及其制作方法 |
US11540396B2 (en) * | 2020-08-28 | 2022-12-27 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
US20220069489A1 (en) * | 2020-08-28 | 2022-03-03 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
TWI849372B (zh) * | 2021-12-30 | 2024-07-21 | 漢民測試系統股份有限公司 | 測試基板及其製造方法及探針卡 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380919B2 (ja) | 2008-06-24 | 2014-01-08 | 日本電気株式会社 | 導波路構造およびプリント配線板 |
-
2016
- 2016-06-02 JP JP2016110711A patent/JP2017216414A/ja active Pending
-
2017
- 2017-05-31 US US15/609,435 patent/US10674615B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10674615B2 (en) | 2020-06-02 |
US20170354044A1 (en) | 2017-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5352005B2 (ja) | 配線板及びその製造方法 | |
US10674615B2 (en) | Method for manufacturing wiring board | |
US20200296841A1 (en) | Wiring board and method for manufacturing the same | |
KR101884430B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
KR100843368B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2012094662A5 (ja) | 多層配線基板及びその製造方法 | |
JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
JP6421968B2 (ja) | 多層配線板の製造方法 | |
JP6076431B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2018198277A (ja) | コイル内蔵基板 | |
JP2013074270A (ja) | リジッドフレキシブルプリント配線板の製造方法 | |
JP2009026898A (ja) | 多層プリント配線板の製造方法、多層プリント配線板 | |
JP2004158671A (ja) | 多層基板およびその製造方法 | |
JP2018018934A (ja) | プリント配線板及びその製造方法 | |
JP2017228572A (ja) | 配線板の製造方法 | |
JP2014192203A (ja) | 配線基板の製造方法 | |
JP2020188072A (ja) | 配線基板および配線基板の製造方法 | |
JP2015142061A (ja) | 微細なバイアホールを有するプリント配線基板及びその製造方法 | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
WO2017056340A1 (ja) | 多層配線板及びその製造方法 | |
US20190200465A1 (en) | Multilayer wiring board | |
JP2022133989A (ja) | 配線板 | |
JP2022162488A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
JP2015088544A (ja) | プリント配線板の製造方法およびプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190315 |