JP5367306B2 - セラミック部品の製造方法 - Google Patents

セラミック部品の製造方法 Download PDF

Info

Publication number
JP5367306B2
JP5367306B2 JP2008151340A JP2008151340A JP5367306B2 JP 5367306 B2 JP5367306 B2 JP 5367306B2 JP 2008151340 A JP2008151340 A JP 2008151340A JP 2008151340 A JP2008151340 A JP 2008151340A JP 5367306 B2 JP5367306 B2 JP 5367306B2
Authority
JP
Japan
Prior art keywords
ceramic
capacitor
conductors
conductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008151340A
Other languages
English (en)
Other versions
JP2009302089A (ja
Inventor
寿毅 関
一詠 肥後
洋 山本
訓 平野
淳 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008151340A priority Critical patent/JP5367306B2/ja
Publication of JP2009302089A publication Critical patent/JP2009302089A/ja
Application granted granted Critical
Publication of JP5367306B2 publication Critical patent/JP5367306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

本発明は、配線基板に内蔵または表面実装されるセラミック部の製造方に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。例えば、ICチップを搭載したIC搭載面の裏面側にコンデンサを表面実装した配線基板や、より配線抵抗やインダクタンスを低減させるため樹脂コア基板内にコンデンサを埋め込んだ配線基板(例えば特許文献1参照)が従来提案されている。
上記の配線基板に内蔵または表面実装されるコンデンサとしては、低インダクタンスであるビアアレイタイプのセラミックコンデンサが提案されている。このセラミックコンデンサは、複数のセラミック誘電体層と複数の内部電極層とが交互に積層配置されたセラミック焼結体を備える。そして、このセラミック焼結体において、各セラミック誘電体層を貫通して各内部電極層と電気的に接続される複数のコンデンサ内ビア導体がアレイ状に配置されている。さらに、セラミック焼結体の表面及び裏面には、コンデンサ内ビア導体の端部に接続される外部電極が設けられている。
特開2005−39243号公報(図4など)
ところで、前記セラミックコンデンサは、セラミック焼結体からなるためその焼結時に反りが発生しやすく、その反りが大きくなると、配線基板との電気接続性が悪くなる。この対策として、外部電極上に複数の銅ポスト(突起状導体)を突設したセラミックコンデンサが開発されている。複数の銅ポストは、電解銅めっきまたは導電性ペーストの印刷等によって形成されている。銅ポストの形成時には、セラミック焼結体の反りに応じて中央部と周縁部とで銅ポストの高さバラツキが生じてしまう。このため、銅ポストの形成工程後に研磨工程を行うことによりその高さを揃えて、セラミックコンデンサの接続信頼性を高めることが考えられている。
ところが、銅ポストは外部電極上に突設されており、研磨時に加わる機械的なストレスに対して十分な強度を有していない。このため、銅ポストの頂部には研磨ダレが発生しやすく、頂部の高さを十分に揃えることが困難である。従ってこの場合には、銅ポストの頂部と他部品の導体部分とを接続しようとしても、好適な接続信頼性を得ることができない。また、研磨時に加わる機械的なストレスが大きいと、それにより銅ポストが折れてしまう可能性もあり、この場合には製品歩留まりが低下してしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的はセラミック部品を製造するのに好適なセラミック部品の製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、部品主面及び部品裏面を有するセラミック部品本体と、前記部品主面の上または前記部品主面及び前記部品裏面の上に配置された外部電極と、頂部を有し、前記外部電極上に突設された複数の突起状導体と、前記複数の突起状導体間の隙間を埋めるように設けられた樹脂層とを備えたセラミック部品であって、前記複数の突起状導体の頂部の高さバラツキが、前記部品主面の高さバラツキよりも小さくなるように設定されていることを特徴とするセラミック部品がある。
従って、手段1のセラミック部品によると、部品主面の高さバラツキがあったとしても、各突起状導体の頂部の高さバラツキのほうがそれよりも小さいことから、従来のものに比べて頂部の高さが揃っている。よって、配線基板のような他部品の導体部分との電気的な接続を確実なものとすることができる。また、各突起状導体間の隙間を埋めるように設けられた樹脂層により、いわば各突起状導体が補強されているため、突起状導体の研磨ダレや折れが発生しにくくなる。なお、突起状導体の折れの発生率が下がることにより製品歩留まりも向上しうるため、結果的に低コスト化を達成しやすくなる。
前記複数の突起状導体の頂部の表面と、前記樹脂層の表面とが面一となるよう形成されていることが好ましい。この場合、突起状導体の頂部の表面と樹脂層の表面とを同時に研磨することにより、各表面を面一とすることができ、突起状導体及び樹脂層の高さを容易に揃えることができる。
前記セラミック部品としては、チップコンデンサやセラミックコンデンサを挙げることができる。また、好適なセラミックコンデンサとしては、複数の内部電極がセラミック誘電体層を介して積層配置されたセラミック焼結体を前記セラミック部品本体として備え、前記複数の内部電極に接続される複数のコンデンサ内ビア導体が設けられ、前記外部電極が、前記複数のコンデンサ内ビア導体における前記部品主面側及び前記部品裏面側の少なくとも一方の端部に接続されたセラミックコンデンサなどを挙げることができる。なお、セラミックコンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのセラミックコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電圧安定化が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
また、外部電極はプレーン状電極であり、開口部によりその一部が部分的に露出していてもよい。さらに、プレーン状電極を構成する銅めっき層の表面は粗化されていてもよい。
前記複数の突起状導体の頂部には、外部基板と接続するための電極パッドが形成されていることが好ましい。このように、突起状導体の頂部に電極パッドを形成することにより、外部基板に対してセラミック部品を確実に表面実装することが可能となる。
前記複数の突起状導体を構成する金属材料は、例えば、銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、前記突起状導体は、銅を主体として形成されていることが好ましい。このようにすれば、突起状導体を他の材料を主体として形成する場合よりも、突起状導体の低抵抗化が図られるとともに、突起状導体の導電性が向上する。しかも、突起状導体が比較的柔らかい銅を主体として形成されるため、突起状導体の粗化が容易になる。
さらに、突起状導体は、めっきによって形成される。なお、突起状導体が銅を主体として形成される場合、前記突起状導体は、電解銅めっきによって円柱状に形成された円柱状導体であることが好ましい。このように電解銅めっきによって突起状導体を形成すれば、突起状導体を例えば導電性ペーストなどによって形成する場合に比べて、突起状導体の導電性が向上する。また、突起状導体の直径はプレーン状電極の幅よりも小さく、かつコンデンサ内ビア導体の直径よりも大きくてもよい。
前記樹脂層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。
また、上記課題を解決するための別の手段(手段2)としては、前記セラミック部品が内蔵または表面実装されていることを特徴とする配線基板がある。
従って、手段2の配線基板によると、セラミック部品における複数の突起状導体の頂部の高さが揃っているので、セラミック部品との接続信頼性を高めることができる。
前記配線基板としては、樹脂材料、セラミック材料、金属材料などを主体として構成された基板を挙げることができる。樹脂材料を主体として構成された基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド・トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。また、セラミック材料を主体として構成された基板の具体例としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などのセラミック材料からなる基板などがある。さらに、金属材料を主体として構成された基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがあるが、これらに限ることはない。
前記配線基板は、樹脂層間絶縁層と導体層とを積層してなるビルドアップ層を備え、前記樹脂層間絶縁層と前記セラミック部品の樹脂層とを同じ樹脂材料を用いて形成することが好ましい。このようにすると、樹脂層間絶縁層と樹脂層とがなじみやすく、セラミック部品の密着性を向上させることができ、配線基板の信頼性を高めることができる。
前記樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
さらに、上記課題を解決するための別の手段(手段3)としては、部品主面及び部品裏面を有するセラミック部品本体と、前記部品主面の上または前記部品主面及び前記部品裏面の上に配置された外部電極と、頂部を有し、前記外部電極よりも厚くなるように前記外部電極上に突設された複数の突起状導体と、前記複数の突起状導体間の隙間を埋めるように設けられた樹脂層とを備え、前記複数の突起状導体の頂部の表面と、前記樹脂層の表面とが面一となっているセラミック部品の製造方法であって、前記セラミック部品を基板に搭載する前に、前記セラミック部品本体の周囲を絶縁性の樹脂で覆うことで前記樹脂層を形成する樹脂層形成工程と、前記樹脂層において前記外部電極を部分的に露出させる開口部を形成する開口部形成工程と、前記開口部を介して露出する前記外部電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、表面研磨処理を行うことにより、前記各突起状導体の頂部の表面と前記樹脂層の表面との高さを合わせる高さ合わせ工程とを含み、前記外部電極はプレーン状電極であり、前記開口部形成工程後かつ前記導体形成工程前において、前記開口部によりその一部が部分的に露出しており、前記プレーン状電極を構成する銅めっき層の表面は粗化されていることを特徴とするセラミック部品の製造方法がある。
従って、手段3のセラミック部品の製造方法によると、高さ合わせ工程において表面研磨処理を行うことにより、各突起状導体の頂部の表面と樹脂層の表面との高さが同じ高さに合わされる。ここで、表面研磨によって突起状導体の頂部に所定の機械的ストレスが加わるが、各突起状導体間の隙間を埋めるように設けられた樹脂層により、いわば各突起状導体が補強されている。このため、突起状導体の研磨ダレや折れの発生を回避しつつ、各突起状導体の高さを確実に揃えることができる。従って、セラミック部品を例えば配線基板に内蔵または表面実装する場合、突起状導体を介して配線基板との電気的接続を確実に行うことができる。
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
図1に示されるように、本実施の形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、樹脂コア基板11と、樹脂コア基板11のコア主面12(図1では上面)上に形成される第1ビルドアップ層31と、樹脂コア基板11のコア裏面13(図1では下面)上に形成される第2ビルドアップ層32とからなる。
樹脂コア基板11は、縦25mm×横25mm×厚さ1.0mmの平面視略矩形板状である。この樹脂コア基板11における複数箇所にはスルーホール導体16が形成されている。かかるスルーホール導体16は、樹脂コア基板11のコア主面12側とコア裏面13側とを接続導通している。なお、スルーホール導体16の内部は、例えばエポキシ樹脂などの閉塞体17で埋められている。また、樹脂コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。
樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。また、第2層の樹脂層間絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂層間絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45が形成されている領域は、ICチップ21を搭載可能なICチップ搭載領域23である。ICチップ搭載領域23は、第1ビルドアップ層31の表面に設定されている。また、樹脂層間絶縁層33,35内には、それぞれビア導体43,47が設けられている。これらのビア導体43,47は、導体層42及び端子パッド44を相互に電気的に接続している。
樹脂コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31と同様に、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層34,36と、導体層42とを交互に積層した構造を有している。第2層の樹脂層間絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂層間絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。
樹脂コア基板11は、コア主面12の中央部にて開口する平面視で矩形状の収容穴部90を有している。すなわち、収容穴部90は有底の凹部(非貫通穴部)である。収容穴部90内には、セラミックコンデンサ101(セラミック部品)が、埋め込まれた状態で収容されている。本実施の形態のセラミックコンデンサ101は、縦10.0mm×横10.0mm×厚さ0.9mmの矩形平板状である。また、収容穴部90の内面とセラミックコンデンサ101の側面及び裏面との隙間は、高分子材料(本実施の形態では熱硬化性樹脂)からなる樹脂充填剤92によって埋められている。この樹脂充填剤92は、セラミックコンデンサ101を樹脂コア基板11に固定するとともに、セラミックコンデンサ101及び樹脂コア基板11の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
セラミックコンデンサ101は、樹脂コア基板11においてICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、セラミックコンデンサ101のコンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101のコンデンサ主面102内に位置している。
図1及び図2に示されるように、本実施の形態のセラミックコンデンサ101は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ101を構成するセラミック焼結体104(セラミック部品本体)は、部品主面である1つのコンデンサ主面102(図1では上面)、部品裏面である1つのコンデンサ裏面103(図1では下面)、及び、4つのコンデンサ側面106(図1では左面、右面)を有する板状物である。
図2に示されるように、セラミック焼結体104は、セラミック誘電体層105を介して電源用内部電極層141(内部電極)とグランド用内部電極層142(内部電極)とを交互に積層配置した構造を有している。また、セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体(絶縁体)として機能する。電源用内部電極層141及びグランド用内部電極層142は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。
図1,図2等に示されるように、セラミック焼結体104には、多数のビアホール130が形成されている。これらのビアホール130は、セラミック焼結体104の厚さ方向に形成されるとともに、セラミック焼結体104の全面にわたって格子状(アレイ状)に配置されている。各ビアホール130内には、複数のコンデンサ内ビア導体131,132が、ニッケルを主材料として形成されている。なお本実施の形態において、ビアホール130の直径は約100μmに設定されているため、コンデンサ内ビア導体131,132の直径も約100μmに設定されている。各電源用コンデンサ内ビア導体131は、各電源用内部電極層141を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体132は、各グランド用内部電極層142を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。
そして図2,図3等に示されるように、セラミック焼結体104のコンデンサ主面102上には、複数の主面側電源用プレーン状電極111(外部電極)と複数の主面側グランド用プレーン状電極112(外部電極)とが設けられている。各プレーン状電極111,112は、コンデンサ主面102において互いに平行に配置されており、幅300μm×厚さ25μmの平面視略矩形状をなす帯状パターンである(図3参照)。主面側電源用プレーン状電極111は、複数の電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用プレーン状電極112は、複数のグランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。
図4に示されるように、プレーン状電極111,112は、メタライズ導体層151と、めっき層152とからなっている。メタライズ導体層151は、前記コンデンサ主面102の上に配置されるとともに、ニッケルを主材料として形成されている。めっき層152は、ニッケルよりも導電性の高い銅からなり、メタライズ導体層151の表面を全体的に被覆している。さらに、めっき層152の表面は粗化されており、めっき層152の表面の算術平均粗さRaは0.4μmに設定されている。なお、「算術平均粗さRa」とは、JIS B0601で定義されている算術平均粗さRaである。算術平均粗さRaの測定方法はJIS B0651に準じるものとする。
図1〜図4に示されるように、各プレーン状電極111,112上には、それぞれ突起状導体50が突設されている。そして、突起状導体50の数は、前記コンデンサ内ビア導体131,132の数と等しくなっており、本実施の形態では50個以上となっている。また、各突起状導体50は、銅めっきによって形成された円柱状導体(銅ポスト)である。即ち、突起状導体50は、めっき層152と同じ金属材料である銅を主体として円柱状に形成されている。各突起状導体50の直径は、プレーン状電極111,112の幅(約300μm)よりも小さく、かつ、コンデンサ内ビア導体131,132の直径(約100μm)よりも大きく設定されており、本実施の形態では約250μmに設定されている。また、突起状導体50の厚さは、150μm〜200μmに設定されている。
図2に示されるように、本実施の形態のセラミックコンデンサ101において、セラミック焼結体104は、中央部ほど高くなるようコンデンサ主面102側に反っている。そして、そのコンデンサ主面102の高さバラツキよりも各突起状導体50の頂部52の高さバラツキが小さくなるよう設定されている。具体的には、コンデンサ裏面103側を下に向けた状態で平坦な基準面にセラミックコンデンサ101を載置した場合、その基準面に対する各突起状導体50の頂部52の高さはほぼ一定に揃っている。一方、基準面に対するコンデンサ主面102の高さバラツキは50μm〜60μm程度である。また、各突起状導体50の頂部52の平坦度は、コンデンサ主面102の平坦度よりも小さくなるように(例えば0μm〜10μm程度に)設定されている。
コンデンサ主面102上には、複数の突起状導体50間の隙間を埋めるよう樹脂層55が形成されている。樹脂層55は、ビルドアップ層31,32を構成する樹脂層間絶縁層33〜36と同じ樹脂材料(即ち、熱硬化性樹脂であるエポキシ樹脂)を用いて形成されている。プレーン状電極111,112上に突設された突起状導体50の頂部52の表面53は、樹脂層55の表面56と同じ位置にある。つまり、各突起状導体50の頂部52の表面53と樹脂層55の表面56とが面一となるよう形成されている。
図1に示されるように、プレーン状電極111,112上に突設された突起状導体50は、樹脂層間絶縁層33に形成されたビア導体47に接続される。セラミックコンデンサ101のプレーン状電極111,112は、突起状導体50、ビア導体47、導体層42、ビア導体43、端子パッド44、はんだバンプ45及びICチップ21の面接続端子22を介して、ICチップ21に電気的に接続されている。
次に、本実施の形態のセラミックコンデンサ101の製造方法について述べる。
まず、チタン酸バリウムを主成分とする誘電体材料のグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層141となる電源用内部電極部と、グランド用内部電極層142となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
さらに、レーザ加工機を用いてグリーンシート積層体にビアホール130を多数個形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール130内に充填する。次に、グリーンシート積層体の上面上に電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うようにプレーン状電極111,112のメタライズ導体層151を形成する。
この後、グリーンシート積層体の乾燥を行い、各メタライズ金属層151をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104となる。
次に、得られたセラミック焼結体104が有する各メタライズ金属層151に対して電解銅めっき(厚さ15μm)を行う。その結果、各メタライズ金属層151の上に銅めっき層152が形成されることで、各プレーン状電極111,112が形成される。その後、プレーン状電極111,112を構成する銅めっき層152の表面が粗化される。
そして、図5に示されるように、セラミック焼結体104のコンデンサ主面102側に、樹脂層55であるエポキシ樹脂製のフィルム(絶縁性の樹脂)をラミネートする(樹脂層形成工程)。その後、YAGレーザまたは炭酸ガスレーザを用いて樹脂層55にレーザ加工を行い、図6に示されるように、各プレーン状電極111,112を部分的に露出させる開口部60を形成する(開口部形成工程)。なお、このレーザ加工時において、開口部60の底面に樹脂残りが懸念される場合、レーザ加工後にプラズマ処理やUVクリーニング処理を実施して、その底面の樹脂を除去する。
次に、めっきレジストとして機能する樹脂層55を介して各プレーン状電極111,112上に対する電解銅めっきを行う。これにより、図7に示されるように、各プレーン状電極111,112上に突起状導体50を形成する(導体形成工程)。この後、熱処理(例えば、110℃、1時間のアニール)を施すことにより、銅めっき層からなる突起状導体50を硬化させる。
さらに、表面研磨処理を行うことにより、図4に示されるように、突起状導体50の頂部52の表面53と樹脂層55の表面56との高さを合わせる(高さ合わせ工程)。なお、上記製造工程では、セラミックコンデンサ101となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用の中間製品として製造される。そして、その多数個取り用の中間製品を分割すると、個々の製品であるセラミックコンデンサ101が多数個同時に得られる。
次に、本実施の形態の配線基板10の製造方法について述べる。
まず、図8に示すように、収容穴部90を有する樹脂コア基板11を従来周知の手法により作製して準備する。樹脂コア基板11は以下のように作製される。樹脂基材160の両面に銅箔161が貼付された銅張積層板162(図9参照)を用意し、その銅張積層板162に対してドリル機を用いて孔あけ加工を行い、スルーホール導体16を形成するための貫通孔(図示略)を所定位置にあらかじめ形成しておく。また、銅張積層板162に対してルータを用いて孔あけ加工を行い、収容穴部90となる非貫通穴を所定位置にあらかじめ形成しておく。
そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体16を形成する。さらに、銅張積層板162の両面の銅箔161のエッチングを行って導体層41を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離することにより樹脂コア基板11を得る。
そして、図8の樹脂コア基板11の収容穴部90内にセラミックコンデンサ101を収容し、その収容穴部90の内面とセラミックコンデンサ101の側面及び裏面との隙間に、ディスペンサ装置(Asymtek社製)を用いて、熱硬化性樹脂製の樹脂充填剤92(株式会社ナミックス製)を充填する。その後、加熱処理を行うと、樹脂充填剤92が硬化して、セラミックコンデンサ101が収容穴部90内に固定される(図10参照)。
その後、研磨工程を行い、セラミックコンデンサ101における突起状導体50の頂部52の表面53と、樹脂コア基板11におけるコア主面12上の導体層41の表面とを同じ高さに合わせる。具体的に言うと、ベルトサンダー装置を用い、導体層41の表面よりも上方に位置している頂部52の表面53を研磨して突起状導体50を低くすると同時に、樹脂層55の表面56を研磨する。
さらに、従来周知の手法に基づいて樹脂コア基板11のコア主面12及びセラミックコンデンサ101の上面の上にビルドアップ層31を形成するとともに、樹脂コア基板11のコア裏面13及びセラミックコンデンサ101の下面の上にビルドアップ層32を形成する。具体的に言うと、まず、コア主面12及びコンデンサ101の上面の上に樹脂層間絶縁層33を形成するとともに、コア裏面13及びコンデンサ101の下面の上に樹脂層間絶縁層34を形成する(図11参照)。ここで、セラミックコンデンサ101の上部では、各突起状導体50の頂部52の表面53と樹脂層55の表面56とが面一となっており各表面53,56の高さが揃っているので、均一な厚さの樹脂層間絶縁層33が形成される。
さらに、YAGレーザまたは炭酸ガスレーザを用いてレーザ孔あけ加工を行い、ビア導体47が形成されるべき位置にビア孔171を形成する(図12参照)。具体的には、樹脂層間絶縁層33を貫通するビア孔171を形成し、プレーン状電極111,112上に突設された突起状導体50の頂部52の表面53を露出させるとともに、導体層41の表面を露出させる。また、樹脂層間絶縁層34を貫通するビア孔171を形成し、導体層41の表面を露出させる。ここで、セラミックコンデンサ101の上面において、その中央部と周縁部とでは突起状導体50の高さが揃っておりそれら表面53上に形成される樹脂層間絶縁層33の厚さが一定であるため、各ビア孔171が精度良く形成される。
そして、樹脂層間絶縁層33,34の表面上、及び、ビア孔171の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、図13に示されるように、樹脂層間絶縁層33上に導体層42が形成されるとともに、樹脂層間絶縁層34上に導体層42が形成される。これと同時に、ビア孔171の内部にビア導体47が形成される。
次に、樹脂層間絶縁層33,34上に、ビア導体43が形成されるべき位置にビア孔(図示略)を有する樹脂層間絶縁層35,36を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体43を形成するとともに、樹脂層間絶縁層35上に端子パッド44を形成し、樹脂層間絶縁層36上にBGA用パッド48を形成する(図14参照)。
次に、樹脂層間絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする(図15参照)。さらに、端子パッド44上にはんだバンプ45を形成し、かつ、BGA用パッド48上にはんだバンプ49を形成する。なお、この状態のものは、配線基板10となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板10が多数個同時に得られる。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態のセラミックコンデンサ101では、コンデンサ主面102の高さバラツキがあったとしても、各突起状導体50の頂部52の高さバラツキのほうがそれよりも小さいことから、従来のものに比べて頂部52の高さが揃っている。よって、配線基板10のような他部品の導体部分との電気的な接続を図る場合においても、その接続を確実なものとすることができる。また、各突起状導体50間の隙間を埋めるように設けられた樹脂層55により、いわば各突起状導体50が補強されており、例えば横方向からの機械的ストレスなどに強くなっている。そのため、突起状導体50の研磨ダレや折れが発生しにくくなる。なお、突起状導体50の折れの発生率が下がることにより製品歩留まりも向上しうるため、結果的に低コスト化を達成しやすくなる。
また、セラミックコンデンサ101を配線基板10に内蔵する場合において、セラミックコンデンサ101の上部に、均一な厚さの樹脂層間絶縁層33を形成することができる。これにより、レーザ孔あけ加工によって樹脂層間絶縁層33に形成されるビア孔171の形状バラツキを抑制することができ、ビア導体47の高抵抗化や未接続といった電気的な不具合を防止することができる。従って、セラミックコンデンサ101との接続信頼性が高い配線基板10を提供することができる。
また、セラミック焼結体104のコンデンサ主面102やコンデンサ裏面103に反りがあり、セラミックコンデンサ101全体としての外形形状にバラツキがあるような場合、セラミックコンデンサ101のハンドリング性が低下し、配線基板10における正確な位置に設置することが困難なることが考えられる。これに対し、本実施形態のセラミックコンデンサ101では、各突起状導体50の頂部52の高さを揃えかつ樹脂層55で各突起状導体50間の隙間を埋めているため、セラミックコンデンサ101全体としての外形形状をある程度揃えることができる。よって、反りなどのような形状的なバラツキのあるセラミック焼結体104を使用した場合であっても、ハンドリング性に優れたセラミックコンデンサ101とすることができる。しかも、従来使用不可であった、大きな反りの生じたセラミック焼結体104についても、廃棄せずにある程度使用できるようになるため、製品歩留まりが向上し、結果的に低コストを達成しやすくなる。
(2)本実施の形態のセラミックコンデンサ101の場合、各突起状導体50の頂部52の表面53と樹脂層55の表面56とを同時に表面研磨することにより、各表面53,56を面一とすることができ、突起状導体50及び樹脂層55の高さを容易に揃えることができる。またこの場合、樹脂コア基板11の収容穴部90へのセラミックコンデンサ101の収容固定後に、突起状導体50の頂部52の表面53とコア主面12上の導体層41の表面とを同じ高さに合わせるための研磨処理を容易に行うことができ、その処理負荷を軽減することができる。
(3)本実施の形態のセラミックコンデンサ101では、各突起状導体50は、銅めっきによって形成されているので、突起状導体50を例えば導電性ペーストなどによって形成する場合に比べて、突起状導体50の導電性を向上させることができる。
(4)本実施の形態の配線基板10では、第1ビルドアップ層31の樹脂層間絶縁層33とセラミックコンデンサ101の樹脂層55とを同じ樹脂材料(熱硬化性樹脂であるエポキシ樹脂)を用いて形成した。この場合、樹脂層間絶縁層33と樹脂層55とがなじみやすく、セラミックコンデンサ101の密着性を向上させることができ、配線基板10の信頼性を高めることができる。
(5)本実施の形態のセラミックコンデンサ101では、複数のビア導体131,132が全体としてアレイ状に配置されているので、セラミックコンデンサ101のインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ101全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、ICチップ21に対してより安定した電源供給が可能となる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態では、セラミックコンデンサ101を内蔵した配線基板10に具体化するものであったが、これに限定されるものではない。例えば、図16に示す配線基板10Aのように、セラミックコンデンサ101を表面実装してもよい。詳しくは、配線基板10Aは、樹脂層間絶縁層181と導体層182とを交互に積層してなる多層配線基板であって、上面12側には、ICチップ21を搭載するための端子パッド184がアレイ状に形成されている。配線基板10Aの下面13側には、セラミックコンデンサ101を表面実装するための端子パッド185がアレイ状に形成されている。また、樹脂層間絶縁層181内には、複数のビア導体187が設けられており、これらビア導体187は、端子パッド184、端子パッド185及び導体層182を相互に電気的に接続している。
セラミックコンデンサ101は、上記実施の形態と同じコンデンサであり、各突起状導体50は、各頂部52の高さバラツキが小さくほぼ一定に揃っている。このように、各突起状導体50の頂部52の高さが揃っているので、配線基板10Aにセラミックコンデンサ101を確実に表面実装することができ、接続信頼性の高い配線基板10Aを得ることができる。また、図17に示すセラミックコンデンサ101Aのように、各突起状導体50の頂部52に電極パッド54を形成してもよい。このセラミックコンデンサ101Aにおいて、複数の電極パッド54の高さバラツキが、セラミックコンデンサ101Aのコンデンサ主面102の高さバラツキよりも小さくなるように設定されている。このようにすれば、配線基板10Aに対してセラミックコンデンサ101Aを確実に表面実装することができる。
・上記実施の形態のセラミックコンデンサ101,101Aでは、コンデンサ主面102上のみに樹脂層55が形成されていたが、これに限定されるものではない。例えば、図18に示されるセラミックコンデンサ101Bのように、セラミック焼結体104の周囲を覆うように樹脂層55を形成してもよい。このように、コンデンサ主面102上に加え、コンデンサ側面106及びコンデンサ裏面103上にも樹脂層55を形成することにより、セラミック焼結体104の反りによるサイズバラツキを調整することができ、所定の規格サイズに合わせたセラミックコンデンサ101Bを確実に製造することができる。また、図19に示されるセラミックコンデンサ101Cのように、セラミック焼結体104におけるコンデンサ側面106及びコンデンサ裏面103の表面に銅めっき57を施してもよい。この銅めっき57の表面は粗化されており、セラミック焼結体104と樹脂層55との密着性が高められている。このようにすれば、セラミックコンデンサ101Cの製品信頼性を高めることができる。
・上記実施の形態のセラミックコンデンサ101,101A,101B,101Cでは、コンデンサ主面102上に形成されたプレーン状電極111,112に突起状導体50を形成するものであったが、これに限定されるものではない。図20に示されるセラミックコンデンサ101Dのように、セラミック焼結体104のコンデンサ裏面103上にプレーン状電極121,122(外部電極)を形成し、各プレーン状電極121,122にも突起状導体50を形成してもよい。なお、各プレーン状電極121,122は、コンデンサ裏面103において互いに平行に配置されており、幅300μm×厚さ25μmの平面視略矩形状をなす帯状パターンである。また、プレーン状電極121は、複数の電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、プレーン状電極122は、複数のグランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。このセラミックコンデンサ101Dにおいて、コンデンサ裏面103側に形成される各突起状導体50は、コンデンサ主面102側の突起状導体50と同様に、頂部52の高さがほぼ一定に揃っている。従って、セラミックコンデンサ101Dを配線基板に内蔵した場合、各突起状導体50を介して配線基板との電気的接続を確実に行うことができる。
・上記実施の形態の配線基板10では、樹脂コア基板11に有底の収容穴部90を形成してその収容穴部90にセラミックコンデンサ101を収容していたが、これに限定されるものではない。例えば、図20のセラミックコンデンサ101Dを配線基板10に内蔵する場合には、樹脂コア基板11においてコア主面12及びコア裏面13にて開口する収容穴部(貫通穴)を形成し、その収容穴部にセラミックコンデンサ101Dを収容するように構成してもよい。
・上記実施の形態のセラミックコンデンサ101,101A〜101Dにおいて、各突起状導体50は、銅めっきによって形成されていたが、これ以外に、導電性ペーストの印刷等によって形成されるものでもよい。
・上記実施の形態の配線基板10,10Aは、樹脂材料からなるオーガニックタイプの多層配線基板であるが、セラミック材料や金属材料などからなる配線基板に本発明を適用してもよい。
・上記実施の形態のセラミックコンデンサ101では、セラミック焼結体104のコンデンサ主面102上に、外部電極としてプレーン状電極111,112(図3参照)を設けるものであったが、これに限定されるものではない。例えば、図21に示すセラミックコンデンサ101Eのように、セラミック焼結体104のコンデンサ主面102上に、円形状の外部電極111A,112Aをアレイ状に設けてもよい。具体的には、外部電極111Aは、電源用外部電極であり、電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されている。また、外部電極112Aは、グランド用外部電極であり、グランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。そして、各外部電極111A,112A上に突起状導体50が個別に突設されている。このセラミックコンデンサ101Eにおいても、各突起状導体50間の隙間を埋めるように樹脂層55が形成されており、各突起状導体50が補強されている。
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)部品主面及び部品裏面を有するセラミック部品本体と、前記部品主面の上または前記部品主面及び前記部品裏面の上に配置された外部電極と、頂部を有し、前記外部電極上に突設された複数の突起状導体と、前記複数の突起状導体間の隙間を埋めるように設けられた樹脂層とを備えたセラミック部品であって、前記複数の突起状導体は、電解銅めっきからなる円柱状導体であり、各頂部の高さバラツキが、前記部品主面の高さバラツキよりも小さくなるように設定されていることを特徴とするセラミック部品。
(2)部品主面及び部品裏面を有するセラミック部品本体と、前記部品主面の上または前記部品主面及び前記部品裏面の上に配置された外部電極と、頂部を有し、前記外部電極上に突設された複数の突起状導体と、前記複数の突起状導体間の隙間を埋めるように設けられた樹脂層とを備えたセラミック部品であって、前記複数の突起状導体の頂部の平坦度が、前記部品主面の平坦度よりも小さくなるように設定されていることを特徴とするセラミック部品。
(3)技術的思想(1)または(2)において、前記複数の突起状導体の頂部には、外部基板と接続するための電極パッドが形成されており、複数の前記電極パッドの高さバラツキが、前記部品主面の高さバラツキよりも小さくなるように設定されていることを特徴とするセラミック部品。
(4)技術的思想(1)乃至(3)のいずれかにおいて、前記セラミック部品本体における前記突起状導体が設けられていない部品裏面及び部品側面の少なくも一方の表面に銅めっきが施されるとともに、その銅めっきの表面が粗化されていることを特徴とする配線基板。
(5)技術的思想(1)乃至(4)のいずれかに記載のセラミック部品が内蔵または表面実装された配線基板において、樹脂層間絶縁層と導体層とを積層してなるビルドアップ層を備え、前記セラミック部品の樹脂層と、前記樹脂層間絶縁層とを同じ樹脂材料を用いて形成したことを特徴とする配線基板。
本発明を具体化した一実施の形態の配線基板を示す概略断面図。 セラミックコンデンサを示す概略断面図。 セラミックコンデンサを示す上面図。 セラミックコンデンサの要部を示す概略断面図。 セラミックコンデンサの製造方法の説明図。 セラミックコンデンサの製造方法の説明図。 セラミックコンデンサの製造方法の説明図。 樹脂コア基板を示す断面図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 配線基板の製造方法の説明図。 別の実施の形態の配線基板を示す概略断面図。 別の実施の形態のセラミックコンデンサを示す概略断面図。 別の実施の形態のセラミックコンデンサを示す概略断面図。 別の実施の形態のセラミックコンデンサを示す概略断面図。 別の実施の形態のセラミックコンデンサを示す概略断面図。 別の実施の形態のセラミックコンデンサを示す上面図。
符号の説明
10,10A…配線基板
11…樹脂コア基板
50…突起状導体
52…頂部
53…頂部の表面
54…電極パッド
55…樹脂層
56…樹脂層の表面
60…開口部
101,101A〜101E…セラミック部品としてのセラミックコンデンサ
102…部品主面としてのコンデンサ主面
103…部品裏面としてのコンデンサ裏面
104…セラミック焼結体
105…セラミック誘電体層
111…外部電極としての主面側電源用プレーン状電極
111A,112A…外部電極
112…外部電極としての主面側グランド用プレーン状電極
121,122…外部電極としてのプレーン状電極
131…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
132…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
141…内部電極としての電源用内部電極層
142…内部電極としてのグランド用内部電極層

Claims (5)

  1. 部品主面及び部品裏面を有するセラミック部品本体と、
    前記部品主面の上または前記部品主面及び前記部品裏面の上に配置された外部電極と、
    頂部を有し、前記外部電極よりも厚くなるように前記外部電極上に突設された複数の突起状導体と、
    前記複数の突起状導体間の隙間を埋めるように設けられた樹脂層と
    を備え、前記複数の突起状導体の頂部の表面と、前記樹脂層の表面とが面一となっているセラミック部品の製造方法であって、
    前記セラミック部品を基板に搭載する前に、前記セラミック部品本体の周囲を絶縁性の樹脂で覆うことで前記樹脂層を形成する樹脂層形成工程と、
    前記樹脂層において前記外部電極を部分的に露出させる開口部を形成する開口部形成工程と、
    前記開口部を介して露出する前記外部電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、
    表面研磨処理を行うことにより、前記各突起状導体の頂部の表面と前記樹脂層の表面との高さを合わせる高さ合わせ工程と
    を含み、
    前記外部電極はプレーン状電極であり、前記開口部形成工程後かつ前記導体形成工程前において、前記開口部によりその一部が部分的に露出しており、
    前記プレーン状電極を構成する銅めっき層の表面は粗化されている
    ことを特徴とするセラミック部品の製造方法。
  2. 前記セラミック部品本体は、
    複数の内部電極がセラミック誘電体層を介して積層配置されたセラミック焼結体であって、
    前記複数の内部電極に接続される複数のコンデンサ内ビア導体が設けられ、
    前記外部電極が、前記複数のコンデンサ内ビア導体における前記部品主面側及び前記部品裏面側の少なくとも一方の端部に接続され、
    前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置された
    ビアアレイタイプのセラミックコンデンサであることを特徴とする請求項1に記載のセラミック部品の製造方法。
  3. 前記複数の突起状導体は、銅を主体として形成されていることを特徴とする請求項1または2に記載のセラミック部品の製造方法。
  4. 前記突起状導体の直径はプレーン状電極の幅よりも小さく、かつ前記コンデンサ内ビア導体の直径よりも大きいことを特徴とする請求項2または3に記載のセラミック部品の製造方法。
  5. 前記突起状導体は円柱状導体であることを特徴とする請求項1乃至のいずれか1項に記載のセラミック部品の製造方法。
JP2008151340A 2008-06-10 2008-06-10 セラミック部品の製造方法 Active JP5367306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008151340A JP5367306B2 (ja) 2008-06-10 2008-06-10 セラミック部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008151340A JP5367306B2 (ja) 2008-06-10 2008-06-10 セラミック部品の製造方法

Publications (2)

Publication Number Publication Date
JP2009302089A JP2009302089A (ja) 2009-12-24
JP5367306B2 true JP5367306B2 (ja) 2013-12-11

Family

ID=41548729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008151340A Active JP5367306B2 (ja) 2008-06-10 2008-06-10 セラミック部品の製造方法

Country Status (1)

Country Link
JP (1) JP5367306B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
JP2014192321A (ja) * 2013-03-27 2014-10-06 Ibiden Co Ltd 電子部品内蔵配線板およびその製造方法
CN104576057B (zh) * 2014-12-23 2017-07-04 广东风华高新科技股份有限公司 多层陶瓷电容器
JP6847761B2 (ja) * 2017-05-12 2021-03-24 新光電気工業株式会社 配線基板の製造方法
JP6939187B2 (ja) * 2017-07-25 2021-09-22 Tdk株式会社 電子部品及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221433A (ja) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2006165358A (ja) * 2004-12-09 2006-06-22 Hitachi Ltd セラミック焼結基板の製造方法
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP2009302089A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP4838068B2 (ja) 配線基板
JP4964481B2 (ja) 配線基板
US20070263364A1 (en) Wiring board
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP4648230B2 (ja) 配線基板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP5367306B2 (ja) セラミック部品の製造方法
JP2007318090A (ja) 配線基板の製造方法
JP2009147178A (ja) セラミック部品及びその製造方法、配線基板
JP5078759B2 (ja) 配線基板内蔵用電子部品及び配線基板
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5202878B2 (ja) 配線基板
JP4668940B2 (ja) 配線基板、埋め込み用セラミックチップ
JP2009004459A (ja) コンデンサ内蔵配線基板
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4668822B2 (ja) 配線基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4795860B2 (ja) コンデンサ、配線基板
JP4705867B2 (ja) 配線基板の製造方法
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Ref document number: 5367306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250