JP2009004459A - コンデンサ内蔵配線基板 - Google Patents

Abstract

【課題】性能低下を防止することができ、かつ、コンデンサと裏面側層間絶縁層とを確実に接続することにより信頼性を向上させることができるコンデンサ内蔵配線基板を提供する。
【解決手段】配線基板１０は、コア基板１１、コンデンサ１０１及び裏面側ビア導体５２を備える。コンデンサ１０１は、主面側表層電極１１１，１１２及び裏面側表層電極１２１を有し、コンデンサ主面１０２をコア主面１２と同じ側に向け、かつ、コンデンサ裏面１０３をコア裏面１３と同じ側に向けた状態でコア基板１１内に収容される。裏面側表層電極１２１の数は主面側表層電極１１１，１１２の数よりも少なく、裏面側表層電極１２１の最小幅は主面側表層電極１１１，１１２の最小幅よりも大きくなっている。
【選択図】図１

Description

本発明は、コンデンサを有するコンデンサ内蔵配線基板に関するものである。

コンピュータのＣＰＵなどに使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載し、そのＩＣチップ搭載用配線基板をマザーボード上に搭載するという手法が採用される。この種のＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にチップ状のコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１，２参照）。

上記従来のＩＣチップ搭載用配線基板は、例えば以下のような手順で製造される。まず、コア主面及びコア裏面の両方にて開口する収容穴部を有する高分子材料製のコア基板を準備する。併せて、コンデンサ主面及びコンデンサ裏面にそれぞれ複数の表層電極を突設したコンデンサを準備する。次に、例えばコア主面側に粘着テープを貼り付けることにより、収容穴部のコア主面側開口をあらかじめシールする。そして、収容穴部内にコンデンサを収容して、コンデンサ主面を粘着テープの粘着面に貼り付けて仮固定する。次に、収容穴部の内面とコンデンサの側面との隙間を樹脂充填剤で埋めた後にそれを硬化させ、コア基板にコンデンサを固定する。この後、コア基板及びコンデンサからなるコア部の表面及び裏面に対して、高分子材料を主体とする層間絶縁層の形成及び導体層の形成を交互に行うことで、ビルドアップ層を形成する。その結果、所望のＩＣチップ搭載用配線基板が得られる。
特開２００５−３９２１７号公報（図３など） 特開２００５−３９２４３号公報（図４など）

ところが図１８に示されるように、コア基板２０１よりも薄く形成したコンデンサ２０４を使用する場合には、例えばコア部のマザーボード側（具体的には、コア裏面２０３とコンデンサ裏面２０６との間）に段差が生じてしまう。よって、コア裏面２０３上及びコンデンサ裏面２０６上に裏面側樹脂絶縁層２１０を形成すると、裏面側樹脂絶縁層２１０の厚さにバラツキが生じてしまうため、裏面側樹脂絶縁層２１０にビア孔２１１を形成したり、ビア孔２１１内にビア導体２１２を形成したりすることが困難になる。

具体的に言うと、レーザー孔あけ加工を行ってビア孔２１１を複数箇所に形成し、表層電極２０８を露出させようとする場合、各々のビア孔２１１の形成に際してレーザーの出力の調節が必要になる。即ち、裏面側樹脂絶縁層２１０において薄くなっている部分にビア孔２１１を形成する場合、裏面側樹脂絶縁層２１０を通過したレーザーは、出力が高いままの状態で表層電極２０８に照射されるため、条件によっては、表層電極２０８が発熱して溶融してしまう可能性がある。一方、裏面側樹脂絶縁層２１０において厚くなっている部分にビア孔２１１を形成する場合、裏面側樹脂絶縁層２１０を通過するレーザーが表層電極２０８まで到達しないため、表層電極２０８の上面に樹脂が残るなどして、表層電極２０８を上手く露出させることができない可能性がある。また、ビア孔２１１を形成する際には、複数の表層電極２０８を狙ってレーザーを照射する必要があるため、レーザーの照射位置を高精度に設定しなければならない。

しかも、裏面側樹脂絶縁層２１０において厚くなっている部分にビア孔２１１を形成すると、ビア孔２１１が深くなるため、フィルドめっきによってビア孔２１１内に形成されるビア導体２１２は、アスペクト比（ビア導体２１２の厚さ／ビア導体２１２の外径）が大きくなり、細長くなる。これにより、ビア孔２１１内にビア導体２１２を完全に充填することが困難となるため、仮にビア導体２１２を形成したとしても、ビア導体２１２の端部を表層電極２０８に上手く接続できず、ビア導体２１２と表層電極２０８との導通を図ることが困難になる。この場合、製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。また、仮にビア孔２１１を形成し、ビア孔２１１内にビア導体２１２を完全に充填しようとすれば、通常工程とは異なる特別な工程を採用しなければならず、生産性が低下してしまう。

そこで、上記の工程の負荷を軽減するために、裏面側樹脂絶縁層２１０に対して、表層電極２０８に接続されるビア導体２１２（及びビア孔２１１）を形成しないようにした配線基板が提案されている（図１９参照）。しかしながら、コンデンサ２０４を通過する電気経路が存在しないため、電気抵抗が高くなり、配線基板の性能が低下してしまう。

本発明は上記の課題に鑑みてなされたものであり、その目的は、性能低下を防止することができ、かつ、コンデンサと裏面側層間絶縁層とを確実に接続することにより信頼性を向上させることができるコンデンサ内蔵配線基板を提供することにある。

そして上記課題を解決するための手段としては、部材主面及び部材裏面を有し、前記部材主面及び前記部材裏面にて開口する収容穴部を有する絶縁部材と、コンデンサ主面及びコンデンサ裏面を有するとともに、複数のコンデンサ内ビア導体、前記コンデンサ内ビア導体における前記コンデンサ主面側の端部に接続された主面側表層電極、及び、前記コンデンサ内ビア導体における前記コンデンサ裏面側の端部に接続された裏面側表層電極を有し、前記コンデンサ主面を前記部材主面と同じ側に向け、かつ、前記コンデンサ裏面を前記部材裏面と同じ側に向けた状態で前記収容穴部内に収容されたコンデンサと、前記部材主面及び前記コンデンサ主面の上に配置された主面側層間絶縁層と、前記部材裏面及び前記コンデンサ裏面の上に配置された裏面側層間絶縁層と、前記裏面側層間絶縁層内に形成され、前記裏面側表層電極に接続可能な裏面側ビア導体とを備え、前記裏面側表層電極の数が前記主面側表層電極の数よりも少なく、かつ、前記裏面側ビア導体に接続する裏面側表層電極の最小幅が前記主面側表層電極の最小幅よりも大きいことを特徴とするコンデンサ内蔵配線基板がある。

従って、上記手段のコンデンサ内蔵配線基板によると、裏面側表層電極の数が主面側表層電極の数よりも少なく、かつ、裏面側表層電極の最小幅が主面側表層電極の最小幅よりも大きくなっている。これにより、裏面側表層電極の１つ当りの面積を主面側表層電極の１つ当りの面積よりも大きくすることができるため、裏面側表層電極と裏面側層間絶縁層との密着強度が向上する。しかも、裏面側表層電極の面積が大きくなることで、外径が大きくアスペクト比が小さい裏面側ビア導体を形成して裏面側表層電極に接続できるため、両者を確実に導通させることができる。従って、信頼性に優れたコンデンサ内蔵配線基板を得ることができる。また、裏面側表層電極及び裏面側ビア導体の低抵抗化が図られるとともに、裏面側表層電極及び裏面側ビア導体の導電性が向上するため、コンデンサ内蔵配線基板の性能低下が防止される。さらに、裏面側ビア導体の形成にあたり、通常工程とは異なる特別な工程を採用しなくても済むため、生産性の低下を防止することができる。しかも、裏面側表層電極の面積が大きくなることから、裏面側表層電極に接続される裏面側ビア導体の配置の自由度が高くなる。

上記コンデンサ内蔵配線基板を構成する絶縁部材は、例えば部材主面及びその反対側に位置する部材裏面を有する板状に形成されており、コンデンサを収容するための収容穴部を有している。絶縁部材を形成する材料は特に限定されないが、好ましい絶縁部材は高分子材料を主体として形成される。絶縁部材を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。

上記コンデンサ内蔵配線基板を構成するコンデンサは、コンデンサ主面及びコンデンサ裏面を有するとともに、主面側表層電極及び裏面側表層電極を有している。なお、コンデンサは、完全に埋設された状態で収容穴部内に収容されてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部内に収容されてもよい。

また、前記裏面側表層電極は、電源用裏面側表層電極またはグランド用裏面側表層電極であり、前記複数のコンデンサ内ビア導体は、複数の電源用コンデンサ内ビア導体と複数のグランド用コンデンサ内ビア導体とからなり、前記複数の電源用コンデンサ内ビア導体及び前記複数のグランド用コンデンサ内ビア導体のいずれかにおける前記コンデンサ裏面側の端部が、前記電源用裏面側表層電極または前記グランド用裏面側表層電極に接続されていることが好ましい。このような構造であれば、裏面側表層電極が、電源用裏面側表層電極及びグランド用裏面側表層電極のいずれか一方となるため、裏面側表層電極の数を１つにすることができ、裏面側表層電極の面積を主面側表層電極の面積よりも大きくしやすくなる。これに伴い、裏面側表層電極に接続される裏面側ビア導体の外径も大きくしやすくなる。よって、裏面側表層電極及び裏面側ビア導体のさらなる低抵抗化が図られるとともに、裏面側表層電極及び裏面側ビア導体の導電性がよりいっそう向上する。また、裏面側表層電極の数を１つにすることができることから、よりいっそう容易に裏面側表層電極に接続される裏面側ビア導体の外径を大きくすることができる。

なお、前記裏面側表層電極は、電源用裏面側表層電極とグランド用裏面側表層電極とからなり、前記裏面側ビア導体は、前記電源用裏面側表層電極に接続可能な電源用裏面側ビア導体と、前記グランド用裏面側表層電極に接続可能なグランド用裏面側ビア導体とからなり、前記複数のコンデンサ内ビア導体は、前記電源用裏面側表層電極に前記コンデンサ裏面側の端部が接続される複数の電源用コンデンサ内ビア導体と、前記グランド用裏面側表層電極に前記コンデンサ裏面側の端部が接続される複数のグランド用コンデンサ内ビア導体とからなっていてもよい。このような構造であれば、コンデンサを通過する電気経路として、グランド用の電気経路だけでなく、電源用の電気経路も設けることができるため、電気回路の自由度が向上する。

ここで、コンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。

前記複数のコンデンサ内ビア導体を形成する材料としては特に限定されないが、コンデンサがセラミックコンデンサである場合、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、前記複数のコンデンサ内ビア導体を形成する材料として、さらに銅や銀などの使用が可能となる。

前記コンデンサを構成する主面側表層電極及び裏面側表層電極は、導電性の金属材料などによって形成することが可能である。主面側表層電極及び裏面側表層電極を構成する金属材料としては、コンデンサがセラミックコンデンサである場合、セラミックと同時に焼結しうるためメタライズに適した金属材料、例えば、ニッケル、モリブデン、タングステン、チタン等を使用することが好適である。

また、主面側表層電極や裏面側表層電極が例えば金属材料からなる場合、金属材料からなる表層電極は、めっきによって形成されていてもよい。このようにした場合、主面側表層電極や裏面側表層電極を簡単かつ低コストで形成することができる。しかし、主面側表層電極及び裏面側表層電極は、導体ペーストを印刷することによって形成されていてもよいし、金属箔を貼付する工程のみを行うことによって形成されていてもよいし、主面側表層電極や裏面側表層電極よりも大きい金属箔を貼付した後、金属箔に対するエッチングを行うことによって形成されていてもよい。さらに、コンデンサがセラミックコンデンサである場合、主面側表層電極や裏面側表層電極を形成する別の方法としては、主面側表層電極や裏面側表層電極の焼成を、コンデンサを構成する導体（前記コンデンサ内ビア導体など）の焼成と同時に行う同時焼成法などが挙げられる。また、上記のコンデンサを構成する導体の焼成を行った後で、主面側表層電極や裏面側表層電極の焼成を行う後焼成法などを採用することもできる。なお、同時焼成法によって主面側表層電極や裏面側表層電極を形成すれば、コンデンサの製造に必要な工数が減るため、コンデンサを容易にかつ低コストで形成できる。

ここで、前記裏面側表層電極の表面は、平坦な研磨面、または、エッチング処理された面であってもよい。また、前記裏面側表層電極の表面は、前記裏面側ビア導体との密着性を確保する密着用導体層によって被覆されており、前記密着用導体層の表面は平坦な研磨面であってもよい。これらの構成であれば、コンデンサに反りが生じている場合であっても、裏面側表層電極の表面または密着用導体層の表面のコプラナリティを小さくすることができるため、裏面側表層電極と裏面側ビア導体との接続信頼性が向上する。また、裏面側表層電極の表面または密着用導体層の表面が、研磨によって粗くなっている研磨面、または、エッチング処理された面であるため、裏面側表層電極と裏面側層間絶縁層との密着強度が向上する。ここで、裏面側表層電極の表面または密着用導体層の表面（即ち前記研磨面）の算術平均粗さは０．２μｍ以上であることがよい。仮に、裏面側表層電極の表面または密着用導体層の表面の算術平均粗さが０．２μｍ未満であると、裏面側層間絶縁層との密着強度を十分に向上させることができなくなる場合がある。

なお、本明細書で述べられている「算術平均粗さ」とは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さＲａである。なお、算術平均粗さＲａの測定方法はＪＩＳ Ｂ０６５１に準じるものとする。

前記裏面側表層電極を構成する密着用導体層は、導電性の金属材料などによって形成することが可能である。前記密着用導体層を構成する金属材料としては、例えば、ニッケル、モリブデン、タングステン、チタン、銅、銀などを使用することが可能である。

また、密着用導体層は、裏面側表層電極を構成する金属材料よりも軟質の金属材料によって形成されることが好ましい。その理由は以下のとおりである。例えば、裏面側表層電極の表面を研磨して平坦化する場合であるにもかかわらず、裏面側表層電極がメタライズ層であるとき、裏面側表層電極は、焼結金属層であって比較的硬質であることから、機械的な加工を施すことが極めて困難である。従って、密着用導体層を、裏面側表層電極を構成する金属材料よりも軟質の金属材料によって形成し、形成された密着用導体層に対して機械的な加工を施すようにすれば、裏面側表層電極を比較的簡単にかつ確実に平坦化することができる。また、密着用導体層が裏面側表層電極を構成する金属材料よりも軟質の金属材料によって形成される場合、密着用導体層は裏面側表層電極の種類に応じて適宜選択されるが、例えば、裏面側表層電極がニッケルからなる場合には、密着用導体層として銅層（特には銅めっき層）を選択することが好適である。このような組み合わせにすると、密着用導体層よりも硬質な金属材料（例えばニッケル）からなる裏面側表層電極に対して直接機械的な加工を施すよりも、簡単にかつ確実に裏面側表層電極を薄くすることができる。なお、軟質の密着用導体層を形成する手法としては、めっき法が簡単かつ低コストという理由で好適である。しかし、めっき法以外にも、例えば、スパッタリング、ＣＶＤ、真空蒸着、導体ペーストの印刷などといった手法を採用することも可能である。

上記コンデンサ内蔵配線基板を構成する前記主面側層間絶縁層及び前記裏面側層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。主面側層間絶縁層及び裏面側層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。

なお、前記コンデンサの厚さが前記絶縁部材の厚さよりも薄く、前記コンデンサ裏面の上に配置された前記裏面側層間絶縁層の厚さが前記コンデンサ主面の上に配置された前記主面側層間絶縁層の厚さよりも厚く、前記コンデンサ裏面の上に配置された前記裏面側層間絶縁層の厚さと前記部材裏面の上に配置された前記裏面側層間絶縁層の厚さとの差が、前記コンデンサ主面の上に配置された前記主面側層間絶縁層の厚さと前記部材主面の上に配置された前記主面側層間絶縁層の厚さとの差よりも大きいことが好ましい。このような構成であれば、コンデンサの肉薄化が図られるため、コンデンサ内蔵配線基板の肉薄化、小型化を図りやすくなる。また、裏面側ビア導体が、コンデンサ裏面の上に配置された厚い裏面側層間絶縁層を貫通して、裏面側表層電極に接続されるようになるため、裏面側ビア導体が細長くなる。これにより、裏面側表層電極に形成されたビア導体用のビア孔内に裏面側ビア導体を完全に充填することが困難となる、という本発明の課題が生じやすくなる。

ここで、前記コンデンサ主面の上に配置された前記主面側層間絶縁層の厚さと、前記部材主面の上に配置された前記主面側層間絶縁層の厚さとの差は、３０μｍ以下であることが好ましい。このようにすると、主面側層間絶縁層が平坦になり、部材主面及びコンデンサ主面の上に主面側配線積層部を形成する場合に主面側配線積層部の表面のコプラナリティが小さくなるため、主面側配線積層部上に半導体集積回路素子を確実に搭載することができる。

また、前記裏面側ビア導体に接続する前記裏面側表層電極の最小幅は、前記コンデンサ裏面の上に配置された前記裏面側層間絶縁層の厚さよりも大きく設定されることが好ましい。このようにすれば、裏面側表層電極に接続される裏面側ビア導体の外径をより大きくすることができ、アスペクト比をより小さくすることができるため、裏面側表層電極及び裏面側ビア導体のさらなる低抵抗化が図られるとともに、裏面側表層電極及び裏面側ビア導体の導電性がよりいっそう向上する。

また、上記コンデンサ内蔵配線基板は、前記主面側層間絶縁層内に形成され、前記主面側表層電極に接続可能な主面側ビア導体をさらに備え、前記裏面側ビア導体の外径が前記主面側ビア導体の外径よりも大きいことが好ましい。このような構成であれば、外径が大きくアスペクト比が小さい裏面側ビア導体をより確実に形成することができる。これにより、裏面側表層電極と裏面側ビア導体とをより確実に導通させることができる。また、裏面側ビア導体のさらなる低抵抗化が図られるとともに、裏面側ビア導体の導電性がよりいっそう向上するため、コンデンサ内蔵配線基板の性能低下がより確実に防止される。

上記コンデンサ内蔵配線基板を構成する前記主面側ビア導体及び前記裏面側ビア導体は、コンフォーマルビア導体であってもよいし、フィルドビア導体であってもよい。ここで、コンフォーマルビア導体とは、ビア導体用のビア孔の形状に沿って均一な厚さのめっき層が形成され、それゆえビア孔が完全にはめっき層で充填されておらず、窪みを有するタイプのビア導体を指している。これに対してフィルドビア導体とは、めっき層の厚さが均一ではなく、そのめっき層によってビア孔が完全に充填されており、窪みを有しないタイプのビア導体を指している。

なお、前記裏面側ビア導体がフィルドビア導体である場合、めっき層によってビア孔が完全に充填されるために導電性が高くなる。ゆえに、裏面側ビア導体の低抵抗化を図ることができる。また、前記裏面側ビア導体が、電解めっきによって形成されるコンフォーマルビア導体と、前記コンフォーマルビア導体の窪みを埋める導体ペースト硬化物とからなる場合には、前記裏面側ビア導体が単にコンフォーマルビア導体のみからなる場合に比べて、裏面側ビア導体の断面積が大きくなる。このため、裏面側ビア導体の低抵抗化を図ることができる。しかも、フィルドビア導体によって裏面側ビア導体を形成する場合には、ビア導体用のビア孔内をめっき層だけで充填する必要があるため、裏面側ビア導体を形成したとしても裏面側表層電極に接続できない可能性がある。一方、コンフォーマルビア導体と導体ペースト硬化物とで裏面側ビア導体を形成する場合には、一旦コンフォーマルビア導体を形成して裏面側表層電極との接続を確保しておくことができるため、裏面側表層電極との接続信頼性が向上する。特に、本発明においては、深い窪みを有するコンフォーマルビア導体が導体ペースト硬化物によって埋められるため、コンフォーマルビア導体を例えばめっきなどによって埋める場合に比べて、コンフォーマルビア導体を確実に埋めることができる。また、導体ペーストを印刷することで導体ペースト硬化物を形成するようにすれば、導体ペースト硬化物の露出面をコンフォーマルビア導体の開口端面と面一にすることができる。この場合、裏面側ビア導体を裏面側層間絶縁層上の導体層などに確実に接触させることができるため、コンデンサ内蔵配線基板の信頼性を高めることができる。

［第１実施形態］

以下、本発明のコンデンサ内蔵配線基板を具体化した第１実施形態を図面に基づき詳細に説明する。

図１に示されるように、本実施形態のコンデンサ内蔵配線基板（以下「配線基板」という）１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、ガラスエポキシからなる略矩形板状のコア基板１１（絶縁部材）と、主面側ビルドアップ層３１と、裏面側ビルドアップ層３２とからなる。

また、主面側ビルドアップ層３１は、コア基板１１の部材主面であるコア主面１２（図１では上面）上に形成され、熱硬化性樹脂（エポキシ樹脂）からなる２層の主面側樹脂絶縁層３３，３５（いわゆる主面側層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の主面側樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、主面側樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。

図１に示されるように、第１層の主面側樹脂絶縁層３３内における複数箇所には主面側ビア導体４３が形成されている。各主面側ビア導体４３の上端となる箇所は、主面側樹脂絶縁層３３の表面上に形成された導体層４２に接続されている。第２層の主面側樹脂絶縁層３５内における複数箇所には主面側ビア導体４７が形成されている。各主面側ビア導体４７の下端となる箇所は、主面側樹脂絶縁層３３の表面上に形成された導体層４２に接続され、各主面側ビア導体４７の上端となる箇所は、端子パッド４４に接続されている。なお、主面側ビア導体４３，４７は、電解銅めっきによって形成されるフィルドビア導体（完全に銅めっきが埋まる形態のビア）である。また、主面側ビア導体４３，４７の外径（最大径）は、５０μｍ以上１００μｍ以下の範囲に設定されており、本実施形態では８０μｍに設定されている。

図１に示されるように、前記裏面側ビルドアップ層３２は、前記コア基板１１の部材裏面であるコア裏面１３（図１では下面）上に形成され、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の裏面側樹脂絶縁層３４，３６（いわゆる裏面側層間絶縁層）と、導体層４２とを交互に積層した構造を有している。第２層の裏面側樹脂絶縁層３６の表面上における複数箇所には、ＢＧＡ用パッド４８が格子状に形成されている。さらに、裏面側樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部３９が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。

図１に示されるように、第１層の裏面側樹脂絶縁層３４内における複数箇所には、裏面側ビア導体５０，５２が形成されている。各裏面側ビア導体５０，５２の下端となる箇所は、裏面側樹脂絶縁層３４の表面上に形成された導体層４２に接続されている。第２層の裏面側樹脂絶縁層３６内における複数箇所には裏面側ビア導体５１，５５が形成されている。電源用裏面側ビア導体５１の上端となる箇所は、導体層４２を介して電源用裏面側ビア導体５０に接続され、電源用裏面側ビア導体５１の下端となる箇所は、ＢＧＡ用パッド４８に接続されている。また、グランド用裏面側ビア導体５５の上端となる箇所は、導体層４２を介してグランド用裏面側ビア導体５２に接続され、グランド用裏面側ビア導体５５の下端となる箇所は、ＢＧＡ用パッド４８に接続されている。なお、裏面側ビア導体５１，５５は、電解銅めっきによって形成されるフィルドビア導体である。裏面側ビア導体５１，５５の外径（最大径）は、５０μｍ以上１００μｍ以下の範囲に設定されており、本実施形態では８０μｍに設定されている。また、裏面側ビア導体５０，５２は、電解銅めっきによって形成されるコンフォーマルビア導体５３と、コンフォーマルビア導体５３を埋める導体ペースト硬化物５４とからなっている。電源用裏面側ビア導体５０の外径（最大径）は、５０μｍ以上１００μｍ以下の範囲に設定されており、本実施形態では８０μｍに設定されている。一方、グランド用裏面側ビア導体５２の外径（最大径）は、前記主面側ビア導体４３及び電源用裏面側ビア導体５０の最大径（１００μｍ）よりも大きくなっている。具体的に言うと、グランド用裏面側ビア導体５２の最大径は、１２５μｍ以上５００μｍ以下の範囲に設定されており、本実施形態では２５０μｍに設定されている。

図１に示されるように、本実施形態のコア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．８７ｍｍの平面視略矩形板状である。コア基板１１における複数箇所には複数のスルーホール導体１６が形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１のコア主面１２上には、銅からなる主面側導体層４０がパターン形成され、コア基板１１のコア裏面１３上には、同じく銅からなる裏面側導体層４１がパターン形成されている。そして、各導体層４０，４１は、スルーホール導体１６に電気的に接続されている。

また、コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９１を有している。即ち、収容穴部９１は貫通穴である。そして、収容穴部９１内には、図２〜図４等に示すセラミックコンデンサ１０１が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２（図１，図２では上面）をコア基板１１のコア主面１２と同じ側に向け、かつ、コンデンサ裏面１０３（図１，図２では下面）をコア基板１１のコア裏面１３と同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．８ｍｍの平面視略矩形状である。即ち、セラミックコンデンサ１０１の厚さはコア基板１１の厚さよりも薄くなっている。

図１に示されるように、収容穴部９１の内面とセラミックコンデンサ１０１の側面１０６との隙間には、高分子材料（本実施形態では熱硬化性樹脂）からなる樹脂充填剤９５が充填されている。この樹脂充填剤９５は、セラミックコンデンサ１０１をコア基板１１に固定する機能を有している。なお、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、温度変化に伴う樹脂充填剤９５の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填剤９５のクラックの発生を防止できる。

図１〜図４等に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４は、コンデンサ主面１０２（図１では上面）及びコンデンサ裏面１０３（図１では下面）を有する板状物である。セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１とグランド用内部電極層１４２とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。

図１〜図４に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、セラミック焼結体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。なお、コンデンサ主面１０２には、全てのコンデンサ内ビア導体１３１，１３２におけるコンデンサ主面１０２側の端面が露出している。一方、コンデンサ裏面１０３には、グランド用コンデンサ内ビア導体１３２のコンデンサ裏面１０３側の端面のみが露出しており、電源用コンデンサ内ビア導体１３１のコンデンサ裏面１０３側の端面は露出していない。また、各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を４列×４列で図示したが、実際にはさらに多くの列が存在している。

そして図２等に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の電源用主面側表層電極１１１（主面側表層電極）と複数のグランド用主面側表層電極１１２（主面側表層電極）とが突設されている。なお、各グランド用主面側表層電極１１２は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。電源用主面側表層電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端部に対して直接接続されており、グランド用主面側表層電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端部に対して直接接続されている。

また、セラミック焼結体１０４のコンデンサ裏面１０３上には、コンデンサ裏面１０３全体を覆う１つのグランド用裏面側表層電極１２１（裏面側表層電極）が突設されている。即ち、グランド用裏面側表層電極１２１の数は、主面側表層電極の数（電源用主面側表層電極１１１とグランド用主面側表層電極１１２との合計の数）よりも少なくなっている。グランド用裏面側表層電極１２１は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端部に対して直接接続される一方、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端部には接続されていない。よって、電源用主面側表層電極１１１は、電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用主面側表層電極１１２及びグランド用裏面側表層電極１２１は、グランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。

図１，図２等に示されるように、主面側表層電極１１１，１１２は、ニッケルを主材料として形成されたメタライズ層からなっている。主面側表層電極１１１，１１２の表面は、銅めっき層（図示略）によって全体的に被覆されている。なお本実施形態の主面側表層電極１１１，１１２は、直径が５００μｍ、厚さが２５μｍの平面視略矩形状をなし、ピッチの最小長さが５８０μｍに設定されている。そして、主面側表層電極１１１，１１２は、前記コア主面１２及び前記コンデンサ主面１０２の上に配置された前記主面側樹脂絶縁層３３内の主面側ビア導体４３に接続されている。なお、コンデンサ主面１０２の上に配置された主面側樹脂絶縁層３３の厚さと、コア主面１２の上に配置された主面側樹脂絶縁層３３の厚さとの差は、２０μｍ以下である。

図１，図２，図５等に示されるように、前記グランド用裏面側表層電極１２１は、縦１２．０ｍｍ×横１２．０ｍｍの平面視略矩形板状をなしている。即ち、グランド用裏面側表層電極１２１の最小幅（縦、横の長さ）は、主面側表層電極１１１，１１２の最小幅（直径）よりも大きくなっている。また、グランド用裏面側表層電極１２１は、ニッケルを主材料として形成された厚さ２５μｍのメタライズ層からなっている。グランド用裏面側表層電極１２１の表面は、厚さ２０μｍの密着用導体層１２３によって全体的に被覆されている。なお、密着用導体層１２３は、前記グランド用裏面側ビア導体５２との密着を確保するための層であり、グランド用裏面側表層電極１２１を構成する金属材料（ニッケル）よりも軟質の金属材料によって形成された銅めっき層である。密着用導体層１２３の表面は平坦な研磨面である。なお、密着用導体層１２３の表面（即ち研磨面）の算術平均粗さＲａは、主面側表層電極１１１，１１２の表面の算術平均粗さＲａ（本実施形態では０．２μｍ）よりも粗くなっており、具体的には０．８μｍに設定されている。

そして図１に示されるように、グランド用裏面側表層電極１２１は、前記コア裏面１３及び前記コンデンサ裏面１０３の上に配置された前記裏面側樹脂絶縁層３４内のグランド用裏面側ビア導体５２に接続されている。なお、コンデンサ裏面１０３の上に配置された裏面側樹脂絶縁層３４の厚さは、前記主面側樹脂絶縁層３３の厚さ（本実施形態では４５μｍ）よりも厚くなっており、具体的には１５０μｍに設定されている。一方、コア裏面１３の上に配置された裏面側樹脂絶縁層３４の厚さは、樹脂層間絶縁層３３の厚さと等しくなっており、具体的には４５μｍに設定されている。よって、コンデンサ裏面１０３の上に配置された裏面側樹脂絶縁層３４の厚さとコア裏面１３の上に配置された裏面側樹脂絶縁層３４の厚さとの差は、１０５μｍとなる。この差は、前記コンデンサ主面１０２の上に配置された主面側樹脂絶縁層３３の厚さと前記コア主面１２の上に配置された主面側樹脂絶縁層３３の厚さとの差（本実施形態では２０μｍ以下）よりも大きくなっている。なお、グランド用裏面側表層電極１２１の最小幅（１２．０ｍｍ）は、コンデンサ裏面１０３の上に配置された裏面側樹脂絶縁層３４の厚さ（１５０μｍ）よりも大きい。これにより、グランド用裏面側ビア導体５２の深さが１５０μｍとなるため、グランド用裏面側ビア導体５２の深さを裏面側ビア導体５２の最大径（２５０μｍ）で割った値で定義されるアスペクト比は、１以下（本実施形態では約０．６０）となる。

そして図１に示されるように、コンデンサ主面１０２側にある主面側表層電極１１１，１１２は、主面側ビア導体４３、導体層４２、主面側ビア導体４７、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にあるグランド用裏面側表層電極１２１は、グランド用裏面側ビア導体５２、導体層４２、グランド用裏面側ビア導体５５、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。

例えば、マザーボード側から電源用裏面側ビア導体５０，５１、スルーホール導体１６などを介して主面側表層電極１１１，１１２に通電し、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。

次に、本実施形態の配線基板１０の製造方法について述べる。

コア基板準備工程ではコア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。

コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．８７ｍｍの基材の両面に、厚さ３５μｍの銅箔が貼付された銅張積層板を準備する。次に、銅張積層板に対してドリル機を用いて孔あけ加工を行い、スルーホール導体１６を形成するための貫通孔を所定位置にあらかじめ形成しておく。また、銅張積層板に対してルータを用いて孔あけ加工を行い、収容穴部９１となる貫通孔を所定位置にあらかじめ形成しておく。なお、収容穴部９１となる貫通孔は、一辺が１４．０ｍｍで、四隅に半径３ｍｍのアールを有する断面略正方形状の孔である。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体１６を形成する。次に、スルーホール導体１６の空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化することにより閉塞体１７を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行って導体層４０，４１（厚さ７５μｍ）を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離することにより、コア基板１１の中間製品を得る（図６参照）。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。

また、コンデンサ準備工程では、セラミックコンデンサ１０１を従来周知の手法により作製し、あらかじめ準備しておく。

セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。

さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように主面側表層電極１１１，１１２を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うようにグランド用裏面側表層電極１２１を形成する。

この後、グリーンシート積層体の乾燥を行い、各表層電極１１１，１１２，１２１をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。

次に、得られたセラミック焼結体１０４が有する各主面側表層電極１１１，１１２に対して電解銅めっき（厚さ１０μｍ程度）を行う。また、セラミック焼結体１０４が有するグランド用裏面側表層電極１２１に対して電解銅めっき（厚さ５０μｍ）を行う。その結果、グランド用裏面側表層電極１２１に密着用導体層１２３が被覆され、セラミックコンデンサ１０１が完成する（図７参照）。なお、この時点でのグランド用裏面側表層電極１２１及び密着用導体層１２３の合計の厚さは、主面側表層電極１１１，１１２の厚さよりも厚く、具体的には７５μｍに設定されている。

次に、ベルトサンダー装置を用いて、密着用導体層１２３の表面を研磨して密着用導体層１２３を薄くする。その結果、密着用導体層１２３の一部が機械的に除去され、密着用導体層１２３の厚さが２５μｍとなる。なお、ベルトサンダー装置に取り付けられたサンドペーパーの研磨面の算術平均粗さＲａは、密着用導体層１２３の表面の研磨後における算術平均粗さＲａと等しくなっており、具体的には０．８μｍに設定されている。

続く収容工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、コンデンサ主面１０２をコア主面１２と同じ側に向け、かつ、コンデンサ裏面１０３をコア裏面１３と同じ側に向けた状態で収容穴部９１内にセラミックコンデンサ１０１を収容する（図８参照）。なお、収容穴部９１のコア主面１２側開口は、剥離可能な粘着テープ１５２でシールされている。この粘着テープ１５２は、支持台１５１によって支持されている。かかる粘着テープ１５２の粘着面（粘着材１５３を有する側の面）には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。ここでは、コア主面１２及びコンデンサ主面１０２を下方に向けた状態で粘着材１５３に密着させている。

そして、この状態において、収容穴部９１の内面とセラミックコンデンサ１０１の側面１０６との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填剤９５（株式会社ナミックス製）を充填する（図８参照）。その後、加熱処理を行うと、樹脂充填剤９５が硬化して、セラミックコンデンサ１０１が収容穴部９１内に固定される。そして、この時点で、粘着テープ１５２を剥離する。

続く粗化工程では、主面側表層電極１１１，１１２の上にある銅めっき層の表面や、グランド用裏面側表層電極１２１の上にある銅めっき層（密着用導体層１２３）の表面の粗化（ＣＺ処理）を行う。同時に、コア主面１２及びコア裏面１３に形成された導体層４０，４１の表面の粗化も行う。そして、粗化工程が終了したら、洗浄工程を実施する。また、必要に応じて、シランカップリング剤（信越化学工業株式会社製）を用いて、コア主面１２及びコア裏面１３に対してカップリング処理を行ってもよい。

次に、従来周知の手法に基づいてコア主面１２及びコンデンサ主面１０２の上に主面側ビルドアップ層３１を形成するとともに、コア裏面１３及びコンデンサ裏面１０３の上に裏面側ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面１２上及びコンデンサ主面１０２上に感光性エポキシ樹脂を被着して露光及び現像を行うことにより、主面側樹脂絶縁層３３を形成する（図９参照）。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。次に、コア裏面１３上及びコンデンサ裏面１０３上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、裏面側樹脂絶縁層３４を形成する（図９参照）。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。

さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、主面側ビア導体４３及び裏面側ビア導体５０，５２が形成されるべき位置にビア孔を形成する。具体的には、主面側樹脂絶縁層３３を貫通するビア孔を形成し、電源用主面側表層電極１１１、グランド用主面側表層電極１１２及び主面側導体層４０を露出させる。また、裏面側樹脂絶縁層３４を貫通するビア孔を形成し、グランド用裏面側表層電極１２１及び裏面側導体層４１を露出させる。次に、従来公知の手法に従って電解銅めっきを行うことにより、主面側樹脂絶縁層３３を貫通する各ビア孔の内部に主面側ビア導体４３が形成されるとともに、主面側樹脂絶縁層３３上に導体層４２がパターン形成される。また、従来公知の手法に従って電解銅めっきを行い、裏面側樹脂絶縁層３４を貫通する各ビア孔の内部にコンフォーマルビア導体５３を形成するとともに、裏面側樹脂絶縁層３４上に導体層４２を形成する。この状態で、コンフォーマルビア導体５３内に銅ペーストを印刷によって充填した後、銅ペーストを乾燥硬化させて導体ペースト硬化物５４とし、裏面側ビア導体５０，５２を形成する（図１０参照）。このとき、導体ペースト硬化物５４の表面は、コンフォーマルビア導体５３の開口端面（即ち導体層４２の表面）と面一になる。

次に、樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４７，５１，５５が形成されるべき位置にビア孔を有する樹脂絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４７，５１，５５が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記ビア孔の内部にビア導体４７，５１，５５を形成するとともに、主面側樹脂絶縁層３５上に端子パッド４４を形成し、裏面側樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。

次に、第２層の樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部３９，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態の配線基板１０によれば、グランド用裏面側表層電極１２１の面積が主面側表層電極１１１，１１２の１つ当りの面積よりも大きくなるため、グランド用裏面側表層電極１２１と裏面側樹脂絶縁層３４との密着強度が向上する。しかも、グランド用裏面側表層電極１２１の面積が大きくなることで、外径が大きくアスペクト比が小さいグランド用裏面側ビア導体５２を形成してグランド用裏面側表層電極１２１に接続できるため、両者を確実に導通させることができる。従って、信頼性に優れた配線基板１０を得ることができる。また、グランド用裏面側表層電極１２１及びグランド用裏面側ビア導体５２の低抵抗化が図られるとともに、グランド用裏面側表層電極１２１及びグランド用裏面側ビア導体５２の導電性が向上するため、配線基板１０の性能低下が防止される。

さらに、グランド用裏面側ビア導体５２の形成にあたり、通常工程とは異なる特別な工程（例えば、ジェットめっきという特殊なフィルドめっきなど）を採用しなくても済むため、生産性の低下を防止することができる。また、裏面側表層電極（グランド用裏面側表層電極１２１）の数が、主面側表層電極（主面側表層電極１１１，１１２）の数よりも少なくなるため、例えば図１９に示される従来技術に比べて、表層電極１１１，１１２，１２１の形成が容易になる。しかも、グランド用裏面側表層電極１２１の面積が大きくなることから、グランド用裏面側表層電極１２１に接続されるグランド用裏面側ビア導体５２の配置の自由度が高くなる。即ち、グランド用裏面側ビア導体５２を形成する際に、ビア導体形成用のビア孔の位置精度をそれ程高く設定しなくても済む。

（２）本実施形態では、密着用導体層１２３を一旦厚く形成した後で、密着用導体層１２３の表面を研磨して密着用導体層１２３を薄くしている。これにより、セラミックコンデンサ１０１に反りが生じている場合であっても、密着用導体層１２３の表面のコプラナリティを小さくすることができるため、グランド用裏面側表層電極１２１とグランド用裏面側ビア導体５２との接続信頼性が向上する。また、密着用導体層１２３の表面が研磨によって粗くなっている研磨面であるため、コンデンサ裏面１０３と裏面側樹脂絶縁層３４との密着強度が向上し、裏面側ビルドアップ層３２の浮きやデラミネーションを回避することができる。

（３）本実施形態では、主面側ビルドアップ層３１のＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、主面側ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。ゆえに、ＩＣチップ２１として、発熱量が大きいために熱応力の影響が大きい１０ｍｍ角以上の大型のＩＣチップや、Ｌｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。

（４）本実施形態では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線（コンデンサ接続配線）が短くなる。しかも、セラミックコンデンサ１０１のコンデンサ主面１０２は多くの主面側表層電極１１１，１１２を有しているため、配線の数が多くなる。従って、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
［第２実施形態］

以下、本発明のコンデンサ内蔵配線基板を具体化した第２実施形態を図面に基づき詳細に説明する。

図１１，図１２に示されるように、本実施形態の配線基板１６０は、セラミックコンデンサ及び裏面側ビア導体の構造が前記第１実施形態と異なる。即ち、セラミックコンデンサ１６３のコンデンサ裏面１０３上には、コンデンサ裏面１０３の半分程度（図１２では右半分）を覆う１つの電源用裏面側表層電極１６４と、同じくコンデンサ裏面１０３の半分程度（図１２では左半分）を覆う１つのグランド用裏面側表層電極１６５とが突設されている。電源用裏面側表層電極１６４は、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端部に対して直接接続され、グランド用裏面側表層電極１６５は、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端部に対して直接接続されている。また、裏面側表層電極１６４，１６５は、縦１２．０ｍｍ×横５．８ｍｍの平面視略矩形板状をなしている。裏面側表層電極１６４，１６５はニッケルを主材料として形成されたメタライズ層からなり、裏面側表層電極１６４，１６５の表面は銅めっき層（図示略）によって全体的に被覆されている。

そして図１１に示されるように、電源用裏面側表層電極１６４は、裏面側樹脂絶縁層３４内に形成された電源用裏面側ビア導体１６１に接続され、グランド用裏面側表層電極１６５は、裏面側樹脂絶縁層３４内に形成されたグランド用裏面側ビア導体１６２に接続されている。なお、裏面側ビア導体１６１，１６２は、電解銅めっきによって形成されるフィルドビア導体である。

従って、本実施形態の配線基板１６０によれば、セラミックコンデンサ１０１を通過する電気経路として、グランド用の電気経路だけでなく、電源用の電気経路も設けることができるため、電気回路の自由度が向上する。
［第３実施形態］

以下、本発明のコンデンサ内蔵配線基板を具体化した第３実施形態を図面に基づき詳細に説明する。

図１３〜図１５に示されるように、本実施形態の配線基板１７０は、セラミックコンデンサの構造が前記第１実施形態と異なる。即ち、セラミックコンデンサ１７１のグランド用裏面側表層電極１７２は、ニッケルを主材料として形成されたメタライズ層からなっている。グランド用裏面側表層電極１７２の表面は平坦な研磨面である。なお、グランド用裏面側表層電極１７２の表面（即ち研磨面）の算術平均粗さＲａは、主面側表層電極１１１，１１２の表面の算術平均粗さＲａ（本実施形態では０．２μｍ）よりも粗くなっており、具体的には０．８μｍに設定されている。

以下、この配線基板１７０の製造方法について説明する。

本実施形態では、コンデンサ準備工程が前記第１実施形態と異なっている。即ち、セラミック焼結体１０４のコンデンサ主面１０２に主面側表層電極１１１，１１２を形成するとともに、セラミック焼結体１０４のコンデンサ裏面１０３にグランド用裏面側表層電極１７２を形成する（図１４参照）。なお、この時点でのグランド用裏面側表層電極１７２の厚さは、主面側表層電極１１１，１１２の厚さ（２５μｍ）よりも厚く、具体的には５０μｍに設定されている。

次に、ベルトサンダー装置を用いて、グランド用裏面側表層電極１７２の表面を研磨してグランド用裏面側表層電極１７２を薄くする。その結果、グランド用裏面側表層電極１７２の一部が機械的に除去され、グランド用裏面側表層電極１７２の厚さが２５μｍとなる（図１５参照）。なお、ベルトサンダー装置に取り付けられたサンドペーパーの研磨面の算術平均粗さＲａは、グランド用裏面側表層電極１７２の表面の研磨後における算術平均粗さＲａと等しくなっており、具体的には０．８μｍに設定されている。そして、各表層電極１１１，１１２，１７２に対して電解銅めっきを行えば、セラミックコンデンサ１７１が完成する。

その後、セラミックコンデンサ１７１をコア基板１１内に収容し、ビルドアップ層３１，３２の形成を前記第１実施形態と同様に行えば、本実施形態の配線基板１７０が完成する。

従って、本実施形態の配線基板１７０によれば、前記第１実施形態にて行われていた密着用導体層１２３の形成が不要となるため、セラミックコンデンサ１７１の製造に必要な工数が減る。よって、セラミックコンデンサ１７１、ひいては配線基板１７０を容易にかつ低コストで形成できる。

なお、本発明の各実施形態は以下のように変更してもよい。

・上記第１，第３実施形態では、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端部が裏面側表層電極（グランド用裏面側表層電極１２１，１７２）に接続される一方、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端部は裏面側表層電極に接続されていなかった。しかし、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端部を裏面側表層電極に接続し、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端部を裏面側表層電極に接続しないようにしてもよい。この場合、裏面側表層電極は電源用裏面側表層電極となるが、図１６に示されるように、複数（図１６では３つ）の電源用裏面側表層電極１８１がコンデンサ裏面１０３に設けられていてもよい。

・上記第２実施形態では、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端部が１つの電源用裏面側表層電極１６４に接続され、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端部が１つのグランド用裏面側表層電極１６５に接続されていた。しかし、電源用裏面側表層電極１６４やグランド用裏面側表層電極１６５の数を変更してもよい。例えば図１７に示されるように、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端部を３つの電源用裏面側表層電極１８２に接続してもよい。

・上記各実施形態では、配線基板１０のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）部材主面及び部材裏面を有し、前記部材主面及び前記部材裏面にて開口する収容穴部を有する絶縁部材と、コンデンサ主面及びコンデンサ裏面を有するとともに、複数のコンデンサ内ビア導体、前記コンデンサ内ビア導体における前記コンデンサ主面側の端部に接続された主面側表層電極、及び、前記コンデンサ内ビア導体における前記コンデンサ裏面側の端部に接続された裏面側表層電極を有し、前記コンデンサ主面を前記部材主面と同じ側に向け、かつ、前記コンデンサ裏面を前記部材裏面と同じ側に向けた状態で前記収容穴部内に収容されたコンデンサと、前記部材主面及び前記コンデンサ主面の上に配置された主面側層間絶縁層と、前記部材裏面及び前記コンデンサ裏面の上に配置された裏面側層間絶縁層と、前記裏面側層間絶縁層内に形成され、前記裏面側表層電極に接続可能な裏面側ビア導体とを備え、前記裏面側表層電極の数が前記主面側表層電極の数よりも少なく、かつ、前記裏面側ビア導体に接続する裏面側表層電極の最小幅が前記主面側表層電極の最小幅よりも大きく、前記裏面側ビア導体の深さを前記裏面側ビア導体の最大径で割った値で定義されるアスペクト比が１以下であることを特徴とするコンデンサ内蔵配線基板。

（２）部材主面及び部材裏面を有し、前記部材主面及び前記部材裏面にて開口する収容穴部を有する絶縁部材と、コンデンサ主面及びコンデンサ裏面を有するとともに、複数のコンデンサ内ビア導体、前記コンデンサ内ビア導体における前記コンデンサ主面側の端部に接続された主面側表層電極、及び、前記コンデンサ内ビア導体における前記コンデンサ裏面側の端部に接続された裏面側表層電極を有し、前記コンデンサ主面を前記部材主面と同じ側に向け、かつ、前記コンデンサ裏面を前記部材裏面と同じ側に向けた状態で前記収容穴部内に収容されたコンデンサと、前記部材主面及び前記コンデンサ主面の上に配置された主面側層間絶縁層と、前記部材裏面及び前記コンデンサ裏面の上に配置された裏面側層間絶縁層と、前記裏面側層間絶縁層内に形成され、前記裏面側表層電極に接続可能な裏面側ビア導体とを備え、前記裏面側表層電極の数が前記主面側表層電極の数よりも少なく、かつ、前記裏面側ビア導体に接続する裏面側表層電極の最小幅が前記主面側表層電極の最小幅よりも大きく、前記コンデンサ主面の上に配置された前記主面側層間絶縁層の厚さと、前記部材主面の上に配置された前記主面側層間絶縁層の厚さとの差が、３０μｍ以下であることを特徴とするコンデンサ内蔵配線基板。

（３）部材主面及び部材裏面を有し、前記部材主面及び前記部材裏面にて開口する収容穴部を有する絶縁部材と、コンデンサ主面及びコンデンサ裏面を有するとともに、複数のコンデンサ内ビア導体、前記コンデンサ内ビア導体における前記コンデンサ主面側の端部に接続された主面側表層電極、及び、前記コンデンサ内ビア導体における前記コンデンサ裏面側の端部に接続された裏面側表層電極を有し、前記コンデンサ主面を前記部材主面と同じ側に向け、かつ、前記コンデンサ裏面を前記部材裏面と同じ側に向けた状態で前記収容穴部内に収容されたコンデンサと、前記部材主面及び前記コンデンサ主面の上に配置され、主面側層間絶縁層及び主面側導体層を交互に積層した構造を有し、表面に半導体集積回路素子が搭載可能な半導体集積回路素子搭載領域が設定された主面側配線積層部と、前記部材裏面及び前記コンデンサ裏面の上に配置され、裏面側層間絶縁層及び裏面側導体層を交互に積層した構造を有し、表面に母基板の端子群に対して接続可能な複数の接続端子を有する裏面側配線積層部と、前記部材裏面及び前記コンデンサ裏面の上に配置された裏面側層間絶縁層内に形成され、前記裏面側表層電極に接続可能な裏面側ビア導体とを備え、前記裏面側表層電極の数が前記主面側表層電極の数よりも少なく、かつ、前記裏面側ビア導体に接続する裏面側表層電極の最小幅が前記主面側表層電極の最小幅よりも大きいことを特徴とするコンデンサ内蔵配線基板。

本発明を具体化した第１実施形態の配線基板を示す概略断面図。 同じく、セラミックコンデンサを示す概略断面図。 同じく、セラミックコンデンサの内層における接続を説明するための概略説明図。 同じく、セラミックコンデンサの内層における接続を説明するための概略説明図。 同じく、セラミックコンデンサを示す概略裏面図。 同じく、配線基板の製造方法を示す説明図。 同じく、配線基板の製造方法を示す説明図。 同じく、配線基板の製造方法を示す説明図。 同じく、配線基板の製造方法を示す説明図。 同じく、配線基板の製造方法を示す説明図。 第２実施形態の配線基板を示す概略断面図。 同じく、セラミックコンデンサを示す概略裏面図。 第３実施形態の配線基板を示す概略断面図。 同じく、配線基板の製造方法を示す説明図。 同じく、配線基板の製造方法を示す説明図。 他の実施形態におけるセラミックコンデンサを示す概略裏面図。 他の実施形態におけるセラミックコンデンサを示す概略裏面図。 従来技術の配線基板を示す概略断面図。 従来技術の配線基板を示す概略断面図。

符号の説明

１０，１６０，１７０…コンデンサ内蔵配線基板（配線基板）
１１…絶縁部材としてのコア基板
１２…部材主面としてのコア主面
１３…部材裏面としてのコア裏面
３３…主面側層間絶縁層としての主面側樹脂絶縁層
３４…裏面側層間絶縁層としての裏面側樹脂絶縁層
４３…主面側ビア導体
５０，１６１…裏面側ビア導体としての電源用裏面側ビア導体
５２，１６２…裏面側ビア導体としてのグランド用裏面側ビア導体
５３…コンフォーマルビア導体
５４…導体ペースト硬化物
９１…収容穴部
１０１，１６３，１７１…コンデンサとしてのセラミックコンデンサ
１０２…コンデンサ主面
１０３…コンデンサ裏面
１１１…主面側表層電極としての電源用主面側表層電極
１１２…主面側表層電極としてのグランド用主面側表層電極
１２１，１６５，１７２…裏面側表層電極としてのグランド用裏面側表層電極
１２３…密着用導体層
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１６４，１８１，１８２…裏面側表層電極としての電源用裏面側表層電極

Claims (9)

1. 部材主面及び部材裏面を有し、前記部材主面及び前記部材裏面にて開口する収容穴部を有する絶縁部材と、
   コンデンサ主面及びコンデンサ裏面を有するとともに、複数のコンデンサ内ビア導体、前記コンデンサ内ビア導体における前記コンデンサ主面側の端部に接続された主面側表層電極、及び、前記コンデンサ内ビア導体における前記コンデンサ裏面側の端部に接続された裏面側表層電極を有し、前記コンデンサ主面を前記部材主面と同じ側に向け、かつ、前記コンデンサ裏面を前記部材裏面と同じ側に向けた状態で前記収容穴部内に収容されたコンデンサと、
   前記部材主面及び前記コンデンサ主面の上に配置された主面側層間絶縁層と、
   前記部材裏面及び前記コンデンサ裏面の上に配置された裏面側層間絶縁層と、
   前記裏面側層間絶縁層内に形成され、前記裏面側表層電極に接続可能な裏面側ビア導体と
   を備え、
   前記裏面側表層電極の数が前記主面側表層電極の数よりも少なく、かつ、前記裏面側ビア導体に接続する裏面側表層電極の最小幅が前記主面側表層電極の最小幅よりも大きい
   ことを特徴とするコンデンサ内蔵配線基板。
2. 前記コンデンサの厚さが前記絶縁部材の厚さよりも薄く、前記コンデンサ裏面の上に配置された前記裏面側層間絶縁層の厚さが前記コンデンサ主面の上に配置された前記主面側層間絶縁層の厚さよりも厚く、
   前記コンデンサ裏面の上に配置された前記裏面側層間絶縁層の厚さと前記部材裏面の上に配置された前記裏面側層間絶縁層の厚さとの差が、前記コンデンサ主面の上に配置された前記主面側層間絶縁層の厚さと前記部材主面の上に配置された前記主面側層間絶縁層の厚さとの差よりも大きい
   ことを特徴とする請求項１に記載のコンデンサ内蔵配線基板。
3. 前記主面側層間絶縁層内に形成され、前記主面側表層電極に接続可能な主面側ビア導体をさらに備え、
   前記裏面側ビア導体の外径が前記主面側ビア導体の外径よりも大きい
   ことを特徴とする請求項１または２に記載のコンデンサ内蔵配線基板。
4. 前記裏面側ビア導体に接続する前記裏面側表層電極の最小幅は、前記コンデンサ裏面の上に配置された前記裏面側層間絶縁層の厚さよりも大きく設定されることを特徴とする請求項１乃至３のいずれか１項に記載のコンデンサ内蔵配線基板。
5. 前記裏面側ビア導体は、電解めっきによって形成されるコンフォーマルビア導体と、前記コンフォーマルビア導体を埋める導体ペースト硬化物とからなることを特徴とする請求項１乃至４のいずれか１項に記載のコンデンサ内蔵配線基板。
6. 前記裏面側表層電極は、電源用裏面側表層電極またはグランド用裏面側表層電極であり、
   前記複数のコンデンサ内ビア導体は、複数の電源用コンデンサ内ビア導体と複数のグランド用コンデンサ内ビア導体とからなり、前記複数の電源用コンデンサ内ビア導体及び前記複数のグランド用コンデンサ内ビア導体のいずれかにおける前記コンデンサ裏面側の端部が、前記電源用裏面側表層電極または前記グランド用裏面側表層電極に接続されている
   ことを特徴とする請求項１乃至５のいずれか１項に記載のコンデンサ内蔵配線基板。
7. 前記裏面側表層電極は、電源用裏面側表層電極とグランド用裏面側表層電極とからなり、
   前記裏面側ビア導体は、前記電源用裏面側表層電極に接続可能な電源用裏面側ビア導体と、前記グランド用裏面側表層電極に接続可能なグランド用裏面側ビア導体とからなり、
   前記複数のコンデンサ内ビア導体は、前記電源用裏面側表層電極に前記コンデンサ裏面側の端部が接続される複数の電源用コンデンサ内ビア導体と、前記グランド用裏面側表層電極に前記コンデンサ裏面側の端部が接続される複数のグランド用コンデンサ内ビア導体とからなる
   ことを特徴とする請求項１乃至６のいずれか１項に記載のコンデンサ内蔵配線基板。
8. 前記裏面側表層電極の表面は、前記裏面側ビア導体との密着性を確保する密着用導体層によって被覆されており、前記密着用導体層の表面は平坦な研磨面であることを特徴とする請求項１乃至７のいずれか１項に記載のコンデンサ内蔵配線基板。
9. 前記裏面側表層電極の表面は、平坦な研磨面、または、エッチング処理された面であることを特徴とする請求項１乃至７のいずれか１項に記載のコンデンサ内蔵配線基板。

Images