JP2014120771A - 電子部品組込み基板及びその製造方法 - Google Patents

電子部品組込み基板及びその製造方法 Download PDF

Info

Publication number
JP2014120771A
JP2014120771A JP2013252900A JP2013252900A JP2014120771A JP 2014120771 A JP2014120771 A JP 2014120771A JP 2013252900 A JP2013252900 A JP 2013252900A JP 2013252900 A JP2013252900 A JP 2013252900A JP 2014120771 A JP2014120771 A JP 2014120771A
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
conductor pattern
contact portion
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013252900A
Other languages
English (en)
Other versions
JP6336267B2 (ja
Inventor
Bong Soo Kim
キム・ボン・ソ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014120771A publication Critical patent/JP2014120771A/ja
Application granted granted Critical
Publication of JP6336267B2 publication Critical patent/JP6336267B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】信頼性が向上した電子部品組込み基板及びその製造方法を提供する。
【解決手段】電子部品組込み基板１００は、キャビティ１５１が設けられた絶縁層１５０と、キャビティ１５１に挿入され、外部電極１２１を含む電子部品１２０と、絶縁層１５０の表面上に設けられる導体パターン１１０と、絶縁層１５０上に設けられ、導体パターン１１０及び電子部品１２０をカバーするビルドアップ絶縁層２５０−１、２５０−２と、ビルドアップ絶縁層２５０−１を貫いて外部電極１２１と接触する第１の接触部１３１を有する第１のビア１３０と、ビルドアップ絶縁層２５０−２を貫いて導体パターン１２１と接触し、第１の接触部１２１より断面積が小さい第２の接触部１４１を有する第２のビア１４０とを含む。
【選択図】図１

Description

本発明は、電子部品組込み基板及びその製造方法に関する。
最近、電子機器の小型化及びスリム化に伴って、基板を複層化し、該基板の内部に各種電子部品を組み込む技術が提案されている。
特許文献１における図２等には、能動素子、受動素子などの電子部品が組み込まれた印刷回路基板の断面構造が示されているが、このような電子部品を印刷回路基板の外面の回路パターンと接続させるためのビアが設けられる。
また、多層印刷回路基板の場合、その内部に電子部品が組み込まれるだけでなく、別途の内部回路パターンも設けられる。これらの内部回路パターンはビアによって上層または下層と電気的に接続されている。
このような電子部品埋め込み型多層回路基板は、多様な材料から成る構成要素が内部に配置され、各々の構成要素を具現する材料は異なる特性を表すことになる。
韓国特開第２０１１−０００６５２５号公報
材料によって異なる特性には、熱膨張係数（Coefficient of Thermal Expansion:TE）が挙げられる。そのため、製造工程時や使用時に電子機器が受ける熱的衝撃などによって捻り変形（warpage）が発生するようになる。
一方、電子機器の小型化及びスリム化に伴って、基板に組み込まれる電子部品の大きさも徐々に小型化され、基板自体の厚さも薄くなっている状況で、基板の捻り変形は電子部品や回路パターンとビアとの連結部に割れ（Crack）を引き起こし、電子機器の信頼性が低下するという不都合がある。
そのため、ＭＬＣＣなどの電子部品の外部電極とビアとの接触領域でクラックが発生し、製造過程での不良率が高くなり、製品寿命が短縮されるという不都合がある。
また、このような問題は、基板内部に組み込まれる電子部品の小型化、基板のスリム化及びビアの小型化がさらに進行されるほどより一層深刻な問題になる。
本発明は上記の問題点に鑑みて成されたものであって、信頼性が向上した電子部品組込み基板を提供することに、その目的がある。
また、本発明の他の目的は、信頼性が向上した電子部品組込み基板を製造する電子部品組込み基板の製造方法を提供することにある。
上記の目的を解決するために、本発明の一形態による電子部品組込み基板は、キャビティが設けられた絶縁層と、前記キャビティに挿入されて外部電極を含む電子部品と、前記絶縁層の表面上に設けられる導体パターンと、前記絶縁層上に設けられ、前記導体パターン及び前記電子部品をカバーするビルドアップ絶縁層と、前記ビルドアップ絶縁層を貫いて前記外部電極と接触する第１の接触部を有する第１のビアと、前記ビルドアップ絶縁層を貫いて前記導体パターンと接触し、前記第１の接触部より断面積（面積）が小さい第２の接触部を有する第２のビアとを含む。
一実施形態によれば、前記電子部品は、ＭＬＣＣである。
また、一実施形態によれば、前記導体パターンには複数のビアが接触され、前記第２のビアは前記導体パターンに設けられたビアの中、前記第１のビアに一番近い位置に設けられたビアである。
また、一実施形態によれば、前記電子部品と前記第１のビアとが接触される面と、前記導体パターンと前記第２のビアとが接触される面は、同じ水平面上に位置する。
一実施形態によれば、前記第１のビア及び前記第２のビアは同じ高さを有する。
また、一実施形態によれば、前記第１の接触部の断面積は、前記第２の接触部の断面積の１．３７倍以上になるようにすることが望ましい。
また、一実施形態によれば、前記第１の接触部の直径は３５μｍ以上になることが望ましい。
また、一実施形態によれば、前記第１の接触部の直径は、前記第２の接触部の直径の１．１７倍以上になることが望ましい。
また、一実施形態によれば、前記第１のビアの最大直径は、前記第２のビアの最大直径より大きいことが望ましい。
また、一実施形態によれば、前記導体パターンの表面は前記外部電極の表面よりさらに大きい粗さを有する。
また、一実施形態によれば、前記ビルドアップ絶縁層は前記キャビティ及び前記電子部品間の空間を満たすもので、前記絶縁層の上部及び下部に設けられる。
また、一実施形態によれば、前記導体パターンは前記絶縁層の上面及び下面に設けられ、前記第２のビアは前記絶縁層の上部及び下部で前記導体パターンと接触される。
また、一実施形態によれば、前記第１のビアは前記絶縁層の上部及び下部で前記外部電極と接触される。
また、上記の目的を解決するために、本発明の他の形態による電子部品組込み基板の製造方法は、絶縁層にキャビティを形成するステップと、前記キャビティの内部で外部電極を含む電子部品を挿入し、前記絶縁層の表面上に導体パターンを形成するステップと、前記絶縁層上で前記導体パターン及び前記電子部品をカバーするビルドアップ絶縁層を形成するステップと、前記ビルドアップ絶縁層を貫いて前記外部電極を露出させる第１のビアホール及び前記導体パターンを露出させる第２のビアホールを形成するステップと、前記第１のビアホール及び前記第２のビアホールに導電性材料を備えて第１のビア及び第２のビアを形成するステップとを含み、前記第１のビアが前記外部電極と接触する第１の接触部の断面積（面積）が、前記第２のビアが前記導体パターンと接触する第２の接触部の断面積（面積）より大きく設けられる。
本発明によれば、基板に組み込まれる電子部品と電気的に接続されるビアのクラック発生率を減少することができ、製造工程の歩留まり及び信頼性を向上することができるという効果が奏する。
本発明の一実施形態による電子部品組込み基板を概略的に示す断面図である。 本発明の他の実施形態による電子部品組込み基板を概略的に示す断面図である。 本発明の一実施形態による電子部品組込み基板の製造方法を概略的に示す順序図である。 本発明の一実施形態による電子部品組込み基板の製造方法を概略的に示す工程図であって、絶縁層が提供された状態を概略的に示す断面図である。 同じく、絶縁層にキャビティが設けられた状態を概略的に示す断面図である。 同じく、キャビティに電子部品が挿入され、導電パターンが設けられた状態を概略的に示す断面図である。 同じく、ビルドアップ絶縁層が設けられた状態を概略的に示す断面図である。 同じく、第１のビアホール及び第２のビアホールが設けられた状態を概略的に示す断面図である。 同じく、第１のビア及び第２のビアが設けられた状態を概略的に示す図面である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
以下、添付図面を参照して、本発明の好適な実施形態について説明すれば、次のとおりである。
図１は、本発明の一実施形態による電子部品組込み基板１００を概略的に示す断面図である。
図１に示すように、本発明の一実施形態による電子部品組込み基板１００は複数の層から成り、導体パターン１１０が内部に設けられ、電子部品１２０が組み込まれている。
特に、本発明の一実施形態による電子部品組込み基板１００は、絶縁層１５０、電子部品１２０、導体パターン１１０、ビルドアップ絶縁層２５０、第１のビア１３０及び第２のビア１４０を含む。
絶縁層１５０は、電子部品１２０を組み込むためのキャビティ１５１を備える。
導体パターン１１０は絶縁層１５０の表面に設けられ、絶縁層１５０の一面または両面、すなわち上面及び下面に設けられる。
電子部品１２０は、外部電極１２１を備え、ＭＬＣＣなどの受動素子である。
このような電子部品１２０の外部電極１２１に接触されるビアを第１のビア１３０、第１のビア１３０で電子部品１２０の外部電極１２１に接する部分を第１の接触部１３１と定義する。ここで、第１の接触部１３１は、第１のビア１３０中、直径が一番小さい部分である。
また、導体パターン１１０に接触されるビアを第２のビア１４０、第２のビア１４０で導体パターン１１０に接する部分を第２の接触部１４１と定義する。ここで、第２の接触部１４１は、第２のビア１４０中、直径が一番小さい部分である。
第２のビア１４０は、第１のビア１３０が設けられる絶縁層と同じ絶縁層に設けられ、第１のビア１３０と第２のビア１４０とはその高さが等しい。
一方、図１に示すように、本発明の一実施形態による電子部品組込み基板１００は、第１の層Ｌ１、第２の層Ｌ２及び第３の層Ｌ３を含む。
第１の層Ｌ１、第２の層Ｌ２及び第３の層Ｌ３は、絶縁材から成ってもよい。
特に、第２の層Ｌ２はコア基板の役目を果たし、示されていないが、複数の層から成る積層構造を有する。また、第２の層Ｌ２は金属を含むメタルコアであってもよい。
また、第２の層Ｌ２がメタルコアの場合、該メタルコアと電子部品１２０との間の領域に第２の絶縁部１６０が設けられる。
また、絶縁層１５０の上部及び下部のうちの少なくとも一つには、回路形成のためのビルドアップ（build−up）絶縁層２５０が設けられる。説明の便宜上、絶縁層１５０の上部に設けられたものを第１のビルドアップ絶縁層２５０−１、絶縁層１５０の下部に設けられたものを第２のビルドアップ絶縁層２５０−１と表現したが、これに限定するものではない。ここで、第１のビルドアップ絶縁層２５０−１は第３の層Ｌ３を成し、第２のビルドアップ絶縁層２５０−２は第１の層Ｌ１を成す。
絶縁層１５０に導体パターン１１０が設けられた状態で、キャビティ１５１の内部に電子部品１２０が挿入される場合、電子部品１２０を仮に固定するための脱離自在なフィルム（Detach Film）（図示せず）が絶縁層１５０の一面に付着され、その他面に第１のビルドアップ絶縁層２５０−１を形成して電子部品１２０を固定する。
第１のビルドアップ絶縁層２５０−１を成す材料が電子部品１２０とキャビティ１５１との間の空間が充填されることによって、電子部品１２０が固定される。図１では、こうして充填される領域を絶縁部１６０として表示した。
続いて、脱離自在なフィルムを除去し、第２のビルドアップ絶縁層２５０−２を形成し、電子部品１２０が組み込まれる。
また、この場合、金属材料のコア表面に絶縁材料（図示せず）が設けられた状態で、導体パターン１１０を設けることが望ましい。
従来には、多層基板においてビアと回路パターンとの間の割れ問題を改善するため、回路パターンの表面に粗さを形成して接触表面積を増加させることによって、結着力を向上させるる方法が適用されていた。
基板にビアを形成する過程は、一律的な工程によって行われることが一般的なので、従来には、基板内部の回路パターンと接触するビアや基板内部の電子部品に接触するビアを区分することなく、工程の偏差範囲内で類似する大きさに設けられていた。
しかし、極小型で具現されたＭＬＣＣなどの外部電極に表面粗さを具現する場合、一般的な内部回路パターンの表面に設けられる粗さ水準で具現しにくいという限界があった。
すなわち、本発明の一実施形態による電子部品組込み基板１００において、導体パターン１１０の表面は外部電極１２１の表面より粗さが大きく設けられる。
このように、導体パターン１１０と外部電極１２１との表面粗さが異なる場合、導体パターン１１０に接触される第２のビア１４０に比べて、外部電極１２１に接触される第１のビア１３０においてクラックが発生する危険性が高くなるようになる。
このような問題を解決するために、本発明の一実施形態による電子部品組込み基板１００は、第１接触部１３１の断面積（面積）が第２の接触部１４１の断面積（面積）より大きく設けられる。
より詳しくは、第１の接触部１３１の断面積が第２の接触部１４１の断面積の１．３７倍以上になるようにすることが望ましい。
また、第１の接触部１３１の直径は、３５μｍ以上であることが望ましい。
また、第１の接触部１３１の直径は、第２の接触部１４１の直径の１．１７倍以上になるようにすることが望ましい。
また、第１のビア１３０直径の最大値は、第２のビア１４０の直径の最大値以上になる。
一般に、ＣＯ２レーザなどを用いてビアホールを加工するか、フォトレジスト工法でビアホールを加工する過程では、基板の外側から内部に向けてレーザや光を調査する。
これによって、第１のビア１３０が電子部品１２０に接触される第１の接触部１３１に比べて、第１のビア１３０の最大直径部１３２がさらに広く設けられる傾向にある。
同様に、第２のビア１４０が導体パターン１１０に接触される第２の接触部１４１に比べて、第２のビア１４０の最大直径部１４２がさらに広く設けられる傾向にある。
すなわち、第１のビア１３０及び第２のビア１４０は、上部から下部に行くほど直径が小くなる形状を有する。
したがって、本発明の一実施形態による電子部品組込み基板１００では、第１の接触部１３１の断面積が第２の接触部１４１の断面積より大きく設けられるので、第１のビア１３０の最大直径部１３２の直径は、第２のビア１４０の最大直径部１４２の直径と同じであるか大きくなる。
導体パターン１１０と外部電極１２１との上面は実質的に同じ平面上に位置する。一実施形態において、導体パターン１１０及び第２の層Ｌ２の厚さの和は外部電極１２１を含む電子部品１２０の厚さと実質的に等しくなる。これによって、金属及び絶縁材料の配置を最大限対称的に構成することによって、基板の捻りを最小化することができる。
一方、第１のビア１３０が電子部品１２０（の外部電極１２１）と接触される面と第２のビア１４０が導体パターン１１０と接触される面とは、実質的に同じ水平面上に位置する。
一実施形態において、第１のビア１３０及び第２のビア１４０は実質的に同じ高さを有する。よって、第２のビア１４０の加工時、最大直径部をさらに大きくすることによって、第１の接触部１３１の断面積が第２の接触部１４１の断面積より大きく設けられるように容易に調節することができる。
電子部品組込み基板１００には複数のビアが設けられてもよい。これらのビアの中、電子部品１２０、すなわちＭＬＣＣなどの受動素子に接続されるビアを第１のビア１３０といい、該第１のビア１３０を除いた残りのビアを第２のビア１４０という。
また、第１のビア１３０を除いた残りビアの中、第１のビア１３０に一番近い位置に設けられたビアを第２のビア１４０という。
図２は、本発明の他の実施形態による電子部品組込み基板２００を概略的に示す断面図である。
図２に示すように、絶縁層１５０の下面にも導体パターンが設けられ、この導体パターンにも第２のビア１４０'が接触されている。
また、絶縁層１５０の下部、特に電子部品１２０の下部にも第１のビア１３０'が接触される。
前述のことと重複する説明は省略することにする。
図３は、本発明の一実施形態による電子部品組込み基板１００の製造方法を概略的に示す順序図で、図４ａ〜図４ｆは各々本発明の一実施形態による電子部品組込み基板の製造方法を概略的に示す工程断面図であって、図４ａは絶縁層が提供された状態、図４ｂは絶縁層にキャビティが設けられた状態、図４ｃはキャビティに電子部品が挿入され、導電パターンが設けられた状態、図４ｄはビルドアップ絶縁層が設けられた状態、図４ｅは、第１のビアホール及び第２のビアホールが設けられた状態、図４ｆは、第１のビア及び第２のビアが設けられた状態を概略的に示す図面である。
図４ａ〜図４ｆ及び図３に示すように、本発明の一実施形態による電子部品組込み基板の製造方法は、次のような過程によって行われる。
まず、図４ａ及び図４ｂに示すように、絶縁層１５０にキャビティ１５１を形成する（Ｓ１１０）。
続いて、図４ｃに示すように、キャビティ１５１に電子部品１２０を挿入し、絶縁層１５０の表面に導体パターン１１０を形成する（Ｓ１２０）。
導体パターン１１０を形成する過程及び電子部品１２０が挿入される過程の先後間係は、必要によって適切に選択されてもよい。
また、絶縁層１５０の上面及び下面に導体パターン１１０が設けられた場合、絶縁層１５０を貫くスルービアを用いて、上面及び下面に設けられた導体パターン１１０間が電気的に接続されるようにしてもよい。
続いて、絶縁層１５０の上部に第１のビルドアップ絶縁層２５０−１が、絶縁層１５０の下部に第２のビルドアップ絶縁層２５０−２が設けられる（Ｓ１３０）。
勿論、第１のビルドアップ絶縁層２５０−１及び第２のビルドアップ絶縁層２５０−２のうちのいずれか一つのみが設けられてもよい。
続いて、第１のビアホール１３３及び第２のビアホール１４３が設けられる（Ｓ１４０）。
第１のビアホール１３３は、電子部品１２０の外部電極１２１を露出させ、第２のビアホール１４３は導体パターン１１０を露出させる。
続いて、第１のビアホール１３３及び第２のビアホール１４３に導電性材料を設けて、第１のビア１３０及び第２のビア１４０を形成する（Ｓ１５０）。
導電性材料は、めっき方式などを用いて設けられる。
ここでは、図１及び図２を参照して前述のことと重複する説明は省略することにする。
従来の電子部品組込み基板にビアを形成する過程は、そのビアがＭＬＣＣなどの受動素子である電子部品に接触されるビアであるか否かによって、ビアの大きさを調節することなく一律的な過程の繰返しによってビアを形成する方式で行われた。
したがって、従来方式によれば、ＭＬＣＣなどの受動素子である電子部品に設けられるビアや他の残りビアは全て、工程が行われる時発生する偏差範囲内で偏差を有するようになった。
しかし、極小型で具現されたＭＬＣＣなどの受動素子である電子部品１２０の外部電極１２１に表面粗さを具現するのに限界があり、電子部品１２０の外部電極１２１と導体パターン１１０との表面粗さには大きい相違がある。
これによって、ＭＬＣＣなどの受動素子である電子部品１２０の外部電極１２１及び第１のビア１３０が接触する領域では、他の導体パターン１１０及び第２のビア１４０が接触する領域に比べて、クラックが頻繁に発生している。
また、このような問題は、基板内部に組み込まれる電子部品１２０が小型化されるほど、基板がより薄くなるほど、ビアがより小型化されるほど、より深刻な問題になる。
表１は、本発明の一実施形態による電子部品組込み基板１００において、第１の接触部１３１及び第２の接触部１４１の直径を異にすると共に、苛酷条件を与えてクラックの発生可否をテストした結果を示す。
表１において、ＭＳＬ１は内部温度が８５℃で、湿度が８５％のチャンバ内部にサンプルを１６８時間を捨ておいた苛酷条件で、ＭＳＬ２は内部温度が８５℃で、湿度が６０％のチャンバ内部にサンプルを１６８時間を捨ておいた苛酷条件であり、ＭＳＬ３は内部温度が６０℃で、湿度が６０％のチャンバ内部にサンプルを４時間を捨ておいた苛酷条件である。
また、「×」表示は、第１のビア１３０にクラックが発生した場合を示し、「○」表示は、第１のビア１３０にクラックが発生しない場合を示す。
＜表１＞
Figure 2014120771
表１に示すように、非常に酷な条件では、第１の接触部１３１の直径が３０μｍ以下の場合、第２の接触部１４１の直径と関係なく、第１のビア１３０にクラックが発生されることが認められる。
したがって、第１の接触部１３１の直径は、３０μｍより大きく決まるのが望ましい。
一方、一般的な使用環境よりやや酷な条件にあたるＭＳＬ３では、第１の接触部１３１の直径が３０μｍで、第２の接触部１４１の直径が２０μｍの場合、すなわちサンプル＃１をＭＳＬ３条件でテストした場合のみ、第１のビア１３０にクラックが発生されなかった。
これによって、第１の接触部１３１の直径が３０μｍの場合でも、第１の接触部１３１の直径が第２の接触部１４１の直径より大きくなると、ひいては第１の接触部１３１の直径が第２の接触部１４１の直径の１．５倍以上になると、第１のビア１３０にクラックが発生する危険が減少されることが分かる。
また、ＭＳＬ３よりもっと酷な条件であるＭＳＬ２では、第１の接触部１３１の直径が３５μｍの場合に、第２の接触部１４１の直径が各々２０μｍ及び３０μｍのサンプル＃４及びサンプル＃５で、第１のビア１３０にクラックが発生されなく、第２の接触部１４１の直径が４０μｍのサンプル＃６では、クラックが発生した。
すなわち、第１の接触部１３１の直径が第２の接触部１４１の直径より大きくなると、第１のビア１３０のクラック発生の危険性が減少されることが分かる。
また、一番苛酷な条件であるＭＳＬ１では、第１の接触部１３１の直径が３５μｍの場合に、第２の接触部１４１の直径が２０μｍのサンプル＃４のみで、第１のビア１３０にクラックが発生されなく、第２の接触部１４１の直径が３０μｍのサンプル＃５ではクラックが発生した。
すなわち、第１の接触部１３１の直径が第２の接触部１４１の直径の３５／３０倍より大きい場合、第１のビア１３０のクラック発生の危険性がさらに減少されることがわかる。
以上のような表１の実験結果から、第１の接触部１３１の直径は３５μｍ以上になることが望ましい。
また、第１の接触部１３１の直径が第２の接触部１４１の直径より大きい場合、第１のビア１３０でクラックが発生される危険が減少されることがわかる。
また、第１の接触部１３１の直径が第２の接触部１４１の直径の１．１７倍以上の場合、第１のビア１３０でクラックが発生される危険が減少されることが分かる。
従って、組み込む電子部品１２０と電気的に接続される第１のビア１３０のクラック発生率が減少されるため、製造工程の歩留まり及び使用過程での信頼性が向上することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１００ 電子部品組込み基板
１１０ 導体パターン
１２０ 電子部品
１２１ 外部電極
１３０、１３０' 第１のビア
１３１ 第１の接触部
１３２ 第１のビアの最大直径部
１３３ 第１のビアホール
１４０、１４０' 第２のビア
１４１ 第２の接触部
１４２ 第２のビアの最大直径部
１４３ 第２のビアホール
１５０ 絶縁層
２５０ ビルドアップ絶縁層
２５０−１ 第１のビルドアップ絶縁層
２５０−２ 第２のビルドアップ絶縁層
１５１ キャビティ
１６０ 絶縁部
Ｌ１ 第１の層
Ｌ２ 第２の層
Ｌ３ 第３の層

Claims (28)

  1. キャビティが設けられた絶縁層と、
    前記キャビティに挿入され、外部電極を含む電子部品と、
    前記絶縁層の表面上に設けられる導体パターンと、
    前記絶縁層上に設けられ、前記導体パターン及び前記電子部品をカバーするビルドアップ絶縁層と、
    前記ビルドアップ絶縁層を貫いて前記外部電極と接触する第１の接触部を有する第１のビアと、
    前記ビルドアップ絶縁層を貫いて前記導体パターンと接触し、前記第１の接触部より断面積が小さい第２の接触部を有する第２のビアと、
    を含む電子部品組込み基板。
  2. 前記電子部品は、ＭＬＣＣである請求項１に記載の電子部品組込み基板。
  3. 前記導体パターンには、複数のビアが接触され、
    前記第２のビアは、前記導体パターンに設けられたビアの中、前記第１のビアに一番近い位置に設けられたビアであることを特徴とする請求項１に記載の電子部品組込み基板。
  4. 前記電子部品と前記第１のビアとが接触される面と、前記導体パターンと前記第２のビアとが接触される面は、同じ水平面上に位することを特徴とする請求項１に記載の電子部品組込み基板。
  5. 前記第１のビア及び前記第２のビアは、同じ高さを有することを特徴とする請求項４に記載の電子部品組込み基板。
  6. 前記第１の接触部の断面積は、前記第２の接触部の断面積の１．３７倍以上であることを特徴とする請求項１に記載の電子部品組込み基板。
  7. 前記第１の接触部の直径は、３５μｍ以上であることを特徴とする請求項６に記載の電子部品組込み基板。
  8. 前記第１の接触部の直径は、前記第２の接触部の直径の１．１７倍以上であることを特徴とする請求項６に記載の電子部品組込み基板。
  9. 前記第１のビアの最大直径は、前記第２のビアの最大直径より大きいことを特徴とする請求項６に記載の電子部品組込み基板。
  10. 前記導体パターンの表面は、前記外部電極の表面よりさらに大きい粗さを有することを特徴とする請求項１に記載の電子部品組込み基板。
  11. 前記ビルドアップ絶縁層は、前記キャビティ及び前記電子部品間の空間を満たすことを特徴とする請求項１に記載の電子部品組込み基板。
  12. 前記ヒツレドアップ絶縁層は、前記絶縁層の上部及び下部に設けられることを特徴とする請求項１に記載の電子部品組込み基板。
  13. 前記導体パターンは、前記絶縁層の上面及び下面に設けられ、
    前記第２のビアは、前記絶縁層の上部及び下部で前記導体パターンと接触することを特徴とする請求項１２に記載の電子部品組込み基板。
  14. 前記第１のビアは、前記絶縁層の上部及び下部で前記外部電極と接触することを特徴とする請求項１３に記載の電子部品組込み基板。
  15. 絶縁層にキャビティを形成するステップと、
    前記キャビティの内部に外部電極を含む電子部品を挿入し、前記絶縁層の表面上に導体パターンを形成するステップと、
    前記絶縁層上で前記導体パターン及び前記電子部品をカバーするビルドアップ絶縁層を形成するステップと、
    前記ビルドアップ絶縁層を貫いて前記外部電極を露出させる第１のビアホール及び前記導体パターンを露出させる第２のビアホールを形成するステップと、
    前記第１のビアホール及び前記第２のビアホールに導電性材料を設けて、第１のビア及び第２のビアを形成するステップとを含み、
    前記第１のビアが前記外部電極と接触する第１の接触部の断面積が、前記第２のビアが前記導体パターンと接触する第２の接触部の断面積より大きく設けられることを特徴とする電子部品組込み基板の製造方法。
  16. 前記電子部品は、ＭＬＣＣであることを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  17. 前記導体パターンには複数のビアが接触され、
    前記第２のビアは、前記導体パターンに設けられたビアの中、前記第１のビアに一番近い位置に設けられたビアであることを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  18. 前記電子部品と前記第１のビアとが接触される面と、前記導体パターンと前記第２のビアとが接触される面とが、同じ水平面上に位置することを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  19. 前記第１のビア及び前記第２のビアは、同じ高さを有するように設けられることを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  20. 前記第１の接触部の断面積は、前記第２の接触部の断面積の１．３７倍以上になることを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  21. 前記第１の接触部の直径は、３５μｍ以上であることを特徴とする請求項２０に記載の電子部品組込み基板の製造方法。
  22. 前記第１の接触部の直径は、前記第２の接触部の直径の１．１７倍以上であることを特徴とする請求項２０に記載の電子部品組込み基板の製造方法。
  23. 前記第１のビアの最大直径は、前記第２のビアの最大直径より大きく設けられることを特徴とする請求項２０に記載の電子部品組込み基板の製造方法。
  24. 前記導体パターンの表面は、前記外部電極の表面よりさらに大きい粗さを有することを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  25. 前記ビルドアップ絶縁層を形成するステップにおいて、前記キャビティ及び前記電子部品間の空間にも絶縁材料を満たすことを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  26. 前記ビルドアップ絶縁層は、前記絶縁層の上部及び下部に設けられることを特徴とする請求項１５に記載の電子部品組込み基板の製造方法。
  27. 前記導体パターンは、前記絶縁層の上面及び下面に設けられ、
    前記第２のビアは、前記絶縁層の上部及び下部で前記導体パターンと接触するように設けられることを特徴とする請求項２６に記載の電子部品組込み基板の製造方法。
  28. 前記第１のビアは、前記絶縁層の上部及び下部で前記外部電極と接触するように設けられることを特徴とする請求項２７に記載の電子部品組込み基板の製造方法。
JP2013252900A 2012-12-14 2013-12-06 電子部品組込み基板及びその製造方法 Expired - Fee Related JP6336267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0146426 2012-12-14
KR1020120146426A KR101420537B1 (ko) 2012-12-14 2012-12-14 전자부품 내장기판 및 전자부품 내장기판의 제조방법

Publications (2)

Publication Number Publication Date
JP2014120771A true JP2014120771A (ja) 2014-06-30
JP6336267B2 JP6336267B2 (ja) 2018-06-06

Family

ID=50929629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013252900A Expired - Fee Related JP6336267B2 (ja) 2012-12-14 2013-12-06 電子部品組込み基板及びその製造方法

Country Status (4)

Country Link
US (1) US9386702B2 (ja)
JP (1) JP6336267B2 (ja)
KR (1) KR101420537B1 (ja)
TW (1) TW201444428A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082143A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
JP2016086024A (ja) * 2014-10-23 2016-05-19 イビデン株式会社 プリント配線板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN113747661B (zh) * 2020-05-29 2023-01-17 庆鼎精密电子（淮安）有限公司 具有内埋电子元件的线路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2009004459A (ja) * 2007-06-19 2009-01-08 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2013051336A (ja) * 2011-08-31 2013-03-14 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185649A (ja) * 1999-12-27 2001-07-06 Shinko Electric Ind Co Ltd 回路基板、半導体装置、その製造方法および回路基板用材料片
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
JP4219541B2 (ja) 2000-09-01 2009-02-04 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
JP2003168871A (ja) 2001-12-03 2003-06-13 Airex Inc 電子部品内蔵プリント配線板
KR100645613B1 (ko) 2004-08-16 2006-11-15 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
EP2357877B1 (en) * 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board
KR20110006525A (ko) 2009-07-14 2011-01-20 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2009004459A (ja) * 2007-06-19 2009-01-08 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2013051336A (ja) * 2011-08-31 2013-03-14 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082143A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
JP2016086024A (ja) * 2014-10-23 2016-05-19 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
US20140166343A1 (en) 2014-06-19
US9386702B2 (en) 2016-07-05
TW201444428A (zh) 2014-11-16
KR101420537B1 (ko) 2014-07-16
KR20140077518A (ko) 2014-06-24
JP6336267B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
JP6336267B2 (ja) 電子部品組込み基板及びその製造方法
US20220028602A1 (en) Inductor component
KR101497192B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101659146B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101079382B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
JP2012235080A5 (ja)
TW201427527A (zh) 多層基板
JP6937176B2 (ja) 電子部品、電子装置、及び電子部品の製造方法
JP6721143B2 (ja) プリント回路基板及びその製造方法
US11222791B2 (en) Printed wiring board and method for manufacturing printed wiring board
WO2018168709A1 (ja) 回路モジュールおよびその製造方法
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP2007049099A (ja) セラミック電子部品およびその製造方法
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
KR20210054215A (ko) 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드
JP2004153040A (ja) 積層コンデンサ
JP4677383B2 (ja) セラミック基板の製造方法
JP4254540B2 (ja) 多層セラミック基板および複合電子部品
JP2006324461A (ja) チップ部品の製造方法
KR102048102B1 (ko) 적층 세라믹 전자부품
JP5691784B2 (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180502

R150 Certificate of patent or registration of utility model

Ref document number: 6336267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees