JP4254540B2 - 多層セラミック基板および複合電子部品 - Google Patents
多層セラミック基板および複合電子部品 Download PDFInfo
- Publication number
- JP4254540B2 JP4254540B2 JP2004000110A JP2004000110A JP4254540B2 JP 4254540 B2 JP4254540 B2 JP 4254540B2 JP 2004000110 A JP2004000110 A JP 2004000110A JP 2004000110 A JP2004000110 A JP 2004000110A JP 4254540 B2 JP4254540 B2 JP 4254540B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- bonding
- electrode
- ceramic substrate
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 113
- 239000000758 substrate Substances 0.000 title claims description 60
- 239000002131 composite material Substances 0.000 title claims description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 239000000203 mixture Substances 0.000 claims description 10
- 229910010293 ceramic material Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 description 10
- 239000000843 powder Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000002776 aggregation Effects 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007665 sagging Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明は、搭載部品を収容するためのキャビティを備えるとともに、ワイヤボンディングのためのボンディング電極が形成された多層セラミック基板、およびこのような多層セラミック基板を備える複合電子部品に関するもので、特に、ボンディング電極の平面度を向上させるための技術に関するものである。
図５には、この発明にとって興味ある多層セラミック基板１を備える複合電子部品２が概略的断面図で示されている。
多層セラミック基板１は、図５では詳細に図示しないが、主面３方向に延びる複数のセラミック層を積層した構造を有している。多層セラミック基板１には、主面３側に開口４を向けた状態でキャビティ５が設けられる。図示した多層セラミック基板１では、キャビティ５は、これを規定する周壁部６において段部７を形成している。
多層セラミック基板１のキャビティ５内には、たとえばＩＣチップのような搭載部品８が収容されて、複合電子部品２が構成される。搭載部品８は、たとえば金またはアルミニウムからなるワイヤ９を用いたワイヤボンディングによって電気的に接続される。そのため、段部７における主面３側に向く面１０上には、図５において図示しないが、ボンディング電極が設けられる。なお、通常、複数のボンディング電極がキャビティ５を取り囲むように分布した状態で設けられている。
図６は、図５に示した複合電子部品２の一部を拡大して示した図である。図６には、図５では図示されなかった、上述のセラミック層１１およびボンディング電極１２が図示されている。ボンディング電極１２には、ビアホール導体１３が電気的に接続されている。また、ワイヤボンディングのために、搭載部品８に設けられるボンディング端子１４が図示され、また、キャビティ８の底面に沿って設けられるシールド電極１５が図示されている。
このような構造の複合電子部品２を製造するにあたって、ワイヤボンディング工程でのワイヤ９とボンディング電極１２との接合の信頼性が高いことが重要である。そして、接合の信頼性を高めるためには、ボンディング電極１２が平坦であること、すなわち平面度が高いことが要求される。
他方、多層セラミック基板１を製造するためには、多層セラミック基板１の生の状態のものを焼成する工程が実施される。この焼成工程に付される多層セラミック基板１の生の状態のものには、既に、ボンディング電極１２やシールド電極１５のような導体膜となるべき導電性ペースト膜が形成されていて、また、キャビティ５も形成されている。
上述のような多層セラミック基板１の生の状態のものを焼成したとき、収縮が生じる。このとき、ボンディング電極１２やシールド電極１５のような導体膜に比べて、セラミック層１１の方がより大きい収縮量をもって収縮する。この収縮量の差は、しばしば、次のような不都合をもたらす。
まず、セラミック層１１に接するボンディング電極１２において、たるみや導電性金属粉末の凝集を、セラミック層１１のより大きな収縮が原因となって引き起こす。また、収縮量の差により、特にボンディング電極１２の下面に接するセラミック層１１において、反りやうねりが生じる。
これらの不都合は、いずれも、ボンディング電極１２の平面度を低下させる原因となり、その結果、ワイヤボンディング工程でのワイヤ９の接合の信頼性を低下させる。
このような問題、特にセラミック層１１における反りやうねりの問題を解決するため、多層セラミック基板１において形成される導体膜の厚みを、導体膜の形成面積や形成場所等に応じて変え、たとえばシールド電極１５にあっては、これを比較的薄く形成することが提案されている（たとえば、特許文献１参照）。また、特許文献１では、ボンディング電極１２の厚みをより厚くすることによって、ワイヤ９の接合の信頼性が高められることが記載されている。
特開平５−２８３８６３号公報
しかしながら、特許文献１に記載の技術では、ボンディング電極１２の平面度を向上させるのには限界があり、また、平面度の向上に対する確実性についても問題がある。そのため、ワイヤ９の接合の信頼性をより向上させるには、さらなる改善の余地がある。
そこで、この発明の目的は、ボンディング電極の平面度を確実に向上させることができる、多層セラミック基板を提供しようとすることである。
この発明の他の目的は、上記のような多層セラミック基板を備え、高い信頼性のワイヤボンディングが施された、複合電子部品を提供しようとすることである。
この発明は、主面方向に延びる複数のセラミック層を積層した構造を有し、主面側に開口を向けた状態でキャビティが設けられ、キャビティを規定する周壁部における主面側に向く面上には、ワイヤボンディングのための複数のボンディング電極がキャビティを取り囲むように分布した状態で設けられている、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、この発明に係る多層セラミック基板では、上記ボンディング電極に対してセラミック層を介して対向するように、ダミー電極が設けられる。ダミー電極は、他の電気的要素には電気的に接続されない状態にあり、かつ、キャビティを規定する周壁部に位置するセラミック層間の特定の界面に沿いながらキャビティを取り囲むように延びるとともに、少なくともワイヤボンディング位置およびその周囲を含むように形成されている。
上述のダミー電極は、キャビティを取り囲む枠状に延びていることが好ましい。
また、ダミー電極とボンディング電極とは、好ましくは、各々の組成が互いに異なるようにされ、ダミー電極には、セラミック層に含まれるセラミック材料と実質的に同じ組成のセラミック材料が含有される。
キャビティが、周壁部において段部を形成し、ボンディング電極が、この段部における主面側に向く面上に設けられるとき、ダミー電極は、段部を形成するセラミック層間の特定の界面に沿って延びている。なお、上述の段部が形成されない場合には、ボンディング電極は、多層セラミック基板の主面上に設けられることになる。
ダミー電極の厚みは、ボンディング電極の厚みより厚くされることが好ましい。
また、ダミー電極は、セラミック層間の複数の界面にそれぞれ沿って形成されてもよい。
この発明は、また、上述のようなこの発明に係る多層セラミック基板と、ボンディング電極を用いてワイヤボンディングされた状態でキャビティ内に収容された搭載部品とを備える、複合電子部品にも向けられる。
この発明に係る多層セラミック基板によれば、ボンディング電極に対してセラミック層を介して対向するように、ダミー電極が設けられているので、多層セラミック基板を製造するための焼成工程において、ボンディング電極の下面に接するセラミック層の収縮が、ダミー電極によって、より正確には、ダミー電極とボンディング電極との双方によって抑制され、このセラミック層とボンディング電極との収縮差が小さくなる。
そのため、ボンディング電極において、たるみや導電性金属粉末の凝集が生じにくくなり、また、セラミック層において、反りやうねりが生じにくくなる。その結果、この発明に係る多層セラミック基板によれば、ボンディング電極の平面度を確実に向上させることができ、ワイヤボンディング工程でのワイヤの接合の信頼性を高めることができる。
したがって、上述のようなこの発明に係る多層セラミック基板を備えるとともに、ボンディング電極を用いてワイヤボンディングされた状態でキャビティ内に収容された搭載部品を備える、この発明に係る複合電子部品によれば、その信頼性の高いものとすることができるとともに、このような複合電子部品を、高い歩留まりをもって製造することが可能となる。
ダミー電極が、キャビティを取り囲む枠状に延びていると、ボンディング電極のたるみや導電性金属粉末の凝集を抑制する効果およびセラミック層の反りやうねりを抑制する効果がより高められ、その結果、ボンディング電極の平面度をより確実に向上させることができる。
ダミー電極は、前述したように、多層セラミック基板における他の電気的要素には電気的に接続されない状態にある。したがって、ダミー電極の組成や厚み、さらには数については、前述したセラミック層に対する収縮抑制機能を高めることを専らの目的として、比較的自由に選ぶことができる。
たとえば、ダミー電極の組成とボンディング電極の組成とを互いに異ならせ、ボンディング電極にあっては、より高い平面度を与え得るものを用いながら、ダミー電極にあっては、セラミック層との接合強度の高いものを用いることができる。また、ダミー電極の厚みを、ボンディング電極の厚みより厚くしたり、ダミー電極を複数層に形成したりして、セラミック層に対する収縮抑制作用がより大きく働くようにすることも可能である。
図１は、この発明の第１の実施形態による多層セラミック基板２１を備える複合電子部品２２の一部を拡大して示す断面図であり、図６に対応する図である。図２は、図１に示した多層セラミック基板２１の一部を示す平面図である。
多層セラミック基板２１は、主面２３方向に延びる複数のセラミック層２４を積層した構造を有している。多層セラミック基板２１には、主面２３側に開口２５を向けた状態でキャビティ２６が設けられる。
キャビティ２６は、これを規定する周壁部２７において段部２８を形成している。この段部２８の主面２３側に向く面２９上には、ワイヤボンディングのための複数のボンディング電極３０が設けられている。特に図２によく示されているように、複数のボンディング電極３０は、キャビティ２６を取り囲むように分布している。ボンディング電極３０は、また、特定のセラミック層２４を貫通するように設けられたビアホール導体３１に電気的に接続されている。
キャビティ２６の底面に沿うように、シールド電極３２が形成される。このシールド電極３２上であって、キャビティ２６内には、たとえばＩＣチップまたはＳＡＷフィルタのような搭載部品３３が収容されて、複合電子部品２２が構成される。図２において、搭載部品３３は、２点鎖線で示されている。
搭載部品３３の上面には、ボンディング端子３４が設けられ、このボンディング端子３４とボンディング電極３０とを互いに電気的に接続するため、ワイヤボンディングが適用される。図１において、ワイヤボンディングによって形成されたワイヤ３５が図示されている。ワイヤ３５は、たとえば金またはアルミニウムから構成される。
多層セラミック基板２１には、この発明の特徴的構成としてのダミー電極３６が、ボンディング電極３０に対して特定のセラミック層２４を介して対向するように設けられている。ダミー電極３６は、他の電気的要素には電気的に接続されない状態にあり、かつ、図２に破線で示されるように、キャビティ２６を取り囲む枠状に延びるとともに、少なくともワイヤボンディング位置およびその周囲を含むように形成されている。
ダミー電極３６は、キャビティ２６を規定する周壁部２７に位置するセラミック層２４間の特定の界面に沿って形成されるが、この実施形態では、前述したように、キャビティ２６が段部２８を形成し、ボンディング電極３０は、段部２８における主面２３側に向く面２９上に設けられているので、ダミー電極３６は、段部２８を形成するセラミック層２４間の特定の界面に沿って延びている。
多層セラミック基板２１を製造しようとする場合、多層セラミック基板２１の生の状態のものが用意され、そこには、たとえばボンディング電極３０、シールド電極３２およびダミー電極３６のような導体膜を与えるための導電性ペースト膜が形成されていて、また、ビアホール導体３０となるべき導電性ペーストが貫通孔内に充填されている。そして、このような生の状態のものが焼成されることによって、多層セラミック基板２１が得られる。
上述の焼成工程において、多層セラミック基板２１には、収縮が生じる。このとき、ボンディング電極３０、シールド電極３２およびダミー電極３６のような導体膜より、セラミック層２４の方が収縮量が大きい。しかしながら、ダミー電極３６の存在により、より正確には、ダミー電極３６とボンディング電極３０との双方の存在により、ボンディング電極３０の下面に接するセラミック層２４の収縮が抑制され、このセラミック層２４とボンディング電極３０との収縮差が小さくなる。
そのため、ボンディング電極３０において、たるみや導電性金属粉末の凝集が生じにくくなり、また、ボンディング電極３０に接するセラミック層２４に反りやうねりが生じにくくなり、結果として、ボンディング電極３０の平面度が向上される。
ダミー電極３６の上述のような機能を効果的に発揮させるためには、ダミー電極３６は、ボンディング電極３０から厚み方向で１．０ｍｍ以内の位置に配置することが好ましい。
また、ダミー電極３６は、前述したように、他の電気的要素には電気的に接続されない状態にあるため、その収縮抑制機能に専ら注目して、この機能がより効果的に発揮され得るような設計を比較的自由に採用することができる。
たとえば、この実施形態では、図１によく示されているように、ダミー電極３６の厚みは、ボンディング電極３０の厚みより厚くされ、ダミー電極３６による収縮抑制機能がより効果的に発揮されるようにしている。
また、ダミー電極３６の組成を、ボンディング電極３０の組成とは異ならせ、ダミー電極３０による収縮抑制機能がより効果的に発揮されるようにしてもよい。
上述のことに関連して、ボンディング電極３０、シールド電極３２およびダミー電極３６のような導体膜やビアホール導体３１を形成するために用いられる導電性ペーストは、通常、導電性金属粉末、バインダおよび溶剤を含んでいる。また、導電性金属粉末としては、銅を主成分とする粉末が用いられることが多い。なお、導電性金属粉末として、その他、銀、金、ニッケル、パラジウムまたはタングステンのような金属を主成分とする粉末が用いられることがある。
ところで、ボンディング電極３０を形成するための導電性ペーストとしては、たとえば、上述したように、銅粉末、バインダおよび溶剤に加えて、アルミナ粉末を含むものが好適に用いられる。導電性ペースト中のアルミナの含有は、ボンディング電極３０とセラミック層２４との固着強度を向上させるばかりでなく、ボンディング電極３０の表面粗さＲａを小さくしかつそのばらつきを低減する効果がある。したがって、導電性ペースト中のアルミナの含有も、また、ボンディング電極３０の平面度の向上に寄与させることができる。
これに対して、ダミー電極３６や、詳細には図示しないが、多層セラミック基板２１の内部に形成される他の電極にあっては、上述のような表面粗さＲａが小さくかつそのばらつきが小さいことは特に要求されない。それよりも、むしろ、多層セラミック基板２１の内部に形成される電極であって、たとえばダミー電極３６やグラウンド電極やコンデンサ電極のように比較的広い面積をもって形成される電極の場合には、セラミック層２４に対して十分な固着強度を有していることが望ましい。そのため、これら電極を形成するために用いられる導電性ペーストには、セラミック層２４に含まれるセラミック材料と実質的に同じ組成のセラミック材料を含有させることが好ましい。
なお、多層セラミック基板２１の内部に形成される電極であっても、たとえば、専ら配線を担う電極やインダクタを形成するための電極のようなライン状の電極の場合には、セラミック層２４に対する固着強度がそれほど要求されず、むしろ、電気的特性（たとえば電気伝導性）が優先されるべきであるので、前述したようなセラミック材料やアルミナを含有させない方が好ましい。
図３は、この発明の第２の実施形態による多層セラミック基板２１ａを備える複合電子部品２２ａの一部を拡大して示す断面図であり、図１に対応する図である。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図３に示した多層セラミック基板２１ａでは、セラミック層２４間の複数の界面にそれぞれ沿ってダミー電極３６ａおよび３６ｂが複数層に形成されていることを特徴としている。これは、ダミー電極３６ａおよび３６ｂによる収縮抑制機能をより効果的に発揮させるための対策の１つである。
図４は、この発明の第３の実施形態による多層セラミック基板２１ｂを備える複合電子部品２２ｂの一部を拡大して示す断面図であり、図１に対応する図である。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図４に示した多層セラミック基板２１ｂは、キャビティ２６ａを規定する周壁部２７ａには段部が形成されていないことを特徴としている。このような段部が形成されないキャビティ２６ａを有する多層セラミック基板２１ｂの場合には、ボンディング電極３０は、多層セラミック基板２１ｂの主面２３上に設けられる。そして、ダミー電極３６が、周壁部２７ａに位置するセラミック層２４間の特定の界面に沿いながら、ボンディング電極３０に対してセラミック層２４を介して対向するように設けられる。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。たとえば、ダミー電極の平面形状に関して、図２に示したダミー電極３６では、キャビティ２６を取り囲む枠状に形成されたが、キャビティの２辺に沿って延びるＬ字状のものが対角線方向に対向するように２つ形成されても、キャビティの各辺に沿って直線状に延びるものを４つの辺に沿ってそれぞれ配置されても、さらには、キャビティを取り囲むように点在した状態で形成されてもよい。
２１，２１ａ，２１ｂ 多層セラミック基板
２２，２２ａ，２２ｂ 複合電子部品
２３ 主面
２４ セラミック層
２５ 開口
２６，２６ａ キャビティ
２７，２７ａ 周壁部
２８ 段部
２９ 段部の主面側に向く面
３０ ボンディング電極
３３ 搭載部品
３５ ワイヤ
３６，３６ａ，３６ｂ ダミー電極
２２，２２ａ，２２ｂ 複合電子部品
２３ 主面
２４ セラミック層
２５ 開口
２６，２６ａ キャビティ
２７，２７ａ 周壁部
２８ 段部
２９ 段部の主面側に向く面
３０ ボンディング電極
３３ 搭載部品
３５ ワイヤ
３６，３６ａ，３６ｂ ダミー電極
Claims (8)
- 主面方向に延びる複数のセラミック層を積層した構造を有し、前記主面側に開口を向けた状態でキャビティが設けられ、前記キャビティを規定する周壁部における前記主面側に向く面上には、ワイヤボンディングのための複数のボンディング電極が前記キャビティを取り囲むように分布した状態で設けられている、多層セラミック基板であって、
前記ボンディング電極に対して前記セラミック層を介して対向するように、ダミー電極が設けられ、前記ダミー電極は、他の電気的要素には電気的に接続されない状態にあり、かつ、前記周壁部に位置する前記セラミック層間の特定の界面に沿いながら前記キャビティを取り囲むように延びるとともに、少なくともワイヤボンディング位置およびその周囲を含むように形成されている、多層セラミック基板。 - 主面方向に延びる複数のセラミック層を積層した構造を有し、前記主面側に開口を向けた状態でキャビティが設けられ、前記キャビティを規定する周壁部における前記主面側に向く面上には、ワイヤボンディングのための複数のボンディング電極が前記キャビティを取り囲むように分布した状態で設けられている、多層セラミック基板であって、
前記ボンディング電極に対して前記セラミック層を介して対向するように、ダミー電極が設けられ、前記ダミー電極は、他の電気的要素には電気的に接続されない状態にあり、かつ、前記周壁部に位置する前記セラミック層間の特定の界面に沿いながら前記キャビティを取り囲むように延び、
前記ダミー電極と前記ボンディング電極とは、各々の組成が互いに異なり、
前記ダミー電極には、前記セラミック層に含まれるセラミック材料と実質的に同じ組成のセラミック材料が含有される、多層セラミック基板。 - 主面方向に延びる複数のセラミック層を積層した構造を有し、前記主面側に開口を向けた状態でキャビティが設けられ、前記キャビティを規定する周壁部における前記主面側に向く面上には、ワイヤボンディングのための複数のボンディング電極が前記キャビティを取り囲むように分布した状態で設けられている、多層セラミック基板であって、
前記ボンディング電極に対して前記セラミック層を介して対向するように、ダミー電極が設けられ、前記ダミー電極は、他の電気的要素には電気的に接続されない状態にあり、かつ、前記周壁部に位置する前記セラミック層間の特定の界面に沿いながら前記キャビティを取り囲むように延び、
前記ダミー電極の厚みは、前記ボンディング電極の厚みより厚くされる、多層セラミック基板。 - 前記ダミー電極は、前記キャビティを取り囲む枠状に延びている、請求項１ないし３のいずれかに記載の多層セラミック基板。
- 前記キャビティは、前記周壁部において段部を形成し、前記ボンディング電極は、前記段部における前記主面側に向く面上に設けられ、前記ダミー電極は、前記段部を形成する前記セラミック層間の特定の界面に沿って延びている、請求項１ないし４のいずれかに記載の多層セラミック基板。
- 前記ボンディング電極は、前記主面上に設けられる、請求項１ないし４のいずれかに記載の多層セラミック基板。
- 前記ダミー電極は、前記セラミック層間の複数の界面にそれぞれ沿って形成される、請求項１ないし６のいずれかに記載の多層セラミック基板。
- 請求項１ないし７のいずれかに記載の多層セラミック基板と、前記ボンディング電極を用いてワイヤボンディングされた状態で前記キャビティ内に収容された搭載部品とを備える、複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004000110A JP4254540B2 (ja) | 2004-01-05 | 2004-01-05 | 多層セラミック基板および複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004000110A JP4254540B2 (ja) | 2004-01-05 | 2004-01-05 | 多層セラミック基板および複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197333A JP2005197333A (ja) | 2005-07-21 |
| JP4254540B2 true JP4254540B2 (ja) | 2009-04-15 |
Family
ID=34816045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004000110A Expired - Lifetime JP4254540B2 (ja) | 2004-01-05 | 2004-01-05 | 多層セラミック基板および複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4254540B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6384179B2 (ja) * | 2014-07-28 | 2018-09-05 | 株式会社デンソー | 電子装置 |
-
2004
- 2004-01-05 JP JP2004000110A patent/JP4254540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005197333A (ja) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4506990B2 (ja) | セラミック多層基板 | |
| JP2012235080A (ja) | チップ型コイル部品 | |
| JP2012235080A5 (ja) | ||
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| US9024446B2 (en) | Element mounting substrate and semiconductor module | |
| JP2009170499A (ja) | パッケージ | |
| US8059420B2 (en) | Surface mountable device | |
| US8785787B2 (en) | Metal-based circuit board | |
| JP4254540B2 (ja) | 多層セラミック基板および複合電子部品 | |
| JP5855822B2 (ja) | 多数個取り配線基板 | |
| JP2005136232A (ja) | 配線基板 | |
| JP3740374B2 (ja) | 多数個取り配線基板 | |
| JP2009218240A (ja) | 多数個取り基板 | |
| JP6181455B2 (ja) | 配線基板 | |
| JP2015043402A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| WO2023095402A1 (ja) | 電子部品内蔵基板 | |
| JP3909285B2 (ja) | 配線基板 | |
| JP2006041345A (ja) | 積層基板およびその製造方法 | |
| JP5247376B2 (ja) | 多数個取り配線基板 | |
| US20220270958A1 (en) | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate | |
| JP4423181B2 (ja) | 複数個取り配線基板 | |
| JP2005136235A (ja) | 配線基板 | |
| JP6401029B2 (ja) | 回路基板 | |
| JP2001185859A (ja) | 配線基板およびその製造方法 | |
| JP2006185977A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4254540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |