JP6401029B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP6401029B2 JP6401029B2 JP2014239986A JP2014239986A JP6401029B2 JP 6401029 B2 JP6401029 B2 JP 6401029B2 JP 2014239986 A JP2014239986 A JP 2014239986A JP 2014239986 A JP2014239986 A JP 2014239986A JP 6401029 B2 JP6401029 B2 JP 6401029B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic substrate
- dummy
- region
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
路導体(回路導体全体としては符号なし)を互いに電気的に絶縁させて配置するための基体として機能する。
電気回路とが電気的に接続される。
って上下の絶縁層11を分離させたときに露出する絶縁層11の上面部分を示している。
11の上面を示す平面図である。図6において、図1および図2と同様の部位には同様の符号を付している。
外周部分の大きな反りを抑制する応力を、比較的広い範囲で生じさせる上で有利である。
6と同様の部位には同様の符号を付している。図8の例では、絶縁層11の層間のほぼ全面にダミー導体24(ダミー配線導体24a)が設けられているが、各角部にはダミー導体24が設けられていない。
ば平面視で絶縁層11の層間の面積が2500mm2程度であり、任意の単位面積が100mm2
程度(1辺の長さが10mmの正方形の領域)であり、ダミー貫通導体24bの端面の面積が0.03mm2程度の場合であれば、単位面積当たりのダミー貫通導体24bの個数(配置密度)が比較的小さい上側部分で1〜10個程度であり、比較的大きい下側部分で10〜100個程
度である。
る中央付近の端子に近い位置に高周波特性のよいコンデンサを配置し、周辺部には高速特性には劣るものの、高容量のコンデンサを配置することで、コストと特性を両立させることができる。そのため、基板中央部で最上部の絶縁層11の厚みが最も薄くなるようにすることで、中央付近のコンデンサ用端子25に高速なコンデンサを接合しプローブカードとして使用した場合に回路基板9の電源インピーダンスをより小さく抑えることができるようになる。そのため、この場合には、プローブカードで半導体素子を測定する時の電源電圧の変動をより小さくすることができるようになる。
で金属ペーストを塗布しておく。金属ペーストは、例えば、それぞれに電源配線導体21b、接地配線導体22b、信号配線導体23b、電源貫通導体21c、接地貫通導体22cまたは信号貫通導体23cとなる、電源配線用ペースト121b、接地配線用ペースト122b、信号配線用ペースト123b、電源ビア用ペースト121c、接地ビア用ペースト122cおよび信号ビア
用ペースト123cである。
用の金属ペースを積層体100の下面に設けてもよい。
板1を有する回路基板9を作製する。この回路基板9は、セラミック基板1の上面および下面が波形になっており、これ以外の点において上記実施形態の回路基板9と同じ構成である。
11・・・・・絶縁層
1a・・・・第1領域
1b・・・・第2領域
21・・・・・電源導体
21a・・・・電源端子
21b・・・・電源配線導体
21c・・・・電源貫通導体
22・・・・・接地導体
22a・・・・接地端子
22b・・・・接地配線導体
22c・・・・接地貫通導体
23・・・・・信号導体
23a・・・・・信号端子
23b・・・・・信号配線導体
23c・・・・・信号貫通導体
24・・・・・ダミー導体
24a・・・・ダミー配線導体
24b・・・・ダミー貫通導体
25・・・・・コンデンサ用端子
9・・・・・回路基板
Claims (7)
- 互いに積層された複数の絶縁層を含んでいるとともに上面および下面を有しており、厚み方向において前記上面側の第1領域および前記下面側の第2領域を有するセラミック基板と、
信号導体、電源導体および接地導体を含んでおり、前記セラミック基板の前記上面から下面にかけて設けられた部分を含む回路導体と、
前記絶縁層の層間に設けられており、前記信号導体に対して電気的に独立しているダミー導体とを備えており、
前記セラミック基板の前記第1領域の平面透視における中央部に前記電源導体および前記接地導体が配置されているとともに、前記第2領域の平面視における中央部から前記電源導体および前記接地導体よりも外側の部分に前記ダミー導体が配置されており、
前記ダミー導体は前記接地導体と電気的に接続されているものを含み、
前記厚み方向の断面視において、少なくとも前記第1領域の最下層の前記絶縁層と前記第2領域の最上層の前記絶縁層との界面が前記厚み方向に凹凸を有する波形であることを特徴とする回路基板。 - 前記回路導体が、前記セラミック基板の厚み方向の少なくとも一部を貫通する貫通導体を含んでおり、
前記ダミー導体が、前記セラミック基板の厚み方向の少なくとも一部を貫通するダミー貫通導体を含んでおり、
該ダミー貫通導体の径が前記貫通導体の径よりも大きいことを特徴とする請求項1に記載の回路基板。 - 前記ダミー貫通導体の平面視における配置密度は、前記セラミック基板の前記下面に近い方が大きいことを特徴とする請求項2に記載の回路基板。
- 前記ダミー導体が、平面透視で前記電源導体および前記接地導体の全面にわたって重なっていることを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
- 前記ダミー導体が、平面透視で前記絶縁層の角部を除く前記絶縁層の層間の全面に設けられていることを特徴とする請求項4に記載の回路基板。
- 前記セラミック基板の前記上面と、前記回路導体のうち前記セラミック基板の前記上面に最も近い前記絶縁層の層間に位置する部位との間の距離が、
前記セラミック基板の前記下面と、前記ダミー導体のうち前記セラミック基板の前記下面に最も近い前記絶縁層の層間に位置する部位との間の距離よりも大きいことを特徴とする請求項1〜請求項5のいずれかに記載の回路基板。 - 最上層の前記絶縁層は、平面視における中央部で最も薄いことを特徴とする請求項1〜請求項6のいずれかに記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014239986A JP6401029B2 (ja) | 2014-11-27 | 2014-11-27 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014239986A JP6401029B2 (ja) | 2014-11-27 | 2014-11-27 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016103517A JP2016103517A (ja) | 2016-06-02 |
JP6401029B2 true JP6401029B2 (ja) | 2018-10-03 |
Family
ID=56089140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014239986A Active JP6401029B2 (ja) | 2014-11-27 | 2014-11-27 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6401029B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210041A (ja) * | 2003-12-24 | 2005-08-04 | Kyocera Corp | 配線基板 |
JP2006108529A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | セラミックス多層基板およびその製造方法 |
JP2009152282A (ja) * | 2007-12-19 | 2009-07-09 | Shinko Electric Ind Co Ltd | 集合配線基板及び半導体パッケージ |
JP2011003655A (ja) * | 2009-06-17 | 2011-01-06 | Murata Mfg Co Ltd | 積層セラミックの製造方法 |
JP5787808B2 (ja) * | 2011-09-27 | 2015-09-30 | 京セラ株式会社 | プローブカード用配線基板およびそれを用いたプローブカード |
-
2014
- 2014-11-27 JP JP2014239986A patent/JP6401029B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016103517A (ja) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104183387B (zh) | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 | |
KR102122932B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
JP5550280B2 (ja) | 多層配線基板 | |
JP5755690B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
US20160323996A1 (en) | Multilayer circuit board and inspection apparatus including the same | |
US20150041198A1 (en) | Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein | |
JP2016034035A (ja) | 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板 | |
JP6531845B2 (ja) | 多層配線基板およびこれを備えるプローブカード | |
JP2015076600A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2014229893A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
JP2015012013A (ja) | 多層配線基板およびそれを備えたプローブカード用基板 | |
KR102127803B1 (ko) | 인터포저 및 이 인터포저를 포함하는 전자 부품 | |
US9613755B2 (en) | Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof | |
JP5559717B2 (ja) | 電子部品の製造方法 | |
JP6401029B2 (ja) | 回路基板 | |
JP2014236134A (ja) | 多層配線基板およびこれを備えるプローブカード | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
JP2005136232A (ja) | 配線基板 | |
JP5294828B2 (ja) | 積層基板 | |
JP4793156B2 (ja) | ビルドアッププリント配線板 | |
JP2013207204A (ja) | 配線母基板 | |
JP5893371B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JPS61172353A (ja) | セラミツク多層基板 | |
KR20150024039A (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
JP2006041345A (ja) | 積層基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6401029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |