JP6384179B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6384179B2
JP6384179B2 JP2014152960A JP2014152960A JP6384179B2 JP 6384179 B2 JP6384179 B2 JP 6384179B2 JP 2014152960 A JP2014152960 A JP 2014152960A JP 2014152960 A JP2014152960 A JP 2014152960A JP 6384179 B2 JP6384179 B2 JP 6384179B2
Authority
JP
Japan
Prior art keywords
land
base material
shrinkage
electronic device
suppression member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014152960A
Other languages
English (en)
Other versions
JP2016031981A (ja
Inventor
俊浩 中村
俊浩 中村
英二 藪田
英二 藪田
祐紀 眞田
祐紀 眞田
慎也 内堀
慎也 内堀
哲人 山岸
哲人 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014152960A priority Critical patent/JP6384179B2/ja
Publication of JP2016031981A publication Critical patent/JP2016031981A/ja
Application granted granted Critical
Publication of JP6384179B2 publication Critical patent/JP6384179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、樹脂基板に実装された回路素子が封止樹脂にて封止されてなる電子装置に関する。
従来、配線基板に実装された回路素子が封止樹脂にて封止されてなる電子装置の一例として、特許文献1に開示された技術がある。
特許文献1では、配線基板としてのアルミナ積層基板が用いられている。このアルミナ積層基板は、ビアと内層配線による内部配線が形成されており、表面に表層ランドであるワイヤランドが形成されている。また、アルミナ積層基板には、回路素子としての半導体素子が実装されている。そして、半導体素子及びワイヤランドは、封止樹脂で封止されている。
特許第3704864号公報
ところで、電子装置は、配線基板として、絶縁性の樹脂からなる基材と、基材に設けられた配線とを含む樹脂基板を用いることも考えられる。しかしながら、樹脂基板は、自身の厚み方向に基材が収縮する。樹脂基板を用いた電子装置は、基材の収縮によって、封止樹脂と表層ランドとが剥離してしまう可能性がある。
本発明は、上記問題点に鑑みなされたものであり、表層ランドと封止樹脂との剥離を抑制できる電子装置を提供することを目的とする。
上記目的を達成するために本発明は、
絶縁性の樹脂からなる基材(11,12)と、基材に設けられた配線(16a)とを含む樹脂基板(10)と、
樹脂基板に実装されて配線と電気的に接続された回路素子(21,22)と、
回路素子を封止している封止樹脂(30)と、を備えた電子装置であって、
樹脂基板は、
自身の表面に形成され封止樹脂で封止された金属からなる表層導体(13,14)と、
基材の内部において表層導体に対向配置された、樹脂基板の厚み方向に基材が収縮することを抑制するための収縮抑制部材(18,18a〜18c)と、を含み、
収縮抑制部材は、表層導体との対向面が、表層導体における収縮抑制部材との対向面の全域と対向しており、厚み方向の収縮量が基材よりも小さく、
樹脂基板は、基材を介して配線が積層された多層基板であり、
収縮抑制部材(18b)は、配線の一部によって構成されていることを特徴とする。
このように、本発明は、樹脂基板に回路素子が実装されており、且つ、樹脂基板の表面に表層導体が形成されている。また、本発明は、回路素子と表層導体とが封止樹脂によって封止されている。
そして、本発明は、樹脂基板の厚み方向に基材が収縮することを抑制するための収縮抑制部材が設けられている。この収縮抑制部材は、基材の内部において表層導体に対向配置されている。また、収縮抑制部材は、樹脂基板の厚み方向に対する直交方向の広さが表層導体における直交方向の広さ以上であり、上記厚み方向の収縮量が基材よりも小さい。
このため、本発明は、上記厚み方向に基材が収縮した場合であっても、基材における表層導体の対向領域の収縮量を、基材における対向領域の周辺より低減できる。つまり、本発明は、厚み方向に基材が収縮することで、表層導体が基材に引っ張られることを抑制できる。よって、本発明は、表層導体と封止樹脂とが剥離することを抑制できる。
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
実施形態における電子装置の概略構成を示す断面図である。 実施形態における電子装置の拡大断面図である。 実施形態における電子装置の拡大平面図である。 変形例1おける電子装置の拡大断面図である。 変形例2おける電子装置の拡大断面図である。 変形例3における電子装置の拡大平面図である。 変形例4における電子装置の拡大平面図である。 変形例5おける電子装置の拡大断面図である。 変形例6における電子装置の概略構成を示す断面図である。
図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。
なお、以下においては、プリント基板10の厚み方向を単に厚み方向とも記載する。また、この厚み方向は、図1における両側矢印に沿う方向であり、Z方向や、配線16aの積層方向と言い換えることもできる。更に、厚み方向に対する直交方向を単に直交方向とも記載する。この直交方向は、平面方向と言い換えることもできる。
図1に示すように、電子装置100は、プリント基板10、回路素子21,22、封止樹脂30などを備えて構成されている。
プリント基板10は、特許請求の範囲における樹脂基板に相当する。本実施形態では、一例として、ビルドアップ基板であるプリント基板10を採用している。プリント基板10は、コア層11及びビルドアップ層12と、コア層11及びビルドアップ層12に設けられた配線16aと、自身の表面に形成されたワイヤランド13、検査ランド14、実装ランド15などを備えて構成されている。つまり、プリント基板10は、複数の配線16aがコア層11及びビルドアップ層12を介して積層された多層基板である。また、プリント基板10は、異なる層の配線16aを電気的に接続している層間接続部材16bを備えている。更に、プリント基板10は、収縮抑制部材18を備えている。なお、プリント基板10は、スルーホール17やソルダーレジスト19を備えていてもよい。このように、プリント基板10は、配線基板を構成していると言うことができる。
コア層11とビルドアップ層12は、絶縁性の樹脂からなり、特許請求の範囲における基材に相当する。なお、以下においては、コア層11とビルドアップ層12とを区別する必要がない場合、コア層11とビルドアップ層12とを纏めて樹脂基材と称することもある。樹脂基材の線膨張率は30ppm/℃以上である。よって、一般的に、プリント基板10のZ方向の収縮は大きい。
プリント基板10は、コア層11の一方の表面側に、複数層のビルドアップ層12が形成されており、コア層11の他方の表面側に、複数層のビルドアップ層12が形成されている。ここでは、プリント基板10は、コア層11の一方の表面側に二層のビルドアップ層12、コア層11の他方の表面側に二層のビルドアップ層12が形成されている例を採用している。また、樹脂基材は、コア層11の一方の表面から二層目のビルドアップ層12の表面が回路素子21,22の実装面であり、コア層11の他方の表面から二層目のビルドアップ層12の表面が裏面である。
図1に示すように、コア層11の表面及びビルドアップ層12の表面には、配線16aが形成されている。配線16aは、導電性部材からなり、プリント基板10に実装された回路素子21,22同士、及び回路素子21,22とスルーホール17などとを電気的に接続するためのものである。この配線16aは、コア層11の表面及びビルドアップ層12の表面にパターニングされた金属薄膜である。なお、配線16aは、例えば、銅を主成分とした材料によって形成されている。
ビルドアップ層12は、層間接続部材16bとしてのビアが設けられている。ビアは、例えば、レーザビアなどを採用できる。一方、コア層11は、層間接続部材16bとしてのIVHが設けられている。IVHは、コア層11に設けられた貫通穴に導電性ペーストが充填(言い換えると、埋設)されたものである。この層間接続部材16bは、配線16aと電気的に接続されている。なお、IVHは、Interstitial Via Holeの略称である。
また、樹脂基材には、厚み方向に樹脂基材が収縮することを抑制するための部材である収縮抑制部材18が設けられている。この収縮抑制部材18に関しては、後程詳しく説明する。
ワイヤランド13及び検査ランド14は、特許請求の範囲における表層導体に相当する。なお、以下においては、ワイヤランド13と検査ランド14とを区別する必要がない場合、ワイヤランド13と検査ランド14とを纏めて表層ランドと称することもある。
表層ランドは、樹脂基材の実装面に形成されており、且つ、封止樹脂30によって封止されている。また、表層ランドは、樹脂基材の表面、すなわちビルドアップ層12の表面に形成されていると言い換えることができる。また、表層ランドは、金、銅、銀、ニッケル、白金、パラジウム、スズのいずれかを主成分とした材料によって形成されている。本実施形態では、ワイヤランド13及び検査ランド14として金めっきランドを採用する。また、表層ランドは、上記材料が樹脂基材の表面に形成され、且つパターニングされた金属薄膜である。
ワイヤランド13は、ワイヤ23がボンディングされている。このワイヤ23は、回路素子21にもボンディングされている。よって、ワイヤランド13は、回路素子21との電気的な接続部位であり、ワイヤ23を介して回路素子21と電気的に接続されている。また、ワイヤランド13は、層間接続部材16bを介して、配線16aと電気的に接続されている。
このワイヤランド13は、ワイヤ23が接している領域、及び樹脂基材と接している領域以外が封止樹脂30で被覆されている。つまり、ワイヤランド13は、上記領域以外に封止樹脂30が密着していると言うことができる。言い換えると、ワイヤランド13は、上記領域以外が封止樹脂30と直接接している。
検査ランド14は、特許請求の範囲における検査ランドに相当する。検査ランド14は、プリント基板10に回路素子21,22が実装された回路装置の検査を行う際に電極として用いられるランドである。つまり、検査ランド14は、検査装置の端子が電気的に接続される部位である。検査ランド14は、層間接続部材16bを介して、配線16aと電気的に接続されている。また、検査ランド14は、配線16a、層間接続部材16bなどを介して回路素子21,22と電気的に接続されている。
この検査ランド14は、樹脂基材と接している領域以外が封止樹脂30で被覆されている。つまり、検査ランド14は、上記領域以外に封止樹脂30が密着していると言うことができる。言い換えると、検査ランド14は、上記領域以外が封止樹脂30と直接接している。従って、検査ランド14を用いた検査は、封止樹脂30が形成される前に行なうことができる。
なお、プリント基板10は、表層導体として、回路素子21,22の実装位置を示す位置決めランドが設けられていてもよい。この位置決めランドは、検査ランド14と同様に、樹脂基材と接している領域以外が封止樹脂30で被覆されている。
実装ランド15は、回路素子22が実装されるランドである。実装ランド15は、半田などの導電性接続部材を介して、回路素子22の電極と電気的及び機械的に接続されている。つまり、実装ランド15は、導電性接続部材で覆われており、封止樹脂30とは接触していない。なお、実装ランド15は、表層ランドと同一材料によって形成されている。よって、表層ランドと実装ランド15とは、同時形成することができる。
スルーホール17は、電子装置100と、電子装置100の外部に設けられた外部機器とを電気的に接続するための外部端子が挿入される貫通穴である。また、スルーホール17は、樹脂基材の実装面から裏面に亘って設けられた、導電性部材で囲まれた貫通穴である。この導電性部材は、配線16aなどと電気的に接続されている。外部端子は、スルーホール17内に圧入されて変形することでスルーホール17と電気的に接続される圧入端子や、スルーホール17内に挿入されて半田などの導電性接続部材でスルーホール17と電気的に接続されるピン端子などである。なお、ソルダーレジスト19は、周知技術であるため説明を省略する。
回路素子21,22は、プリント基板10に実装されて配線16aなどと電気的に接続されている。本実施形態では、一例として、回路素子21にMOSFETを採用しており、回路素子22にチップコンデンサを採用している。しかしながら、本発明は、これに限定されない。
封止樹脂30は、例えば、エポキシ系樹脂などからなり、回路素子21,22に加えて、ワイヤランド13、検査ランド14を封止している。また、封止樹脂30は、回路素子21,22、ワイヤランド13、検査ランド14を一体的に封止していると言うことができる。更に、封止樹脂30は、樹脂基材における実装面の少なくとも一部に密着しつつ、回路素子21,22などを封止している。つまり、封止樹脂30は、回路素子21,22、ワイヤランド13、検査ランド14に加えて、実装面における回路素子21,22、ワイヤランド13、検査ランド14の周辺を封止している。なお、本実施形態では、樹脂基材の厚みよりも十分に厚く封止樹脂30が形成されている例を採用している。例えば、封止樹脂30の厚みは、樹脂基材の厚みの4倍程度である。
ここで、図1〜図3を用いて、収縮抑制部材18に関して説明する。収縮抑制部材18は、位置やサイズなどが表層ランドと関連している。以下においては、一例として、図2,図3に示すようにワイヤランド13を用いて説明する。しかしながら、収縮抑制部材18は、検査ランド14との関係も同様である。
収縮抑制部材18は、樹脂基材の内部においてワイヤランド13などの表層ランドに対向配置されており、厚み方向に樹脂基材が収縮することを抑制するための部材である。また、収縮抑制部材18は、樹脂基材を介して表層ランドと対向配置されている。
本実施形態では、複数の収縮抑制部材18が樹脂基材を介して積層された例を採用している。具体的には、収縮抑制部材18は、コア層11の両面、コア層11に隣接したビルドアップ層12の片面に形成されている。つまり、本実施形態では、収縮抑制部材18が4層積層された例を採用している。
また、本実施形態では、配線16a、層間接続部材16b、及び回路素子21,22と電気的に絶縁されており、且つ、銅を主成分とする材料によって形成された収縮抑制部材18を採用している。収縮抑制部材18の構成材料である銅の線膨張率は、17ppm/℃ある。このように、収縮抑制部材18は、導体でできているため、内層導体と言い換えることもできる。なお、収縮抑制部材18は、セラミックスなどの導電性を有していない材料によって形成されていてもよい。
収縮抑制部材18は、図3に示すように、ワイヤランド13との対向面が、ワイヤランド13における収縮抑制部材18との対向面の全域と対向しており、且つ、ワイヤランド13における収縮抑制部材18との対向面よりも広い。よって、ワイヤランド13の直交面の面積をS1、収縮抑制部材18の直交面の面積をS2として場合、S1とS2の関係は、S1<S2となる。言い換えると、収縮抑制部材18は、樹脂基材内に設けられており、且つワイヤランド13とオーバーラップして設けられている。よって、収縮抑制部材18は、図3に示すように、プリント基板10を実装面側から透視図でみた場合、ワイヤランド13から上記直交方向にはみ出して設けられている。また、収縮抑制部材18は、樹脂基材内においてワイヤランド13の下方に配置されており、ワイヤランド13の対向領域における厚み方向の一部であり、且つ、対向領域における上記直交方向の全域及び周囲に一体的に設けられている、と言い換えることもできる。
更に、収縮抑制部材18は、厚み方向の収縮量が樹脂基材よりも小さい。収縮量は、材料の線膨張係数と材料の厚みとの乗算によって得られる。このため、収縮抑制部材18は、自身の線膨張係数に応じて、収縮量が樹脂基材よりも小さくなるように厚みが設定されている。ワイヤランド13の厚みをt1、収縮抑制部材18の厚みをt2とした場合、t1とt2との関係は、例えばt2≧t1/2とする。つまり、収縮抑制部材18は、例えばワイヤランド13の厚みの半分以上とする。
このように、電子装置100は、プリント基板10に回路素子21,22が実装されており、且つ、プリント基板10の表面にワイヤランド13や検査ランド14が形成されている。また、電子装置100は、回路素子21,22とワイヤランド13や検査ランド14とが封止樹脂30によって封止されている。そして、電子装置100は、厚み方向に樹脂基材が収縮することを抑制するための収縮抑制部材18が設けられている。
このため、電子装置100は、厚み方向に樹脂基材が収縮した場合であっても、樹脂基材におけるワイヤランド13や検査ランド14の対向領域の収縮量を、樹脂基材における対向領域の周辺より低減できる。つまり、電子装置100は、厚み方向に樹脂基材が収縮することで、ワイヤランド13や検査ランド14が樹脂基材に引っ張られることを抑制できる。よって、電子装置100は、表層ランドと封止樹脂30とが剥離することを抑制できる。
言い換えると、電子装置100は、収縮抑制部材18によって、樹脂基材の厚み方向の収縮を低減できる。よって、電子装置100は、収縮抑制部材18の上方に設けられている表層ランドの変形量を抑えられる。このため、電子装置100は、表層ランドと封止樹脂との密着を確保することができる。
本実施形態では、表層ランドとして、金めっきランドを採用している。この金めっきは、封止樹脂30との密着性が低い。しかしながら、電子装置100は、上記のように表層ランドと封止樹脂30とが剥離することを抑制できる。
また、収縮抑制部材18による上記効果は、冷熱サイクル試験によっても確認できた。この試験では、表層ランドのサイズが0.3mm×0.3mmで、厚みが70μmであり、厚みが35μmである収縮抑制部材18を表層ランドにオーバーラップさせて配置した電子装置100を用いた。また、比較用の電子装置として、上記電子装置100において、収縮抑制部材18を表層ランドにオーバーラップさせていないものを用いた。なお、表層ランドは、金めっきであり、エポキシ系樹脂の封止樹脂30で封止されている。そして、収縮抑制部材18は、銅を主成分とした材料によって形成されている。上記のように、樹脂基材の線膨張率は30ppm/℃以上であり、銅の線膨張率は17ppm/℃ある。よって、この試験で用いた収縮抑制部材18は、収縮量が樹脂基材よりも小さい。
そして、50個の電子装置100と50個の比較用の電子装置に対して、冷熱サイクル試験を行ったところ、比較例の電子装置は、全て表層ランドと封止樹脂30との剥離が発生した。一方、電子装置100は、全て表層ランドと封止樹脂30との剥離が発生しなかった。
なお、以下の変形例でも説明するが、収縮抑制部材18は、表層ランドとの対向面が、表層ランドにおける収縮抑制部材18との対向面の全域と対向しており、厚み方向の収縮量が樹脂基材よりも小さければ目的を達成できる。また、収縮抑制部材18は、上記効果を阻害されない程度に一部切りかかれていてもよい。
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明の変形例1〜6に関して説明する。上記実施形態及び変形例1〜6は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。なお、以下の変形例1〜5における電子装置は、電子装置100と構成が異なるが、便宜的に同じ符号を採用する。
(変形例1)
変形例1の電子装置100は、図4に示すように、収縮抑制部材18aが表層ランドと同等のサイズである。つまり、変形例1の電子装置100は、収縮抑制部材18aにおける表層ランドとの対向面が、表層ランドにおける収縮抑制部材18aとの対向面の全域と対向しており、且つ両対向面の広さが同等である。また、この収縮抑制部材18aは、上記実施形態と同様に、厚み方向の収縮量が樹脂基材よりも小さく、表層ランドとオーバーラップしている。
このような変形例1の構成であっても、上記実施形態と同様の効果を奏することができる。つまり、電子装置100は、収縮抑制部材18aが厚み方向の収縮量が樹脂基材よりも小さく、表層ランドとオーバーラップしていれば目的を達成できる。
(変形例2)
変形例2の電子装置100は、図5に示すように、収縮抑制部材18aが一部の層にのみ設けられている。ここでは、コア層11の両面にのみ収縮抑制部材18aが設けられている例を採用している。この収縮抑制部材18aは、上記実施形態と同様に、厚み方向の収縮量が樹脂基材よりも小さく、表層ランドとオーバーラップしている。このような変形例2の構成であっても、上記実施形態と同様の効果を奏することができる。なお、変形例2の電子装置100は、収縮抑制部材18であっても採用できる。
(変形例3)
変形例3の電子装置100は、図6に示すように、収縮抑制部材18aが一部の層にのみ設けられている。ここでは、ビルドアップ層12の一面にのみ収縮抑制部材18aが設けられている例を採用している。この収縮抑制部材18aは、上記実施形態と同様に、厚み方向の収縮量が樹脂基材よりも小さく、表層ランドとオーバーラップしている。このような変形例3の構成であっても、上記実施形態と同様の効果を奏することができる。なお、変形例3の電子装置100は、収縮抑制部材18であっても採用できる。
また、電子装置100は、図6に示すように、プリント基板10が多層基板の場合、表層ランドの直下に収縮抑制部材18aが設けられていると最も効果が得られる。つまり、電子装置100は、実装面側から二層目のビルドアップ層12に収縮抑制部材18aが設けられていると最も効果が得られる。
(変形例4)
変形例4の電子装置100は、図7に示すように、収縮抑制部材18bが配線16aの一部によって構成されている。なお、変形例4の電子装置100は、上記実装形態と同様に、多層基板のプリント基板10を含んでいる。つまり、収縮抑制部材18bは、プリント基板10における樹脂基材の内部に設けられた配線16aの一部として構成されている。この収縮抑制部材18bは、上記実施形態と同様に、厚み方向の収縮量が樹脂基材よりも小さく、表層ランドとオーバーラップしている。このような変形例4の構成であっても、上記実施形態と同様の効果を奏することができる。なお、収縮抑制部材18bは、収縮抑制部材18aと同様に、自身の直交方向の広さが、表層ランドの直交方向の広さと同等であってもよい。
(変形例5)
変形例5の電子装置100は、図8に示すように、収縮抑制部材18cが層間接続部材の一部によって構成されている。なお、変形例5の電子装置100は、上記実装形態と同様に、多層基板のプリント基板10を含んでいる。この収縮抑制部材18cは、上記実施形態と同様に、厚み方向の収縮量が樹脂基材よりも小さく、表層ランドとオーバーラップしている。このような変形例5の構成であっても、上記実施形態と同様の効果を奏することができる。なお、収縮抑制部材18cは、収縮抑制部材18と同様に、自身の表層ランドとの対向面の広さが、表層ランドにおける収縮抑制部材18cとの対向面の広さよりも広くてもよい。
(変形例6)
変形例3の電子装置110は、図9に示すように、両面実装基板であるプリント基板10aを含むものである。プリント基板10aは、実装面側に関してはプリント基板10と同様である。しかしながら、プリント基板10aは、裏面側にも回路素子24が実装されている。このような変形例6の構成であっても、上記実施形態と同様の効果を奏することができる。なお、電子装置110は、変形例1〜5の夫々と組み合わせて実施することもできる。つまり、電子装置110は、収縮抑制部材18a〜18cなどであっても採用できる。
10,10a プリント基板、11 コア層、12 ビルドアップ層、13 ワイヤランド、14 検査ランド、15 実装ランド、16a 配線、16b 層間接続部材、17 スルーホール、18,18a〜18c 収縮抑制部材、21,22,24 回路素子、23 ワイヤ、30 封止樹脂、40 ソルダーレジスト、100 電子装置

Claims (5)

  1. 絶縁性の樹脂からなる基材(11,12)と、前記基材に設けられた配線(16a)とを含む樹脂基板(10,10a)と、
    前記樹脂基板に実装されて前記配線と電気的に接続された回路素子(21,22)と、
    前記回路素子を封止している封止樹脂(30)と、を備えた電子装置であって、
    前記樹脂基板は、
    自身の表面に形成され前記封止樹脂で封止された金属からなる表層導体(13,14)と、
    前記基材の内部において前記表層導体に対向配置された、前記樹脂基板の厚み方向に前記基材が収縮することを抑制するための収縮抑制部材(18b,18c)と、を含み、
    前記収縮抑制部材は、前記表層導体との対向面が、前記表層導体における前記収縮抑制部材との対向面の全域と対向しており、前記厚み方向の収縮量が前記基材よりも小さく、
    前記樹脂基板は、前記基材を介して前記配線が積層された多層基板であり、
    前記収縮抑制部材(18b)は、前記配線の一部によって構成されていることを特徴とする電子装置。
  2. 複数の前記収縮抑制部材は、前記基材を介して積層されていることを特徴とする請求項1に記載の電子装置。
  3. 前記樹脂基板は、異なる層の前記配線を電気的に接続している層間接続部材(16b)が設けられており、
    前記収縮抑制部材(18)は、前記層間接続部材の一部によって構成されていることを特徴とする請求項1又は2に記載の電子装置。
  4. 前記表層導体(13)は、ワイヤ(23)を介して前記回路素子と電気的に接続されたワイヤランドを含んでいることを特徴とする請求項1乃至のいずれか一項に記載の電子装置。
  5. 前記表層導体(1)は、前記配線を介して前記回路素子と電気的に接続された検査ランドを含んでいることを特徴とする請求項1乃至のいずれか一項に記載の電子装置。
JP2014152960A 2014-07-28 2014-07-28 電子装置 Active JP6384179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014152960A JP6384179B2 (ja) 2014-07-28 2014-07-28 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014152960A JP6384179B2 (ja) 2014-07-28 2014-07-28 電子装置

Publications (2)

Publication Number Publication Date
JP2016031981A JP2016031981A (ja) 2016-03-07
JP6384179B2 true JP6384179B2 (ja) 2018-09-05

Family

ID=55442209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014152960A Active JP6384179B2 (ja) 2014-07-28 2014-07-28 電子装置

Country Status (1)

Country Link
JP (1) JP6384179B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704864B2 (ja) * 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
JP4254540B2 (ja) * 2004-01-05 2009-04-15 株式会社村田製作所 多層セラミック基板および複合電子部品
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板

Also Published As

Publication number Publication date
JP2016031981A (ja) 2016-03-07

Similar Documents

Publication Publication Date Title
JP2010067989A (ja) モジュール部品
JP2009141169A (ja) 半導体装置
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP5066461B2 (ja) 配線構造及び多層プリント配線板。
JP5114773B2 (ja) 表面実装型発光装置
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
JP6384179B2 (ja) 電子装置
JP6323622B2 (ja) 部品実装基板
JP2011146513A (ja) 半導体装置
CN105244327A (zh) 电子装置模块及其制造方法
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
WO2020196752A1 (ja) モジュール
JP2011003818A (ja) モールドパッケージ
JP2007250609A (ja) 配線板
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP4353131B2 (ja) 電子装置
JP2009099837A (ja) フレキシブル配線基板
KR20080082365A (ko) 금속 코어를 사용한 pcb, 그 제조방법 및 반도체 패키지제조방법
JP2006339293A (ja) 回路モジュール
JP2015162528A (ja) 配線基板
JP2013197138A (ja) プリント基板
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2006186149A (ja) プリント基板および電子機器
JP2011253926A (ja) 両面フレキシブルプリント配線板、接続構造、電子機器
JP2006344631A (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R151 Written notification of patent or utility model registration

Ref document number: 6384179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250