JP4353131B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP4353131B2 JP4353131B2 JP2005123394A JP2005123394A JP4353131B2 JP 4353131 B2 JP4353131 B2 JP 4353131B2 JP 2005123394 A JP2005123394 A JP 2005123394A JP 2005123394 A JP2005123394 A JP 2005123394A JP 4353131 B2 JP4353131 B2 JP 4353131B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- heat sink
- wiring board
- electronic device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係る電子装置S1の概略断面構成を示す図である。
この電子装置S1は、大きくは、配線基板10と、配線基板10の一面側に搭載された電子部品30、31と、配線基板10と外部とを電気的に接続するための配線部材40と、配線基板10における一面とは反対側の他面側に設けられたヒートシンク50と、これら前記の各部材10〜50を封止するモールド樹脂60とを備えて構成されている。
次に、本実施形態の電子装置S1の製造方法について、上記図1に示される構成に基づいて説明する。
ところで、本実施形態によれば、配線基板10と、配線基板10の一面側に搭載された電子部品30、31と、電子部品30、31および配線基板10の一面側を封止するモールド樹脂60とを備える電子装置において、配線基板10における一面とは反対側の他面側には、ヒートシンク50がその一面を対向させて設けられており、ヒートシンク50における一面とは反対側の他面が露出するように、ヒートシンク50はモールド樹脂60により封止されており、ヒートシンク50においては他面から一面に貫通する貫通穴51が形成されており、配線基板10の他面のうち貫通穴51に臨む部位に、導体材料からなる他面側ランド16が形成されていることを特徴とする電子装置S1を提供することができる。
図2は、本発明の第2実施形態に係る電子装置の要部の概略断面構成を示す図であり、ヒートシンク50の上記貫通穴51の近傍部を示している。図2において、(a)は本実施形態の第1の例、(b)は本実施形態の第2の例を示す。
図4、図5、図6は、本発明の第3実施形態に係る電子装置の要部構成を示す図であり、ヒートシンク50の上記貫通穴51の形状を示している。図4は、貫通穴51の開口形状の種々の例を示す平面図であり、図5は、貫通穴51の数を変更した例を示す平面図であり、図6は、貫通穴51の断面形状を示す図である。
図7は、本発明の第4実施形態に係る電子装置の要部の概略断面構成を示す図であり、ヒートシンク50の上記貫通穴51の近傍部を示している。
図8は、本発明の第5実施形態に係る電子装置の要部の概略断面構成を示す図であり、ヒートシンク50の上記貫通穴51の近傍部を示している。
図9(a)、(b)は、本発明の第6実施形態に係る電子装置の要部の概略断面構成を示す図であり、ヒートシンク50の上記貫通穴51の近傍部を示している。
なお、上記図1に示される形態においては、配線基板10としては、セラミック積層基板を採用した例について主として述べたが、上述したように、配線基板10はセラミック積層基板に限定されるものではない。
30…電子部品としての能動素子、31…電子部品としての受動素子、
42…接着剤、50…ヒートシンク、51…貫通穴、
52…逃がし部、53…溝部、
60…モールド樹脂、61…封止部材、
62…封止部材としての接着剤、63…封止部材としての蓋、
70…絶縁膜。
Claims (7)
- 配線基板(10)と、
前記配線基板(10)の一面側に搭載された電子部品(30、31)と、
前記電子部品(30、31)および前記配線基板(10)の一面側を封止するモールド樹脂(60)とを備える電子装置において、
前記配線基板(10)における前記一面とは反対側の他面側には、ヒートシンク(50)がその一面を対向させて設けられており、
前記ヒートシンク(50)における前記一面とは反対側の他面が露出するように、前記ヒートシンク(50)は前記モールド樹脂(60)により封止されており、
前記ヒートシンク(50)においては前記他面から前記一面に貫通する貫通穴(51)が形成されており、
前記配線基板(10)の前記他面のうち前記貫通穴(51)に臨む部位に、導体材料からなるランド(16)が形成されており、
前記ランド(16)は検査用または調整用の端子として構成されたものであり、
前記貫通穴(51)は封止されずに開放状態とされていることを特徴とする電子装置。 - 前記配線基板(10)は、セラミック積層基板であることを特徴とする請求項1に記載の電子装置。
- 前記貫通穴(51)は、分割された複数個の穴から構成されたものであることを特徴とする請求項1または2に記載の電子装置。
- 前記貫通穴(51)は、前記ヒートシンク(10)の前記他面側から前記一面側に向かって穴径が狭くなっているものであることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
- 前記貫通穴(51)の内周面は、絶縁膜(70)により被覆されていることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。
- 前記配線基板(10)の前記他面と前記ヒートシンク(50)の前記一面とは接着剤(42)により固定されており、
前記貫通穴(51)には、前記接着剤(42)が前記ランド(16)へ付着するのを防止するための前記接着剤(42)の逃がし部(52)が設けられていることを特徴とする請求項1ないし5のいずれか1つに記載の電子装置。 - 前記配線基板(10)の前記他面と前記ヒートシンク(50)の前記一面とは接着剤(42)により固定されており、
前記ヒートシンク(50)の前記一面のうち前記貫通穴(51)の周囲には、溝部(53)が設けられていることを特徴とする請求項1ないし6のいずれか1つに記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123394A JP4353131B2 (ja) | 2005-04-21 | 2005-04-21 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123394A JP4353131B2 (ja) | 2005-04-21 | 2005-04-21 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303217A JP2006303217A (ja) | 2006-11-02 |
JP4353131B2 true JP4353131B2 (ja) | 2009-10-28 |
Family
ID=37471146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123394A Expired - Fee Related JP4353131B2 (ja) | 2005-04-21 | 2005-04-21 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4353131B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8207607B2 (en) | 2007-12-14 | 2012-06-26 | Denso Corporation | Semiconductor device with resin mold |
JP4766087B2 (ja) * | 2007-12-14 | 2011-09-07 | 株式会社デンソー | 電子装置 |
-
2005
- 2005-04-21 JP JP2005123394A patent/JP4353131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006303217A (ja) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4361826B2 (ja) | 半導体装置 | |
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP2010067989A (ja) | モジュール部品 | |
US7816777B2 (en) | Semiconductor-element mounting substrate, semiconductor device, and electronic equipment | |
KR20020016517A (ko) | 내부에 전자소자를 밀봉하는 전자부품과 그 제조방법, 및이러한 전자부품에 적합한 프린트 배선판 | |
WO2014125973A1 (ja) | 部品内蔵樹脂多層基板および樹脂多層基板 | |
JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
US20070170578A1 (en) | Semiconductor device, electronic apparatus comprising the same, and method for fabrication of substrate for semiconductor device used therein | |
JP2004104048A (ja) | チップ型固体電解コンデンサ | |
JP4353131B2 (ja) | 電子装置 | |
US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
JP6323622B2 (ja) | 部品実装基板 | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JPH0888471A (ja) | 多層印刷配線基板装置及びその製造方法 | |
KR102117477B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
JP2005079129A (ja) | プラスチックパッケージ及びその製造方法 | |
JP4574025B2 (ja) | 配線モジュール | |
JP2006339293A (ja) | 回路モジュール | |
JP2006286660A (ja) | 立体的電子回路装置 | |
JPH1092968A (ja) | 半導体ベアチップ実装基板 | |
JP2009123781A (ja) | 回路モジュール | |
JP2006294825A (ja) | 半導体集積回路装置 | |
JP3910937B2 (ja) | 半導体装置 | |
JP5005636B2 (ja) | 配線基板および配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |