JP4506990B2 - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
JP4506990B2
JP4506990B2 JP2006529412A JP2006529412A JP4506990B2 JP 4506990 B2 JP4506990 B2 JP 4506990B2 JP 2006529412 A JP2006529412 A JP 2006529412A JP 2006529412 A JP2006529412 A JP 2006529412A JP 4506990 B2 JP4506990 B2 JP 4506990B2
Authority
JP
Japan
Prior art keywords
pattern
ceramic
multilayer substrate
ceramic multilayer
deformation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006529412A
Other languages
English (en)
Other versions
JPWO2006120826A1 (ja
Inventor
和弘 伊勢坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2006120826A1 publication Critical patent/JPWO2006120826A1/ja
Application granted granted Critical
Publication of JP4506990B2 publication Critical patent/JP4506990B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、セラミック多層基板に関し、詳しくは、キャビティを有するセラミック多層基板に関する。
電子部品の実装密度を高め、小型化、低背化を図るため、キャビティ構造を有するセラミック多層基板が用いられている。
キャビティを有するセラミック多層基板は、キャビティを形成するため、開口のない未焼成セラミック層と、開口を有する未焼成セラミック層とを積層して同時に焼成することにより、形成される。キャビティを有するセラミック多層基板は、焼成時におけるセラミック層の収縮量の違いなどによって、キャビティの底面の端部にクラックが発生したり、キャビティ底面やキャビティ周囲の側壁を形成する部分に反りやうねりなどの変形が発生したりしやすい。このような不具合を防止する技術が種々提案されている。
例えば特許文献１には、セラミック層よりも焼成時の収縮が小さい挿入層をキャビティ周囲の側壁を形成する部分に設けることが提案されている。特許文献２には、キャビティ内周面の底面側端部付近に、セラミック層間の界面に生じる収縮応力を緩和する収縮緩和パッドを設けることが提案されている。特許文献３には、セラミック多層基板の内部に、基板形成用グリーンシートのセラミック材料よりも焼結開始温度が高いセラミック材料で形成した形状保持パターンを、キャビティの角付近に沿って埋め込むことが提案されている。
また、特許文献４には、キャビティの中心部を深く、周辺部を浅くすることにより、キャビティに段差を設けた構成が開示されている。
また、特許文献５及び６には、内部電極等の導体ペーストの焼結収縮開始温度を、セラミックグリーンシートの焼結収縮開始温度よりも低くすることが開示されている。
特開２００３−６０１０６号公報 特開２００２−１６４６５４号公報 特開２００４−１６５２４７号公報 特開平１０−１７３０８３号公報 特開平５−２４３７００号公報 特開２００２−２６５２８号公報
挿入層を設けてセラミック層の焼成時の収縮を制御する場合、挿入層の配置によって、セラミック多層基板内に設ける回路は、設計上の制限が大きくなる。また、挿入層は、基板の主要部を形成するセラミックグリーンシートとは特性や形状が異なるので、特別な工程の追加が必要となり、製造コスト低減が困難となる。
また、特別な形状や特性にすることが必要な収縮緩和パッドや形状保持パターンを用いる場合も、特別な工程の追加が必要となり、製造コスト低減が困難となる。
本発明は、かかる実情に鑑み、特別な工程を追加することなく、不均一な変形が生じないようにすることができる、セラミック多層基板を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板を提供する。
セラミック多層基板は、積層された複数のセラミック層と、少なくとも１つの前記セラミック層に配置された少なくとも一つの導体パターンとを備え、少なくとも第１の主面にキャビティが形成されている。前記キャビティを形成する開口を有する少なくとも２つの前記セラミック層に、それぞれ、前記開口の周りの一周の一部のみに沿って、前記第１の主面の法線方向から透視したときに異なる位置に配置された、前記導体パターンと同一材料からなる変形防止パターンを備える。前記変形防止パターンは、全体として、前記第１の主面の法線方向から透視したときに前記開口の周りの一周を囲むように配置されている。
上記構成において、導体パターンは、電気回路の一部を構成する。すなわち、セラミック多層基板の内蔵回路の一部、例えば、コンデンサパターン、インダクタパターン、グランドパターン、引き回し用配線パターン等のような内部電極パターンや、セラミック多層基板の表面端子パターンなどを構成する。変形防止パターンは、電気回路とは無関係な単なるダミーパターンであっても、導体パターンを兼ねてもよい。
上記構成において、変形防止パターンは、全体として、開口の全周を囲むように配置されているので、セラミック層が焼成時に不均一に変形することを抑制することができる。変形防止パターンは、全体として、開口の周囲の一部にのみ設けられている場合に比べ、変形を抑制する効果が大きい。
上記構成によれば、変形防止パターンは、前記導体パターンと同一材料からなるので、導体パターンと同様の工程で形成することができ、特別な工程の追加は不要である。
好ましくは、前記変形防止パターンは、前記開口を有する前記セラミック層に、前記開口の周りの一周の方向に間隔を設けて複数のパターン要素が配置された分割パターンを含む。
上記構成によれば、開口を有するセラミック層の変形の度合いに応じて、適宜に分割された分割パターンを用いて、開口を有するセラミック層の焼成時の変形を抑制することができる。
好ましくは、前記開口は矩形である。前記変形防止パターンは、前記開口を有する前記セラミック層に、前記開口の少なくとも１つの辺に沿って延在する帯状パターンを含む。
上記構成によれば、開口を有するセラミック層の変形の度合いに応じて、適宜な形状の帯状パターンを用いて、開口を有するセラミック層の焼成時の変形を抑制することができる。
本発明において、「変形防止パターン」は、キャビティの成形時や焼成時の変形を防止するためのパターンである。この変形防止パターンは、面内導体パターン、層間接続導体パターンの少なくとも一方のパターンで形成されており、グランド電位にあるグランドパターンであってもよいし、電気信号を伝播するための信号パターンであってもよい。あるいは、グランドパターンや信号パターンに接続されていないダミーパターンであってもよい。
なお、変形防止パターンは、開口を有するセラミック層に、前述した分割パターン、帯状パターンを適宜に組み合わせて形成したパターンを配置してもよい。また、それぞれのパターンの形状・寸法も、開口を有するセラミック層の変形度合いに応じて、適当に選ぶことができる。また、２以上の異なるセラミック層に設けられた複数の変形防止パターンが、セラミック多層基板の主面から透視したときに、キャビティの全周を囲むように配置されていればよい。また、セラミック多層基板の横方向と縦方向に形成された変形防止パターンのそれぞれの方向に形成される枚数は、変形度合いにより異なってもよい。たとえば、透視したときに、横方向には３層の変形防止パターンが形成され、縦方向には１層の変形防止パターンが形成されている等でもよい。
好ましくは、前記キャビティの開口の形状は、正方形である。前記第１の主面は、長辺および短辺を有する長方形である。前記第１の主面には、前記キャビティの前記開口と前記第１の主面の前記短辺との間に、前記導体パターンである端子電極と、少なくとも一つの前記変形防止パターンとが配置されている。前記少なくとも一つの変形防止パターンは、前記端子電極よりも、面積が大きい。
第１の主面が長方形形状である場合、第１の主面の長辺と平行な方向の焼成収縮が、第１の主面の短辺と平行な方向の焼成収縮よりも大きくなり、キャビティ周囲部の変形が起こりやすくなるが、第１の主面に面積が大きい変形防止パターンを配置することによって、キャビティ周囲部の変形抑制能を向上させることができる。
上記構成によれば、変形防止パターンは、第１の主面に配置する導体パターンの端子電極と同様に、容易に形成することができる。また、開口を有するセラミック層の変形抑制の程度を調節することも容易である。
好ましくは、前記開口を有する複数の前記セラミック層の主面にそれぞれ配置された複数の前記変形防止パターンと、前記導体パターンと同一材料からなり、前記セラミック層を貫通し、前記複数の前記変形防止パターンを接続する、層間接続導体パターンとを備える。
上記構成によれば、複数の変形防止パターンが層間接続導体パターンで接続されることによって剛性が増すので、変形抑制能がより大きくなる。また、複数の変形防止パターンの電位を同電位に保つことができる。
好ましくは、前記層間接続導体パターンを複数備える。前記複数の層間接続導体パターンは、前記第１の主面の法線方向から透視したときに、平行な少なくとも２列に交互にずらして配置されている。
この場合、複数の層間接続導体パターンをジグザグ又は千鳥状に配置することにより、キャビティ内に配置する部品に対する磁気シールド性が向上する。
好ましくは、前記変形防止パターンが、前記導体パターンのグランド電位になる部分に電気的に接続されたグランドパターンを含む。
上記構成によれば、グランドパターンである変形防止パターンはグランド電位となるため、キャビティ内に配置される部品（特にＩＣチップ）の電磁シールドの役割も果たすことができる。特に、開口を有するセラミック層の異なる主面にそれぞれ配置された変形防止パターンが、セラミック層を貫通する層間接続導体パターンで接続されている場合には、グランド電位が強化される。
好ましくは、前記第１の主面に、当該セラミック多層基板を回路基板に接続するための端子を有する。
上記構成によれば、セラミック多層基板は、キャビティが回路基板（以下、「マザーボード」という。）に対向する「ダウンキャビティ構造」となる。ダウンキャビティ構造の場合、キャビティ側の第１の主面がマザーボードへの接続部分となるので、セラミック多層基板とマザーボードとの接続信頼性を確保するためには、開口を有するセラミック層の変形を抑えることが特に重要である。また、前述したように変形防止パターンが導体パターンのグランド電位になる部分に接続された場合、グランドパターンになる変形防止パターンは、ダウンキャビティ構造にすることにより、マザーボードに近くなるため、グランドパターンをいわゆる「理想グランド」に近づけることができ、セラミック多層基板のグランド強化、ひいては高周波特性の向上につながる。
好ましくは、前記第１の主面に形成された前記キャビティ内に、第１の表面実装部品が実装される。前記第１の主面とは反対側の第２の主面に、第２の表面実装部品が実装される。
上記構成によれば、「ダウンキャビティ構造」のセラミック多層基板の両面に、チップコンデンサ、チップ型ＬＣフィルタ、半導体ＩＣ等の表面実装部品（Ｓｕｒｆａｃｅ Ｍｏｕｎｔａｂｌｅ Ｄｅｖｉｃｅ）を搭載することができ、より小型、高機能のセラミック多層基板が得られる。
好ましくは、前記第１の主面に、前記キャビティに沿って配置された、前記導体パターンと同一材料からなる表面パターンを備える。
上記構成によれば、セラミック多層基板の第１の主面に露出するように、表面パターンを設け、変形抑制能をより向上させることができる。
なお、表面パターンは、キャビティの全周に設ける必要はない。例えば、セラミック多層基板の第１の主面に端子が配置される場合には、端子がない空きスペースに表面パターンを配置すればよい。その場合、表面パターンは、第１の主面に配置される端子よりも面積が大きいことが好ましい。また、表面パターンは、グランド電位になる変形防止パターン（特に、層間接続導体パターンで接続された複数の変形防止パターン）に接続すれば、グランドをさらに強化することができ、好ましい。
好ましくは、前記セラミック層は、低温焼成セラミック材料によって構成される。前記導体パターン及び前記変形防止パターンは、銀または銅を主成分とする材料によって構成される。
低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料は、１０５０℃以下の焼成温度で焼結可能であって、比抵抗の小さな銀（Ａｇ）、銅（Ｃｕ）等と同時焼成が可能であるため、高周波用途のセラミック多層基板に好適である。低温焼結セラミック材料（以下、「ＬＴＣＣ材料」という。）としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。
本発明のセラミック多層基板は、特別な工程を追加することなく、不均一な変形が生じないようにすることができる。
セラミック多層基板の構成を示す断面図である。（実施例１） 変形防止パターンの構成を示す断面図である。（実施例１） 変形防止パターンの構成を示す断面図である。（変形例１） 変形防止パターンの構成を示す断面図である。（変形例２） 変形防止パターンの構成を示す断面図である。（変形例３） セラミック多層基板の構成を示す外観図である。（実施例２） セラミック多層基板の構成を示す（Ａ）分解斜視図、（Ｂ）組立断面図である。（実施例３） セラミック多層基板の構成を示す要部分解斜視図である。（実施例４） セラミック多層基板の構成を示す分解斜視図である。（実施例５）
符号の説明
１０ セラミック多層基板
１０ａ 主面（第２の主面）
１０ｂ 主面（第１の主面）
１１ 本体
１１ａ 底板部
１１ｂ キャビティ周囲部
１２ キャビティ
１３ 面内導体（導体パターン）
１４ ビアホール導体（導体パターン）
１５ 変形防止パターン
１６ 層間接続導体パターン
１７ 接続導体
１８ａ，１８ｂ 端子電極（導体パターン）
２０ セラミック多層基板
２０ｂ 主面（第１の主面）
２２ キャビティ
２６ａ，２６ｂ 表面パターン（変形防止パターン）
２８ 端子電極（導体パターン）
５０，６０，７０ 表面実装部品
１００ 底板部
１１４ 変形防止パターン
１１６，１１６ａ，１１６ｂ 層間接続導体パターン
１２４ 変形防止パターン
１２６，１２６ａ，１２６ｂ 層間接続導体パターン
１３４ 変形防止パターン
１３６ 接続導体
１６２ キャビティ
２００ 底板部
２１４，２１４ａ，２１４ｂ，２１４ｃ グランドパターン（変形防止パターン）
２１６，２１８ 信号パターン（変形防止パターン）
２２６，２２６ａ，２２６ｂ，２２６ｃ 層間接続導体パターン
２３４，２３６ グランドパターン（変形防止パターン）
以下、本発明の実施の形態について、図１〜図９を参照しながら説明する。
＜実施例１＞ 実施例１のセラミック多層基板１０について、図１〜図５を参照しながら説明する。
図１の断面図に示すように、セラミック多層基板１０の本体１１は、平板状の底板部１１ａと、中央にキャビティ１２が形成されているキャビティ周囲部１１ｂとを有する。セラミック多層基板１０は、複数層のセラミックグリーシートを積層して焼成することにより形成される。
本体１１の内部には、セラミックグリーシート間に配置される面内導体１３や、セラミックグリーシートを貫通する貫通孔（ビア）に充填されるビアホール導体１４などにより、内蔵回路の一部となる内部電極パターンが形成されている。例えば、コンデンサやインダクタなどの受動素子パターン、グランドパターン、引き回し用配線パターン等の内部電極パターンが形成されている。
セラミック多層基板１０の第２の主面１０ａと第１の主面１０ｂには、内蔵回路に電気的に接続された端子電極１８ａ，１８ｂが形成されている。また、キャビティ１２は、第１の主面１０ｂに、その開口が向くように形成されている。
セラミック多層基板１０には、内蔵回路の一部として、キャビティ１２内に、例えば、ボンディングワイヤ７２を介してＩＣチップ７０が実装される。また、第２の主面１０ａの端子電極１８ａに、例えば、はんだ５２を介してチップ型積層セラミックコンデンサ５０が実装され、はんだボール６２を介して半導体デバイス６０が実装される。
セラミック多層基板１０は、このように第２の主面１０ａやキャビティ１２内に表面実装部品５０，６０，７０が実装された状態で、第１の主面１０ｂの端子電極１８ｂを介して、プリント基板等の大型の回路基板（マザーボード）に実装される。
次に、セラミック多層基板１０の特徴部分について説明する。
図１に示すように、セラミック多層基板１０の本体１１のうち、キャビティ１２を形成するキャビティ周囲部１１ｂの内部（土手部）には、面内導体１３同様に、複数のセラミック層間に形成された複数の変形防止パターン１５が配置されている。また、変形防止パターン１５間は、ビアホール導体１４と同様に、セラミック層を貫通するように形成された層間接続導体パターン１６により接続されている。なお、１又は２以上の変形防止パターン１５のみが配置され、層間接続導体パターン１６のない構成とすることも可能である。
変形防止パターン１５は、キャビティ１２のほぼ全周を囲むように配置されており、セラミック多層基板１０の焼成時に、本体１１、特にキャビティ周囲部１１ｂの変形を抑制する。複数の変形防止パターン１５を設けることで、キャビティ周囲部１１ｂの変形（特に、反り）の抑制効果が高まる。さらに、複数の変形防止パターン１５を層間接続導体パターン１６で接続することで、剛性が増し、変形防止パターン１５間の焼成ズレが拘束されるので、変形抑制能がより一層大きくなる。
変形防止パターン１５は、接続導体１７により、セラミック多層基板１０の内蔵回路のうちグランド電位になる部分、例えば、マザーボードのグランド端子に接続される端子電極１８ｂに、電気的に接続されている。
これによって、キャビティ１２の周囲を囲む変形防止パターン１５がグランド電位となるため、キャビティ１２内に配置される部品７０の電磁シールドの役割も果たすことができる。複数の変形防止パターン１５がグランド電位となる場合には、グランド電位がより強化される。また、異なる層に設けられた複数の変形防止パターン１５が複数の層間接続導体パターンで接続されているので、磁気シールド性が強化される。ただし、変形防止パターンは、内蔵回路に接続されていない浮きパターン（ダミーパターン）であってもよい。
セラミック多層基板１０は、キャビティ１２の開口がマザーボードに対向する「ダウンキャビティ構造」となる。ダウンキャビティ構造の場合、キャビティ１２側の主面１０ｂがマザーボードへの接続部分となるので、高い平坦性が要求されるため、キャビティ周囲部１１ｂの変形を抑えることが特に重要である。特に、前述したように変形防止パターン１５がグランド電位になる場合、ダウンキャビティ構造にすることにより、変形防止パターンがマザーボードに近くなるため、グランドパターンをいわゆる「理想グランド」に近づけることができ、グランド強化、ひいては高周波特性の向上につながる。
図１の線II−IIに沿って切断した断面図である図２に示すように、変形防止パターン１５は、キャビティ１２の全周を連続して包囲する輪状パターンに形成されている。変形防止パターン１５を輪状パターンにすることにより、キャビティ周囲部１１ｂの変形を抑制する効果が大きくなる。
図２に示した輪状パターンの代わりに、図３に示す変形防止パターン１５ａのように、キャビティ１２の全周を囲むように、間隔を設けて複数のパターン要素が配置された分割パターンとなるように形成してもよい。この場合、分割パターンのパターン要素の形状や大きさ、配置を、キャビティ周囲部１１ｂの変形の度合いに応じて適宜に選択することにより、キャビティ周囲部１１ｂの変形を抑制することができる。
また、図４に示す変形防止パターン１５ｂのように、キャビティ１２の矩形開口の各辺１２ｘに沿って延在する帯状パターンに形成してもよい。この場合、キャビティ周囲部１１ｂの変形の度合いに応じて、適宜な寸法、形状の帯状パターンを、適宜位置に配置することにより、キャビティ周囲部１１ｂの変形を抑制することができる。なお、帯状パターン１５ｂは、辺１２ｘごとに分割されても、隣接する辺１２ｘに沿う帯状パターン部分同士が結合されてもよい。また、各帯状パターンは、キャビティ１２の一つの辺１２ｘの全体に沿う形状に限らず、辺１２ｘの一部分にのみ沿う形状であってもよい。
さらには、輪状パターン、分割パターン、帯状パターンを適宜に組み合わせた変形防止パターンとしてもよい。この場合、それぞれのパターンの寸法、形状、配置を、キャビティ周囲部１１ｂの変形度合いに応じて適切に選ぶことにより、キャビティ周囲部１１ｂの変形を抑制することができる。例えば図５に示すように、キャビティ１２の全周を囲むように、分割パターン１５ｘと帯状パターン１５ｙ，１５ｚとを配置する。
次に、セラミック多層基板１０の製造方法について説明する。
まず、複数の基板用セラミックグリーンシートと、補助用セラミックグリーンシートを用意する。
基板用セラミックグリーンシートは、ガラスセラミックを含んで構成されるスラリーを、ドクターブレード法やキャスティング法でシート状に成形した未焼結のガラスセラミックグリーンシートである。基板用セラミックグリーンシートには、１０５０℃以下の焼成温度で焼結可能である低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料を用いる。比抵抗の小さな銀（Ａｇ）、銅（Ｃｕ）等と同時焼成が可能であるため、高周波用途のセラミック多層基板に好適な材料である。低温焼結セラミック材料（以下、「ＬＴＣＣ材料」という。）としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。
基板用セラミックグリーンシートには、金型による穴あけ、ドリルによる穴あけ、レーザ加工による穴あけ等の方法により、ビアホール導体１４、層間接続導体パターン１６及び接続導体１７を形成するための貫通孔や、キャビティ１２を形成するための開口を加工する。貫通孔には、導体ペーストを印刷等により埋め込むことによって、ビアホール導体１４、層間接続導体パターン１６及び接続導体１７を形成する。導体ペーストは、Ｃｕ、Ａｇ、Ｐｄ、Ｗ、Ａｕのうち少なくとも１種類以上の金属成分と樹脂成分とを含む。導体ペーストは、Ａｇ又はＣｕを主成分とすることが好ましい。
また、基板用セラミックグリーンシートの一方主面には、ビアホール導体１４、層間接続導体パターン１６及び接続導体１７を形成するための貫通孔に埋め込む導体ペーストと同一材料からなる導体ペーストを、スクリーン印刷法やグラビア印刷法等により印刷する、あるいは所定パターン形状の金属箔を転写する等によって、面内導体１３及び変形防止パターン１５を形成する。フォトリソグラフィ技術を用いて、面内導体１３や変形防止パターン１５を形成してもよい。
補助用セラミックグリーンシートは、アルミナ等のセラミック粉末を有機バインダ、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させてスラリーを調製し、得られたスラリーをドクターブレード法やキャスティング法等によりシート状に成形したものである。補助用セラミックグリーンシートの焼結温度は、たとえば１４００〜１６００℃であり、基板用セラミックグリーンシートの焼結温度では実質的に焼結しない。
なお、セラミック多層基板１０の主面１０ａ，１０ｂの端子電極１８ａ，１８ｂを形成するため、基板用セラミックグリーンシートや補助用セラミックグリーンシートの適宜部分に、面内導体１３や変形防止パターン１５と同様に導体ペーストを配置しておく。
次に、補助用セラミックグリーンシートの間に複数の基板用セラミックグリーンシートを適宜順序で重ね合わせた後、静水圧プレス等により圧着し、積層された未焼成複合積層体を作製する。なお、このとき、補助用セラミックグリーンシートの一部がキャビティ内に入り込み、キャビティの底面上にも補助用セラミックグリーンシートが付与された状態になる。次いで、未焼成複合積層体を、補助用セラミックグリーンシートの焼成温度よりも低い温度、例えば８００℃〜１０５０℃で、焼成する。次いで、焼成後の複合積層体について、補助用セラミックグリーンシートから有機成分が飛散し、多孔質の状態になった補助層を、サンドブラスト法、ウェットブラスト法、超音波振動法などによって除去することによって、キャビティ１２を有するセラミック多層基板１０を取り出す。
ＡｕやＣｕを主成分とする導体ペーストの焼結開始温度は、一般には、低温焼成セラミック材料で構成された基板用セラミックグリーンシートの焼結開始温度よりも低く、焼結終了のタイミングも基板用セラミックグリーンシートの焼結終了タイミングよりも早いため、変形防止パターン１５は、キャビティ周囲部１１ｂを形成する基板用セラミックグリーンシートよりも先に焼結が終わる。そのため、キャビティ周囲部１１ｂを形成する基板用セラミックグリーンシートは、変形防止パターン１５によって、焼成時の変形が均一に拘束される。すなわち、キャビティ周囲部では、セラミックグリーンシートの焼成収縮挙動よりも、変形防止パターンである導体パターンの焼成収縮挙動が支配的になる。これによって、セラミック多層基板１０の本体１１、特にキャビティ周囲部１１ｂに、不均一な変形が生じないようにすることができる。
なお、補助層を用いた無収縮工法について説明したが、補助層を用いず、通常のセラミック多層基板の製造方法によって製造することもできる。ただし、無収縮工法による方が、変形防止パターンの使用との相乗的な効果により、より好適に、キャビティ周囲部の変形を抑制できる。
＜実施例２＞ 実施例２のセラミック多層基板２０について、図６を参照しながら説明する。
セラミック多層基板２０の内部構造は、実施例１のセラミック多層基板１０と、略同様である。
図６に示すように、セラミック多層基板２０は、キャビティ２２が形成された側の主面２０ｂに、端子電極２８以外に、表面パターン２６ａ，２６ｂが形成されている点、ならびに、キャビティ２２の開口形状が正方形であって、セラミック多層基板２０の主面２０ｂの形状が長辺および短辺を有する長方形である点が、実施例１のセラミック多層基板１０と異なる。
ここで、主面２０ｂの周縁部に複数の端子電極２８が一列に配置されている場合、セラミック多層基板２０の主面２０ｂにおいて、開口と短辺２０ｓとの間（長辺２０ｔ方向）にはスペースの余裕があるので、短辺２０ｓと平行に延在する、他の導体パターン（ここでは端子電極２８）よりも大きな面積の表面パターン２６ａ,２６ｂが、キャビティ１２に沿って配置されている。すなわち、表面パターン２６ａ，２６ｂは、長辺２０ｔと垂直な方向に長辺を有する長方形に形成されており、端子電極２８や面内導体などの導体パターンと略同一材料を用い、端子電極２８と同時に形成される。
本例のように、セラミック多層基板が等方形状でなく、直方体のような異形形状である場合、キャビティ周囲部の変形が起こりやすくなる。具体的に言うと、本例の場合、セラミック多層基板の長辺２０ｔと平行な方向の焼成収縮が大きくなる。そこで、開口と短辺との間に、端子電極よりも面積が大きく、かつ、長辺２０ｔと垂直な方向に長辺を有する長方形状の表面パターン２６ａ，２６ｂを、開口に関して対称に設けることによって、キャビティ周囲部２１ｂの変形抑制能を向上させることができる。
表面パターン２６ａ,２６ｂは、セラミック多層基板２０の主面２０ｂにおいて、キャビティ２２の周囲に部分的に設けるだけであってもよい。表面パターン２６ａ,２６ｂは、実施例１のように、キャビティ周囲部２１ｂの内部に形成され、グランド電位になる変形防止パターン（特に、層間接続導体パターンで接続された複数の変形防止パターン）に接続すれば、グランドをさらに強化することができる。
＜実施例３＞ 図７（Ａ）は、実施例３のセラミック多層基板の分解斜視図である。図７（Ｂ）は、図７（Ａ）の線ｂ−ｂに沿って切断した組立断面図である。図７（Ａ）では、信号ラインの図示を省略している。
実施例３のセラミック多層基板は、平板状の底板部１００に、キャビティ１６２となる開口１１２，１２２，１３２を有するセラミック層１１０，１２０，１３０が積層される。
底板部１００側から１層目と３層目のセラミック層１１０，１３０には、開口１１２，１３２を挟んで対向する同じ側の一対の辺（図において左右の辺）に、変形防止パターン１１４，１３４が形成されている。変形防止パターン１１４，１３４は、図７（Ｂ）に示すように、１層目と２層目のセラミック層１１０，１２０に形成された層間接続導体パターン１１６，１２６により接続されている。３層目のセラミック層１３０には、変形防止パターン１３４と第１の主面１６０に露出するグランド端子電極１３８との間を接続する接続導体１３６が形成されている。これによって、変形防止パターン１１４，１３４とグランド端子電極１３８との間が電気的に接続され、グランドライン１５０が形成される。
このグランドライン１５０は、キャビティ１６２周囲の４辺のうち、対向する第１対の２辺に形成されている。この第１対の２辺には、グランドライン１５０の外側（キャビティ１６２とは反対側）に信号ライン１４０が配置されている。信号ライン１４０は、底板部１００の表面電極１０２、面内導体１０４、層間接続導体パターン１０６に電気的に接続されている。信号ライン１４０は、グランドライン１５０によって、キャビティ内１６２に配置される部品に対するアイソレーションが向上する。
底板部１００側から２層目のセラミック層１２０には、開口１２２の周囲の４辺のうち、グランドライン１５０が形成されていない２辺に、変形防止パターン１２４が形成されている。変形防止パターン１２４は浮きパターンであり、グランドラインにも、信号ラインにも接続されていない。
１、３層目の変形防止パターン１１４，１３４と、２層目の変形防止パターン１２４とは、第１の主面１６０の法線方向から見たときに、キャビティ１６２を形成する開口１１２，１２２，１３２の全周を囲むように、配置されている。
＜実施例４＞ 実施例４のセラミック多層基板は、図８の要部分解斜視図に示すように、実施例３と同様に、キャビティとなる開口１１２，１２２，１３２を有するセラミック層１１０，１２０，１３０が底板部（不図示）に接続され、１層目と３層目のセラミック層１１０，１３０にグランドパターン１１４，１３４が形成されている。なお、図８では、信号ラインの図示を省略している。
実施例４のセラミック多層基板は、実施例３と異なり、グランドパターン１１４，１３４の間を接続し、グランドラインを形成する層間接続導体パターン１１６ａ，１１６ｂ；１２６ａ，１２６ｂが、２列に交互にずらして配置されている。
すなわち、１層目と２層目のセラミック層１１０，１２０には、開口１１２，１２２の辺と平行に、層間接続導体パターン１１６ａ，１１６ｂ；１２６ａ，１２６ｂが２列に配置されている。一列目の層間接続導体パターン１１６ａ，１２６ａと二列目の層間接続導体パターン１１６ａ，１２６ａとは、セラミック層１１０，１２０の主面に沿って、層間接続導体パターン１１６ａ，１１６ｂ；１２６ａ，１２６ｂの列に垂直な方向から見たときに、交互に配置されている。
このように層間接続導体パターン１１６ａ，１１６ｂ；１２６ａ，１２６ｂをジグザグ又は千鳥状に配置することによって、キャビティ内に配置する部品に対する磁気シールド性を向上することができる。なお、層間接続導体パターンは２列に限らず、３列以上が千鳥状に配置されてもよい。
＜実施例５＞ 実施例５のセラミック多層基板は、図９の分解斜視図に示すように、キャビティを形成する開口２１２，２２２，２３２を有するセラミック層２１０，２２０，２３０のうち、底板部２００側から１層目のセラミック層２１０には、グランドラインを形成するグランドパターン２１４，２１４ａ，２１４ｂ，２１４ｃと、信号ラインを形成する信号パターン２１６，２１８とが、開口２１２に沿って全周に配置されている。なお、図９では、信号ラインの図示を省略している。
２層目のセラミック層２２０には、開口２１２に沿って４辺に、グランドラインを形成する層間接続導体パターン２２６，２２６ａ，２２６ｂ，２２６ｃが形成されている。
３層目のセラミック層２３０には、開口２３２に沿って全周に、グランドパターン２３４，２３６が配置されている。
１層目のセラミック層２１０のように、同一層に、グランドパターン２１４，２１４ａ，２１４ｂ，２１４ｃと、信号パターン２１６，２１８の両方を配置してもよい。いずれのパターン２１４，２１４ａ，２１４ｂ，２１４ｃ；２１６，２１８も、変形防止用パターンとして機能する。両方を配置する場合、グランドパターン２１４ａ，２１４ｂ，２１４ｃと信号パターン２１８のように、グランドパターンの間に信号パターンが配置されているとなおよい。信号パターンのアイソレーションが向上するからである。
また、各セラミック層２１０，２２０，２３０には、開口２１２，２２２，２３２に沿って各辺に、グランドラインを形成するグランドパターン２１４，２１４ａ，２１４ｂ，２１４ｃ；２３４，２３６と、グランドラインを形成する層間接続導体パターン２２６，２２６ａ，２２６ｂ，２２６ｃとの少なくとも一方が配置されることが好ましい。キャビティ内に配置する部品に対する磁気シールド性が向上するからである。
グランドパターンは、キャビティの変形度合いに応じて形成すればよく、大きさは一定でなくてもよい。すなわち、グランドパターンの大きさは、グランドパターン２１４と２３４や、２１４ａ，２１４ｂ，２１４ｃと２３６のようにセラミック層ごとに異なっていてもよいし、グランドパターン２１４，２１４ａ，２１４ｂ，２１４ｃのように、同一のセラミック層内において異なってもよい。
＜まとめ＞ 以上に説明したセラミック多層基板は、変形防止パターンや表面パターンを設けることにより、セラミック多層基板の本体、特にキャビティ周囲部の反りやうねりなどの変形を抑えることができる。これにより、セラミック多層基板への部品の実装が安定し、接続信頼性が向上する。また、セラミック多層基板自身の実装も安定し、接続信頼性が向上する。
また、従来技術の挿入層、収縮緩和パッド、形状保持パターン等（以下、「挿入層等」という。）を形成するための特別な工程を追加する必要がないので、低コストでセラミック多層基板を形成することが可能となる。
さらに、挿入層等がないので、薄く形成することが可能となる。また、挿入層等がなく、面内導体やビアホール導体と同様の工程で変形防止パターンや層間接続導体パターンを形成するので、キャビティ周囲部の内部に回路を配置することも容易である
また、変形防止パターンがグランド電位になるようにしてグランドを強化することにより、高周波特性などの特性向上を図ることができる。また、
なお、本発明は、上記した実施の形態に限定されるものではなく、変更を加え、種々の態様で実施することが可能である。

Claims (11)

  1. 積層された複数のセラミック層と、
    少なくとも１つの前記セラミック層に配置された少なくとも一つの導体パターンとを備え、
    少なくとも第１の主面にキャビティが形成されたセラミック多層基板であって、
    前記キャビティを形成する開口を有する少なくとも２つの前記セラミック層に、それぞれ、前記開口の周りの一周の一部のみに沿って、前記第１の主面の法線方向から透視したときに異なる位置に配置された、前記導体パターンと同一材料からなる変形防止パターンを備え、
    前記変形防止パターンは、全体として、前記第１の主面の法線方向から透視したときに前記開口の周りの一周を囲むように配置されていることを特徴とする、セラミック多層基板。
  2. 前記変形防止パターンは、前記開口を有する前記セラミック層に、前記開口の周りの一周の方向に間隔を設けて複数のパターン要素が配置された分割パターンを含むことを特徴とする、請求項１に記載のセラミック多層基板。
  3. 前記開口は矩形であり、
    前記変形防止パターンは、前記開口を有する前記セラミック層に、前記開口の少なくとも１つの辺に沿って延在する帯状パターンを含むことを特徴とする、請求項１に記載のセラミック多層基板。
  4. 前記キャビティの開口の形状は正方形であり、
    前記第１の主面は、長辺および短辺を有する長方形であり、
    前記第１の主面には、前記キャビティの前記開口と前記第１の主面の前記短辺との間に、前記導体パターンである端子電極と、少なくとも一つの前記変形防止パターンとが配置され、
    前記少なくとも一つの変形防止パターンは、前記端子電極よりも、面積が大きいことを特徴とする、請求項１〜３のいずれか一つに記載のセラミック多層基板。
  5. 前記開口を有する複数の前記セラミック層の主面にそれぞれ配置された複数の前記変形防止パターンと、
    前記導体パターンと同一材料からなり、前記セラミック層を貫通し、前記複数の前記変形防止パターンを接続する、層間接続導体パターンとを備えたことを特徴とする、請求項１〜４のいずれか一つに記載のセラミック多層基板。
  6. 前記層間接続導体パターンを複数備え、
    前記複数の層間接続導体パターンは、前記第１の主面の法線方向から透視したときに平行な少なくとも２列に交互にずらして配置されていることを特徴とする、請求項５に記載のセラミック多層基板。
  7. 前記変形防止パターンが、前記導体パターンのグランド電位になる部分に電気的に接続されたグランドパターンを含むことを特徴とする、請求項１〜６のいずれか一つに記載のセラミック多層基板。
  8. 前記第１の主面に、当該セラミック多層基板を回路基板に接続するための端子を有することを特徴とする、請求項１〜７のいずれか一つに記載のセラミック多層基板。
  9. 前記第１の主面に形成された前記キャビティ内に、第１の表面実装部品が実装され、
    前記第１の主面とは反対側の第２の主面に、第２の表面実装部品が実装されることを特徴とする、請求項８に記載のセラミック多層基板。
  10. 前記第１の主面に、前記キャビティに沿って配置された、前記導体パターンと同一材料からなる表面パターンを備えたことを特徴とする、請求項１〜９に記載のセラミック多層基板。
  11. 前記セラミック層は、低温焼成セラミック材料によって構成され、
    前記導体パターン及び前記変形防止パターンは、銀または銅を主成分とする材料によって構成されることを特徴とする、請求項１〜１０のいずれか一つに記載のセラミック多層基板。
JP2006529412A 2005-05-12 2006-04-10 セラミック多層基板 Expired - Fee Related JP4506990B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005140442 2005-05-12
JP2005140442 2005-05-12
PCT/JP2006/307590 WO2006120826A1 (ja) 2005-05-12 2006-04-10 セラミック多層基板

Publications (2)

Publication Number Publication Date
JPWO2006120826A1 JPWO2006120826A1 (ja) 2008-12-18
JP4506990B2 true JP4506990B2 (ja) 2010-07-21

Family

ID=37396342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006529412A Expired - Fee Related JP4506990B2 (ja) 2005-05-12 2006-04-10 セラミック多層基板

Country Status (6)

Country Link
US (1) US7745734B2 (ja)
EP (1) EP1881751B1 (ja)
JP (1) JP4506990B2 (ja)
KR (1) KR20070083505A (ja)
CN (1) CN100553413C (ja)
WO (1) WO2006120826A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017082017A1 (ja) * 2015-11-11 2018-08-02 株式会社村田製作所 コイルアンテナ、コイル実装基板、記録媒体および電子機器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
TWI458400B (zh) * 2008-10-31 2014-10-21 Taiyo Yuden Kk Printed circuit board and manufacturing method thereof
JP5382225B2 (ja) * 2010-07-29 2014-01-08 株式会社村田製作所 セラミック多層基板およびその製造方法
US9414501B2 (en) 2012-01-04 2016-08-09 Board Of Regents, The University Of Texas System Method for connecting inter-layer conductors and components in 3D structures
US10518490B2 (en) 2013-03-14 2019-12-31 Board Of Regents, The University Of Texas System Methods and systems for embedding filaments in 3D structures, structural components, and structural electronic, electromagnetic and electromechanical components/devices
US10748867B2 (en) * 2012-01-04 2020-08-18 Board Of Regents, The University Of Texas System Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
US9908037B2 (en) 2013-07-11 2018-03-06 Board Of Regents, The University Of Texas System Electronic gaming die
CN107079592B (zh) * 2014-09-30 2019-06-18 株式会社村田制作所 多层基板
US9724897B2 (en) * 2015-01-07 2017-08-08 Emisense Technologies, Llc Processing method for constraining lower melting point metals within ceramic laminates during sintering
CN107615893B (zh) * 2015-06-25 2019-11-05 京瓷株式会社 布线基板、电子装置以及电子模块
JP6573515B2 (ja) * 2015-09-25 2019-09-11 日本特殊陶業株式会社 セラミック基板
JP6737646B2 (ja) * 2016-06-24 2020-08-12 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6490255B1 (ja) * 2018-01-16 2019-03-27 三菱電機株式会社 車載電子装置
US10856411B2 (en) * 2018-06-29 2020-12-01 Dell Products, L.P. System and method for design of high speed signaling and power delivery
JP7044169B2 (ja) * 2018-09-25 2022-03-30 株式会社村田製作所 ワイヤレス受電回路モジュール
KR20210101764A (ko) * 2020-02-11 2021-08-19 삼성전자주식회사 인쇄회로기판 조립체 및 이를 포함하는 전자 장치
CN111599690A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装工艺
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
JPH05243700A (ja) 1992-03-03 1993-09-21 Fujitsu Ltd 多層セラミック回路基板の製造方法
JPH06252558A (ja) * 1993-03-01 1994-09-09 Oki Electric Ind Co Ltd 多層ガラスセラミックキャビティ基板
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3725949B2 (ja) 1996-12-05 2005-12-14 日本特殊陶業株式会社 半導体素子収納用基体とその製造方法
JP3470852B2 (ja) * 1996-12-25 2003-11-25 日本特殊陶業株式会社 配線基板とその製造方法
JP3508905B2 (ja) 1997-04-15 2004-03-22 日本特殊陶業株式会社 配線基板とその製造方法
JP2001284808A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 積層回路基板
JP4524876B2 (ja) 2000-07-12 2010-08-18 日立金属株式会社 導電性ペーストおよび多層セラミック基板
JP3757788B2 (ja) * 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2003060106A (ja) 2001-08-21 2003-02-28 Matsushita Electric Ind Co Ltd 積層セラミックパッケージおよびこれを用いた電子部品
JP2003224222A (ja) * 2001-11-26 2003-08-08 Kyocera Corp 半導体素子収納用パッケージ
JP4099756B2 (ja) * 2002-08-07 2008-06-11 日立金属株式会社 積層基板
JP2004095767A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2004165247A (ja) 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP4543374B2 (ja) * 2004-07-05 2010-09-15 日立金属株式会社 積層基板およびその製造方法
JP4565381B2 (ja) * 2004-07-29 2010-10-20 日立金属株式会社 積層基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017082017A1 (ja) * 2015-11-11 2018-08-02 株式会社村田製作所 コイルアンテナ、コイル実装基板、記録媒体および電子機器

Also Published As

Publication number Publication date
US7745734B2 (en) 2010-06-29
US20070187137A1 (en) 2007-08-16
JPWO2006120826A1 (ja) 2008-12-18
WO2006120826A1 (ja) 2006-11-16
KR20070083505A (ko) 2007-08-24
CN100553413C (zh) 2009-10-21
EP1881751B1 (en) 2014-06-04
CN101010996A (zh) 2007-08-01
EP1881751A1 (en) 2008-01-23
EP1881751A4 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
JP4506990B2 (ja) セラミック多層基板
US7703198B2 (en) Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate
US7573697B2 (en) Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
US7649252B2 (en) Ceramic multilayer substrate
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP4565381B2 (ja) 積層基板
JP4653033B2 (ja) 配線基板
JP3540941B2 (ja) 積層体およびその製造方法
JP5838978B2 (ja) セラミック積層部品
JP3909285B2 (ja) 配線基板
JP2005322744A (ja) セラミック多層基板およびその製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP4254540B2 (ja) 多層セラミック基板および複合電子部品
JP3940659B2 (ja) 多層回路基板の製造方法
JP2007103908A (ja) 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
JP2006032469A (ja) 多層セラミック基板
JP2005285993A (ja) 表面実装型多連コンデンサ
JPH08186382A (ja) 積層電子部品
JP2007242859A (ja) セラミック多層基板
JP2010010164A (ja) 容量内蔵基板
KR20070098051A (ko) 세라믹 다층기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4506990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees